CN1577845A - 磁存储器装置和磁存储器装置的制造方法 - Google Patents

磁存储器装置和磁存储器装置的制造方法 Download PDF

Info

Publication number
CN1577845A
CN1577845A CNA2004100586264A CN200410058626A CN1577845A CN 1577845 A CN1577845 A CN 1577845A CN A2004100586264 A CNA2004100586264 A CN A2004100586264A CN 200410058626 A CN200410058626 A CN 200410058626A CN 1577845 A CN1577845 A CN 1577845A
Authority
CN
China
Prior art keywords
mentioned
magneto
effect element
resistance effect
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100586264A
Other languages
English (en)
Other versions
CN1302548C (zh
Inventor
中岛健太郎
天野实
上田知正
高桥茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1577845A publication Critical patent/CN1577845A/zh
Application granted granted Critical
Publication of CN1302548C publication Critical patent/CN1302548C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)

Abstract

提供一种磁存储器装置和磁存储器装置的制造方法。其中，在基板上形成绝缘层，在上述绝缘层上形成下部电极，在上述下部电极的上表面上形成磁阻效应膜，该磁阻效应膜包含绝缘阻挡层、和夹着该绝缘阻挡层而层叠的多个磁性体膜，在上述磁阻效应膜之上层叠掩模层，把上述掩模层用作掩模对上述磁阻效应膜进行离子蚀刻加工，形成磁阻效应元件，在上述掩模、上述磁阻效应元件、和上述下部电极的上表面上形成绝缘膜，利用离子束对上述绝缘膜进行蚀刻以使上述磁阻效应元件的侧面露出。

Description

磁存储器装置和磁存储器装置的制造方法
(相关申请的交叉参考
本申请基于并要求以2003年7月23日提出的在先日本专利申请No.2003-200413为优先权，其全部内容在此引为参考。)
技术领域
本发明涉及磁随机存取存储器(下面，简称为MRAM)的存储单元，特别涉及利用了磁阻效应元件的磁存储器装置和磁存储器装置的制造方法。
背景技术
所谓MRAM是作为信息的记录媒体利用了铁磁性体的取决于磁性方向的阻挡层电阻值的变化，可以随时改写、保持和读出记录信息的非易失性固体存储器的总称。MRAM存储单元通常具有层叠了多个铁磁性体和阻挡层的结构。例如，把作为第1铁磁性层的钉扎层、作为绝缘层的阻挡层、和作为第2铁磁性层的自由层层叠而形成，第1、第2这2个铁磁性层形成为夹住阻挡层。
上述存储单元的配置部位为以交叉条状构成的读出线和字线的矩阵状的多个交叉点。此外，存储单元配置成被读出线和字线夹住。
信息的记录以使构成存储单元的钉扎层与自由层的磁化方向是互相相同的方向、还是互相相反的方向与2进制信息“1”、“0”对应来进行。记录信息的写入，通过利用使电流在字线中流动所产生的磁场使各存储单元的自由层的磁化方向翻转来进行。该存储单元是记录保持时的消耗功率在原理上为零，且即使切断电源也能够进行记录保持的非易失性存储器。
记录信息的读出，利用存储单元的阻挡层的电阻随着作为构成存储单元的铁磁性体的钉扎层与自由层的相对磁化方向、与读出电流的相对角，或钉扎层与自由层间的磁化方向的相对角而变化的现象，即所谓磁致电阻效应来进行。
在此，举出MRAM的功能与现有的使用电介质的电荷存储型半导体存储器，例如DRAM的功能之不同点。第1，它是完全非易失性的，并且可改写1015以上的次数。第2，可进行非破坏读出，由于不需要刷新工作，故可缩短读出周期。第3，与电荷储存型存储单元相比，对放射线的信息保持耐性强。
估计MRAM每单位面积的集成度、写入和读出时间能够与DRAM大概为相同程度。从而，产生完全非易失性那样的重大的特色，可以期待在携带设备用的外部记录装置、与LSI混合安装应用、以及个人计算机主存存储器上应用。
在当前正在进行实用化研究的MRAM中，作为存储单元有使用磁隧道结元件(下面，称为MTJ元件)的MRAM(例如，参照美国专利第5946228号说明书和美国专利第6072718号说明书)。
MTJ元件主要利用由铁磁性层/绝缘层(隧道阻挡层)/铁磁性层构成的三层膜来构成，电流通过隧道效应流过绝缘层。绝缘层的隧道电阻值与两铁磁性层的磁化的相对角的余弦成正比地变化，在两磁化反平行的情况下取极大值。例如，在NiFe/Co/Al2O3/Co/NiFe隧道结中，在50Oe以下的低磁场中，可以见到超过25％的磁阻变化率。
作为MTJ元件形成时的微细加工，一般是把通常的光刻与使用了Ar离子的离子蚀刻并用的加工工艺。
此外，在半导体领域中，还有化学干蚀刻(下面，简记为CDE)、反应性离子蚀刻(下面，简记为RIE)等利用了化学反应的干蚀刻法的蚀刻方法。
此外，在美国专利第5946228号说明书和美国专利第6072718号说明书中描述了有关现有MRAM的结构的详细说明。如上所述，为了形成MTJ元件，必须通过蚀刻或离子蚀刻对MTJ元件形成用的磁性体膜和阻挡膜的层叠膜进行微细加工。在MTJ元件部分的微细加工中使用的离子蚀刻法是物理的溅射法。但是，在离子蚀刻法的微细加工中，存在着随着加工被加工物质成为残渣而再附着在光刻胶掩模侧面、被加工MTJ元件部分、和加工装置内部的问题。
此外，当前，在化学干蚀刻(CDE)、反应性离子蚀刻(RIE)等利用了化学反应的Si、SiO2等的蚀刻中，这些被加工物成为具有较高蒸气压的卤化物，可以气相原样去除。但是，在MTJ元件形成中使用的Fe、Ni、Co、Cu等3d过渡金属的卤化物的蒸气压较低，存在着难以原样使用在半导体加工中使用的蚀刻工艺的问题。
此外，还设计出使用一氧化碳和氨的混合气体形成金属有机化合物进行化学蚀刻的方法，但是，该方法具有化学反应速度不够快，且必须混有用反应气体进行的物理溅射等的问题，未达到实用化。
但是，如果按照使用了物理溅射的微细加工工艺，则在被加工TMR元件部分的侧面上残留上述被加工物质的残渣膜。有时该残渣膜具有导电性，使绝缘性阻挡膜短路，成为MRAM单元初期不合格的原因。
发明内容
根据本发明的一种方式的磁存储器装置，具有：基板；以及在上述基板上形成的布线层，上述布线层包含：下部电极；配置在上述下部电极之上、包含绝缘阻挡层而构成的磁阻效应元件；层叠在上述磁阻效应元件之上的至少一个接触层；以及与上述接触层连接的上部布线，上述磁阻效应元件具有在通过离子束蚀刻的元件形成以后利用离子束蚀刻进行了清洗处理的倾斜侧面。
此外，根据本发明的另一实施方式的磁存储器装置的制造方法，其中，在基板上形成绝缘层，在上述绝缘层上形成下部电极，在上述下部电极的上表面形成磁阻效应膜，该磁阻效应膜包含绝缘阻挡层、和夹住该绝缘阻挡层而层叠的多个磁性体膜，在上述磁阻效应膜之上层叠掩膜层，把上述掩模层作为掩模使用对上述磁阻效应膜进行离子蚀刻加工以形成磁阻效应元件，在上述掩模、上述磁阻效应元件、和上述下部电极的上表面形成绝缘膜，利用离子束对上述绝缘膜进行蚀刻以使上述磁阻效应元件的侧面露出。
此外，根据本发明的另一方式的磁存储器装置，具有：基板；以及在上述基板上形成的布线层，上述布线层包含：下部电极；配置在上述下部电极之上、包含绝缘阻挡层而构成的磁阻效应元件；层叠在上述磁阻效应元件之上的至少一个接触层；以及与上述接触层连接的上部布线，包含上述绝缘阻挡层的磁阻效应元件的侧面对其底面形成的锥形角为约60度以下。
附图说明
图1示出本发明第1实施方式的磁存储器装置中的、形成了MTJ元件的布线层的结构的剖面图。
图2示出本发明第1实施方式的磁存储器装置的结构的剖面图。
图3A详细地示出用于形成图1、图2示出的磁存储器装置中的MTJ元件的工序的剖面图。
图3B为接图3A的、详细地示出用于形成图1、图2示出的磁存储器装置中的MTJ元件的工序的剖面图。
图3C为接图3B的、详细地示出用于形成图1、图2示出的磁存储器装置中的MTJ元件的工序的剖面图。
图4A为接图3C工序的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图4B为接图4A工序的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图4C为接图4B工序的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图5A为接图4C工序的、详细地示出形成磁存储器装置中的包含MTJ元件的布线层的工序的剖面图。
图5B为接图5A工序的、详细地示出形成磁存储器装置中的包含MTJ元件的布线层的工序的剖面图。
图5C为接图5B工序的、详细地示出形成磁存储器装置中的包含MTJ元件的布线层的工序的剖面图。
图6A为更详细地示出图4A和图4B示出的MTJ元件的形成工序的剖面图。
图6B为接图6A的、更详细地示出图4A和图4B示出的MTJ元件的形成工序的剖面图。
图6C为接图6B的、更详细地示出图4A和图4B示出的MTJ元件的形成工序的剖面图。
图7示出生成在图6A～图6C示出的切削工序中使用的Ar离子束的射束源与基板之关系的简图。
图8A示出在图6A～图6C工序中的Ar离子束入射角为45°时的、所形成的MTJ元件每单位面积的结电阻(RA)的累积频数分布的图。
图8B示出在图6A～图6C工序中的Ar离子束入射角为30°时的、所形成的MTJ元件每单位面积的结电阻(RA)的累积频数分布的图。
图8C示出在图6A～图6C工序中的Ar离子束入射角为0°时的、所形成的MTJ元件每单位面积的结电阻(RA)的累积频数分布的图。
图8D示出以使图6A～图6C工序中的Ar离子束入射角为45°进行蚀刻以后，再使其入射角为45°再进行蚀刻时的、所形成的MTJ元件每单位面积的结电阻(RA)的累积频数分布的图。
图9A示出使Ar离子束垂直于基板入射时的MTJ元件的形成工序的剖面图。
图9B为接图9A的、示出使Ar离子束垂直于基板入射时的MTJ元件的形成工序的剖面图。
图9C为接图9B的、示出使Ar离子束垂直于基板入射时的MTJ元件的形成工序的剖面图。
图10示出溅射效率随离子束入射角(θ)的变化的图。
图11A示出跨过绝缘阻挡层的侧面的角度为70°时的MTJ元件的剖面图。
图11B示出跨过绝缘阻挡层的侧面的角度为62°时的MTJ元件的剖面图。
图11C示出跨过绝缘阻挡层的侧面的角度为58°时的MTJ元件的剖面图。
图11D示出跨过绝缘阻挡层的侧面的角度为50°时的MTJ元件的剖面图。
图12示出MTJ元件的跨过绝缘阻挡层的侧面的角度变化引起的磁存储器装置的不合格率的图。
图13A示出在对硬掩模侧面不倾斜的状态下，通过使Ar离子束斜入射形成MTJ元件时的磁存储器装置的结构的剖面图。
图13B为接图13A的、示出在对硬掩模侧面不倾斜的状态下，通过使Ar离子束斜入射形成MTJ元件时的磁存储器装置的结构的剖面图。
图13C为接图13B的、示出在对硬掩模侧面不倾斜的状态下，通过使Ar离子束斜入射形成MTJ元件时的磁存储器装置的结构的剖面图。
图14A为用于说明用于形成本发明第2实施方式的磁存储器装置中的MTJ元件的工序的元件剖面图。
图14B为接图14A的、用于说明用于形成磁存储器装置中的MTJ元件的工序的元件剖面图。
图15A为接图14B工序的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图15B为接图15A的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图16示出绝缘材料的蚀刻速度随离子束入射角(θ)的变化的图。
图17A详细地示出用于形成本发明第3实施方式的磁存储器装置中的MTJ元件的工序的剖面图。
图17B为接图17A的、详细地示出用于形成磁存储器装置中的MTJ元件的工序的剖面图。
图18A为接图17B工序的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图18B为接图18A的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
图18C为接图18B的、详细地示出形成磁存储器装置中的MTJ元件的工序的剖面图。
具体实施方式
下面，参照附图说明本发明的第1实施方式。再有，在下述第1实施方式的说明中，为了避免说明的重复，对于相同或类似的结构要素使用相同的标号并省略其详细的说明。
首先，图1示出作为本发明的一实施方式的磁阻效应元件形成的MTJ元件30的剖面图。图1中，在下部电极28上形成MTJ元件30，在MTJ元件30之上形成掩模(下面，称为硬掩模)36。把层间绝缘膜40形成为一体，以便覆盖下部电极28、MTJ元件30和硬掩模36全体。硬掩模36的上表面与层间绝缘膜40的上表面在同一面内，且从层间绝缘膜40露出。
此外，MTJ元件30为4层结构，具有反铁磁性层32、第1铁磁性层33、绝缘阻挡层34和第2铁磁性层35，以此顺序依次在下部电极28上形成。此外，第1铁磁性层33称为钉扎层，第2铁磁性层35称为自由层。本实施方式中，把MTJ元件30作成4层结构，但不限于4层，在实施过程中在不脱离其主旨的范围内可进行各种变形。
在此，以后把在MTJ元件30中形成的包含绝缘阻挡层34的磁性层的侧面的角称为锥形角θmtj，把在硬掩模36上形成的侧面的角称为锥形角θt。图1中，这些角作为与下部电极28的表面的夹角θmtj或者与MTJ元件30表面的夹角θt来定义，但是，由于像后述那样把下部电极28的表面形成为与图2所示的基板11的表面平行，故结果是这些角也可以作为例如与基板11表面的法线的夹角来定义。在图1的实施方式的情况下，设定成锥形角θt比锥形角θmtj大。
具有锥形角θt的硬掩模36的形成，由例如RIE等蚀刻进行。此外，MTJ元件30的形成，把具有上述锥形角θt的硬掩模36用作掩模，由例如使用了Ar离子等的离子切削、即离子蚀刻进行。
这样，形成为硬掩模36具有锥形角θt，MTJ元件30具有比其小的不同的锥形角θmtj。
接着，参照图2的剖面图及其制造工艺，对于在基板上形成了具有包含上面已说明的MTJ元件30的布线层的磁存储器装置的实施方式的结构加以说明。
图2中，在半导体基板11的表面区形成多个元件分离绝缘膜12，例如利用杂质扩散在这些元件分离绝缘膜12之间形成的元件形成区内形成源/漏区15a、15b。在源/漏区15a、15b之间的半导体基板11之上，形成栅绝缘膜13和栅极14。如以后说明的那样，该栅极14作为在MTJ元件30中存储的信息的读出用的字线来使用。
之后，覆盖形成了栅绝缘膜13和栅极14的半导体基板11的上部，形成第1层间绝缘膜16。为了与源/漏区15a、15b的每一个的上表面连接，在第1层间绝缘膜16中在2个部位上形成接触栓塞17、18。接触栓塞17与一方的第1源/漏区15a的上表面连接，接触栓塞17的上部与布线19连接。
接触栓塞18与另一方的源/漏区15b的上表面连接，接触栓塞18的上部与电源线、即作为源线的布线20连接。该接触栓塞17和布线19可以通过利用例如双重镶嵌法的铜的淀积一次形成。接触栓塞18和布线20也可以同样形成。在形成这些导电部以后，利用CMP研磨层间绝缘膜16和布线19、20的表面，进行平坦化。
随后，在上述形成了的第1层间绝缘膜16的上部形成第2层间绝缘膜21。在第2层间绝缘膜21中形成通路栓塞22，以与通过CMP露出的布线19的上表面连接，该通路栓塞22的上部与布线23连接。此外，与该布线23相邻在第2层间绝缘膜21中同样形成作为以后说明的写入用的字线用的布线24。该通路栓塞22和布线23仍然利用双重镶嵌法形成，而布线24可以利用单镶嵌法形成。
在上述形成了的第2层间绝缘膜21、布线23、24的CMP以后，在包含布线23和布线24的层间绝缘膜21的上部还形成层间绝缘膜25。在此，为了与通过CMP而露出层间绝缘膜21的表面的布线23的主表面连接，通过例如利用单镶嵌法和CMP可形成贯穿层间绝缘膜25的通路栓塞26。
之后，在第3层间绝缘膜25的上部形成作为图1示出的下部电极28用的布线28，以与通过CMP而露出的通路栓塞26的上部连接。在该下部电极28上表面上依次形成MTJ元件30和硬掩模36。由于该结构用图1作了说明，故在此省略。
以覆盖上述形成了的下部电极28、MTJ元件30和硬掩模36全体的方式形成第4层间绝缘膜40。在该第4层间绝缘膜40的CMP以后，在层间绝缘膜40上形成与MTJ元件30的硬掩模36连接的读出线、即作为位线用的布线41。
在此，如图1中说明了的那样，在MTJ元件30与布线41之间插入的硬掩模36作为用单一材料形成的一层结构来构成，但是，也可以使用由用多种材料形成的多个层构成的硬掩模。
在上面说明了的磁存储器装置中，到在半导体基板11上依次配置使用多个层间绝缘膜16、21、25、40形成了的多个布线层为止的形成方法迄今是公知的，省略这些结构和制造工艺的详细说明。
以后要说明，由源/漏区15a、15b；栅绝缘膜13；以及栅极14构成的MOS型晶体管用作读出存储在MTJ元件30中的信息时的开关元件。
在此，下部电极28和MTJ元件30的详细结构和制造工序后面再描述。此外，布线24如上述那样，是在信息写入时与位线41组合用的字线，要作成通过比较薄的层间绝缘膜25在MTJ元件30的紧贴它的正下方形成以效率良好地进行写入。
在此，详细地说明这样形成的磁存储器装置中的读出和写入工作。MTJ元件30具有的电阻的大小起因于上述说明的MTJ元件30内的自由层与钉扎层这两个铁磁性层每一个的旋转的相对方向。从而，通过使该自由层的旋转方向翻转来进行数据的写入。
以互相正交的方式形成位线用的布线41和字线用的布线24，写入时电流分别在布线41和布线24中流动。于是，作为MTJ元件30中的一个铁磁性层的自由层的旋转方向，根据由在布线41和布线24中流动的直流电流形成的磁场而发生变化。该旋转方向控制MTJ元件30的绝缘阻挡层的电阻值。
在读出时，读出电压施加到作为读出用字线的栅极14上，具有该栅极14的MOS晶体管成为ON状态。其结果，在作为位线的布线41中流动的读出电流通过MTJ元件30，依次流过下部电极28、通路栓塞26、布线23、通路栓塞22、布线19、接触栓塞17、源/漏区15a、和电源线20。
在此，由于该MOS晶体管为ON状态，故电流从一个源/漏区15a流到另一个源/漏区15b，然后，通过接触栓塞18流过作为电源线的布线20。
此时，当MTJ元件30的电阻大时，由于在布线41与下部电极28之间流动的读出电流的量较小，故通过与位线41连接的、未图示的读出电路读出例如“0”信息。此外，当MTJ元件30的电阻小时，读出电流较大，读出例如“1”信息。
在写入时，由于对作为读出用字线的栅极14不施加电压，故该MOS晶体管为OFF状态。而且，在布线41(位线)和布线24(字线)中流动的电流形成的磁场方向设定MTJ元件30中的旋转方向。例如，如果写入对象MTJ元件30中的旋转方向与写入数据的内容一致，则在数据写入以后看上去该元件30的状态也不变，但当内容不同时，要根据数据内容来改变旋转方向。结果，每一个MTJ元件的电阻值的大小，根据数据的内容来设定。
在此，下面使用图3A～图5C，说明本实施方式的上述下部电极28和MTJ元件30的制造工艺的详细说明。
首先，在图3A中，对层间绝缘膜25和通路栓塞26的上表面进行CMP处理，在其上部依次形成铜等的导电性的布线层膜27、磁阻效应膜31、硬掩模膜36A和另一硬掩模膜37A。
磁阻效应膜31具有用于形成图1、图2示出的MTJ元件的复合膜结构，包含在为了形成图1示出的布线层28而淀积的布线层膜27上依次形成的反铁磁性层32、铁磁性层33、绝缘阻挡层34、和铁磁性层35。为了在磁阻效应膜31上形成硬掩模膜36A，作为材料使用Ta，通过溅射形成为其膜厚为厚度150nm。
接着，在该硬掩模膜36A之上形成硬掩模膜37A。作为该硬掩模膜37A的材料使用SiO2，通过溅射来形成为其膜厚为厚度100nm。图3A示出该状态。
随后，为了对上侧的硬掩模膜37A进行构图以形成图3B示出的硬掩模37，在硬掩模膜37A的上表面上淀积未图示的光刻胶膜。为了形成与硬掩模膜37对应的图形，通过曝光对该光刻胶膜进行构图。本实施方式中，上述构图通过利用使用了准分子激光器的曝光装置的光刻来进行。
在该硬掩模膜37A之上对光刻胶进行构图时，通过使用CHF3、在反应室压力为1Pa、高频功率为150W的条件下的RIE对硬掩模膜37A进行蚀刻。在有选择地蚀刻该硬掩模膜37A而形成硬掩模37时，通过使用O2进行灰化而剥离硬掩模37上部的光刻胶图形。此外，还继续进行利用丙酮的超声波清洗。结果，如图3B所示形成硬掩模37。
接着，使用这样形成的硬掩模37，通过使用CHF3、CF4和O2、在反应室压力为5Pa、高频功率为150W的条件下的RIE对硬掩模膜36A进行蚀刻。或者，也可以通过使用C12的RIE进行蚀刻。其结果，如图3C所示，把上侧的硬掩模37的形状转印到硬掩模膜36A上，形成硬掩模36。
然后，通过使用例如CHF3、在反应室压力为1Pa、高频功率为150W的条件下的RIE对硬掩模36上部的硬掩模37进行蚀刻，剥离硬掩模37。于是，如图4A所示，在磁阻效应膜31上形成硬掩模36。
接着，使用这样形成的硬掩模36，进行磁阻效应膜31的蚀刻。通过该磁阻效应膜31的蚀刻，磁阻效应膜31按硬掩模36的形状分离，如图4B所示以具有锥形面的MTJ元件30的形状构图。
在本实施方式中，用于形成上述MTJ元件30的离子蚀刻把硬掩模36作为掩模，用Ar离子蚀刻法进行。Ar离子蚀刻通过使用例如图7所示那样的Ar离子源1，使产生的Ar离子束以相对于在半导体11主表面的法线的入射角θ轰击来进行。进行该Ar离子蚀刻时的条件为，例如在Ar离子源1与基板11之间施加的离子加速电压VB＝400V，离子束的电流量IB＝100mA，把朝向基板11的入射角θ设定为30°或45°。
通过该Ar离子蚀刻，如图4B所示，硬掩模36的侧面被蚀刻成具有侧面与底面的角θt的梯形形状，同样，MTJ元件30也成为具有角θmtj的梯形。该离子蚀刻的详细说明见后述。
接着，如图4C所示，为了形成布线层28，在布线层膜27上形成覆盖硬掩模36和MTJ元件30的硬掩模38。为此，把基板11整体作为硬掩模膜，通过溅射形成例如SiO2膜，以使其膜厚为厚度80nm。然后，在该SiO2膜整体上淀积光刻胶膜，通过光刻法对该光刻胶膜进行构图，形成与硬掩模38相当的光刻胶掩膜。
通过使用该光刻胶掩模对SiO2膜进行构图，形成硬掩模38。该构图使用CHF3、在反应室压力为1Pa的条件下通过RIE进行蚀刻，在未图示的光刻胶掩膜下形成图4C形状的硬掩模38。
然后，通过使用O2对光刻胶掩模进行灰化而剥离该光刻胶掩模。此外，还继续进行利用丙酮的超声波清洗。其结果，形成如图4C所示那样的形状的硬掩模38。
接着，使用该硬掩模38对布线层膜进行蚀刻。该蚀刻在加速电压VB＝400V和入射角θ为0°的条件下通过Ar离子蚀刻来进行。其结果，形成图5A所示的下部电极28。
然后，与硬掩模37一样，通过例如使用CHF3、在反应室压力为1Pa、高频功率为150W的条件下的RIE进行蚀刻，剥离硬掩模38。其结果，如图5A所示，成为在与通路栓塞26连接的下部电极层28上形成了MTJ元件30和硬掩模36的状态。
接着，如图5B所示，通过溅射与层间绝缘膜25、作为下部电极的布线层28和硬掩模36上部一体地形成层间绝缘膜40。作为用于形成该层间绝缘膜40的条件，例如在1毫乇的Ar和O2的气氛中，提供150W高频功率的溅射能量，形成为其膜厚为600nm。其结果，形成图5B所示那样的形状的，具有与MTJ元件30和硬掩模36对应的部分伸出去的台阶差的形状的层间绝缘膜40。
接着，通过利用丙酮的超声波清洗法，清洗形成了上述层间绝缘膜40的基板全体。
然后，在表面具有台阶差的层间绝缘膜40的上部涂布未图示的光刻胶膜。本实施例中，以大约600nm的厚度形成了表面平坦的光刻胶涂布膜。然后，把全体放在N2气氛中的烘箱内在220℃的状态下保持30分钟，进行硬烘干。
接着，对上述已硬烘干的光刻胶涂布膜进行利用RIE的灰化。该RIE使用例如CF4、把反应室压力设定为5Pa进行。其结果，以大致相等的速度、与基板表面平行地蚀刻光刻胶涂布膜和层间绝缘膜40，如图5C所示那样最终把层间绝缘膜40的表面大致平坦地一直蚀削到硬掩模36的上部水平面。
接着，如图5C所示，为了对用Ta形成的硬掩模36的露出表面进行接触清洗，进行Ar离子蚀刻。进行该Ar离子蚀刻的条件为，例如加速电压VB＝40V，离子束电流量IB＝250mA、入射角θ是0°，束照射时间是0.4分钟。
然后，在已清洗的硬掩模36的上表面和层间绝缘膜40上部形成用于形成图2所示的读出线41的、未图示的金属膜。该金属膜的材料使用例如Ta，通过溅射形成为其膜厚为厚度10nm。再有，也可以用铜形成来代替Ta。在使用Cu的情况下，通过溅射来形成为其膜厚为厚度200nm。
然后，以规定的厚度在硬掩模36上方形成了的Ta膜上部淀部未图示的光刻胶膜。在形成光刻胶膜时，使该光刻胶膜曝光而形成光刻胶图形。
还通过在其上部形成了的光刻胶图形，利用Ar离子蚀刻对Ta膜进行构图。进行Ar离子蚀刻的条件为，例如加速电压VB＝400V，入射角θ是30°。由此，对Ta膜进行蚀刻，以使其成为与光刻胶图形一样的形状。其结果，上述Ta膜成为规定形状的上部布线、即读出线41。
通过使用O2进行灰化而剥离在该Ta膜的蚀刻中使用了的光刻胶图形。此外，还继续进行利用丙酮的超声波清洗。
这样，形成具有图2所示的剖面结构的磁存储器装置。最后，在磁场中对该形成了的磁存储器装置进行热处理。该热处理在磁场强度为6.5kOe，温度保持为300℃，长1小时的真空状态的条件下进行。
再有，上述硬掩模36只要是具有导电性的材料即可，并不限定于Ta。此外，作为其它硬掩模37和硬掩模38的材料使用了SiO2，但不仅限于此，也可以使用例如AlOX、SiN、SiON、有机玻璃等。但是，如图3C和图4A所示，由于必须在进行了硬掩模36的蚀刻以后通过蚀刻而剥离硬掩模37，故必须考虑能够比硬掩模36更容易地去除硬掩模37的蚀刻选择比。此外，说明了硬掩模36和硬掩模37的膜厚分别为150nm、100nm，但膜厚可以不限于此。同样，上述硬掩模36、层间绝缘膜40和上部布线41的膜厚也可以不限于此来形成。
进而，关于进行RIE时的设定条件、进行Ar离子蚀刻时的加速电压VB和离子电流量IB的设定条件、进行溅射时的设定条件、进行光刻胶图形的剥离的方法和在磁场中的热处理的设定条件不限定于上述实施方式中所述的，在实施过程中在不脱离其主旨的范围内可进行各种变形。
此外，上面说明了的MTJ元件30的微细加工通过利用使用了准分子激光器的曝光装置的光刻和Ar离子来进行，但是，也可以通过使用了接触对准器的光刻来代替利用使用了准分子激光器的曝光装置的光刻来形成该微细加工。
接着，参照图6A～图6C，说明MTJ元件30的制造工艺。图6A～图6C为示出本实施方式的MTJ元件的加工工艺的剖面图。
图6A示出在半导体基板11上方形成的下部电极28、用于形成MTJ元件30的磁阻效应膜31、和具有锥形角θt的硬掩模36。而且，使Ar离子束对磁阻效应膜31和硬掩膜36的上表面斜入射，以与其法线方向形成角θ。在此，使Ar离子束以θ＝45°入射。维持该状态的原样，例如使基板11转动时，就使Ar离子束在遍及硬掩模36全周的范围内以45°入射。
其结果，如图6B所示，利用Ar离子束沿着硬掩模36蚀削磁阻效应膜31，形成MTJ元件30。沿着MTJ元件30和硬掩模36的侧面示出的箭头，表示来自硬掩模36和MTJ元件30侧面的反跳Ar离子的轨迹。
在图6C的MTJ元件30和硬掩模36的侧面上示出的2个椭园表示利用离子束蚀刻的MTJ元件30和硬掩模36溅射的被蚀刻物质的分布。即，在进行Ar离子蚀刻时，由于硬掩模36具有锥形角θt，故溅射的被蚀刻物质不附着在MTJ元件30的侧面上。
在此，如图7所示，从离子源1产生的Ar离子束向基板11辐射。该基板11设置在未图示的样品台上，通过使样品台转动可以使基板11转动。在样品台围绕基板11的法线转动时，Ar离子束以相同的入射角轰击基板11的全部表面，进行Ar离子蚀刻。此外，如果把安装在样品台上的磁存储器装置基板11的、形成MTJ元件30的主表面侧配置成朝下，则Ar离子蚀刻所蚀削的被蚀刻物质由于重力而不附着在MTJ元件30的侧面上。
接着，参照图8A～图8D，这些图示出改变形成MTJ元件30时的Ar离子蚀刻的入射角θ时的，MTJ元件30每单位面积的绝缘阻挡层的结电阻的累积频数分布。在此，作成多个4μm2的方形MTJ元件，在利用图6A～图6C中说明了的Ar离子束形成每一个MTJ元件30时，改变蚀刻角θ，观察了其倾向。
在图8A～图8D示出的每一个图中，横轴为对每单位面积的结电阻(下面，称为RA)取对数后的值，单位为Ω·μm2，纵轴表示累积频数。图8A是θ＝45°时进行的情况，图8B是θ＝30°时进行的情况。图8C是θ＝0°时进行的情况。图8D是在θ＝0°时进行离子蚀刻以后，再在θ＝45°时再进行蚀刻时的情况。
首先，图8A所示的使离子束入射角θ为45°时进行的情况，示出几乎全部磁存储器装置的样品的结电阻RA为107Ω·μm2～108Ω·μm2。这样，在θ＝45°时，几乎全部磁存储器装置的样品示出充分的结电阻之值。
图8B所示的离子束入射角θ为30°时的情况也示出正常的值。但是，结电阻RA小的、处于102Ω·μm2～105Ω·μm2的样品的累积频数值增大。即，此时，示出离子束的角θ为30°时比45°的不合格率增大。
图8C所示的离子束入射角θ为0°时进行的情况，示出几乎全部磁存储器装置的样品的结电阻RA为10Ω·μm2～105Ω·μm2。这示出几乎全部磁存储器装置的样品是不合格的。
但是，如图8D所示，在使离子束入射角θ为0°形成了MTJ元件30后，再使离子束入射角θ为45°进行的结果，结电阻RA处于102Ω·μm2～105Ω·μm2的累积频数值减少，示出结电阻RA处于107Ω·μm2～108Ω·μm2的累积频数值增加，可知，不合格率降低。
在此，使用图9A～图9C元件剖面结构图简单地说明图8C所示的以离子束入射角θ为0°形成了MTJ元件30的情况下，不合格率显著增加的理由。但是，在此，与用图6A～图6C说明的情况不同，硬掩模36的锥形角θt为90°，而且，把Ar离子束对其侧壁的入射角θ也设定为0°。
图9A示出，利用Ar离子蚀刻的加工工序开始时的、在半导体基板上方形成的布线层28、磁阻效应膜31和硬掩模36的形状。
Ar离子束对半导体基板面垂直地入射时，与硬掩模36的侧面大致平行地入射。但是，由于实际上在硬掩模36的上表面与侧面的边界的边缘部只稍稍形成圆乃至倾斜部，故随着蚀刻的进行如图9B所示，在该边缘部与图6B一样形成锥形部36T。
在此，图10示出，以作为硬掩模36的材料用Ta为例，作为硬掩模使用的材料的溅射溅射效率对离子束入射角的依赖性。从图10可知，对于向Ta硬掩模36侧面的平行入射(θ＝0°)，即与磁阻效应膜31的表面正交的入射角其效率大致为0。
即，如图9A～图9C所示，使Ar离子束与硬掩模36的侧面平行入射时，Ar离子束大致保持动量的原样对硬掩模36的上表面和磁阻效应膜31的表面进行蚀刻。此时，硬掩模36的上表面的边缘部如上所述慢慢形成锥形，且同时被蚀刻，形成图9B的锥形面36T。
另一方面，在磁阻效应膜31的硬掩模36下表面的边缘部及其附近，入射离子束的动能的一部分被从硬掩模36的锥形面36T反跳的Ar束、和通过蚀刻从硬掩模36及磁阻效应膜31的表面飞散的云状物质吸收。由于越靠近边缘部该能量吸收越大，故结果是磁阻效应膜31在硬掩模36的周围以图9B那样的状态残留具有锥面的部分，成为形成了MTJ元件30的状态。图9B中，沿着硬掩模36和MTJ元件30的侧面图示的箭头表示反跳Ar离子的轨迹。
再有，在通过Ar离子束的照射进行蚀刻时，硬掩模36和被蚀刻膜31都形成根据本身的溅射效率对离子束入射角的依赖性所确定的小刻面(facet)，且同时后退。
但是，如图9B所示，由于硬掩模36的垂直掩模侧面在形成了MTJ元件30的状态下残留下来，故在此，如果还进行离子束的照射，则朝向掩模侧面下方的射束集中继续进行。图9C示出朝向该掩模36侧面下方的射束集中继续进行的状态。图9C示出的2个椭圆形状表示飞散的物质、即溅射物质的分布。
即，由于使Ar离子束在与MTJ元件30上表面垂直的方向上入射，故硬掩模36的上表面和侧面被蚀削而生成的溅射物质大多集中在MTJ元件30附近，因此对元件30再附着的比例变大，大量地附着在硬掩模和蚀刻后的MTJ元件30的侧面上。
于是，跨过具有图1所示结构的MTJ元件30内的绝缘阻挡层34的上、下磁性层33、35之间，通过附着在该绝缘阻挡层34的斜面上的导电性溅射物质而成为导通状态，结电阻RA降低。这成为MTJ元件30初期不合格的原因。
如果还继续Ar离子束的照射，则通过来自硬掩模36侧面和MTJ元件30侧面的反跳射束产生朝向MTJ元件30下表面边缘部的射束集中，如图9C所示，加工作为布线层的下部电极28，产生微沟M。
这样，利用Ar离子束进行蚀刻时，溅射物质附着在MTJ元件30的侧面产生初期不合格，与此同时，在下部电极28上产生微沟M。如上面说明了的那样，可知，MTJ元件30的不合格依赖于蚀刻射束入射角而产生。
如图6A-图6B所示，在使Ar离子束以角θ斜照射的情况下，由于Ar离子束斜入射到硬掩模36的斜面，故该Ar离子束保持动量朝着远离MTJ元件30的方向反跳，如图6C所示，飞散的物质大多分布在远离MTJ元件30的空间内。
再有，由于在蚀刻时使被蚀刻的硬掩模36和磁阻效应膜31相对于斜入射的Ar离子束转动，故与被射束照射的侧面相反侧的MTJ元件30的侧面有成为掩模36的背荫的期间，在该期间内该侧面不被蚀刻。此外，MTJ元件30本身也具有溅射效率对离子束入射角的依赖性。从而，由于这些主要原因，结果是以一定角度加工MTJ元件30的侧面。
在此，上面说明了的掩模背荫的部位表示图6A-图6C所示虚线的下方。此时，由于溅射物质分布的中心方向离开蚀刻以后的硬掩模36和MTJ元件30的侧面，故朝向该侧面的再附着引起的不合格情形减少。此外，由于离子束以小角度对下部电极28表面进行轰击，故在下部电极28表面上也不产生微沟。
如上所述，从本实施方式的说明可知，在MTJ元件30的微细加工中通过使用对磁阻效应膜31的上表面斜入射的离子蚀刻，在减小MTJ元件30的不合格率方面是有效的。
在此，为了进一步研究形成的MTJ元件30的性能与Ar离子蚀刻的入射角等的关系，参照图11A-图13C详细地说明在各种条件下作成包含MTJ元件30的磁存储器装置的结果。
首先，通过利用使用了准分子激光器的曝光装置的光刻，形成在MTJ元件30的微细加工中使用的光刻胶掩模，通过Ar离子蚀刻从磁阻效应膜切出MTJ元件30。再有，也可以通过使用了接触对准器的光刻来代替利用使用了准分子激光器的曝光装置的光刻来形成光刻胶掩模。此外，此处的下部电极28和MTJ元件30的详细制造工艺与参照图6A-图6C说明的一样，省略其说明，下面，详细地说明工艺条件。
在该制造工艺中分别改变硬掩模36和MTJ元件30的微细加工条件，下面，与图11A-图11D对应地分别示出4种。
在图11A所示第1例中，在氯气中进行用于形成硬掩模36的RIE，然后，为了形成MTJ元件30使Ar离子蚀刻的入射角θ为30°进行。
在图11B所示第2例中，在氯气中进行用于形成硬掩模36的RIE，然后，为了形成MTJ元件30使Ar离子蚀刻的入射角θ为45°进行。
在图11C所示第3例中，在碳氟化合物类的气体中进行用于形成硬掩模36的RIE，然后，为了形成MTJ元件30使Ar离子蚀刻的入射角θ为30°进行。
在图11D所示第4例中，在碳氟化合物类的气体中进行用于形成硬掩模36的RIE，然后，为了形成MTJ元件30使Ar离子蚀刻的入射角θ为45°进行。
首先，图11A-11D中，跨过MTJ元件30的绝缘阻挡层的侧面的角(锥形角θmtj)如图中所示的那样依次为70°、62°、58°、50°。此外，同样，在图11A-图11D中，该MTJ元件30的不合格率依次为95％、5％、1.5％、0.2％。
在此，图12示出画了上述4种例子的锥形角θmtj与不合格率的关系的结果。图12中，横轴是第1锥形角，单位为[θmtj]，纵轴是不合格率，单位为[％]。在此，求出所画曲线上直线部分与横轴相交的部分、即不合格率为0％处的锥形角θmtj的上限，可知，约为60°。
即，可知，该图12中，锥形角θmtj超过60°时不合格率急剧上升。此外，在氯气中蚀刻硬掩模36时比在碳氟化合物类的气体中蚀刻时，锥形角θmtj更大。进一步考察其理由。
氯气蚀刻的情况如图13A-图13C所示，硬掩模36侧面的锥形角θt大致为90°，进行斜入射的Ar离子蚀刻。但是，由于Ar离子与在上述硬掩模36的侧面上形成的锥形面36T大致垂直地入射并进行蚀刻，故认为反跳离子束、和飞散物质在MTJ元件30侧面上的再附着容易发生了。
从图12可知，把MTJ元件30的侧面的锥形角θmtj设定为约60°以下时，初期不合格率约为0％。锥形的θmtj即使是例如30°，从初期不合格率看也没有问题，但是，与锥形角θmtj为60°的情况相比较时，向MTJ元件30下部电极28上的投影面积增大。从而，通过尽可能增大锥形角θmtj来减小存储单元阵列在芯片上的占有面积。
在此，沿着图13B和图13C的硬掩模36的侧面图示的箭头表示反跳Ar离子的轨迹，沿着图13C的硬掩模36侧面图示的椭圆表示用溅射蚀削而飞散的物质的分布。
此外，在碳氯化合物类的气体中进行用于形成硬掩模36的RIE时，不合格也少。碳氟化合物类的气体在减少不合格方面之所以是有效的，是因为，在碳氟化合物类的气体中进行蚀刻时，在硬掩模36侧面上形成的锥形角θt比氯气时小。
作为从上面得到的认识，例如如图10所示，在设得到硬掩模36的最高溅射效率的角度为θm，作为硬掩模36侧面的角度的第2锥形角为θt，对基板11面法线的离子束入射角为θ时，可知，当θ＝θt-θm时，反跳离子的流量小。例如，图10中，因为θm＝35°，如果θt＝75°，则θ＝40°。
通过上面说明了的微细加工形成MTJ元件30，可实现包含防止磁存储器装置的单元初期不合格的MTJ元件的磁存储器装置的剖面结构。在作成本实施方式中的磁存储器装置的工艺中，在MTJ元件30的蚀刻中使用了Ar离子蚀刻，但是，在使用了RIE、溅射蚀刻时当然也能够应用同样的概念。
接着，对本发明第2实施方式，参照附图，把磁存储器装置的结构与其制造方法合并说明。再有，在下述第2实施方式的说明中，为了避免说明的重复，对于与第1实施方式相同或类似的结构要素使用相同的符号并省略其详细的说明。
图14A示出在图1所示结构的MTJ元件加工工艺中途的剖面图。本第2实施方式的MTJ元件加工工艺包含与第1实施方式不同的加工工艺。
如图14A所示，通过溅射法在基板上方形成下部电极28，在该下部电极上形成用于形成MTJ元件30的磁阻效应膜31和硬掩模36。在此，磁阻效应膜31与图1所示MTJ元件30一样，把例如1-2nm左右的、由AlOx构成的绝缘层作为绝缘阻挡层使用，在该绝缘阻挡层的上、下具有由铁磁性层构成的称为钉扎层的固定层、和称为自由层的记录层。虽未图示，但磁阻效应膜31还采取具有缓冲层和间隙层的多层结构。
为了以规定的图形来形成MTJ元件30，用光刻胶掩模通过蚀刻形成硬掩模36，以使如图示那样其侧壁具有规定的倾斜角。在此，在作为硬掩模36使用例如Ta的情况下，通过使用Cl2类或F类蚀刻气体的RIE进行该蚀刻，即可。此时，由Ta构成的硬掩模36侧壁的倾斜角根据对光刻胶掩模的RIE选择性得到70°-80°左右的角。
接着，如图14B所示，把硬掩模36作为掩模，利用Ar离子束对磁阻效应膜31进行蚀刻。该Ar离子蚀刻通过使用例如图7所示那样的Ar离子源1，使产生的Ar离子束以相对于半导体主表面上的法线的入射角为θ来轰击。作为进行该Ar离子蚀刻时的条件，例如在使基板如箭头所示地进行转动的状态下，把对基板的入射角θ定为10°-45°左右来进行。由此，得到具有规定侧壁角的MTJ元件30。虽然该MTJ元件30的侧壁角是什么样的角均可，但是，也可以例如在作为MRAM在芯片上形成时集成密度高时则设定成陡峭的角，相反地，密度低时则设定成低的角。再有，本第2实施方式的情况与第1实施方式不同，在图14A的工艺以后，成为通过Ar离子束的蚀刻而飞散的污染物质以膜状淀积在MTJ元件30侧壁上的状态。
然后，如图15A所示，使用例如AlOx通过反应性溅射，在图14B中的下部电极28、MTJ元件30、硬掩模36的整个面上淀积保护膜39。特别是，为了提高对硬掩模36和MTJ元件30的锥形侧面的覆盖性，进行斜溅射，淀积成膜厚约20nm。
接着，如图15B所示，使Ar离子束相对于转动的基板的法线的入射角θ为0°，对下部电极28、MTJ元件30、和硬掩模36的上表面全体进行Ar离子蚀刻。在此，图16中，以AlOx为例示出作为保护膜39使用的材料的蚀刻速度的离子束入射角依赖性。这样，蚀刻速度、即溅射效率以在某一角度上具有峰值的方式变化。如从图16可知，在对作为绝缘性保护膜39的AlOx进行离子蚀刻的情况下，蚀刻速度为最大的入射角θ约为60°。
从而，例如，如果把离子束对具有MTJ元件30的规定侧壁角的锥形面的入射角设定为约60°，则与其它部分相比，是最快的蚀刻。图16的情况下，入射角为60°与0°的蚀刻速度之比为3左右。
在图15B的情况下，因为Ar离子束相对于基板法线的入射角为0°，所以对MTJ元件30的锥形面的入射角比对硬掩模36侧壁的入射角大，如从图16可知，在其上淀积的AlOx保护膜的蚀刻速度也大。在MTJ元件30的侧壁角为60°时，离子束向MTJ元件锥形面的入射角为60°，可知，得到AlOx保护膜的最大蚀刻速度。
其结果，最初把MTJ元件30侧面上的保护膜39去除，如图15B所示，在MTJ元件30的侧面露出的状态下，在包含下部电极28上的其它部分上保护膜39变薄或者不去除还残留下来。这样，在露出MTJ元件30的侧面的状态下，去除通过再淀积而附着在其锥形侧面上的、具有导电性的污染物质膜，一直到进行清洗化时才实施保护膜39的蚀刻，即可。
然后，在残留在下部电极28上形成的保护膜39的状态下，在全体上形成层间绝缘膜。再有，也可以在通过蚀刻法把图15B所示残留的保护膜39去除以后，在整个面上形成层间绝缘膜。
此外，在本实施方式中，把硬掩模36的锥形角作成比MTJ元件30的锥形角大，使其上的保护膜的蚀刻速度比MTJ元件30侧面上的保护膜的蚀刻速度降低。由此，通过在去除MTJ元件30侧面的保护膜39时保护膜39残留在硬掩模36的侧面，能够防止用导电性物质形成的硬掩模36被蚀刻。即，调整Ar离子束的入射角以使MTJ元件30侧面保护膜39的蚀刻速度比硬掩模36侧面、和下部电极28上的保护膜39的蚀刻速度大，即可。从而，MTJ元件30的锥形角θmtj和硬掩模36的锥形角θt能够用各种值来形成。在多个实用的MTJ元件的锥形角θmtj的范围内通过把离子束对MTJ元件30侧面的入射角θ调整成例如60°，只使MTJ元件30的侧面优先露出，能够进行导电性物质引起的污染的清洗。
作为对该保护膜39进行离子束蚀刻的时间，是从蚀刻开始起，在只有MTJ元件30侧面露出的状态下，到能够去除上述污染物质的膜为止的时间。在对保护膜39进行离子束蚀刻时，对于Ar离子束的入射角θ的蚀刻速度为ER(θ)，MTJ元件30的锥形角为θmtj，保护膜39的膜厚为d时，只有该MTJ元件30的侧面露出的时间t为
t＝d*(ER(θmtj-θ)-ER(θ))/(ER(θmtj-θ)*ER(θ))。由此，为了延长只有MTJ元件30的侧面露出的时间、即清洗时间t，增大保护膜39的膜厚d，增大保护膜39的蚀刻速度的角度依赖性，并且减慢保护膜39的蚀刻速度ER(θ)，即可。
这样一来，在MTJ元件30形成以后，通过去除锥形面上的污染物质膜，能够抑制由MTJ元件30的铁磁性层间的隧道阻挡膜等通过该锥形面产生的短路。再有，在通过离子蚀刻露出MTJ元件30侧面进行清洗时，由于下部布线28、和硬掩模36被保护膜39覆盖，故即使在该离子蚀刻工序中，在产生了膜状的被蚀刻材料向MTJ元件30侧面上的附着的情况下，由于该被蚀刻材料是保护膜39、即绝缘物，也不会成为短路的主要原因。
通过适当地选择斜溅射的条件，可以使MTJ元件30侧面上的保护膜39的膜厚比下部电极上的膜厚减小。由此，能够把只有MTJ元件30侧面露出的清洗时间、即工艺窗口的宽度取得更宽。如上所述，可知，在多个实用的MTJ元件30的锥形角θmtj的范围内能够有效地去除MTJ元件侧面的污染物质膜。
在上述第2实施方式中，通过把硬掩模36的锥形角形成得比MTJ元件30侧壁的锥形角大，在高入射角侧利用急剧降低的蚀刻速度的角度依赖性，不蚀刻硬掩模侧壁上的绝缘膜而是使其残留下来，能够防止MTJ元件侧壁上金属性污染源的产生。与此不同，如下面说明的，也可以把硬掩模的锥形角形成得比MTJ元件的侧壁锥形角小。
下面，使用图17A-图18C说明有关本发明第3实施方式的磁存储器装置和磁存储器装置的制造方法。再有，在本实施方式中，对于与上述第2实施方式相同的部分标以相同的标号并省略其详细说明。
首先，在图17A中，在未图示的基板上方依次形成下部电极28、磁阻效应膜31、硬掩模膜36B和硬掩模37。在此，为了在磁阻效应膜31上形成硬掩模膜36B，作为材料使用Ta，通过溅射形成为其膜厚为厚度100nm。在该硬掩模膜36B上形成硬掩模37用的绝缘膜。作为该硬掩模37用绝缘膜的材料使用SiO2，通过溅射形成为其膜厚为190nm。然后，在硬掩模37用绝缘膜的上表面淀积光刻胶膜进行构图，形成光刻胶掩模。
对淀积在硬掩模37用的绝缘膜上的光刻胶膜进行构图时，通过使用该光刻胶掩膜、使用CHF3气体的RIE对硬掩模37用的绝缘膜进行蚀刻。在此，在进行蚀刻时，把膜厚190nm的硬掩模37用绝缘膜的蚀刻深度控制为约170nm，以使残留膜厚为20nm。然后，通过剥离硬掩模37用的绝缘膜上的光刻胶图形来形成图17A所示形状的硬掩模37。
接着，使用这样形成的硬掩模37，通过例如离子束的电压为500V，离子束的电流量IB＝250mA，离子加速电压VB＝250V，入射角为0°的条件下的Ar离子束蚀刻，对硬掩模37和硬掩模膜36B进行蚀刻，蚀刻成硬掩模37的已薄膜化部分的下侧硬掩模36B的残留膜厚为约10nm。其结果，如图17B所示，把硬掩模37的形状转印到硬掩模膜36B，形成硬掩模36。
在进行该图形转印工序时，由于构成硬掩模37的SiO2的蚀刻速度比构成硬掩模36的Ta的蚀刻速度快，故如图17B所示，硬掩模37的厚度、面积缩小。其结果，硬掩模36成为具有例如约60°锥形角θt的结构。
接着，使用这样地以预定形状形成的硬掩模36，进行磁阻效应膜31的蚀刻。通过该磁阻效应膜31的蚀刻，磁阻效应膜31与硬掩模36以对应的形状分离，如图18A所示以MTJ元件30的形状构图。然后，在利用过蚀刻形成该MTJ元件30时蚀削未被硬掩模36覆盖的下部电极28上部，在下部电极28的上部形成比MTJ元件30的下表面降低了的凹部。
在本第3实施方式中，图18A所示的用于形成上述MTJ元件30的蚀刻把硬掩模36作为掩模，用Ar离子束蚀刻来进行。把进行该Ar离子束蚀刻时的条件设定为，例如离子束的电压为400V，离子束的电流量IB＝100mA，离子加速电压VB＝100V，与基板法线构成的入射角θ为45°左右。
然后，如图18B所示，通过例如反应性溅射，在下部电极28、MTJ元件30、和硬掩模36上的整个面上淀积作为绝缘膜的保护膜39。特别是，为了提高对硬掩模36侧面的覆盖性，进行斜溅射，使用例如SiO2淀积成膜厚约80nm。接着，使Ar离子束的入射角θ为0°，对下部电极28、MTJ元件30、和硬掩模36的上表面整体进行Ar离子蚀刻。
把进行该Ar离子束蚀刻时的条件设定为，例如离子束的电压为500V，离子束的电流量IB＝250mA，离子加速电压VB＝250V，与基板法线构成的入射角θ为0°。然后，进行Ar离子束蚀刻，使保护膜39的SiO2的膜厚在硬掩模36的上表面和下部电极28上残留10nm左右。该绝缘膜淀积后的离子束蚀刻时，如后所述，通过进行在只有MTJ元件30的侧壁露出的状态下的离子束蚀刻，有效地去除此前用于MTJ元件形状形成的蚀刻时附着的导电性污染物质膜。然后，在保护膜39残留在硬掩模36的上表面和下部电极28上的状态下，在基板整个面上形成未图示的层间绝缘膜。
对于用作保护膜39的SiO2的离子蚀刻的情况与AlOx的情况一样，溅射效率为最大时的对其表面的入射角θ为约60°。此外，入射角θ为60°的情况与入射角θ为0°的情况的蚀刻速度之比为2∶1。由此，如图18C所示，MTJ元件30的保护膜39被去除，MTJ元件30侧面露出。即，蚀刻速度的不同取决于MTJ元件30侧面的保护膜39与下部电极28上的保护膜39的有效离子束入射角的不同。
由此，能够有效地去除MTJ元件30形成时由于Ar离子束蚀刻而在MTJ元件30侧面再淀积的金属性污染物质膜，能够抑制跨过MTJ元件30具有的绝缘阻挡层在铁磁性层间等产生的短路。此外，由于已淀积的绝缘性的保护膜39残留在下部电极28上，故在对于通过离子束蚀刻附着在MTJ元件30侧面的污染物质膜进行清洗时即使再飞散的污染物质附着上来，也能够抑制它引起的坏影响。此外，因为通过保护膜39的蚀刻飞散的保护膜物质也是绝缘性的，所以，例如在上述清洗时即使再附着在MTJ元件30的侧面，也不产生任何问题。
再有，在本第3实施方式中，把所形成的硬掩模36的锥形角θt形成为与MTJ元件30的锥形角θmtj相同或在其以下。另一方面，如图16所示，在此作为保护膜39的绝缘材料的峰值入射角60°低的角度侧的蚀刻速度的角度依赖性、与比峰值角60°高的角度侧的蚀刻速度相比，前者的蚀刻速度降低的程度小。换言之，两者在蚀刻速度方面无显著差别。由此，可以认为，在图18C所示工序中，在MTJ元件30的侧面露出时，通过Ar离子蚀刻、硬掩模36侧面的一部分也有若干露出。
但是，考虑到MTJ元件30形成时的离子蚀刻中，在MTJ元件30侧面上污染物质膜再附着的角度依赖性时，则对于位于硬掩模36的侧面的延长线的外侧、即从硬掩模36的离子束照射面起位于180°以上的方向上的MTJ元件30侧面，再附着的污染物质量接近于零。由此，从硬掩模36侧面向MTJ元件30侧面的污染物质膜的再附着几乎可以忽略。
在此，按照本第3实施方式和上述第2实施方式的磁存储器装置的制造方法，能够在清洗工序中有效地去除在离子蚀刻时附着的MTJ元件30侧面的污染物质膜，但此时，可以通过预先把MTJ元件30的锥形角θmtj与第1实施方式中的一样形成为60°以下，以减少导电性污染物质膜的附着，来制作初期不合格少的、制品成品率更高的磁存储器装置。
再有，不限定于上述实施方式，在本发明范围内可有种种变形。例如，使用作为绝缘材料的AlOx、SiO2形成上述保护膜39，但是，必须根据构成下部电极28的材料对形成30的材料进行各种选择。例如在用Ta构成下部电极28的情况下，使用过氧化的AlOx或通常的SiO2来构成保护膜39，是不优选的。即，过氧化的AlOx或通常的SiO2与容易氧化的Ta过多地靠近时，Ta就氧化了。从而，该Ta由于氧化而丧失导电性，有部分地丧失作为下部电极的金属性质的可能。因此，在用Ta构成下部电极的情况下，作为保护膜39希望使用不含氧的SiNX等绝缘性氮化物，或不含比Ta更容易氧化的Al的氧化物、特别是不含有过剩氧的组成的化合物来构成。
本领域技术人员将容易地想到其它的优点和修正。因此，本发明在其更广泛的方面并不局限于这里显示并描述的那些特定的细节和有代表性的实施例。因此，可以作出各种修正，而不脱离如附录的权利要求及其等价物所定义的总的发明构思的精神和范围。

Claims (30)

1.一种磁存储器装置，具有：
基板；以及
在上述基板上形成的布线层，
上述布线层包含：下部电极；配置在上述下部电极之上、包含绝缘阻挡层而构成的磁阻效应元件；层叠在上述磁阻效应元件之上的至少一个接触层；以及与上述接触层连接的上部布线，上述包含绝缘阻挡层的磁阻效应元件的侧面相对于其底面形成的锥形角小于等于约60度。
2.根据权利要求1中所述的磁存储器装置，其中，上述接触层和磁阻效应元件形成为具有自匹配关系。
3.根据权利要求1中所述的磁存储器装置，其中，具有在与上述下部电极上的上述磁阻效应元件相邻的位置上形成的掩模。
4.根据权利要求1中所述的磁存储器装置，其中，上述接触层具有比上述磁阻效应元件的锥形角大的锥形角。
5.根据权利要求1中所述的磁存储器装置，其中，上述磁阻效应元件包含具有对蚀刻用的离子束大致相同的蚀刻速度的绝缘阻挡层、和在该绝缘阻挡层两侧形成的至少2层磁性层。
6.根据权利要求1中所述的磁存储器装置，其中，上述磁阻效应元件每单位面积的结电阻大于等于106Ω·μm2。
7.一种磁存储器装置的制造方法，其中：
在基板上形成绝缘层，
在上述绝缘层上形成下部电极，
在上述下部电极的上表面上形成磁阻效应膜，该磁阻效应膜包含绝缘阻挡层、和夹着该绝缘阻挡层而层叠的多个磁性体膜，
在上述磁阻效应膜之上层叠掩模层，
在把上述掩模层用作掩模对上述磁阻效应膜进行离子蚀刻加工，形成磁阻效应元件时，使因离子束而飞散的溅射物质的分布中心位于离开磁阻效应元件的侧面的位置上。
8.根据权利要求7中所述的磁存储器装置的制造方法，其中，在上述离子蚀刻加工时在上述磁阻效应元件的侧面形成锥形，使上述磁阻效应元件的侧面与其底面形成的角度小于等于约60度。
9.根据权利要求7中所述的磁存储器装置的制造方法，其中，在得到上述掩模的最高溅射效率的离子束入射角为θm，上述掩模侧面的锥形角为θt，相对于基板法线的离子束入射角为θ时，确定入射角θ以满足θ＝θt-θm。
10.根据权利要求8中所述的磁存储器装置的制造方法，其中，在得到上述掩模的最高溅射效率的离子束入射角为θm，上述掩模侧面的锥形角为θt，相对于基板法线的离子束入射角为θ时，确定入射角θ以满足θ＝θt-θm。
11.根据权利要求7中所述的磁存储器装置的制造方法，其中，上述磁阻效应元件形成为对上述硬掩模具有自匹配关系。
12.根据权利要求7中所述的磁存储器装置的制造方法，其中，在通过离子蚀刻对上述磁阻效应膜进行加工形成了磁阻效应元件以后，附加上述磁阻效应元件侧面的清洗工序。
13.根据权利要求12中所述的磁存储器装置的制造方法，其中，上述清洗工序包含对上述侧面照射离子束的工序。
14.根据权利要求7中所述的磁存储器装置的制造方法，其中，上述离子蚀刻利用氩离子。
15.根据权利要求7中所述的磁存储器装置的制造方法，其中，上述离子蚀刻通过RIE法进行。
16.根据权利要求7中所述的磁存储器装置的制造方法，其中，改变上述离子蚀刻中使用的离子源和上述基板的相对位置，以使上述磁阻效应元件的全部侧面朝向上述离子源。
17.一种磁存储器装置，具有：
基板；以及
在上述基板上形成的布线层，
上述布线层包含：下部电极；配置在上述下部电极之上、包含绝缘阻挡层而构成的磁阻效应元件；层叠在上述磁阻效应元件之上的至少一个接触层；以及与上述接触层连接的上部布线，上述磁阻效应元件具有在通过离子束蚀刻形成元件后利用离子束蚀刻进行了清洗处理的倾斜侧面。
18.根据权利要求17中所述的磁存储器装置，其中，上述进行了清洗处理的倾斜侧面是在通过上述离子束蚀刻形成元件后，利用蚀刻去除了设置成覆盖整个上述磁阻效应元件的绝缘膜后的露出面。
19.一种磁存储器装置，具有：
基板；以及
在上述基板上形成的布线层，
上述布线层包含：下部电极；配置在上述下部电极之上、包含绝缘阻挡层而构成的磁阻效应元件；层叠在上述磁阻效应元件之上的至少一个接触层；以及与上述接触层连接的上部布线，在通过离子束蚀刻形成元件后，设置成覆盖整个上述磁阻效应元件的绝缘膜由比上述下部电极更容易氧化的材料构成。
20.根据权利要求19中所述的磁存储器装置，其中，上述磁阻效应元件具有在通过离子束蚀刻形成元件后利用离子束蚀刻进行了清洗处理的倾斜侧面，上述进行了清洗处理的倾斜侧面是在通过上述离子束蚀刻形成元件后利用蚀刻去除了设置成覆盖整个上述磁阻效应元件的上述绝缘膜后的露出面，上述凹部是在通过上述离子束蚀刻形成上述磁阻效应元件时利用离子束的过蚀刻形成的。
21.根据权利要求17中所述的磁存储器装置，其中，上述磁阻效应元件包含具有对蚀刻用的离子束大致相同的蚀刻速度的绝缘阻挡层、和在该绝缘阻挡层两侧形成的至少2层磁性层。
22.根据权利要求19中所述的磁存储器装置，其中，上述磁阻效应元件包含具有对蚀刻用的离子束大致相同的蚀刻速度的绝缘阻挡层、和在该绝缘阻挡层两侧形成的至少2层磁性层。
23.一种磁存储器装置的制造方法，其中：
在基板上形成绝缘层，
在上述绝缘层上形成下部电极，
在上述下部电极的上表面上形成磁阻效应膜，该磁阻效应膜包含绝缘阻挡层、和夹着该绝缘阻挡层而层叠的多个磁性体膜，
在上述磁阻效应膜之上层叠掩模层，
把上述掩模层用作掩模对上述磁阻效应膜进行离子蚀刻加工，形成磁阻效应元件，
在上述掩模、上述磁阻效应元件、和上述下部电极的上表面上形成绝缘膜，
利用离子束对上述绝缘膜进行蚀刻以使上述磁阻效应元件的侧面露出。
24.一种磁存储器装置的制造方法，其中：
在基板上形成绝缘层，
在上述绝缘层上形成下部电极，
在上述下部电极的上表面上形成磁阻效应膜，该磁阻效应膜包含绝缘阻挡层、和夹着该绝缘阻挡层而层叠的多个磁性体膜，
在上述磁阻效应膜之上层叠掩模层，
把上述掩模层用作掩模对上述磁阻效应膜进行离子蚀刻加工，形成磁阻效应元件，同时，通过对上述下部电极上部进行过蚀刻而在该下部电极上部形成凹部，
在上述掩模、上述磁阻效应元件、和包含上述凹部的下部电极的上表面上形成绝缘膜，
利用离子束对上述绝缘膜进行蚀刻，以使上述磁阻效应元件的侧面露出、并使上述绝缘膜残留在上述下部电极上。
25.根据权利要求24中所述的磁存储器装置的制造方法，其中，上述绝缘膜用比上述下部电极更容易氧化的材料形成。
26.根据权利要求24中所述的磁存储器装置的制造方法，其中，上述绝缘膜用不含氧的材料形成。
27.根据权利要求23中所述的磁存储器装置的制造方法，其中，在形成上述磁阻效应元件时，利用离子束把在离子束蚀刻时飞散并附着的被蚀刻物质从磁阻效应元件的侧面去除。
28.根据权利要求24中所述的磁存储器装置的制造方法，其中，在形成上述磁阻效应元件时，利用离子束把在离子束蚀刻时飞散并附着的被蚀刻物质从磁阻效应元件的侧面去除。
29.根据权利要求23中所述的磁存储器装置的制造方法，其中，在上述磁阻效应元件侧面的锥形角为θmtj，上述磁阻效应元件的蚀刻速度为θmtj的函数ER(θmtj)，在上述磁阻效应元件的上部形成的绝缘膜的蚀刻速度为进行蚀刻时的离子束入射角θ的函数ER(θ)，上述绝缘膜的膜厚为d，通过离子蚀刻只露出上述磁阻效应元件的侧面的时间为t时，满足t＝d*(ER(θmtj-θ)-ER(θ))/(ER(θmtj-θ)*ER(θ))。
30.根据权利要求24中所述的磁存储器装置的制造方法，其中，在上述磁阻效应元件侧面的锥形角为θmtj，上述磁阻效应元件的蚀刻速度为θmtj的函数ER(θmtj)，在上述磁阻效应元件的上部形成的绝缘膜的蚀刻速度为进行蚀刻时的离子束入射角θ的函数ER(θ)，上述绝缘膜的膜厚为d，通过离子蚀刻只露出上述磁阻效应元件的侧面的时间为t时，满足t＝d*(ER(θmtj-θ)-ER(θ))/(ER(θmtj-θ)*ER(θ))。
CNB2004100586264A 2003-07-23 2004-07-23 磁存储器装置和磁存储器装置的制造方法 Expired - Fee Related CN1302548C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP200413/2003 2003-07-23
JP2003200413A JP4142993B2 (ja) 2003-07-23 2003-07-23 磁気メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
CN1577845A true CN1577845A (zh) 2005-02-09
CN1302548C CN1302548C (zh) 2007-02-28

Family

ID=34074470

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100586264A Expired - Fee Related CN1302548C (zh) 2003-07-23 2004-07-23 磁存储器装置和磁存储器装置的制造方法

Country Status (5)

Country Link
US (2) US6965138B2 (zh)
JP (1) JP4142993B2 (zh)
KR (1) KR100650465B1 (zh)
CN (1) CN1302548C (zh)
TW (1) TWI266410B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300661B (zh) * 2005-07-08 2010-08-25 国际商业机器公司 用于材料构图的硬掩模结构及其方法
CN102473576A (zh) * 2009-07-30 2012-05-23 株式会社日立高新技术 离子铣削装置
CN103985672A (zh) * 2013-02-08 2014-08-13 台湾积体电路制造股份有限公司 从半导体器件去除膜的方法
CN107123733A (zh) * 2016-02-25 2017-09-01 朗姆研究公司 利用低温晶片温度的离子束蚀刻
US10483085B2 (en) 2014-10-21 2019-11-19 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US10580628B2 (en) 2014-08-12 2020-03-03 Lam Research Corporation Differentially pumped reactive gas injector
CN111081683A (zh) * 2018-10-22 2020-04-28 台湾积体电路制造股份有限公司 形成集成电路结构的方法以及集成电路结构
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
CN112563410A (zh) * 2019-09-10 2021-03-26 铠侠股份有限公司 磁性存储装置
CN112992214A (zh) * 2015-10-22 2021-06-18 西部数据技术公司 底部钉扎sot-mram位结构和制造方法
US11062920B2 (en) 2014-08-29 2021-07-13 Lam Research Corporation Ion injector and lens system for ion beam milling
US12029133B2 (en) 2019-02-28 2024-07-02 Lam Research Corporation Ion beam etching with sidewall cleaning

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4192075B2 (ja) * 2002-11-28 2008-12-03 株式会社東芝 磁気記憶装置の製造方法
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
KR100550343B1 (ko) * 2003-11-21 2006-02-08 삼성전자주식회사 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
TWI266413B (en) * 2004-11-09 2006-11-11 Ind Tech Res Inst Magnetic random access memory with lower bit line current and manufacture method thereof
US7211447B2 (en) * 2005-03-15 2007-05-01 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
JP4552745B2 (ja) * 2005-05-10 2010-09-29 ソニー株式会社 記憶素子及びその製造方法
US20070054450A1 (en) * 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell
DE102005047482A1 (de) * 2005-10-04 2007-04-12 Infineon Technologies Ag Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
JP4961843B2 (ja) * 2006-06-07 2012-06-27 ソニー株式会社 記憶素子の製造方法
WO2008032745A1 (en) * 2006-09-13 2008-03-20 Canon Anelva Corporation Magnetoresistive element manufacturing method, and multi-chamber apparatus for manufacturing the magnetoresistive element
US8163632B2 (en) * 2006-12-04 2012-04-24 Carl Zeiss Smt Gmbh Irradiation with high energy ions for surface structuring and treatment of surface proximal sections of optical elements
US7993535B2 (en) 2007-01-26 2011-08-09 International Business Machines Corporation Robust self-aligned process for sub-65nm current-perpendicular junction pillars
JP2008198935A (ja) 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
JP4780117B2 (ja) * 2008-01-30 2011-09-28 日立金属株式会社 角度センサ、その製造方法及びそれを用いた角度検知装置
JP2010103224A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP2010182824A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法
JP5117421B2 (ja) 2009-02-12 2013-01-16 株式会社東芝 磁気抵抗効果素子及びその製造方法
US8590139B2 (en) * 2009-05-18 2013-11-26 Imec Patterning of and contacting magnetic layers
JP5010650B2 (ja) 2009-08-11 2012-08-29 株式会社東芝 磁気抵抗メモリ
US8728333B2 (en) * 2010-02-12 2014-05-20 Headway Technologies, Inc. Method to fabricate small dimension devices for magnetic recording applications
JP5214691B2 (ja) * 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
KR101127766B1 (ko) 2011-01-24 2012-03-16 주식회사 하이닉스반도체 자기저항소자 제조 방법
JP2012182312A (ja) * 2011-03-01 2012-09-20 Toshiba Corp 半導体装置の製造方法
KR101950004B1 (ko) 2012-03-09 2019-02-19 삼성전자 주식회사 자기 소자
US9023219B2 (en) * 2012-04-26 2015-05-05 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
WO2014080823A1 (ja) * 2012-11-26 2014-05-30 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及びデバイスの製造方法
US9166154B2 (en) * 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9166153B2 (en) * 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US9087981B2 (en) 2013-02-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a magnetic tunnel junction device
KR102078849B1 (ko) 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
KR20140129787A (ko) * 2013-04-30 2014-11-07 에스케이하이닉스 주식회사 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9240547B2 (en) * 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
KR20150074487A (ko) 2013-12-24 2015-07-02 삼성전자주식회사 식각 부산물 검출 방법 및 이를 이용한 자기 저항 메모리 장치의 제조 방법
KR102132215B1 (ko) 2014-04-03 2020-07-09 삼성전자주식회사 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9263667B1 (en) * 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9666792B2 (en) 2015-08-12 2017-05-30 Qualcomm Incorporated Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
KR102369523B1 (ko) 2015-09-08 2022-03-03 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9660177B2 (en) * 2015-09-09 2017-05-23 Headway Technologies, Inc. Method to minimize MTJ sidewall damage and bottom electrode redeposition using IBE trimming
US10340445B2 (en) 2015-09-25 2019-07-02 Intel Corporation PSTTM device with bottom electrode interface material
US10580970B2 (en) 2015-09-25 2020-03-03 Intel Corporation PSTTM device with free magnetic layers coupled through a metal layer having high temperature stability
CN108028313B (zh) 2015-09-25 2022-04-15 英特尔公司 具有多层过滤器堆叠体的psttm器件
WO2017052573A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Stepped magnetic tunnel junction devices, methods of forming the same, and devices including the same
US10062843B2 (en) 2015-12-11 2018-08-28 Samsung Electronics Co., Ltd. Variable resistive memory device and method of manufacturing the same
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
DE102017104282A1 (de) 2017-03-01 2018-09-06 Osram Opto Semiconductors Gmbh Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers
JP2018152432A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
US10522749B2 (en) * 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10658571B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
CN110098321B (zh) * 2018-01-30 2023-07-04 上海磁宇信息科技有限公司 一种制备磁性随机存储器导电硬掩模的方法
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10748962B2 (en) 2018-04-24 2020-08-18 International Business Machines Corporation Method and structure for forming MRAM device
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
CN110739326B (zh) * 2018-07-19 2022-05-24 联华电子股份有限公司 磁性随机存取存储器结构
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
JP2020043223A (ja) * 2018-09-11 2020-03-19 キオクシア株式会社 磁気メモリ
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US10833258B1 (en) 2019-05-02 2020-11-10 International Business Machines Corporation MRAM device formation with in-situ encapsulation
US11355696B2 (en) 2020-06-12 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction structures and related methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950243B2 (ja) * 1996-07-15 1999-09-20 日本電気株式会社 磁気抵抗効果素子及びその製造方法
US5946228A (en) 1998-02-10 1999-08-31 International Business Machines Corporation Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP2002314167A (ja) 2001-04-16 2002-10-25 Sony Corp 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ
JP2002334881A (ja) * 2001-05-08 2002-11-22 Sony Corp 電気、磁気回路用配線、マグネティック・ランダム・アクセス・メモリ及びそれらの形成方法
JP3869682B2 (ja) * 2001-06-12 2007-01-17 株式会社ルネサステクノロジ 半導体装置
JP3854839B2 (ja) 2001-10-02 2006-12-06 キヤノン株式会社 磁気抵抗素子を用いた不揮発固体メモリ
JP3843827B2 (ja) 2001-12-07 2006-11-08 ヤマハ株式会社 磁気トンネル接合素子とその製法
JP3866567B2 (ja) * 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
JP3961914B2 (ja) 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300661B (zh) * 2005-07-08 2010-08-25 国际商业机器公司 用于材料构图的硬掩模结构及其方法
CN102473576A (zh) * 2009-07-30 2012-05-23 株式会社日立高新技术 离子铣削装置
CN102473576B (zh) * 2009-07-30 2015-06-24 株式会社日立高新技术 离子铣削装置
CN103985672A (zh) * 2013-02-08 2014-08-13 台湾积体电路制造股份有限公司 从半导体器件去除膜的方法
CN103985672B (zh) * 2013-02-08 2018-08-31 台湾积体电路制造股份有限公司 从半导体器件去除膜的方法
US10580628B2 (en) 2014-08-12 2020-03-03 Lam Research Corporation Differentially pumped reactive gas injector
US11062920B2 (en) 2014-08-29 2021-07-13 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US10998167B2 (en) 2014-08-29 2021-05-04 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US10483085B2 (en) 2014-10-21 2019-11-19 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
CN112992214A (zh) * 2015-10-22 2021-06-18 西部数据技术公司 底部钉扎sot-mram位结构和制造方法
US11289306B2 (en) 2016-02-25 2022-03-29 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
CN110634726A (zh) * 2016-02-25 2019-12-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻
CN107123733B (zh) * 2016-02-25 2019-10-08 朗姆研究公司 利用低温晶片温度的离子束蚀刻
CN110634726B (zh) * 2016-02-25 2022-05-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻
CN107123733A (zh) * 2016-02-25 2017-09-01 朗姆研究公司 利用低温晶片温度的离子束蚀刻
CN111081683A (zh) * 2018-10-22 2020-04-28 台湾积体电路制造股份有限公司 形成集成电路结构的方法以及集成电路结构
CN111081683B (zh) * 2018-10-22 2021-10-29 台湾积体电路制造股份有限公司 形成集成电路结构的方法以及集成电路结构
US12029133B2 (en) 2019-02-28 2024-07-02 Lam Research Corporation Ion beam etching with sidewall cleaning
CN112563410A (zh) * 2019-09-10 2021-03-26 铠侠股份有限公司 磁性存储装置
CN112563410B (zh) * 2019-09-10 2023-10-03 铠侠股份有限公司 磁性存储装置

Also Published As

Publication number Publication date
KR100650465B1 (ko) 2006-11-29
TWI266410B (en) 2006-11-11
US20050254289A1 (en) 2005-11-17
CN1302548C (zh) 2007-02-28
TW200509366A (en) 2005-03-01
US6965138B2 (en) 2005-11-15
US7291506B2 (en) 2007-11-06
US20050020011A1 (en) 2005-01-27
JP4142993B2 (ja) 2008-09-03
KR20050011727A (ko) 2005-01-29
JP2005044848A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
CN1302548C (zh) 磁存储器装置和磁存储器装置的制造方法
CN1197158C (zh) 半导体存储装置及其制造方法
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1320655C (zh) 非易失半导体存储器及其制造方法
CN1488176A (zh) 磁存储元件、其制造方法和驱动方法、及存储器阵列
CN1199274C (zh) 半导体存储装置
CN1542844A (zh) 具有磁阻元件的半导体存储装置及其制造方法
CN1215464C (zh) 磁记录装置及其制造方法
CN1898798A (zh) 电阻变化元件及其制造方法
CN1670859A (zh) 包含磁致电阻元件的半导体存储装置及其制造方法
CN1427414A (zh) 具有磁屏蔽层的磁存储器件及其制造方法
CN1430292A (zh) 磁开关元件和磁存储器
CN1604281A (zh) 电极制造方法
CN1637859A (zh) 磁致电阻效应元件、磁头、磁再生装置和磁存储器
CN1501455A (zh) 半导体器件的制造方法
CN1442752A (zh) 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法
CN1747059A (zh) 磁膜结构及其制造方法、半导体器件及其运行方法
CN1728388A (zh) 半导体存储装置及其制造方法
CN1914733A (zh) 变电阻元件和使用其的非易失性存储器
CN1303127A (zh) 非易失性半导体存储器及其制造方法
CN1684260A (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
CN1663045A (zh) 半导体器件及其制造方法
CN1290117C (zh) 磁存储器
CN1174406A (zh) 半导体集成电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20130723