JP2008527739A - 被覆キャップを有する相互接続構造およびその製造方法 - Google Patents

被覆キャップを有する相互接続構造およびその製造方法 Download PDF

Info

Publication number
JP2008527739A
JP2008527739A JP2007551251A JP2007551251A JP2008527739A JP 2008527739 A JP2008527739 A JP 2008527739A JP 2007551251 A JP2007551251 A JP 2007551251A JP 2007551251 A JP2007551251 A JP 2007551251A JP 2008527739 A JP2008527739 A JP 2008527739A
Authority
JP
Japan
Prior art keywords
dielectric layer
interconnect
covering cap
interconnect structure
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007551251A
Other languages
English (en)
Other versions
JP2008527739A5 (ja
Inventor
クレヴェンガー、ローレンス、エー
ダルトン、ティモシー、ジェイ
スー、ルイス、シー
レイデンズ、カール、ジェイ
スタンダート、セオドラス、イー
ウォン、キース、クォン、ホン
ヤン、チー−チャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008527739A publication Critical patent/JP2008527739A/ja
Publication of JP2008527739A5 publication Critical patent/JP2008527739A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 製造許容値を緩和した相互接続構造を提供する。
【解決手段】 相互接続構造を製造する方法であって、誘電層に相互接続部を設けるステップと、相互接続部の一部が誘電層の上面よりも上に延出するように誘電層をくぼませるステップと、相互接続部の延出した部分の上に被覆キャップを堆積するステップと、を含む。
【選択図】 図８

Description

本発明は、集積回路におけるバイアおよびトレンチ・メタライゼーション等の相互接続構造に関する。特に、本発明は、被覆キャップ（encasing cap）を有するバイアおよびトレンチ・メタライゼーション等の相互接続構造およびこの相互接続構造を製造する方法に関する。
集積回路がいっそう複雑になっているので、プロセス統合はいくつかのプロセスを必要とする。また、電子デバイスの小型化が進んでいるために、デバイス内で多レベルに相互接続を配置しなければならない。銅に関しては、いくつかの層のメタライゼーションという要件は、これに関連して各レベルにおいてそれぞれの停止および拡散バリア構造が必要となることによって、いっそう複雑になる。
ダマシン処理においては、誘電膜内に形成したトレンチまたはバイア内に相互接続構造または書き込みパターンを形成する。既知の技法によって、フォトレジスト材料を用いて書き込みパターンを規定する。パターニングされたフォトレジストはマスクとして機能し、このマスクを介して、プラズマ・エッチングまたは反応性イオン・エッチング等のサブトラクティブ（subtractive）・エッチ・プロセスによって誘電層のパターンを除去する。エッチングした開口を用いて、誘電層に書き込みパターンを規定する。これらの書き込みパターンは、誘電層の一方の表面から誘電層の他方の表面まで延在することができる。あるいは、書き込みパターンを単一の層に限定する、すなわち、誘電層の他方の表面までは延在させないことも可能である。
次いで、電気めっき、無電解めっき、化学気相付着、物理気相付着、またはそれらの組み合わせ等の充填技法を用いて、書き込みパターンに金属を充填する。通常、導電金属の誘電層内への原子拡散を最小限に抑えるために、バリア層を用いる。
シングル・ダマシン・プロセスにおいては、誘電層にバイア開口を設けてこれに導電金属を充填し（これはメタライゼーションと呼ばれることが多い）、配線レベルの層間に電気的コンタクトを設ける。デュアル・ダマシン・プロセスにおいては、導電金属を充填する前に、誘電層にバイア開口および配線パターン開口の双方を設ける。デュアル・ダマシン・プロセスは、いくつかの内部界面を排除することによって製造プロセスを簡略化することができる。電子コンポーネントにおける各層ごとに、ダマシン処理の後にメタライゼーションを行うことを、電子デバイスが完了するまで継続する。
導電材料の原子が誘電層内に拡散し、時として誘電層を貫通して他の能動回路デバイス構造内にまで至るのを防ぐため、誘電層と導電材料との間にバリア層が必要となることが多い。デバイスにおいて導電材料が拡散すると、誘電層を通してレベル間およびレベル内の短絡が発生する恐れがある。また、結果として接合部の漏れが生じる場合があり、基板内に形成されたトランジスタの閾値電圧（Ｖt）レベルがシフトすることがある。場合によっては、デバイスの機能が損なわれる恐れもある。
半導体構造において高拡散率の要素を導電材料として用いる場合、拡散は特に考慮すべきことである。例えば、ほとんどの誘電層において、銅原子は比較的高い拡散移動度を示すことが多い。しかしながら、この問題にも関わらず、銅は導電性が高いために、相互接続の材料として好まれている。
図１および図２は、従来技術の銅相互接続構造を設けるために行われるプロセス・ステップの断面図を示す。図１を参照すると、デュアル・ダマシン銅相互接続が図示されている。これは、トレンチ１６およびバイア１７、誘電層１０に埋め込まれた銅線１２、キャップ層１４（例えば窒化シリコン、炭化シリコン、または酸化シリコン）、および層間誘電層１５を含む。図示のように、バイア１７は層間誘電層１５およびキャップ層１４にエッチングされて、銅線１２を露出させている。通常、ＰＶＤプロセスを用いて、パターニングした層間誘電層１５に、バリア層（例えばタンタル、窒化タンタル）を堆積する。次いで、バリア層に銅シード層を堆積し、その後Ｃｕめっきプロセスを行って、図２に示すように、トレンチ１６およびバイア１７に銅１８を充填する。
米国特許第５，６９５，８１０号 米国出願番号第０９／３４８，６３２号 米国特許出願第１０／１３２，１７３号（米国特許第６，７８７，９１２号） 米国特許出願第１０／２７９，０５７号（米国特許第６，８１２，１４３号） 米国特許第６，１４７，００９号 米国特許第６，４４１，４９１号
それぞれが埋め込み相互接続構造を有する、あるパターニングした中間層の別の中間層とのアラインメントに不整があると、多くの場合、バイアは下にある導電ラインの上に完全に据え付けられず、または、導電ラインは下にあるバイアの上に完全に据え付けられない。完全に据え付けられていないバイアおよびラインは、下部のメタライゼーションに対する電気的接続を著しく低減させ、結果としてプロセス歩留まりが低下したり電界破壊を生じたりする恐れがある。このため、電子回路は特定のアラインメント許容値を用いて設計される。例えば、６５ｎｍノード技術では、バイアの直径は約１００ｎｍであり、オーバーレイの量は約４０ｎｍである。従って、特に高密度配線設計について、製造許容値を緩和した相互接続構造を提供することには関心が高い。
本発明は、相互接続構造を製造する方法に関する。この方法は、誘電層に相互接続構造を設けるステップと、相互接続構造の一部が誘電層の上面よりも上に延出するように前記誘電層をくぼませるステップと、相互接続構造の延出した部分の上に被覆キャップを堆積するステップと、を含む。
また、本発明は、相互接続構造に関する。この構造は、誘電層に配置された相互接続部を含み、相互接続部の一部が誘電層の表面よりも上に延出している。相互接続部の延出している部分は、被覆キャップによって覆われている。
本発明は、「発明を実施するための最良の形態」を添付図面と共に参照することによって、より良く理解されよう。
本発明は、相互接続構造を製造する方法に関する。この方法は、誘電層に相互接続構造を設けるステップと、相互接続構造の一部が誘電層の上面よりも上に延出するように前記誘電層をくぼませるステップと、相互接続構造の延出した部分の上に被覆キャップを堆積するステップと、を含む。また、この方法は、被覆キャップの上に第２の誘電層を堆積するステップも含む場合がある。「誘電層」という言葉は、第１の堆積した誘電層または層間誘電層を指す。
この方法の一実施形態を、図３から図８に示す。図３は、誘電層２０に設けた銅バイアまたは銅線等の相互接続構造２２を示す。例えばプラズマ・エッチングまたは反応性イオン・エッチングによって誘電層２０の上部を除去して、誘電層２０の上面よりも上に延出するように相互接続構造２２の一部を露出させる。これを図４に示す。誘電層２０の上部を除去するには、当業者に既知のいずれかの処理技法を用いることができる。次いで、相互接続構造２２の延出部分を覆うように被覆キャップ２４を堆積する。これを図５に示す。図６および図７に示すように、層間誘電層２５を堆積し、パターニングして、このトレンチまたはバイア２６の底面が被覆キャップ２４上に位置するようにする。次いで、トレンチまたはバイア２６に導電材料２８を充填する。これを図８に示す。また、この方法は、導電材料２８を堆積する前にバリア層またはシード層の堆積を含む場合がある。
一実施形態において、相互接続構造は、寸法幅Ｗを有する相互接続ラインである。被覆キャップは約１．１Ｗから約１．６Ｗの寸法幅を有する。あるいは、被覆キャップは約１．２Ｗから約１．４Ｗの寸法幅を有する。第２の誘電層２５を堆積し、バイア２６を形成して、このバイア２６の底面が被覆キャップ２４上に位置するようにする。被覆キャップ２４の追加幅によって、第２の誘電層２５にパターニングしたバイア２６のアラインメント不整のための許容値を大きくすることができる。この結果、被覆キャップ２４が存在しない相互接続構造と比べて、被覆キャップ２４を有する相互接続構造にバイア２６が完全に据え付けられる可能性が高い。
別の実施形態においては、相互接続構造は、寸法直径Ｄを有するバイア相互接続である。被覆キャップは約１．１Ｄから約１．６Ｄの寸法直径を有する。あるいは、被覆キャップは約１．２Ｄから約１．４Ｄの寸法幅を有する。第２の誘電層を堆積し、トレンチ形成して、このトレンチの底面が被覆キャップ上に位置するようにする。被覆キャップの追加幅によって、第２の誘電層にパターニングしたトレンチのアラインメント整合のための許容値を大きくすることができる。この結果、被覆キャップが存在しないバイアと比べて、被覆キャップを有するバイア上にトレンチが完全に据え付けられる可能性が高い。図９および図１０を参照のこと。
図９は、下にあるバイア４０上に部分的に据え付けられた相互接続ライン４２の上面図である。図１０は、被覆キャップ４４を有するバイア４０の図である。図示のように、相互接続ライン４２は被覆キャップ４４の上に完全に配置されている。
被覆キャップ４４は、無電解プロセスまたは電気めっきプロセスによって堆積することができる。金属相互接続は無電解プロセスの表面触媒として機能することができるので、無電解プロセスを用いる方が有利である場合がある。被覆キャップ４４は、導電金属または金属合金とすることができる。
被覆キャップ４４が金属合金である場合、一次金属および二次金属のいくつかの組み合わせを使用可能である。一次金属は、銅、銀、金、ニッケル、パラジウム、白金、コバルト、ルテニウム、タングステン、ロジウム、およびイリジウムから選択されるいずれか１つを含むことができるが、これに限定されるわけではない。特に導電金属が銅である場合、ニッケルおよびコバルトの２つの一次金属は、導電金属に対する強力な接着またはマイグレーションに対する導電金属の高い抵抗等の有利な特徴を与える。二次金属は、クロム、モリブデン、タングステン、マンガン、ルテニウム、およびレニウムから選択される１つ以上の金属を含むことができるが、これに限定されるわけではない。合金は、ホウ素またはリンを組み込む可能性が高い。
一実施形態において、無電解めっきした被覆キャップ４４のための一次金属はニッケルである。ニッケル溶液を含む無電解めっき溶液を用いて被覆キャップ４４を形成する。ニッケルを含む例示的な金属の被覆キャップは、ＮｉＢ、ＮｉＢＰ、ＮｉＣｒＢ、ＮｉＣｒＢＰ、ＮｉＭｏＢ、ＮｉＭｏＢＰ、ＮｉＷＢ、ＮｉＷＢＰ、ＮｉＭｎＢ、ＮｉＭｎＢＰ、ＮｉＲｅ、およびＮｉＲｅＢＰを含む。
あるいは、被覆キャップ４４の合金は、一次金属ニッケルおよびコバルトの双方を含むことができる。例示的な金属被覆キャップ４４は、ＮｉＣｏＢ、ＮｉＣｏＢＰ、ＮｉＣｏＣｒＢ、ＮｉＣｏＣｒＢＰ、ＮｉＣｏＭｏＢ、ＮｉＣｏＭｏＢＰ、ＮｉＣｏＷＢ、ＮｉＣｏＷＢＰ、ＮｉＣｏＭｎＢ、ＮｉＣｏＭｎＢＰ、ＮｉＣｏＲｅＢ、およびＮｉＣｏＲｅＢＰを含む。
別の実施形態においては、無電解めっきした被覆キャップ４４のための一次金属はコバルトである。コバルト溶液を含む無電解めっき溶液を用いて被覆キャップ４４を形成する。コバルトを含む例示的な金属の被覆キャップ４４は、ＣｏＢ、ＣｏＢＰ、ＣｏＣｒＢ、ＣｏＣｒＢＰ、ＣｏＭｏＢ、ＣｏＭｏＢＰ、ＣｏＷＢ、ＣｏＷＢＰ、ＣｏＭｎＢ、ＣｏＭｎＢＰ、ＣｏＲｅＢ、およびＣｏＲｅＢＰを含む。
あるいは、被覆キャップ４４の合金は、一次金属コバルトおよびパラジウムの双方を含むことができる。例示的な金属の被覆キャップ４４は、ＣｏＰｄＢ、ＣｏＰｄＢＰ、ＣｏＰｄＣｒＢ、ＣｏＰｄＣｒＢＰ、ＣｏＰｄＭｏＢ、ＣｏＰｄＭｏＢＰ、ＣｏＰｄＷＢ、ＣｏＰｄＷＢＰ、ＣｏＰｄＭｎＢ、ＣｏＰｄＭｎＢＰ、ＣｏＰｄＲｅＢ、およびＣｏＰｄＲｅＢＰを含む。
最近では、銅のための被覆材料としてＣｏＷＰが知られている。ＣｏＷＰは、無電解プロセスおよび電着によって堆積することができる。電着したＣｏＷＰは、２００３年１１月１８日に出願され、International Business Machines社に譲渡された米国特許出願に記載されている。
米国特許第５，６９５，８１０号は、銅の相互接続部のための被覆材料として無電解堆積した（electroless deposited）ＣｏＷＰ膜の使用を記載している。
被覆キャップは約２００Åから１５００Åの厚さを有する。あるいは、被覆キャップは４００Åから１０００Åの厚さを有する。
被覆キャップは、誘電層の上面から延出する相互接続部の一部の上に堆積される。相互接続部の露出部分は、誘電層の上面から約１５Åから約１５０Åまで延出する。
導電層の堆積は、電気めっきまたは無電解めっき等の電気化学堆積によって行うことができる。適切な銅電気めっき組成の例は、International Business Machines社に譲渡された米国出願番号第０９／３４８，６３２号に開示されている。アルミニウム、タングステン、金、銀、またはその合金等の他の材料も使用可能である。
また、導電材料として、多数の銅合金も用いることができる。適切な銅合金は、銅−マグネシウム（Ｃｕ−−Ｍｇ）、銅−ニッケル（ＣｕＮｉ）、銅−スズ（ＣｕＳｎ）、銅−インジウム（ＣｕＩｎ）、銅−カドミウム（ＣｕＣｄ）、銅−亜鉛（ＣｕＺｎ）、銅−ビスマス（ＣｕＢｉ）、銅−ルテニウム（ＣｕＲｕ）、銅−ロジウム（ＣｕＲｈ）、銅−レニウム（ＣｕＲｅ）、銅−タングステン（ＣｕＷ）、銅−コバルト（ＣｕＣｏ）、銅−パラジウム（ＣｕＰｄ）、銅−金（ＣｕＡｕ）、銅−白金（ＣｕＰｔ）、および銅−銀（ＣｕＡｇ）を含む。合金は、２つの方法のうち一方によって形成される。通常、銅−スズ、銅−インジウム、銅−カドミウム、銅−ビスマス、銅−ルテニウム、銅−レニウム、銅−ロジウム、および銅−タングステンは、電気めっきされる。あるいは、銀、白金、すず、ロジウム、およびルテニウム等の触媒金属を銅にドーピングすることも可能である。
層間誘電層内への銅の拡散等、相互接続層への拡散を最小限に抑えるバリア層を、層間誘電層内にパターニングしたトレンチまたはバイアの表面上に堆積することができる。例示的なバリア層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、それらの組み合わせ、および他の高融点金属等の金属を含む。他の例には、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、それらの組み合わせ、および他の高融点金属窒化物等の窒化物が含まれる。他の例には、タンタル・シリコン窒化物（ＴａＳｉＮ）、タングステン・シリコン窒化物（ＷＳｉＮ）、チタン・シリコン窒化物（ＴｉＳｉＮ）、それらの組み合わせ、および他の高融点金属シリコン窒化物等のシリコン窒化物が含まれる。バリア層は、化学気相付着（ＣＶＤ）または物理気相付着（ＰＶＤ）等の従来の技法によって堆積することができる。
本発明の１つのバリア層が、２００２年４月２６日に出願された米国特許出願第１０／１３２，１７３号（現在は米国特許第６，７８７，９１２号）、および、２００２年１０月２４日に出願された米国特許出願第１０／２７９，０５７号（現在は米国特許第６，８１２，１４３号）に記載されている。これらの米国特許は双方とも、International Business Machines社に譲渡されている。
本発明の相互接続構造を設けるために用いた誘電層は、例えば二酸化シリコン、窒化物、シリコン窒化物、または酸窒化物層のような酸化物等、半導体製造業界において用いられるいずれかの適切な誘電層とすることができる。また、例えばDow Chemical社からのSiLK（Ｒ）、Novellus社からのCoral（Ｒ）、AppliedMaterials社からのBlack Diamond（Ｒ）、およびスピン・オン・シリコン系の誘電層のような、低ｋ誘電層も用いることができる。Coral（Ｒ）は、総称してＳｉＣＯＨ誘電層と記載することができる。誘電層は、化学気相付着およびスピン・オン技法を含む様々な方法のいずれかによって形成することができる。２０００年１１月１４日に出願された米国特許第６，１４７，００９号および２００２年８月２７日に出願された６，４４１，４９１号（双方ともInternational Business Machines社に譲渡された）に記載された誘電層も、本発明の相互接続構造を形成するために用いることができる。
従来技術において銅相互接続を設けるために行われるプロセス・ステップの断面図である。 従来技術において銅相互接続を設けるために行われるプロセス・ステップの断面図である。 本発明の一実施形態のプロセス・ステップの断面図である。 本発明の一実施形態のプロセス・ステップの断面図である。 本発明の一実施形態のプロセス・ステップの断面図である。 本発明の一実施形態のプロセス・ステップの断面図である。 本発明の一実施形態のプロセス・ステップの断面図である。 本発明の一実施形態のプロセス・ステップの断面図である。 本発明の１つの利点を示す上面図である。 本発明の１つの利点を示す上面図である。

Claims (26)

  1. 相互接続構造を製造する方法であって、
    誘電層に相互接続部を設けるステップと、
    前記相互接続部の一部が前記誘電層の上面よりも上に延出するように前記誘電層をくぼませるステップと、
    前記相互接続部の前記延出した部分の上に被覆キャップを堆積するステップと、
    を含む、方法。
  2. 前記被覆キャップの上に層間誘電層を堆積するステップを更に含む、請求項１に記載の方法。
  3. 前記層間誘電層にトレンチまたはバイアを形成して、前記トレンチまたは前記バイアの底面が前記被覆キャップの上に位置するようにするステップを更に含む、請求項１に記載の方法。
  4. 前記相互接続部が寸法幅Ｗを有する相互接続ラインであり、前記被覆キャップが１．１Ｗから１．６Ｗの寸法幅を有する、請求項２に記載の方法。
  5. 前記被覆キャップが１．２Ｗから１．４Ｗの寸法幅を有する、請求項４に記載の方法。
  6. 前記層間誘電層にバイアを形成して、前記バイアの底面が前記被覆キャップの上に位置するようにするステップを更に含む、請求項４に記載の方法。
  7. 前記被覆キャップが無電解プロセスによって堆積される、請求項１に記載の方法。
  8. 前記被覆キャップがニッケルまたはコバルトの一次金属を含む金属合金である、請求項１に記載の方法。
  9. 前記被覆キャップがＣｏＷＰである、請求項１に記載の方法。
  10. 前記相互接続部が寸法直径Ｄを有するバイアであり、前記被覆キャップが１．１Ｄから１．６Ｄの寸法直径を有する、請求項２に記載の方法。
  11. 前記被覆キャップが１．２Ｄから１．４Ｄの寸法直径を有する、請求項１０に記載の方法。
  12. 前記層間誘電層にトレンチを形成して、前記トレンチの底面が前記被覆キャップの上に位置するようにするステップを更に含む、請求項１０に記載の方法。
  13. 前記被覆キャップが２００Åから１５００Åの厚さを有する、請求項１に記載の方法。
  14. 前記相互接続部は延出部分を有し、前記延出部分が１５Åから１５０Åである、請求項１に記載の方法。
  15. 相互接続構造を製造する方法であって、
    誘電層に相互接続ラインを設けるステップと、
    前記相互接続ラインの一部が前記誘電層の上面よりも上に延出するように、前記相互接続ラインに隣接する領域において前記誘電層をくぼませるステップと、
    前記相互接続ラインの前記延出した部分の上に被覆キャップを堆積するステップと、
    前記被覆キャップの上に層間誘電層を堆積するステップと、
    前記層間誘電層にバイアを形成して、前記バイアの底面が前記被覆キャップの上に位置するようにするステップと、
    を含む、方法。
  16. 前記相互接続ラインが寸法幅Ｗを有し、前記キャップが１．１Ｗから１．６Ｗの寸法幅を有する、請求項１５に記載の方法。
  17. 相互接続構造を製造する方法であって、
    誘電層にバイアを設けるステップと、
    前記バイアの一部が前記誘電層の上面よりも上に延出するように、前記バイアに隣接する領域において前記誘電層をくぼませるステップと、
    前記バイアの前記延出した部分の上に被覆キャップを堆積するステップと、
    前記被覆キャップの上に層間誘電層を堆積するステップと、
    前記層間誘電層にトレンチを形成して、前記トレンチの底面が前記被覆キャップの上に位置するようにするステップと、
    を含む、方法。
  18. 前記バイアの直径が寸法直径Ｄを有し、前記キャップが１．１Ｄから１．６Ｄの寸法直径を有する、請求項１７に記載の方法。
  19. 誘電層に配置された相互接続部を含み、前記相互接続部の一部が前記誘電層の表面よりも上に延出し、前記相互接続部の前記延出した部分が被覆キャップによって覆われている、相互接続構造。
  20. 前記相互接続部が相互接続ラインまたはバイアである、請求項１９に記載の相互接続構造。
  21. 前記相互接続部が寸法幅Ｗを有する相互接続ラインであり、前記被覆キャップが１．１Ｗから１．６Ｗの寸法幅を有する、請求項１９に記載の相互接続構造。
  22. 前記被覆キャップが１．２Ｗから１．４Ｗの寸法幅を有する、請求項２１に記載の相互接続構造。
  23. 前記バイアが寸法直径Ｄを有し、前記被覆キャップが１．１Ｄから１．６Ｄの寸法直径を有する、請求項１９に記載の相互接続構造。
  24. 前記被覆キャップが１．２Ｄから１．４Ｄの寸法直径を有する、請求項１９に記載の相互接続構造。
  25. 前記被覆キャップが２００Åから１５００Åの厚さを有する、請求項１９に記載の相互接続構造。
  26. 前記相互接続構造の前記延出した部分が１５Åから１５０Åである、請求項１９に記載の相互接続構造。
JP2007551251A 2005-01-14 2005-12-02 被覆キャップを有する相互接続構造およびその製造方法 Pending JP2008527739A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/034,890 US7105445B2 (en) 2005-01-14 2005-01-14 Interconnect structures with encasing cap and methods of making thereof
PCT/US2005/043465 WO2006088534A1 (en) 2005-01-14 2005-12-02 Interconnect structures with encasing cap and methods of making thereof

Publications (2)

Publication Number Publication Date
JP2008527739A true JP2008527739A (ja) 2008-07-24
JP2008527739A5 JP2008527739A5 (ja) 2008-10-09

Family

ID=36684497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551251A Pending JP2008527739A (ja) 2005-01-14 2005-12-02 被覆キャップを有する相互接続構造およびその製造方法

Country Status (6)

Country Link
US (3) US7105445B2 (ja)
EP (1) EP1836726A4 (ja)
JP (1) JP2008527739A (ja)
CN (1) CN100517621C (ja)
TW (1) TW200634980A (ja)
WO (1) WO2006088534A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
US7317253B2 (en) * 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US7737560B2 (en) * 2006-05-18 2010-06-15 Infineon Technologies Austria Ag Metallization layer for a power semiconductor device
US7582558B2 (en) * 2006-07-14 2009-09-01 Intel Corporation Reducing corrosion in copper damascene processes
US20090111263A1 (en) * 2007-10-26 2009-04-30 Kuan-Neng Chen Method of Forming Programmable Via Devices
US7998864B2 (en) 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
US8105937B2 (en) * 2008-08-13 2012-01-31 International Business Machines Corporation Conformal adhesion promoter liner for metal interconnects
US7803704B2 (en) * 2008-08-22 2010-09-28 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects
WO2010049881A1 (en) * 2008-10-27 2010-05-06 Nxp B.V. Biocompatible electrodes
US20110045171A1 (en) * 2009-08-19 2011-02-24 International Business Machines Corporation Multi-Step Method to Selectively Deposit Ruthenium Layers of Arbitrary Thickness on Copper
US8809183B2 (en) 2010-09-21 2014-08-19 International Business Machines Corporation Interconnect structure with a planar interface between a selective conductive cap and a dielectric cap layer
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US9837356B1 (en) 2016-06-07 2017-12-05 International Business Machines Corporation Interconnect structures with enhanced electromigration resistance
US10672653B2 (en) * 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers
CN118338662A (zh) * 2023-01-03 2024-07-12 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167308A (ja) * 1991-06-25 1994-06-14 Nec Corp 重ね合わせ精度の測定方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP2001210711A (ja) * 2000-01-25 2001-08-03 Nec Corp 半導体装置の構造及びその製造方法
JP2003179058A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置の製造方法
JP2003243389A (ja) * 2002-02-15 2003-08-29 Sony Corp 半導体装置及びその製造方法
JP2004006579A (ja) * 2002-04-18 2004-01-08 Sony Corp 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
JP2004158578A (ja) * 2002-11-05 2004-06-03 Toshiba Corp 磁気記憶装置及びその製造方法
JP2005136003A (ja) * 2003-10-28 2005-05-26 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
JP2985692B2 (ja) * 1994-11-16 1999-12-06 日本電気株式会社 半導体装置の配線構造及びその製造方法
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6215129B1 (en) 1997-12-01 2001-04-10 Vsli Technology, Inc. Via alignment, etch completion, and critical dimension measurement method and structure
US6103625A (en) 1997-12-31 2000-08-15 Intel Corporation Use of a polish stop layer in the formation of metal structures
US6157081A (en) 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6391669B1 (en) 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
TW463307B (en) 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US6461963B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
JP4169950B2 (ja) 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6605874B2 (en) 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US6764919B2 (en) * 2002-12-20 2004-07-20 Motorola, Inc. Method for providing a dummy feature and structure thereof
FR2857719B1 (fr) * 2003-07-17 2006-02-03 Snecma Moteurs Dispositif de vanne a longue course de regulation
US6838355B1 (en) * 2003-08-04 2005-01-04 International Business Machines Corporation Damascene interconnect structures including etchback for low-k dielectric materials
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167308A (ja) * 1991-06-25 1994-06-14 Nec Corp 重ね合わせ精度の測定方法
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP2001210711A (ja) * 2000-01-25 2001-08-03 Nec Corp 半導体装置の構造及びその製造方法
JP2003179058A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置の製造方法
JP2003243389A (ja) * 2002-02-15 2003-08-29 Sony Corp 半導体装置及びその製造方法
JP2004006579A (ja) * 2002-04-18 2004-01-08 Sony Corp 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
JP2004158578A (ja) * 2002-11-05 2004-06-03 Toshiba Corp 磁気記憶装置及びその製造方法
JP2005136003A (ja) * 2003-10-28 2005-05-26 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法

Also Published As

Publication number Publication date
US20070054489A1 (en) 2007-03-08
CN101099235A (zh) 2008-01-02
US7488677B2 (en) 2009-02-10
US7105445B2 (en) 2006-09-12
WO2006088534A1 (en) 2006-08-24
US20060160349A1 (en) 2006-07-20
EP1836726A4 (en) 2010-07-28
US20080318415A1 (en) 2008-12-25
EP1836726A1 (en) 2007-09-26
TW200634980A (en) 2006-10-01
US7902061B2 (en) 2011-03-08
CN100517621C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
US7488677B2 (en) Interconnect structures with encasing cap and methods of making thereof
EP2020027B1 (en) Structure and method for creating reliable via contacts for interconnect applications
US5969422A (en) Plated copper interconnect structure
US6417094B1 (en) Dual-damascene interconnect structures and methods of fabricating same
US20170263721A1 (en) Copper-filled trench contact for transistor performance improvement
US6147404A (en) Dual barrier and conductor deposition in a dual damascene process for semiconductors
US8124524B2 (en) Methods of forming metal interconnection structures
US6291082B1 (en) Method of electroless ag layer formation for cu interconnects
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
US6998342B2 (en) Electronic device manufacturing method
KR100798235B1 (ko) 반도체 장치 및 그 제조 방법
US8053894B2 (en) Surface treatment of metal interconnect lines
JP4130621B2 (ja) 半導体装置およびその製造方法
JP5089850B2 (ja) 半導体装置
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
US6509257B1 (en) Semiconductor device and process for making the same
KR20070066298A (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20030060908A (ko) 반도체 장치 및 그 제조 방법
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
KR20010076493A (ko) 다마신 공정으로 형성된 반도체 소자의 배선구조
KR100195239B1 (ko) 반도체장치의 금속배선층 구조 및 그 형성방법
KR20050048170A (ko) 반도체 장치의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130625