CN100517621C - 具有包覆层的互连结构及其制造方法 - Google Patents

具有包覆层的互连结构及其制造方法 Download PDF

Info

Publication number
CN100517621C
CN100517621C CN200580046544.0A CN200580046544A CN100517621C CN 100517621 C CN100517621 C CN 100517621C CN 200580046544 A CN200580046544 A CN 200580046544A CN 100517621 C CN100517621 C CN 100517621C
Authority
CN
China
Prior art keywords
coating layer
dielectric material
interconnection structure
interconnection
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580046544.0A
Other languages
English (en)
Other versions
CN101099235A (zh
Inventor
L·A·克莱文格
T·J·达尔顿
L·C·苏
C·J·拉登斯
T·E·斯坦德尔特
K·K·H·黄
杨智超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101099235A publication Critical patent/CN101099235A/zh
Application granted granted Critical
Publication of CN100517621C publication Critical patent/CN100517621C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造互连的方法包括如下步骤：在介质材料中提供互连结构，凹进介质材料，以使互连结构的一部分在介质的上表面上延伸；以及在互连结构的延伸部分上沉积包覆层。

Description

具有包覆层的互连结构及其制造方法
技术领域
本发明涉及集成电路中如过孔和沟槽金属化的互连结构。更具体地说，本发明涉及具有包覆层的过孔和沟槽金属化结构，以及该结构的制造方法。
背景技术
当集成电路复杂化时，集成工艺需要几种工艺。同样，电子器件的持续小型化要求互连位于器件中的多级中。对于铜，由于在每一级中蚀刻停止和扩散阻挡结构的相关要求，几层金属化的要求也日益复杂。
在镶嵌工艺中，在介质膜中形成的沟槽或过孔中，形成互连结构或布线图形。使用公知技术，使用光致抗蚀剂材料限定布线图形。构图后的光致抗蚀剂材料用作掩模，通过它用如等离子体蚀刻或反应离子蚀刻的减去蚀刻工艺除去介质材料图形。使用蚀刻开口在介质层中限定布线图形。这些布线图形可以从介质层的一个表面延伸到介质层的另一个表面。可选地，可以限制布线图形为单层，即没有延伸到介质层的相对表面。
然后使用如电镀，无电镀，化学气相沉积，物理气相沉积或其组合的填充技术用金属填充布线图形。优选使用阻挡层以将导电材料层向介质中的原子扩散最小化。
在单镶嵌工艺中，在介质层中提供过孔开口并且用导电金属填充，这经常被称为金属化，以在布线级的层之间提供电接触。在双镶嵌工艺中，在用导电材料填充前，在介质层中提供过孔开口和布线图形开口。通过消除一些内部界面，双镶嵌工艺可以简化制造工艺。在电子部件的每层中连续进行双镶嵌工艺接着金属化直到电子器件完成。
在介质材料和导电材料间经常需要阻挡层以防止导电材料原子扩散进入并且同时穿过介质材料而进入其它有源电路器件结构中。器件中导电材料的扩散可以引起穿过介质材料的级间或级内短路。还会导致结泄漏以及在衬底中形成的晶体管的阈值电压(Vt)水平的偏移。在一些情况下，会破坏器件功能。
当高扩散元素用作半导体结构中的导电材料时，要特别注意扩散问题。例如，铜原子在多数介质材料中经常表现出相对高的扩散迁移率。然而，除了此问题以外，因为其优秀的导电率，铜是用于互连的较好材料。
图1A和1B是现有技术用于提供铜互连的工艺步骤的代表性截面图。参考图1A，示出了双镶嵌铜互连，其包括沟槽16和过孔17，嵌入介质10中的铜线12，覆盖层14(例如，氮化硅，碳化硅或氧化硅)以及层间介质15。如所示，在层间介质15和覆盖层14中蚀刻过孔17以暴露铜线12。优选，使用PVD工艺在构图层间介质上沉积阻挡层(例如，钽，氮化钽)。然后在阻挡层上沉积铜籽晶层，接着进行镀铜工艺以用铜18填充沟槽16和过孔17，如图1B所示。
每个都具有其嵌入的互连结构的一个构图夹层在另一个夹层上的未对准，经常导致过孔没有完全接合在下面的导线上或者导线没有完全接合在下面的过孔上。没有接合的过孔和线可以明显减小到下面的金属化的电连接并且导致低工艺产量或场失效。作为结果，用具体的对准容差值设计电子电路。例如，在65nm节点技术中，过孔直径约100nm并且覆盖层预计约40nm。因此，有对提供具有放宽的制造容差值的互连结构的兴趣，特别是对于高密度布线设计。
发明内容
本发明旨在制造互连结构的方法。该方法包括：在介质材料中提供互连结构，凹进介质材料，以使互连结构的一部分在介质的上表面上延伸；以及在互连结构的延伸部分上沉积包覆层(encasing cap)。
本发明还旨在互连结构，该结构包括：位于介质材料中的金属导体，所述金属导体的一部分在所述介质材料的表面上延伸。用覆层包覆金属导体的延伸部分。
附图说明
当与附图一起参考本发明的详细描述时，将更好地理解本发明，其中：
图1A和1B是现有技术用于提供铜互连的工艺步骤的代表性截面图；
图2A到2F是本发明的一个实施例的工艺步骤的代表性截面图；并且
图3A和3B是描述本发明的一个优点的顶视图。
具体实施方式
本发明旨在制造互连结构的方法。此方法包括：在介质材料中提供互连结构，凹进介质材料，以使互连结构的一部分在介质的上表面上延伸；以及在互连结构的延伸部分上沉积包覆层。该方法还包括在包覆层上沉积第二介质材料。术语“介质材料”指第一沉积介质层或层间介质。
图2A到2F示出了此方法的一个实施例。图2A描述了在介质20中提供如铜过孔或铜线的互连结构22。例如通过等离子体蚀刻或反应离子蚀刻，除去介质20的上部分，暴露互连结构在介质的上表面上延伸的部分，图2B。使用本领域的技术人员公知的任何工艺技术除去介质20的上部分。然后在互连结构的延伸部分上沉积包覆层24，图2C。沉积并构图层间介质25以使在包覆层上沉积沟槽或过孔的底表面，如图2D和2E所示。然后用导电金属28填充沟槽或过孔，图2F。该方法还包括在沉积导电金属前沉积阻挡层或籽晶层。
在一个实施例中，互连结构是具有尺寸宽度为W的线互连。包覆层具有从约1.1W到约1.6W的尺寸宽度。可选地，包覆层具有从约1.2W到约1.4W的尺寸宽度。沉积第二介质材料并且形成过孔以使在包覆层上沉积过孔的底表面。包覆层的额外宽度为在第二介质中的构图过孔的未对准提供更大的容差。作为结果，与没有包覆层存在的线互连相比，过孔更接近于完全接合在具有包覆层的线互连上。
在另一个实施例中，互连结构是具有尺寸直径D的过孔互连。包覆层具有从约1.1D到约1.6D的尺寸直径。可选地，包覆层具有从约1.2D到约1.4D的尺寸宽度。沉积第二介质材料并且形成沟槽以使沟槽的底表面位于包覆层上。包覆层的额外宽度为在第二介质中的构图沟槽的未对准提供更大的容差。作为结果，与没有包覆层存在的过孔相比，沟槽更接近于完全接合在具有包覆层的过孔上。参见图3A和3B。
图3A示出了部分接合在下面的过孔互连40上的线互连42的顶视图。图3B示出了具有包覆层44的过孔40。如所示，线互连42完全接合在包覆层44上。
可以通过无电工艺或电镀工艺沉积包覆层。使用无电工艺更有利，因为金属互连结构可以作为电镀工艺的表面催化剂。包覆层可以是导电金属或金属合金。
如果包覆层是金属合金，那么可以使用主和次金属的几种组合。主金属可以包括，但不仅限于：选自铜，银，金，镍，钯，铂，钴，钌，钨，铑，铱的任何一种金属。镍和钴是提供如与导电金属的更大的粘附强度或导电金属的更大的抗迁移性的有利特性的两种主金属，特别是当导电金属是铜时。次金属可以包括，但不仅限于：选自铬，钼，钨，锰，钌和铼的一种或多种金属。合金还可以结合硼或磷。
在一个实施例中，镍是用于无电镀包覆层的主金属。使用包括镍溶液的无电镀溶液形成包覆层。典型的含镍金属包覆层包括NiB，NiBP，NiCrB，NiCrBP，NiMoB，NiMoBP，NiWB，NiWBP，NiMnB，NiMnBP，NiRe和NiReBP。
可选地，包覆层合金可以包括主金属镍和钴。典型的金属包覆层包括NiCoB，NiCoBP，NiCoCrB，NiCoCrBP，NiCoMoB，NiCoMoBP，NiCoWB，NiCoWBP，NiCoMnB，NiCoMnBP，NiCoReB和NiCoReBP。
在另一个实施例中，钴是用于无电镀包覆层的主金属。使用包括钴溶液的无电镀溶液形成包覆层。典型的含钴金属包覆层包括CoB，CoBP，CoCrB，CoCrBP，CoMoB，CoMoBP，CoWB，CoWBP，CoMnB，CoMnBP，CoReB和CoReBP。
可选地，包覆层合金可以包括主金属钴和钯。典型的金属包覆层包括CoPdB，CoPdBP，CoPdCrB，CoPdCrBP，CoPdMoB，CoPdMoBP，CoPdWB，CoPdWBP，CoPdMnB，CoPdMnBP，CoPdReB和CoPdReBP。
最近，用CoWP作为Cu的覆盖材料。通过无电以及电沉积工艺沉积CoWP。在2003年11月18日提交的，受让给国际商业机器公司的美国专利申请中描述了电沉积的CoWP，这里通过参考引入其整个公开。
美国专利No.5,695,810，描述了使用无电沉积的CoWP膜用于铜互连结构的覆盖材料，这里通过参考引入其整个公开。
包覆层具有从约
Figure C20058004654400091
到
Figure C20058004654400092
的厚度。可选地，包覆层具有从
Figure C20058004654400093
到
Figure C20058004654400094
的厚度。
在互连结构的从介质的上表面延伸的部分上沉积包覆层。互连结构的暴露部分从介质的上表面延伸约到约
Figure C20058004654400096
可以通过如电镀或无电镀的电化学沉积进行导电层的沉积。在受让给国际商业机器公司的美国专利申请序列No.09/348,632中公开了适合铜电镀成分的实例，这里通过参考引入其整个公开。还可以使用如铝，钨，金，银，或其合金的其它材料。
许多铜合金也可以用作导电材料。合适的铜合金包括铜-镁(Cu--Mg)，铜-镍(CuNi)，铜-锡(CuSn)，铜-铟(CuIn)，铜-镉(CuGd)，铜-锌(CuZn)，铜-铋(CuBi)，铜-钌(CuRu)，铜-铑(CuRh)，铜-铼(CuRe)，铜-钨(CuW)，铜-钴(CuCo)，铜-钯(CuPd)，铜-金(CuAu)，铜-铂(CuPt)和铜-银(CuAg)。通过两种方法中的一种形成合金。典型地，电镀铜-锡，铜-铟，铜-镉，铜-铋，铜-钌，铜-铼，铜-铑，铜-钨。可选地，可以用如银，铂，锡，铑和钌的催化金属掺杂铜。
在层间介质中构图的沟槽或过孔的表面上，沉积减小互连材料扩散的阻挡层，如铜扩散进入层间介质。典型的阻挡层包括如钽(Ta)，钨(W)，钛(Ti)，钴(Co)，其组合和其它难熔金属的金属。其它实例包括如氮化钽(TaN)，氮化钨(WN)，氮化钛(TiN)，其组合和其它难熔金属氮化物的氮化物。其它实例包括如氮化硅钽(TaSiN)，氮化硅钨(WSiN)，氮化硅钛(TiSiN)，其组合和其它难熔金属氮化硅的硅氮化物。可以通过如化学气相沉积(CVD)或物理气相沉积(PVD)的常规技术沉积阻挡层。
在2002年4月26日提交的美国专利申请序列No.10/132,173，现在的美国专利No.6,787,912，和2002年10月24日提交的美国专利申请序列No.10/279,057，现在的美国专利No.6,812,143中描述了本发明的一种阻挡层，这里通过参考引入其整个公开。两个美国专利都受让给国际商业机器公司。
用于提供本发明的互连结构的介质层可以是在半导体制造工业中使用的任何合适的介质层，例如，如二氧化硅的氧化物，氮化物，氮化硅或氧氮化物层。还可以使用低k介质材料，如来自DOW Chemical的
Figure C20058004654400101
来自Novellus的
Figure C20058004654400102
来自Applied Materials的Black
Figure C20058004654400103
以及旋涂硅基介质。
Figure C20058004654400104
通常描述作为SiCOH介质。可以通过包括化学气相沉积和旋涂技术的各种方法的任意一个形成介质层。在2000年11月14日出版的美国专利No.6,147,009和在2002年8月27日出版的美国专利No.6,441,491中描述的介质材料还可以用于形成本发明的互连结构，这里通过参考引入其整个公开，并且这两者都受让给国际商业机器公司。

Claims (22)

1.一种制造互连结构的方法，包括如下步骤：
在介质材料中提供互连结构，
凹进所述介质材料，以使所述互连结构的一部分在所述介质材料的上表面上延伸；以及
在所述互连结构的所述延伸部分上沉积包覆层；
其中所述互连结构是具有尺寸宽度W的线互连，并且所述包覆层具有从1.1W到1.6W的尺寸宽度。
2.根据权利要求1的方法，还包括在所述包覆层上沉积层间介质材料。
3.根据权利要求2的方法，还包括在所述层间介质材料中形成沟槽或过孔，以使所述沟槽或过孔的底表面位于所述包覆层上。
4.根据权利要求1的方法，其中所述包覆层具有从1.2W到1.4W的尺寸宽度。
5.根据权利要求1的方法，还包括在所述层间介质材料中形成过孔，以使所述过孔的底表面位于所述包覆层上。
6.根据权利要求1的方法，其中通过无电镀工艺沉积所述包覆层。
7.根据权利要求1的方法，其中所述包覆层是包括镍或钴的金属合金。
8.根据权利要求1的方法，其中所述包覆层是CoWP。
9.根据权利要求2的方法，其中所述互连结构是具有尺寸直径D的过孔，并且所述包覆层具有从1.1D到1.6D的尺寸直径。
10.根据权利要求9的方法，其中所述包覆层具有从1.2D到1.4D的尺寸直径。
11.根据权利要求9的方法，还包括在所述层间介质材料中形成沟槽，以使所述沟槽的底表面位于所述包覆层上。
12.根据权利要求1的方法，其中所述包覆层具有从
Figure C2005800465440002C1
到
Figure C2005800465440002C2
的厚度。
13.根据权利要求1的方法，其中所述互连结构的所述延伸部分从
Figure C2005800465440002C3
到
14.一种制造互连结构的方法，包括如下步骤：
在介质材料中提供互连线结构，
在邻近所述互连线结构的区域中凹进所述介质材料，以使所述互连线结构的一部分在所述介质材料的上表面上延伸；
在所述互连线结构的所述延伸部分上沉积包覆层；
在所述包覆层上沉积层间介质；以及
在所述层间介质中形成过孔，以使所述过孔的底表面位于所述包覆层上；
其中所述互连结构具有尺寸宽度W，并且所述包覆层具有从1.1W到1.6W的尺寸宽度。
15.一种制造互连结构的方法，包括如下步骤：
在介质材料中提供互连过孔结构，
在邻近所述互连过孔结构的区域中凹进所述介质材料，以使所述互连过孔结构的一部分在所述介质材料的上表面上延伸；
在所述互连过孔结构的所述延伸部分上沉积包覆层；
在所述包覆层上沉积层间介质材料；以及
在所述层间介质材料中形成沟槽，以使所述沟槽的底表面位于所述包覆层上；
其中所述互连过孔结构的直径具有尺寸直径D，并且所述包覆层具有从1.1D到1.6D的尺寸直径。
16.一种互连结构，包括位于介质材料中的金属导体，所述金属导体的一部分在所述介质材料的表面上延伸，其中用覆层包覆所述金属导体的所述延伸部分，其中所述金属导体是具有尺寸宽度W的线互连，并且所述覆层具有从1.1W到1.6W的尺寸宽度。
17.根据权利要求16的互连结构，其中所述金属导体是线互连或过孔互连。
18.根据权利要求16的互连结构，其中所述覆层具有从1.2W到1.4W的尺寸宽度。
19.根据权利要求16的互连结构，其中所述互连结构是具有尺寸直径D的过孔，并且所述覆层具有从1.1D到1.6D的尺寸直径。
20.根据权利要求16的互连结构，其中所述覆层具有从1.2D到1.4D的尺寸直径。
21.根据权利要求16的互连结构，其中所述覆层具有从
Figure C2005800465440004C1
到
Figure C2005800465440004C2
的厚度。
22.根据权利要求16的互连结构，其中所述互连结构的所述延伸部分从
Figure C2005800465440004C3
到
Figure C2005800465440004C4
CN200580046544.0A 2005-01-14 2005-12-02 具有包覆层的互连结构及其制造方法 Expired - Fee Related CN100517621C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/034,890 US7105445B2 (en) 2005-01-14 2005-01-14 Interconnect structures with encasing cap and methods of making thereof
US11/034,890 2005-01-14

Publications (2)

Publication Number Publication Date
CN101099235A CN101099235A (zh) 2008-01-02
CN100517621C true CN100517621C (zh) 2009-07-22

Family

ID=36684497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580046544.0A Expired - Fee Related CN100517621C (zh) 2005-01-14 2005-12-02 具有包覆层的互连结构及其制造方法

Country Status (6)

Country Link
US (3) US7105445B2 (zh)
EP (1) EP1836726A4 (zh)
JP (1) JP2008527739A (zh)
CN (1) CN100517621C (zh)
TW (1) TW200634980A (zh)
WO (1) WO2006088534A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
US7317253B2 (en) * 2005-04-25 2008-01-08 Sony Corporation Cobalt tungsten phosphate used to fill voids arising in a copper metallization process
US7737560B2 (en) * 2006-05-18 2010-06-15 Infineon Technologies Austria Ag Metallization layer for a power semiconductor device
US7582558B2 (en) * 2006-07-14 2009-09-01 Intel Corporation Reducing corrosion in copper damascene processes
US20090111263A1 (en) * 2007-10-26 2009-04-30 Kuan-Neng Chen Method of Forming Programmable Via Devices
US7998864B2 (en) * 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
US8105937B2 (en) * 2008-08-13 2012-01-31 International Business Machines Corporation Conformal adhesion promoter liner for metal interconnects
US7803704B2 (en) * 2008-08-22 2010-09-28 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnects
US9281239B2 (en) * 2008-10-27 2016-03-08 Nxp B.V. Biocompatible electrodes and methods of manufacturing biocompatible electrodes
US20110045171A1 (en) * 2009-08-19 2011-02-24 International Business Machines Corporation Multi-Step Method to Selectively Deposit Ruthenium Layers of Arbitrary Thickness on Copper
US8809183B2 (en) 2010-09-21 2014-08-19 International Business Machines Corporation Interconnect structure with a planar interface between a selective conductive cap and a dielectric cap layer
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US9711400B1 (en) 2016-06-07 2017-07-18 International Business Machines Corporation Interconnect structures with enhanced electromigration resistance
US10672653B2 (en) * 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2257504B (en) * 1991-06-25 1995-10-25 Nec Semiconductors Method of measuring relative positioning accuracy of a pattern to be formed on a semiconductor wafer
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
JP2985692B2 (ja) * 1994-11-16 1999-12-06 日本電気株式会社 半導体装置の配線構造及びその製造方法
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6215129B1 (en) * 1997-12-01 2001-04-10 Vsli Technology, Inc. Via alignment, etch completion, and critical dimension measurement method and structure
US6103625A (en) * 1997-12-31 2000-08-15 Intel Corporation Use of a polish stop layer in the formation of metal structures
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
JP2000323479A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置およびその製造方法
JP3626058B2 (ja) * 2000-01-25 2005-03-02 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US6461963B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures
JP4169950B2 (ja) * 2001-05-18 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003179058A (ja) * 2001-12-12 2003-06-27 Sony Corp 半導体装置の製造方法
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
JP2003243389A (ja) * 2002-02-15 2003-08-29 Sony Corp 半導体装置及びその製造方法
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6764919B2 (en) * 2002-12-20 2004-07-20 Motorola, Inc. Method for providing a dummy feature and structure thereof
FR2857719B1 (fr) * 2003-07-17 2006-02-03 Snecma Moteurs Dispositif de vanne a longue course de regulation
US6838355B1 (en) * 2003-08-04 2005-01-04 International Business Machines Corporation Damascene interconnect structures including etchback for low-k dielectric materials
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof

Also Published As

Publication number Publication date
US20070054489A1 (en) 2007-03-08
EP1836726A4 (en) 2010-07-28
JP2008527739A (ja) 2008-07-24
US20080318415A1 (en) 2008-12-25
US7105445B2 (en) 2006-09-12
US20060160349A1 (en) 2006-07-20
WO2006088534A1 (en) 2006-08-24
US7902061B2 (en) 2011-03-08
TW200634980A (en) 2006-10-01
EP1836726A1 (en) 2007-09-26
CN101099235A (zh) 2008-01-02
US7488677B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
CN100517621C (zh) 具有包覆层的互连结构及其制造方法
US5969422A (en) Plated copper interconnect structure
EP2020027B1 (en) Structure and method for creating reliable via contacts for interconnect applications
US6022808A (en) Copper interconnect methodology for enhanced electromigration resistance
US6242349B1 (en) Method of forming copper/copper alloy interconnection with reduced electromigration
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6249055B1 (en) Self-encapsulated copper metallization
US6479902B1 (en) Semiconductor catalytic layer and atomic layer deposition thereof
JP3057054B2 (ja) 銅線の多層相互接続を形成する方法
US6291082B1 (en) Method of electroless ag layer formation for cu interconnects
US20050230263A1 (en) Methods for forming interconnect structures by co-plating of noble metals and structures formed thereby
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US6555461B1 (en) Method of forming low resistance barrier on low k interconnect
US20030227091A1 (en) Plating metal caps on conductive interconnect for wirebonding
US8053894B2 (en) Surface treatment of metal interconnect lines
JP5089850B2 (ja) 半導体装置
US6656834B1 (en) Method of selectively alloying interconnect regions by deposition process
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
US20060228934A1 (en) Conductive materials for low resistance interconnects and methods of forming the same
US20040061237A1 (en) Method of reducing voiding in copper interconnects with copper alloys in the seed layer
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
US6661097B1 (en) Ti liner for copper interconnect with low-k dielectric
KR20020091307A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20191202

CF01 Termination of patent right due to non-payment of annual fee