KR20040068501A - 자기 기억 소자 및 그 제조 방법 및 자기 기억 소자를포함하는 집적 회로 장치 - Google Patents

자기 기억 소자 및 그 제조 방법 및 자기 기억 소자를포함하는 집적 회로 장치 Download PDF

Info

Publication number
KR20040068501A
KR20040068501A KR1020040004539A KR20040004539A KR20040068501A KR 20040068501 A KR20040068501 A KR 20040068501A KR 1020040004539 A KR1020040004539 A KR 1020040004539A KR 20040004539 A KR20040004539 A KR 20040004539A KR 20040068501 A KR20040068501 A KR 20040068501A
Authority
KR
South Korea
Prior art keywords
layer
storage cell
magnetic
wiring
ferromagnetic
Prior art date
Application number
KR1020040004539A
Other languages
English (en)
Inventor
마에사카아키히로
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040068501A publication Critical patent/KR20040068501A/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V1/00—Shades for light sources, i.e. lampshades for table, floor, wall or ceiling lamps
    • F21V1/14—Covers for frames; Frameless shades
    • F21V1/16—Covers for frames; Frameless shades characterised by the material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • F21S8/04—Lighting devices intended for fixed installation intended only for mounting on a ceiling or the like overhead structures
    • F21S8/06—Lighting devices intended for fixed installation intended only for mounting on a ceiling or the like overhead structures by suspension
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00—Reflectors for light sources
    • F21V7/22—Reflectors for light sources characterised by materials, surface treatments or coatings, e.g. dichroic reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 MTJ를 갖는 저장 셀을 구비한 안정된 자기 기억 소자를 제안하며, 여기서 강자성 자유 층의 보자력(Hc)의 변화가 억제되고 MRAM의 비트의 스위칭 특성이 개선되며, 기록 에러가 없다. 즉, 제 1 배선, 제 1 배선과 교차하는 제 2 배선(비트 라인), 및 제 1 배선과 제 2 배선의 교차 영역에서 자기 스핀의 정보를 기록/판독하기 위한 저장 셀을 구비한 자기 저장 셀에서, 제 2 배선(비트 라인)의 저장 셀에 전기적으로 접속된 부분 측벽부는 45도 이상인 저장 셀의 상면에 대한 접촉 각도를 가진 순방향 테이퍼 형상을 갖는다.

Description

자기 기억 소자 및 그 제조 방법 및 자기 기억 소자를 포함하는 집적 회로 장치{A magnetic memory device, a method for manufacturing a magnetic memory device, and an integrated circuit device including such magnetic memory device}
배경 기술
1. 발명 분야
본 발명은, 자기 기억 소자, 그 제조 방법 및 복수의 자기 기억 소자를 사용한 집적 회로 장치에 관련된 것으로서, 특히, 강자성체의 스핀 방향이 평행 또는 반평행에 따라 저항값이 변화하는 것을 이용하여 정보를 기억하는 불휘발성 자기 기억 소자 및 그 제조 방법 및 자기 기억 소자를 포함하는 집적 회로 장치에 관련된다.
2. 관련 기술의 설명
통신 기기, 특히, 휴대용 단말기 등의 개인용 소형 기기의 비약적인 보급과 함께, 이를 구성하는 메모리 소자나 로직 소자 등의 소자에는, 고집적화, 고속화, 저소비전력화 등, 한층 고성능화가 요구되고 있다. 특히 불휘발성 메모리는 유비쿼터스 시대에 필요불가결한 소자로 생각되고 있고 있다. 예를 들면, 전원의 소모나 트러블, 셧다운이 무언가의 장해에 의해 차단된 경우에도, 불휘발성 메모리는 개인의 중요한 정보를 보호할 수 있다. 그리고, 불휘발성 메모리의 고집적화, 대용량화, 가동부분(movable parts)의 존재에 의해 본질적으로 소형화가 불가능한 하드디스크나 광디스크를 치환할 수 있는 기술로서 점차 중요해지고 있다.
또한, 최근의 휴대용 기기는 불필요한 회로 블록을 스탠바이 상태로 할 수 있는 한 소비 전력을 억제하도록 설계되어 있지만, 고속 네트워크 메모리와 대용량 스토리지 메모리를 겸할 수 있는 불휘발성 메모리가 실현할 수 있다면, 소비전력을 줄이면서 불필요한 메모리를 없앨 수 있다. 또한, 상기 고속 및 대용량의 비휘발성 메모리가 실현된다면, 전원이 공급된 직후 기능이 바로 시작할 수 있는 소위 인스턴트 온 기능을 실행할 수 있다.
불휘발성 메모리로서는, 반도체를 사용한 플레시 메모리와, 강유전체를 사용한 FRAM(Ferro electric Random Access Memory) 등이 실용화되고 있고, 고속화에 활발한 연구 개발이 진행되고 있다. 최근, 자성체를 이용한 최신 불휘발성 메모리로서 터널 자기 저항 효과를 이용한 MRAM(Magnetic Random Access Memory) 또는 MR(Magneto Resistance) 메모리라고 불리는 자기 메모리가 개시되고, 주목을 받고 있다. 예를 들면, 비특허문헌 1(Peter K. Naji, Mark Durlam, Saied Tehrani, John Calder, Mark F. DeHerrera, "A256kb 3.0V 1T1MTJ Nonvolatile Magnetoresistive RAM", 2001 IEEE International Solid-State Circuits Conference Digest of Technical Papers, (2001) p.122-123)을 참조하면 된다. 상기 MRAM은 특히 랜덤 액세스, 재기록 동작, 고속 동작의 3가지 점에서 플래시 메모리 보다 우수하고, 재기록 동작에서 FeRAM보다 우수하며, 또한, DRAM 등의 고속 집적과 SRAM 등의 고속 동작이 기대되므로, MRAM은 시스템 LDD용 혼재 메모리(embedded memory)를 대신할 수 있는 가능성을 갖는다.
MRAM은 정보를 기록하는 미소한 자기 소자를 규칙적으로 배치하고, 그 각각에 액세스할 수 있도록 배선을 행한 구조를 갖는다. 일반적인 MRAM을 도 7의 주요부를 간략화하여 도시한 개략도에 의해 설명한다. 도 7에서 간략화하였기 때문에, 판독 회로 부분의 도시는 생략하였다.
도 7에 도시한 바와 같이, 반도체 기판(예를 들면, p형 반도체 기판)(21)에는, 게이트 절연막(도시하지 않음)을 통해 게이트 전극(판독 워드선)(26)이 형성되고, 게이트 전극(26)의 양측에 있는 반도체 기판(21)에는 확산층 영역(예를 들면, N+확산층 영역)(27, 28)이 형성되고, 선택용의 전극효과형 트랜지스터(24)가 구성된다. 상기 전극 효과 트랜지스터(24)는 판독하기 위한 스위칭 소자로서 기능한다. 이는 n형 또는 p형 전계 효과 트랜지스터 외에, 다이오드, 바이폴라트랜지스터 등의 각종 스위칭 소자를 사용하는 것도 가능하다.
상기 언급한 전계 효과형 트랜지스터(24)의 확산층 영역(27)에는, 접점(예를 들면, 텅스텐 플러그)(도시하지 않음)이 형성되고, 또한 상기 접점에 접속된 감지선(도시하지 않음)이 형성된다. 또, 상기 전계 효과형 트랜지스터(24)의 확산층 영역(28)에는, 접점(예를 들면, 텅스텐 플러그)(30)이 형성된다.
상기 접점(30)에는 하부 전극(바이패스선)(17)의 일단이 접속되고, 이 하부 전극(17)의 타단에는 자기 터널 접합(이하, MJT라고 약칭함)을 갖는 기억 소자(예를 들면, TMR 소자)(13)가 접속된다. 또 기억 소자(13)의 아래쪽에는 하부 전극(17), 도시하지 않은 절연막을 통해 기록 워드선(11)이 형성된다. 상기 하부 전극(17)은 반도체로 형성되고, 예를 들면, 반도체층과 반강자성체층의 적층구조, 더욱이, 자화고정층이 연장형성된 형태로 형성되도 좋다.
상기 기억 소자(13)는 상기 반강자성체층(도시하지 않음) 상에 또한 상기 기록 워드선(11)의 윗쪽에 형성되고, 강자성 고정층(302)과 자화가 비교적 용이하게 회전하는 강자성 자유층(기억층)(304)의 사이에 비-자성 스페이층(터널 절연층)(303)을 구성시킨다. 또한 기억 소자(13) 상에는 보호층(도시하지 않음)이 형성된다.
또한, 상기 기억 소자(13)의 윗면에 보호층을 사이에 두고 접속하며, 또한, 상기 기억 소자(13)을 사이로 하여 상기 기록 워드선(11)과 입체적으로 교차(예를 들면, 직교)하는 비트선(12)이 형성된다.
상기 구성의 자기 기억 소자에서는, 기록은, 기록 워드선(11) 및 비트선(12)의 양쪽에는 전류를 흘려 발생하는 합성 전류 자계에 의하고, 기억 소자(13)의 자화의 방향을 제어함으로써 행한다. 판독은 전계 효과형 트랜지스터(24)를 사용하여 셀 선택을 행하고, 기억 소자(13)의 자기 저항 효과를 통하여, 자화의 방향 차이를 전압 신호의 차로 하여 검출한다. 즉, 판독의 선택 소자로서는, 전계 효과형 트랜지스터를 비롯하여 각종 트랜지스터, 다이오드를 사용할 수 있다.
이어서, 도 7에 의해 설명한 자기 기억 소자를 규칙적으로 배치한 MRAM 셀 어레이를, 도 8에 도시한 도면에 의해 설명한다.
도 8에 도시한 바와 같이, 도 7에 의해 설명한 자기 기억 소자가 매트릭스 형태로, 판독 워드선(26), 기록 워드선(11) 및 비트선(12)에 의해 접속된다. 즉, 개개의 자기 기억 소자의 기억 소자(13)는, 그 고정층이 전계 효과형 트랜지스터(24)의 일방의 확산층에 접속되고, 자유층이 비트선(12)에 접속된다. 또 전계 효과형 트랜지스터(24)의 타방의 확산층은 접지되고, 전계 효과형 트랜지스터(24)의 게이트 전극은 판독 워드선(26)에 접속된다. 또한 기록 워드선(11)은 비트선(12)와 입체적으로 교차(직교)하고, 기억 소자(13)의 고정층 아래쪽에 배치된다.
상기와 같은, MRAM에서, 기록은, 기록 워드선(11) 및 비트선(12) 양쪽에 전류를 흘려 발생하는 합성 전류 자계에 의해, 기록 워드선(11) 및 비트선(12)의 교차하는 목적의 기억 소자(13)의 자화 방향을 제어하는 것에 의해 행한다. 메모리 셀의 기억 정보의 판독에는, 트랜지스터를 사용한다. 즉, 목적의 셀의 접지된 판독 워드선(26)을 하이(ON) 레벨로 하여, 비트선(12)의 전위 변화를 검출함으로써, 기록 워드선(11)과 비트선(12)이 교차하는 목적의 셀의 기억 정보를 판독할 수 있다. 이 때, 비트선(12)의 전위는, 기억 소자(13)의 자화 방향에 의해 결정된 자기 저항(ΔR)에 비례한는 값을 나타낸다.
MTJ를 갖는 소자에서는, 강자성 고정층의 자화의 방향은, 반강자성층에 의해 고정된다. 기록은, 워드선 및 비트선으로부터 발생하는 전류 자계를 사용하여, 강자성 자유층의 자화의 방향을 회전시켜 행한다. MTJ 소자에서는, 강자성 자유층과 강자성 고정층의 자화가 없는 각도에 따라 자기 저항이 변화한다. 자기 저항의 크기는, 강자성 고정층과 강자성 자유층의 자화의 방향이 반평행 시에 최대값을 갖고, 평행 시에 최소값을 갖는다. 일반적으로, 이 때의 자화 상태의 차이를, 「0」정보와 「1」정보에 대응시켜 기억시킨다. 판독 시에는, 이 자기 저항값의 차이를 전압 신호의 차로 하여 검출한다.
도 8에 도시한 MRAM을 안정적으로 구동시키기 위해, 기억 소자 셀마다의 스위칭 자계의 변화를 억제하는 것이 중요하다. 스위칭 자계는, 강자성 자유층의 보자력(Hc)과, 강자성 고정층과 강자성 자유층간에 작동하는 층간 결합 자계(Hf)에 의존한다. Hf의 변화를 감소시키는 방법에 대해서는 저자에 의해 이미 개시되어 있다(예를 들면, 일본 특허 출원 2002-091259 참조). 상기 발명에서는, MTJ 소자 내의 반강자성층 또는 반강자성 고정층의 결정립의 평균입경(30nm 이하)와 결정배향(무배향)을 규정하는 것에 의해, 평탄성을 양호한 MTJ 소자가 얻어질 수 있고, 그 결과, 강자성 고정층과 강자성 자유층과의 사이의 층간 결합 자계(Hf)를 적도록 억제하는 것이 가능하다는 것이 개시되어 있다. 한편, 보자력(Hc)의 변화 요인에 관하여는, 일반적으로는, MTJ 셀 형상에 의존하는 가능성이 지적될 수 있다. 예를 들면, 비특허문헌 2로서, Ricardo C. Sousa 및 Paulo P. Freitas, "Dynamic Switching of Tunnel Junction MRAM CEll with Nanosecond Field Pulses", IEEE Transactions, (2000) Vol.36, No.5, pp.2770-2772에 개시되어 있다. 그러나, 실제의 MRAM 소자를 제조할 때, 셀 형상을 일정하게 함에도, 보자력(Hc)의 변화는 관찰되고 있고, 다른 요인이 있는 가능성이 시사되고 있다.
종래, 반강자성층, 강자성 고정층, 비-자성 스페이서층, 강자성 자유층으로된 MTJ 소자에 있어서, 강자성 자유층의 보자력(Hc)의 변화를 발생시키는 요인은 충분히 밝혀지지 않았다.
발명의 개요
본 발명의 발명자들은 MTJ를 갖는 셀에 접속하는 상부 전극(비트 라인)의 접촉각(a)이 보자력(Hc)에서의 변동을 증가시키는 팩터로서 중요한 파라미터임을 발견했다. 따라서, 본 발명은 보자력(Hc)에서의 변동을 감소시키기 위해 보자력(Hc)에서의 그러한 변동을 발생시키는 팩터를 제거하고 MRAM의 비트의 스위칭 특성을 개선함으로써 어떠한 기록 에러 없는 테이블 자기 저장 장치를 제공한다.
따라서, 본 발명은 자기 메모리 장치, 그러한 자기 메모리 장치를 제조하는 방법, 및 상기 언급된 문제들을 해결하기 위해 그러한 자기 메모리 장치들을 포함하는 집적 회로에 관한 것이다.
본 발명의 자기 메모리 장치는, 제 1 배선, 상기 제 1 배선을 교차하는 제 2 배선, 및 상기 제 1 배선 및 상기 제 2 배선의 교차 영역에서 자기 스핀의 기록/판독 정보를 위한 저장 셀을 포함하며, 상기 저장 셀에 전기적으로 접속하는 상기 제 2 배선의 부분 측면은 45도 이상되는 저장 셀의 상부 표면에 관계하는 접촉각을 갖는 순방향 테이퍼 형상가 되도록 형성된다.
상기 언급된 자기 메모리 장치에서, 저장 셀에 전기적으로 접속하는 제 2 배선의 부분 측면이 45도 이상되는 저장 셀의 상부 표면에 관계하는 접촉각을 갖는 순방향 테이퍼 형상가 되도록 형성되어서, 저장 셀의 상부 표면과 제 2 배선 사이의 거리는 확보되고 저장 셀은 양호하게 견고하여 제 2 배선으로부터 발생된 외부 자기장의 교란을 수신하며, 결과로서, 저장 셀의 상부 표면에서의 자기 도메인은 안정하게 된다.
본 발명의 자기 메모리 장치를 제조하는 방법은, 스택(stacked)막으로 구성된 저장 셀이, 절연막을 지나 제 2 배선상에 자기 스핀의 기록/판독 정보를 위한 저장 셀을 형성하기 위한 스택막을 형성한 후 형성되는 영역에 레지스트 패턴을 형성하는 단계, 마스크로서 상기 레지스트 패턴을 사용하는 에칭으로 스택막을 패터닝함으로써 저장 셀을 형성하는 단계, 상기 저장 셀상에 레지스트 패턴을 남겨두는 동안 절연층을 형성하는 단계, 상기 레지스트 패턴과 함께 상기 절연층에 형성된 상기 절연층을 제거함으로써 저장 셀상에 개구를 형성하는 단계, 및 상기 저장 셀을 삽입하는 동안 제 1 배선과의 3차원적인 교차와 상기 개구를 통해 저장 셀과 전기적으로 접속하는 제 2 배선을 형성하는 단계를 포함하고, 상기 개구의 측면은 45도 이상되는 저장 셀의 상부 표면에 관계하는 접촉각을 갖는 순방향 테이퍼 형상가 되도록 형성된다.
상술한 자기 메모리 장치의 제조 방법에 있어서, 개구의 측벽은 45도 이상인, 저장 셀의 상부면에 대한 접촉각을 갖는 순방향 테이퍼 형상가 되도록 형성되고, 따라서 저장 셀의 상부면 및 제 2 배선 간의 거리가 형성되어지며, 저장 셀은 양호하게는 제 2 배선으로부터 발생된 외부 자계의 교란을 받기가 힘들다. 따라서, 저장 셀의 상부면에서의 자기 도메인은 안정하게 만들어진다.
본 발명에 따르는 자기 메모리 장치를 포함하는 집적 회로 장치는 복수의 집적 자기 메모리 장치들을 포함하고, 상기 메모리 장치들 각각은 제 1 배선, 상기 제 1 배선과 3차원적으로 교차하는 제 2 배선, 및 자기 스핀의 기록/판독 정보를 위해 제 1 배선 및 제 2 배선의 교차 영역에 제공되는 저장 셀을 포함하며, 상기 저장 세에 전기적으로 접속하는 제 2 배선의 부분 측벽부가 45도 이상인, 저장 셀의 상부면에 대한 접촉각을 갖는 순방향 테이퍼 형상가 되도록 형성된다.
상술한 자기 메모리 장치들을 포함하는 집적회로 장치는 본 발명의 자기 메모리 장치들의 집적된 형태이며, 본 발명에 따른 자기 메모리 장치와 동일한 동작 및 효과가 얻어진다.
도 1은 본 발명의 자기 메모리 장치의 실시예들 중 하나이며, 제 2 배선(비트 라인) 및 저장 셀과 접속하는 부분을 보여주기 위한 개념 단면도.
도 2는 저장 셀의 구성 예들 중 하나를 보여주는 개념 단면도.
도 3a와 3b는 본 발명의 일 실시예 및 일 비교예를 보여주는 개념 단면도.
도 4는 고정층의 보자력(coercive force)과 접촉각 간의 관계를 나타내는 도면.
도 5a, 5b, 5c는 저장 셀의 막구조의 하나를 보여주는 개념 단면도.
도 6a 내지 6g는 본 발명의 자기 메모리 장치를 제조하기 위한 방법의 일 실시예, 및 제 2 배선(비트 라인)과 저장 셀의 접속부를 위한 제조 공정들에서의 단면도.
도 7은 자기 메모리 장치의 개념 투시도.
도 8은 복수의 자기 메모리 장치들을 포함하는 집적 회로 장치의 일 실시예를 나타내는 개념 회로도.
*도면의 주요 부분에 대한 부호의 설명*
12: 비트선 13: 기억 소자
17: 하부 전극 41: 절연막
42: 개구
바람직한 실시예의 상세한 설명
본 발명의 자기 메모리 장치에 관한 일 실시예가 이하에서 설명된다. 본 발명의 자기 메모리 장치들은 도 7에 설명되어 있는 바와 같은 구성을 가지며, 특히, 제 2 배선(비트 라인)(12)과 저장 셀(13)의 접속부를 특징으로 한다. 이하, 특징인 접속부는 도 1에 도시된 개념 단면도를 참조하여 설명된다.
도 1에 도시되어 있는 바와 같이, MTJ(Magnetic Tunnel Junction)를 갖는 저장 셀(13)은 하부전극(17) 상에 형성된다. 일반적으로, 도전성의 보호층은 도시되지는 않았지만, 저장 셀(13) 상에 형성된다. 절연막(41)은 저장 셀(13)의 주변에 형성되고, 또한 개구(42)가 저장 셀(13)의 상부면을 노출시키기 위해 형성된다. 절연막(41)은 예컨대, 산화알루미늄으로 만들어지며, 또는 산화실리콘막과 같은 실리콘 기반의 절연막으로 만들어질 수 있다. 상술한 개구(42)는, 그것의 측벽(42S)이저장 셀(13)의 상부면(13s)에 대해 형성된 45도 이상인 경사각을 갖는 순방향 테이퍼 형상(forward tapered form)를 갖도록 형성된다. 또한, 상술한 절연막(41) 상에, 제 2 배선(비트 라인)(12)은 도시되지는 않았지만, 상술한 저장 셀(13)을 개재하는 동안, 제 1 배선(기록 워드 라인)과 입체적으로 교차한다. 따라서, 제 2 배선(비트 라인)(12)이 저장 셀에 접속되는 접속부(12C)의 측벽(12S)과 저장 셀(13)의 상부면(13S)에 의해 형성된 각도는 α(이하, 접촉각이라 함)이 되어, 45도 이상의 접촉각을 갖는 순방향 테이퍼 형상를 형성한다. 본 실시예의 설명에서, 제 2 배선(12)의 접속부(12C)에서 측벽(12S)의 접촉각과 개구(42)의 측벽(42S)의 각도는 동일하게 되어, 동일한 싸인 α가 적용된다.
이때, 상부 전극의 접촉각 α가 MTJ를 갖는 저장 셀(13)의 강자성 재료로 만들어진 자유층의 보자력(Hc)의 변동에 영향을 미치는 효과가 설명된다.
저장 셀(13)의 구성은 도 2에 도시된 바와 같이 하부 전극(17)상에, 반강자성층(301), 강자성 고정층(302), 비-자성 스페이서 층(303), 강자성 자유층(304) 및 보호층(309)으로 이루어지고, 구체적으로는 반강자성층(301)은 백금 망간(PtMn)으로 이루어지고, 강자성 고정층(302)은 페로코발트(CoFe)으로 이루어진 강자성층과, 루데늄(Ru)으로 이루어진 도전층과, 페로코발트(CoFe)로 이루어진 강자성층을 갖는 3층 구조를 갖는다. 또한, 비-자성 스페이서 층(303)은 산화 알루미늄으로 이루어지고, 강자성 자유층(304)은 페로 코발트(CoFe)로 이루어진 강자성층으로 형성되며, 보호층(309)은 탄탈륨(Ta)으로 형성된다. 또한, 도 1에 도시된 절연층(41)은 산화 알루미늄으로 이루어지고, 상술한 제 2 배선(비트 라인)(12)은 구리로 이루어진다.
또한, 상기 자유층의 보자력(coercive force)(Hc)의 변동의 상관은 프로세스 조건(레지스트 형상과 절연층(41)의성막 조건)을 변화시켜 제조된 자기 메모리 장치에 대해 평가된다.
이와같이 제조된 장치 구성의 일실시예가 도 3a 및 도 3b의 개념적 단면도를 참조하여 기술된다. 도 3a는 본 발명에 따른 실시예의 구성을 도시하고, 도 3b는 비교예를 도시한다. 본 실시예와 비교예 간의 구조적 차이는 제 2 배선(비트 라인)(12)의 접속부에 있는 측벽(12S) 및 저장 셀(13)의 상부면(13S)에 의해 형성된 접촉각 α상에 놓이고, 본 실시예의 접촉각 α은 80도인 반면, 비교예의 접촉각 α은 15도이다.
자유층의 보자력(Hc)의 변동을 정량적으로 평가하기 위하여 자유층의 보자력(Hc)의 변동은 아래와 같이 규정된다. 즉, 보자력(Hc)은 강자성 자유층의 자계가 반전되는 때에 측정되고, 따라서 얻어진 분포는 정상 분포로 고정된다. 보자력(Hc)의 평균값으로 정상 분포의 분산을 나눔으로써 얻어진 값 [δ/(Hc의 평균값)]은 보자력(Hc)의 변동으로서 규정된다.
보자력(Hc)의 변동들을 도 3a 및 도 3b에서의 실시예 및 비교예 사이에서 비교하는 경우에, 저장 셀(13)의 상부면(13S) 및 제 2 배선(비트 라인)(12)의 측벽(12S)에 의해 형성된 접촉각 α이 80도가 되는 도 3a의 실시예에서의 변동에 대해 상대적으로 저장 셀(13)의 상부면(13S) 및 제 2 배선(비트 라인)(12)의 측벽(12S)에 의해 형성된 접촉각 α이 15도가 되는 도 3b의 비교예에서의 변동은약 4% 개선된다.
또한 프로세스 조건(레지스트 형태 및 절연막(41)에 대한 성막 조건)을 변화시킴으로서 제 2 배선(비트 라인)(12)의 다른 접촉각 α의 MTJ를 갖는 저장 셀(13)이 제조된다.
저장 셀(13)의 상부면(13S) 및 제 2 배선(비트 라인)(12)의 측벽(12S)에 의해 형성된 접촉각 α 및 자유층의 보자력(Hc)의 변동 간의 상관은 도 4를 참조하여 기술된다. 도 4에서, 수직축은 상대값으로서 보자력(Hc)의 변동을 도시하고, 수평축은 제 2 배선(비트 라인)(12)의 접촉각 α의 변동을 각각 도시한다.
도 4에 도시된 바와 같이, 보자력(Hc)의 변동은 도 4에 도시된 바와 같이 접촉각 α이 증가할 때 감소하고, 그 변동은 접촉각 α이 45도가 될 때 일정해진다. 따라서, 자유층의 보자력(Hc) 특성의 안정한 변동을 얻기 위하여 제 2 배선(비트 라인)(12)의 저장 셀(13)로의 접촉각 α은 45도 이상이 되어야 함이 명백하다.
접촉각 α이 감소할 때 자유층의 보자력(Hc)의 변동이 열화되는 메커니즘은 완전히 명료하지는 않다. 추측되는 원인으로서, 접촉각 α이 작으면, 저장 셀(13)의 상면(13S)과 제 2 배선(비트선) 사이의 거리가 짧아지므로, 저장 셀(13)은 제 2 배선(비트선)(12)으로부터 발생된 외부 자기장의 외란을 받기 쉬어지고, 결과로서, 저장 셀(13)의 상면에서의 자구가 불안정하게 된다고 생각된다.
또, 상기 효과들은 이하에 기술될 도 5a 내지 도 5c에 도시된 것과 같이 구성된 저장 셀에서 동일한 값을 취한다.
다음에, 통상의 저장 셀(13)의 막 구조가 도 5에 도시된 개략 구성 단면도를참조하여 기술된다.
도 5a 내지 도 5c에 도시된 것과 같이, 저장 셀(13)은 반강자성층, 강자성 고정층, 비-자성 스페이서층, 강자성 자유층을 구비하는 소위 자기 터널 접합(Magnetic Tunnel Junction, 이하 MTJ라 함)으로 구성된다. 반강자성층, 강자성 고정층, 비-자성 스페이서 층 및 강자성 자유층의 적층 순서에 의존하여 바틈형(반강자성층은 바틈 위에 제공됨), 탑형(반강자성 층은 탑위에 제공됨), 듀얼형(반강자성층들은 탐 및 바틈 위에 제공됨) 등과 같은 적층 구성이 존재한다.
도 5a에 도시된 바틈형은 바틈으로부터 하기 순으로 적층된, 기초층(하부 전극)(300), 반강자성층(301), 강자성 고정층(302), 비-자성 스페이서층(터널 절연층)(30), 강자성 자유층(저장층)(304), 및 보호층(캡층, 비트선 전극)(309)을 가지도록 구성된다.
도 5b에 도시된 것과 같은 탑형(반강자성 층은 탑위에 제공됨)은 바틈으로부터 하기 순으로 적층된, 기초층(하부 전극)(300), 강자성 고정층(302), 비-자성 스페이서층(터널 절연층)(303), 강자성 자유층(저장층)(304), 반강자성층(305), 및 보호층(캡층, 및 비트선 전극)(309)을 가지도록 구성된다.
도 5c에 도시된 것과 같은 듀얼형(반강자성층들은 탐 및 바틈 위에 제공됨)은 바틈으로부터 하기 순으로 적층된, 기초층(하부 전극)(300), 반강자성층(301), 강자성 고정층(302), 비-자성 스페이서 층(터널 절연층)(303), 강자성 자유층(저장층)(304), 비-자성 스페이서층(터널 절연층)(306), 강자성 고정층((307), 반강저성층(308), 및 보호층(캡층, 및 비트선 전극)(309)을 가지도록 구성된다.
본 발명의 자기 메모리 소자는 자기 메모리 소자들을 상기 도 8에 기술된 집적 회로에 적용함으로써 집적 회로 장치를 구성할 수 있다.
다음에, 본 발명에 따른 자기 메모리 장치를 제조하는 방법의 일 실시예를 도 6a 내지 6g의 개략 구성 단면도들을 참조하여 기술된다.
도 6a에 도시된 것과 같이, 선택 소자, 센스선 및 이들을 피복하기 위한 절연막, 제 1 배선(기록 워드선) 및 그것을 피복하기 위한 절연막을 자기 메모리 소자의 공지된 제조 기술에 의해 형성한 후, 하부 전극(바이패스선)(17)을 형성한다. 또한, MTJ를 가진 저장 셀을 형성하기 위한 막 스택(31)이 형성된다. 더욱이, 도 6b에 도시된 것과 같이, 레지스트 막(32)이 상기 막 스택(31) 위에 형성된다. 이 레지스트 막(32)은 예를 들면 유기계 수지의 스핀 코팅법에 의해 300nm의 막두께로 형성된다. 레지스트막(32)의 두께는 나중에 형성된 절연막의 두께보다 더 두꺼운 것이 바람직하다.
이 후, 도 6c에 도시된 것과 같이, 노광 및 현상이 수행되어 상기 레지스트 막(32)에 의해 MTJ를 가진 저장 셀을 형성하는 경우에 에칭 마스크로서 작용하는 레지스트 패턴(33)을 형성한다. 이후, 도 6d에 도시된 것과 같이, 예를 들어 아르곤 이온 밀링에 의해 상기 레지스트 패턴(33)을 이용하여 상기 막 스택(31)에 패터닝을 수행하여 MTJ를 가진 저장 셀(13)을 형성한다.
다음에, 도 6e에 도시된 바와 같이, 상기한 레지스트 패턴(33)을 남겨 둔 상태에서 상기한 저장 셀(13) 상에 절연막(41)이 형성된다. 이 절연막(41)은 예컨대 스퍼터링 법을 이용하여 두께가 60 nm인 알루미늄 산화막을 퇴적시킴으로써 형성된다. 이 스퍼터링은 알루미늄 타겟을 이용하여 산소와 아르곤의 혼합 가스 분위기 내에서 실행된다. 이 경우에, 산화 알루미늄이 레지스트 패턴(33) 상에도 퇴적된다. 그 후, 레지스트 패턴(33) 및 이 레지스트 패턴 상에 퇴적된 산화 알루미늄의 절연막(41)이 유기 용제를 이용하여 레지스트 패턴(33)을 제거하기 위한 리프트오프 법에 의해 제거된다. 이에 의해, 도 6f에 도시된 바와 같이, 개구부(42)가 저장 셀(13) 상의 절연막(41)에 형성된다.
상기한 레지스트 패턴(33)을 형성하는 경우에 절연막(41)에 대한 성막 조건 및 레지스트 패턴(33)의 측벽의 경사각(α)은 개구부(42)의 측벽(42S)이 저장 셀(13)의 상기한 상면(13S)에 대해 경사각 α=45 도 이상을 갖고 순방향 테이퍼 형상으로 형성되도록 설정된다. 저장 셀(13)의 상면에 대한 나중에 형성되는 제 2 배선(비트 라인)의 접촉 각도(α)는 개구부(42)의 측벽(42S)의 경사각(α)에 의해 결정된다. 이 경사각(α)은 상기한 레지스트 패턴(33)의 형상 및 절연막(41)의 성막 조건(성막 분위기의 압력, 스퍼터링 파워 등)을 변화시킴으로써 제어된다. 또한, 상기한 레지스트 패턴(33)의 형상은 현상 조건(밀도 및 현상 시간과 같은 혼합 조건)에 의해 변화될 수 있다. 또한, 개구부(42)의 측벽(42S)의 경사각(α)은 저장 셀(13)의 에지 형상에 좌우되며, 이에 따라 저장 셀(13)의 에지 형상이 제조 파라미터들로서의 저장 셀(13)을 형성하기 위한 이온 밀링시의 아르곤 이온의 입사각에 따라 변화되면, 절연막(41)의 개구부(42)의 측벽의 경사각(α)을 간접적으로 제어할 수 있다.
다음에, 도 6g에 도시된 바와 같이, 제 2 배선(비트 라인)(12)을 형성하기위한 금속 막이 상기한 개구부(42)를 매립하기 위해 스퍼터링 법 등과 같은 성막 기술에 의해 형성된다. 그 후, 금속막을 패터닝함으로써 제 2 배선(비트 라인)(12)이 형성된다. 따라서, 저장 셀(13)의 상면(13S)에 연결된 제 2 배선(비트 라인)부(12)의 측벽(12S)과 저장 셀(13)의 상면(13S)에 의해 형성된 접촉 각도(α)는 개구부(42)의 측벽(42S)의 경사각(α)과 동일하고, 저장 셀(13)의 상면(13S)에 연결된 제 2 배선(비트 라인)(12)부의 측벽(12S)과 저장 셀(13)의 상면(13S)에 의해 형성된 접촉 각도(α)는 45 도 이상이고 순방향 테이퍼 형상을 형성한다.
위에 설명된 바와 같이, 본 발명의 자기 기억 소자, 및 자기 기억 소자를 제조하는 방법 및 이러한 자기 기억 소자를 포함하는 집적 회로 장치에 따라, 제 2 배선의 저장 셀에 전기적으로 접속된 부분 측벽부는 저장 셀의 상면에 대한 접촉 각도가 45 도 이상이 되도록 순방향 테이퍼 형상으로 되도록 형성되며, 이에 따라 저장 셀의 상면과 제 2 배선간의 거리가 확보되고, 저장 셀이 제 2 배선으로부터 발생하는 외부 자장의 외란을 받기 어렵고, 결과적으로 저장 셀의 상면에서의 자기 영역이 안정화된다. 따라서, MTJ를 가진 저장 셀의 자기 자유 층의 보자력의 변화가 개선된다. 이에 의해, 본 자기 기억 소자들을 집적시킴으로써 형성된 NRAM과 같은 자기 기억 소자들을 포함하는 집적 회로 장치에서, 스위칭 특성이 개선되고, 기록 에러 없이 안정된 자기 기억 소자를 제공할 수 있다. 또한, 본 발명의 효과는 소자 구조(상부 전극의 접촉 각도 α)에만 의존하며, 본 발명의 실시예에서 설명된 프로세스 및 제조 방법에 의존하지 않는다.
본 발명은 보자력의 변동을 감소시키기 위해 보자력에서의 그러한 변동을 발생시키는 팩터를 제거하고 MRAM의 비트의 스위칭 특성을 개선하여 어떠한 기록 에러도 없는 테이블 자기 저장 장치를 제공한다.

Claims (18)

  1. 자기 기억 소자로서,
    제 1 배선과;
    상기 제 1 배선과 3차원적으로 교차하는 제 2 배선과;
    자기 스핀(magnetic spin)의 정보를 기록/판독하기 위한 상기 제 1 배선 및 상기 제 2 배선의 교차 영역에 위치된 저장 셀을 포함하는, 상기 자기 기억 소자에 있어서,
    상기 저장 셀에 전기적으로 접속하는 상기 제 2 배선의 측벽부는 상기 저장 셀의 상면에 대한 접촉 각도가 45도 이상인 순방향 테이퍼 형상을 갖는, 자기 기억 소자.
  2. 제 1 항에 있어서,
    상기 저장 셀은, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 및 강자성 자유층을 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자.
  3. 제 1 항에 있어서,
    상기 저장 셀은, 상기 비-자기 스페이서층이 절연체로 이루어진 터널 장벽이고, 상기 두 개의 강자성층들 및 상기 두 개의 강자성층들 사이에 위치된 상기 비-자기 스페이서층은 자기 터널 접합을 형성하는 저장 셀인, 자기 기억 소자.
  4. 제 1 항에 있어서,
    상기 저장 셀은, 하부 전극, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자.
  5. 제 1 항에 있어서,
    상기 저장 셀은, 하부 전극, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 반강자성층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자.
  6. 제 1 항에 있어서,
    상기 저장 셀은, 하부 전극, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 비-자기 스페이서층, 강자성 고정층, 반강자성층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자.
  7. 자기 기억 소자를 제조하는 방법으로서,
    제 1 배선을 형성하는 단계와;
    절연막을 통해 상기 제 1 배선 상에서 자기 스핀의 정보를 기록/판독하기 위한 저장 셀을 형성하기 위한 적층막을 형성하는 단계와;
    상기 저장 셀을 위한 상기 적층막이 형성되는 영역 상에 레지스트 패턴(resist pattern)을 형성하는 단계와;
    상기 레지스트 패턴을 마스크로 이용하는 에칭을 이용하는 상기 적층막을 패터닝함으로써 상기 저장 셀을 형성하는 단계와;
    상기 레지스트 패턴이 남겨진 상태로 상기 저장 셀 상에 절연층을 형성하는 단계와;
    상기 레지스트 패턴 상에 형성된 상기 절연층을 상기 레지스트 패턴과 함께 제거함으로써 상기 저장 셀 상에 개구부를 형성하는 단계와;
    상기 제 1 배선과 3차원적으로 교차하는 제 2 배선을 형성하는 단계를 포함하고,
    상기 제 1 배선 및 상기 제 2 배선의 교차 영역에 위치된 저장 셀을 포함하는, 상기 자기 기억 소자를 제조하는 방법에 있어서,
    상기 제 2 배선의 측벽부는 상기 저장 셀의 상면에 대한 접촉 각도가 45도 이상인 순방향 테이퍼 형상을 갖는, 자기 기억 소자를 제조하는 방법.
  8. 제 7 항에 있어서,
    상기 저장 셀은, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 및 강자성 자유층을 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억소자를 제조하는 방법.
  9. 제 7 항에 있어서,
    상기 저장 셀은,
    상기 비-자기 스페이서층이 절연층으로 이루어진 터널 장벽이고,
    상기 두 개의 강자성층 및 상기 두 개의 강자성층들 사이에 위치된 상기 비-자기 스페이서층은 자기 터널 접합을 형성하는 저장 셀인, 자기 기억 소자를 제조하는 방법.
  10. 제 7 항에 있어서,
    상기 저장 셀은, 하부 전극, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자를 제조하는 방법.
  11. 제 7 항에 있어서,
    상기 저장 셀은, 하부 전극, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 반강자성층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자를 제조하는 방법.
  12. 제 7 항에 있어서,
    상기 저장 셀은, 하부 전극, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 비-자기 스페이서층, 강자성 고정층, 반강자성층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는, 자기 기억 소자를 제조하는 방법.
  13. 자기 기억 소자의 집적 회로 디바이스로서,
    제 1 배선과;
    상기 제 1 배선과 3차원적으로 교차하는 제 2 배선과;
    자기 스핀의 정보를 기록/판독하기 위한 상기 제 1 배선 및 상기 제 2 배선의 교차 영역에 위치된 저장 셀을 포함하는, 상기 자기 기억 소자의 집적 회로 디바이스에 있어서,
    상기 제 2 배선의 측벽부는 상기 저장 셀의 상면에 대한 접촉 각도가 45도 이상인 순방향 테이퍼 형상을 갖는, 자기 기억 소자의 집적 회로 디바이스.
  14. 제 13 항에 있어서,
    상기 저장 셀은, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 및 강자성 자유층을 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자의 집적 회로 디바이스.
  15. 제 13 항에 있어서,
    상기 저장 셀은,
    상기 비-자기 스페이서층이 절연체로 이루어진 터널 장벽이고,
    상기 두 개의 강자성층들 및 상기 두 개의 강자성층들 사이에 위치된 상기 비-자기 스페이서층은 자기 터널 접합을 형성하는 저장 셀인, 자기 기억 소자의 집적 회로 디바이스.
  16. 제 13 항에 있어서,
    상기 저장 셀은, 하부 전극, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자의 집적 회로 디바이스.
  17. 제 13 항에 있어서,
    상기 저장 셀은, 하부 전극, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 반강자성층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인, 자기 기억 소자의 집적 회로 디바이스.
  18. 제 13 항에 있어서,
    상기 저장 셀은, 하부 전극, 반강자성층, 강자성 고정층, 비-자기 스페이서층, 강자성 자유층, 비-자기 스페이서층, 강자성 고정층, 반강자성층, 및 보호층을 바닥에서부터 순서대로 포함하는 적층 구조를 포함하는 자기저항 효과 디바이스인,자기 기억 소자의 집적 회로 디바이스.
KR1020040004539A 2003-01-24 2004-01-20 자기 기억 소자 및 그 제조 방법 및 자기 기억 소자를포함하는 집적 회로 장치 KR20040068501A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00015927 2003-01-24
JP2003015927A JP2004228406A (ja) 2003-01-24 2003-01-24 磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置

Publications (1)

Publication Number Publication Date
KR20040068501A true KR20040068501A (ko) 2004-07-31

Family

ID=32903543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040004539A KR20040068501A (ko) 2003-01-24 2004-01-20 자기 기억 소자 및 그 제조 방법 및 자기 기억 소자를포함하는 집적 회로 장치

Country Status (4)

Country Link
US (1) US7193287B2 (ko)
JP (1) JP2004228406A (ko)
KR (1) KR20040068501A (ko)
DE (1) DE102004003537A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649765B2 (en) * 2003-11-04 2010-01-19 Magsil Corporation Magnetic memory cell and method of fabricating same
JP6823392B2 (ja) * 2016-07-05 2021-02-03 東京エレクトロン株式会社 絶縁膜を形成する方法
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3263016B2 (ja) * 1997-10-20 2002-03-04 アルプス電気株式会社 スピンバルブ型薄膜素子
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP3916908B2 (ja) * 2001-09-28 2007-05-23 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
JP2003124541A (ja) * 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory

Also Published As

Publication number Publication date
JP2004228406A (ja) 2004-08-12
US7193287B2 (en) 2007-03-20
DE102004003537A1 (de) 2004-09-23
US20040233757A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
US10643682B2 (en) Magnetic memory
US6909129B2 (en) Magnetic random access memory
KR100403313B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
KR101659106B1 (ko) Ｓｔｔ-ｍｒａｍ 셀 구조들
US6169686B1 (en) Solid-state memory with magnetic storage cells
KR100390978B1 (ko) 마그네틱 램
US8729648B2 (en) Magnetic body device and manufacturing method thereof
KR20020089017A (ko) 마그네틱 램 및 그 형성방법
KR20120127452A (ko) 불균일한 전류 경로들을 가진 스핀 토크 구동 자기 터널 접합 및 이를 형성하기 위한 복합 하드마스크 아키텍쳐
JP2004228573A (ja) 単位セルが一つのトランジスタと二つのｍｔｊとで構成されたｍｒａｍ及びその製造方法
KR100951068B1 (ko) 자기 기억 장치 및 그 제조 방법
US20040052131A1 (en) Information storage device and manufacturing method thereof
KR100445064B1 (ko) 자기저항식 랜덤 액세스 메모리 제조 방법
KR100518703B1 (ko) 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법
US7366010B2 (en) Magnetic memory
KR20030089970A (ko) 마그네틱 램
JP2004179489A (ja) 磁気半導体記憶装置
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
US7193287B2 (en) Magnetic memory device, a method for manufacturing a magnetic memory device, and an integrated circuit device including such magnetic memory device
US6607924B2 (en) Solid-state memory with magnetic storage cells
US20060203538A1 (en) Magnetoresistive effect element and magnetic memory
KR100433936B1 (ko) 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 형성 방법
US20090218559A1 (en) Integrated Circuit, Memory Cell Array, Memory Module, and Method of Manufacturing an Integrated Circuit
US6849466B2 (en) Method for manufacturing MTJ cell of magnetic random access memory
CN117677275A (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid