JP2004228406A

JP2004228406A - 磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置

Info

Publication number: JP2004228406A
Application number: JP2003015927A
Authority: JP
Inventors: Akihiro Maesaka; 明弘前坂
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-01-24
Filing date: 2003-01-24
Publication date: 2004-08-12
Also published as: DE102004003537A1; KR20040068501A; US20040233757A1; US7193287B2

Abstract

【課題】ＭＴＪを有する記憶素子を備えた磁気記憶素子において、強磁性自由層の保持力（Ｈｃ）のバラツキを減少させて、ＭＲＡＭのビットのスイッチング特性を改良し、書き込みエラーのない安定した磁気記憶素子を提供する。
【解決手段】第１配線（図示せず）と、第１配線と立体的に交差する第２配線（ビット線）１２と、第１配線と第２配線１２との交差領域に磁気スピンの情報を記録・再生する記憶素子１３とを備えた磁気記憶素子において、第２配線（ビット線）１２の記憶素子１３に電気的に接続する部分側面は、記憶素子１３上面に対する接触角度が４５度以上の順テーパ形状を有するものである。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行によって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶素子およびその製造方法および本発明の磁気記憶素子を集積した磁気記憶素子の集積回路装置に関する。
【０００２】
【従来の技術】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合であっても、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクを置き換える技術としてますます重要になってきている。
【０００３】
また、最近の携帯機器は不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリとの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などが実用化されており、さらなる高性能化に向けての活発な研究開発が行われている。最近、磁性体を利用した新しい不揮発メモリとしてトンネル磁気抵抗効果を利用したＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）もしくはＭＲ（ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）メモリと呼ばれる磁気メモリが試作され、注目を集めている（例えば、非特許文献１参照。）。ＭＲＡＭは、特にランダムアクセス、書き換え可能回数大、高速動作の３点においてフラッシュメモリよりも優れ、また書き換え可能回数な点でＦｅＲＡＭよりも優れる。さらにＤＲＡＭ並みの高集積度とＳＲＡＭ並みのスピードの両立が期待されるため、システムＬＤＤ用混載メモリをすべて置き換える可能性も有している。
【０００５】
ＭＲＡＭは、情報の記録を行う微小な磁気素子を規則的に配置し、その各々にアクセスできるような配線を施した構造を有している。一般的なＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を、図７の主要部を簡略化して示した概略構成斜視図によって説明する。図７では、簡略化して示したため、読み出し回路部分の図示は省略されている。
【０００６】
図７に示すように、半導体基板（例えばｐ型半導体基板）２１には、ゲート絶縁膜（図示せず）を介してゲート電極（読み出しワード線）２６が形成され、ゲート電極２６の両側における半導体基板２１には拡散層領域（例えばＮ^＋拡散層領域）２７、２８が形成され、選択用の電界効果型トランジスタ２４が構成されている。上記電界効果トランジスタ２４は読み出しのためのスイッチング素子として機能する。これは、ｎ型またはｐ型電界効果トランジスタの他に、ダイオード、バイポーラトランジスタ等の各種スイッチング素子を用いることも可能である。
【０００７】
上記電界効果型トランジスタ２４の拡散層領域２７には、コンタクト（例えばタングステンプラグ）（図示せず）が形成され、さらにこのコンタクトに接続するセンス線（図示せず）が形成されている。また、上記電界効果型トランジスタ２４の拡散層領域２８には、コンタクト（例えばタングステンプラグ）３０が形成されている。
【０００８】
上記コンタクト３０には下部電極（バイパス線）１７の一端が接続され、この下部電極１７の他端には、磁気トンネル接合（以下ＭＴＪと略記する）を有する記憶素子（例えばＴＭＲ素子）１３が接続されている。また記憶素子１３の下方には下部電極１７、図示しない絶縁膜を介して書き込みワード線１１が形成されている。上記下部電極１７は、導電体で形成され、例えば導電体層と反強磁性体層の積層構造、さらに、磁化固定層が延長形成された状態で形成されていてもよい。
【０００９】
上記記憶素子１３は、上記反強磁性体層（図示せず）上でかつ上記書き込みワード線１１の上方に形成され、強磁性固定層３０２と磁化が比較的容易に回転する強磁性自由層（記憶層）３０４との間に非磁性スペーサ層（トンネル絶縁層）３０３を挟んで構成されている。さらに記憶素子１３上には保護層（図示せず）が形成されている。
【００１０】
さらに、上記記憶素子１３の上面に保護層を介して接続するもので、かつ上記記憶素子１３を間にして上記書き込みワード線１１と立体的に交差（例えば直交）するビット線１２が形成されている。
【００１１】
上記構成の磁気記憶素子では、書き込みは、書き込みワード線１１およびビット線１２の両方に電流を流すことにより発生する合成電流磁界により、記憶素子１３の磁化の向きを制御することにより行う。読み出しは電界効果型トランジスタ２４を用いてセル選択を行い、記憶素子１３の磁気抵抗効果を通じて、磁化の向きの違いを電圧信号の差として検出する。なお、読み出しの選択素子としては、電界効果型トランジスタをはじめとする各種トランジスタ、ダイオードを用いることができる。
【００１２】
次に、図７によって説明した磁気記憶素子を規則的に配置したＭＲＡＭセルアレイを、図８に示す模式図によって説明する。
【００１３】
図８に示すように、図７によって説明した構成の磁気記憶素子がマトリックス状に、読み出しワード線２６、書き込みワード線１１およびビット線１２によって接続されている。すなわち、個々の磁気記憶素子の記憶素子１３は、その固定層側が電界効果型トランジスタ２４の一方の拡散層に接続され、自由層側がビット線１２に接続されている。また電界効果型トランジスタ２４の他方の拡散層は接地され、電界効果型トランジスタ２４のゲート電極は読み出しワード線２６に接続されている。また書き込みワード線１１はビット線１２と立体的に交差（直交）し、記憶素子１３の固定層側下方に配設されている。
【００１４】
このようなＭＲＡＭでは、書込みは、書き込みワード線１１およびビット線１２の両方に電流を流すことにより発生する合成電流磁界により、書き込みワード線１１およびビット線１２の交差する目的の記憶素子１３の磁化方向を制御することにより行う。メモリセルの記憶情報の読み出しには、トランジスタを用いる。すなわち、目的のセルの接続された読み出しワード線２６をＨｉｇｈ（ＯＮ）にして、さらにビット線１２の電位変化を検出することで、書き込みワード線１１とビット線１２とが交差する目的のセルの記憶情報を読み出すことができる。このとき、ビット線１２の電位は、記憶素子１３の磁化方向によって決まる磁気抵抗（ΔＲ）に比例した値を示す。
【００１５】
ＭＴＪ素子では、強磁性固定層の磁化の向きは、反強磁性層により固定されている。書き込みは、ワード線およびビット線から発生する電流磁界を用いて、強磁性自由層の磁化の向きを回転させることにより行う。ＭＴＪ素子では、強磁性自由層と強磁性固定層の磁化なす角度に応じて磁気抵抗が変化する。磁気抵抗の大きさは、強磁性固定層と強磁性自由層の磁化の向きが反平行の時に最大値をとり、平行の時に最小値をとる。一般的には、このときの磁化状態の違いを「０」情報と「１」情報に対応させて記憶させる。読み出し時には、この磁気抵抗値の違いを電圧信号の差として検出する。
【００１６】
前記図８に示したＭＲＡＭを安定的に駆動させるためには、記憶素子セルごとのスイッチング磁界のバラツキを抑えることが重要である。スイッチング磁界は、強磁性自由層のもつ保持力（Ｈｃ）と、強磁性固定層と強磁性自由層の間に働く層間結合磁界（Ｈｆ）に依存する。Ｈｆのバラツキを減少させる方法については、著者らによって既に開示されている（例えば、特許文献１参照。）。この発明では、ＭＴＪ素子内の反強磁性層もしくは強磁性固定層の結晶粒の平均粒径（３０ｎｍ以下）と結晶配向（無配向）を規定することにより、平坦性の良好なＭＴＪ素子が得られ、その結果、強磁性固定層と強磁性自由層との間の層間結合磁界（Ｈｆ）を小さく抑えることができ、さらにセル毎の層間結合磁界（Ｈｆ）のバラツキの分布を小さく抑えることができることを開示している。一方、保持力（Ｈｃ）のバラツキ要因に関しては、一般的には、ＭＴＪセル形状に依存する可能性が指摘されている（例えば、非特許文献２参照。）。しかしながら、実際のＭＲＡＭ素子を製造する上において、セル形状を一定にそろえた場合においても、保持力（Ｈｃ）のバラツキは観察されており、セル形状とは別の要因がある可能性が示唆されていた。
【００１７】
【特許文献１】
特願２００２−０９１２５９号明細書（第１３−１４頁、第１図）
【非特許文献１】
ＰｅｔｅｒＫ．Ｎａｊｉ，ＭａｒｋＤｕｒｌａｍ，ＳａｉｅｄＴｅｈｒａｎｉ，ＪｏｈｎＣａｌｄｅｒ，ＭａｒｋＦ．ＤｅＨｅｒｒｅｒａ，「Ａ２５６ｋｂ３．０Ｖ１Ｔ１ＭＴＪＮｏｎｖｏｌａｔｉｌｅＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲＡＭ」，２００１ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓ，（２００１）ｐ．１２２−１２３
【非特許文献２】
ＲｉｃａｒｄｏＣ．ＳｏｕｓａａｎｄＰａｕｌｏＰ．Ｆｒｅｉｔａｓ，「ＤｙｎａｍｉｃＳｗｉｔｃｈｉｎｇｏｆＴｕｎｎｅｌＪｕｎｃｔｉｏｎＭＲＡＭＣｅｌｌｗｉｔｈＮａｎｏｓｅｃｏｎｄＦｉｅｌｄＰｕｌｓｅｓ」，ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ，（２０００）Ｖｏｌ．３６，Ｎｏ．５ｐ．２７７０−２７７２
【００１８】
【発明が解決しようとする課題】
従来、反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層からなるＭＴＪ素子において、強磁性自由層の保持力（Ｈｃ）のバラツキを発生させる要因は十分には明らかでなかった。我々は、鋭意検討の結果、保持力（Ｈｃ）のバラツキを増大させる一要因として、ＭＴＪセルに接続する上部電極（ビット線）の接触角度（α）が重要なパラメーターであることを見出すことができた。このような保持力（Ｈｃ）のバラツキをもたらす要因を排除することにより、保持力（Ｈｃ）のばらつきを減少させて、ＭＲＡＭのビットのスイッチング特性を改良し、書き込みエラーのない安定した磁気記憶装置を提供することを課題とする。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置である。
【００２０】
本発明の磁気記憶素子は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子において、前記第２配線の前記記憶素子に電気的に接続する部分側面は、前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状であるものである。
【００２１】
上記磁気記憶素子では、第２配線の記憶素子に電気的に接続する部分側面は記憶素子上面に対する接触角度が４５度以上の順テーパ形状となるように形成されていることから、記憶素子上面と第２配線との間の距離が確保されるので、記憶素子が第２配線から発生する外部磁場の外乱を受け難くなり、結果として、記憶素子上面における磁区が安定化される。
【００２２】
本発明の磁気記憶素子の製造方法は、第１の配線を形成する工程と、前記第１配線上に絶縁膜を介して磁気スピンの情報を記録・再生する記憶素子を形成する積層膜を形成した後、前記積層膜の記憶素子を形成する領域上にレジストパターンを形成する工程と、前記レジストパターンをマスクに用いたエッチングにより前記積層膜をパターニングして記憶素子を形成する工程と、前記記憶素子上に前記レジストパターンを残した状態で絶縁層を形成する工程と、前記レジストパターンとともに前記レジストパターン上に形成された前記絶縁層を除去して、前記記憶素子上に開口部を形成する工程と、前記開口部より前記記憶素子と電気的に接続するもので前記記憶素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程とを備えた磁気記憶素子の製造方法であって、前記開口部側面は前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状となるように形成する。
【００２３】
上記磁気記憶素子の製造方法では、開口部側面は前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状となるように形成することから、記憶素子上面と第２配線との間の距離が確保されるように形成されるので、記憶素子が第２配線から発生する外部磁場の外乱を受け難くなり、結果として、記憶素子上面における磁区が安定化される。
【００２４】
本発明の磁気記憶素子の集積回路装置は、第１配線と、前記第１配線と立体的に交差する第２配線と、前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子を複数集積してなる磁気記憶素子の集積回路装置において、前記第２配線の前記記憶素子に電気的に接続する部分側面は、前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状であるものである。
【００２５】
上記磁気記憶素子の集積回路装置では、本発明の磁気記憶素子を集積したものであるから、本発明の磁気記憶素子と同様なる作用、効果が得られる。
【００２６】
【発明の実施の形態】
本発明の磁気記憶素子に係る一実施の形態を、以下に説明する。本発明の磁気記憶素子は、前記図７によって説明した構成をとるものであり、特には、第２配線（ビット線）１２と記憶素子１３との接続部分に特徴を有するものである。以下、その特徴とする部分について、図１の概略構成断面図により説明する。
【００２７】
図１に示すように、下部電極１７上にＭＴＪを有する記憶素子１３が形成されている。通常、記憶素子１３上には、図示はしていないが、導電性の保護層が形成されている。この記憶素子１３の周囲には絶縁膜４１が形成され、記憶素子１３上面が露出されるように開口部４２が形成されている。この絶縁膜４１は、例えば酸化アルミニウムで形成されている。もしくは酸化シリコン膜等のシリコン系絶縁膜で形成されている。上記開口部４２は、その側壁４２Ｓが記憶素子１３上面１３Ｓとの成す傾斜角αが４５度以上の順テーパ形状となるように形成されている。さらに、上記絶縁膜４１上には、図示はしていない第１配線（書き込みワード線）と上記記憶素子１３を間にして立体的に交差（例えば直交）する第２配線（ビット線）１２が、開口部４２を通して記憶素子１３上部に接続するように形成されている。したがって、第２配線１２の記憶素子１３との接続部分１２Ｃの側面１２Ｓと記憶素子１３上面との成す角度（以下接触角度という）は、αとなり、４５度以上の順テーパ形状となるように形成される。なお本実施の形態の説明では、開口部４２の側壁４２Ｓの傾斜角と第２配線１２の接続部分１２Ｃの側面１２Ｓの接触角度は同一となるので、同符合αを用いた。
【００２８】
次に、上部電極の接触角度αがＭＴＪを有する記憶素子１３の強磁性体からなる自由層の保持力（Ｈｃ）のバラツキに与える効果について説明する。
【００２９】
記憶素子１３の構成は、図２に示すように、下部電極１７上に反強磁性層３０１、強磁性固定層３０２、非磁性スペーサ層３０３、強磁性自由層３０４、保護層３０９からなり、具体的には、反強磁性層３０１は白金マンガン（ＰｔＭｎ）からなり、強磁性固定層３０２はコバルト鉄（ＣｏＦｅ）からなる強磁性体層とルテニウム（Ｒｕ）からなる導電層とコバルト鉄（ＣｏＦｅ）からなる強磁性体層との３層構造となっている。また非磁性スペーサ層３０３は酸化アルミニウムからなり、強磁性自由層３０４はコバルト鉄（ＣｏＦｅ）からなる強磁性体層で形成され、保護層３０９はタンタル（Ｔａ）で形成されている。また上記図１によって説明した絶縁層４１は酸化アルミニウムで形成され、上記第２配線（ビット線）１２は銅で形成されたものを用いた。
【００３０】
そして、プロセス条件（レジスト形状と絶縁膜４１の成膜条件）を変えて作製した磁気記憶素子に対して、自由層の保持力（Ｈｃ）のバラツキとの相関を評価した。
【００３１】
作製した素子の構造の一例を、図３の概略構成断面図により説明する。図３は（１）に本発明の実施例の構成を示し、（２）に比較例の構成を示す。実施例と比較例の構造上の相違点は、第２配線（ビット線）１２の接続部分の側壁１２Ｓと記憶素子１３の上面１３Ｓとの接触角度αであり、実施例の接触角度αは８０度であり、比較例の接触角度αは１５度である。
【００３２】
自由層の保持力（Ｈｃ）のバラツキを定量的に評価するために、実施例では自由層の保持力（Ｈｃ）バラツキを下記のように定義した。すなわち、同一ウエハー内の８０００個のＭＴＪを有する記憶素子に対して強磁性自由層が反転するときの保持力（Ｈｃ）を測定し、その分布を正規分布としてフィッティングした。正規分布の分散σを保持力（Ｈｃ）の平均値で割った値［σ／（Ｈｃの平均）］を保持力（Ｈｃ）バラツキとして定義した。
【００３３】
保持力（Ｈｃ）バラツキを、図３中の実施例と比較例とで比較すると、第２配線（ビット線）１２の側面１２Ｓの記憶素子１３の上面１３Ｓとの接触角度αが１５度の比較例に対して、第２配線（ビット線）１２の側面１２Ｓの記憶素子１３の上面１３Ｓとの接触角度αが８０度の実施例では４％程度改善されていた。
【００３４】
さらに、プロセス条件（レジスト形状と絶縁膜４１の成膜条件）を変えて、第２配線（ビット線）１２の接触角度αの異なるＭＴＪを有する記憶素子１３を作製した。
【００３５】
作製した第２配線（ビット線）１２の接続部分の側壁１２Ｓと記憶素子１３の上面１３Ｓとの接触角度αと、自由層の保持力（Ｈｃ）バラツキとの相関を、図４により説明する。図４では、縦軸に保持力（Ｈｃ）バラツキを相対値で示し、横軸に第２配線（ビット線）１２の接触角度αを示す。
【００３６】
図４に示すように、接触角度αの増加に伴い保持力（Ｈｃ）バラツキは減少し、接触角度αが４５度以上で一定値を示すようになる。したがって、安定した自由層の保持力（Ｈｃ）バラツキ特性を得るためには、第２配線（ビット線）の記憶素子１３への接触角度αを４５度以上になるようにすればよいことがわかる。
【００３７】
接触角度αの減少とともに自由層の保持力（Ｈｃ）バラツキが劣化するメカニズムは十分には理解されていない。推測される原因として、接触角度αが小さいと、記憶素子１３上面１３Ｓと第２配線（ビット線）１２との間の距離が短くなるので、記憶素子１３が第２配線（ビット線）１２から発生する外部磁場の外乱を受けやすくなり、結果として、記憶素子１３上面における磁区が不安定になることが考えられる。
【００３８】
なお、上記効果は、次に図５（１）〜（３）によって説明する構成の記憶素子においても同様な値となった。
【００３９】
次に、代表的な記憶素子１３の膜構成を、図５の概略構成断面図によって説明する。
【００４０】
図５に示すように、記憶素子１３は、反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層からなる、いわゆる磁気トンネル接合（ＭａｇｎｅｔｉｃＴｕｎｎｅｌＪｕｎｃｔｉｏｎ、以下ＭＴＪと略す）から構成される。反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層の積層順序の違いにより、（１）ボトムタイプ（反強磁性層を下層に配置したタイプ）、（２）トップタイプ（反強磁性層を上層に配置したタイプ）、（３）デュアルタイプ（反強磁性層を上層と下層に配置したタイプ）などの層構成が存在する。
【００４１】
図５の（１）に示すボトムタイプは、例えば下層より、下地層（下部電極）３００、反強磁性層３０１、強磁性固定層３０２、非磁性スペーサ層（トンネル絶縁層）３０３、強磁性自由層（記憶層）３０４、保護層（キャップ層、ビット線電極）３０９を順に積層した構成となっている。
【００４２】
図５の（２）トップタイプ（反強磁性層を上層に配置したタイプ）は、例えば下層より、下地層（下部電極）３００、強磁性固定層３０２、非磁性スペーサ層（トンネル絶縁層）３０３、強磁性自由層（記憶層）３０４、反強磁性層３０５、保護層（キャップ層、ビット線電極）３０９を順に積層した構成となっている。
【００４３】
図５の（３）デュアルタイプ（反強磁性層を上層と下層に配置したタイプ）は、例えば下層より、下地層（下部電極）３００、反強磁性層３０１、強磁性固定層３０２、非磁性スペーサ層（トンネル絶縁層）３０３、強磁性自由層（記憶層）３０４、非磁性スペーサ層（トンネル絶縁層）３０６、強磁性固定層３０７、反強磁性層３０８、保護層（キャップ層、ビット線電極）３０９を順に積層した構成となっている。
【００４４】
本発明の磁気記憶素子は、前記図８によって説明した集積回路装置の磁気記憶素子に適用して、集積回路装置を構成することができる。
【００４５】
次に、本発明の磁気記憶素子の製造方法に係る一実施の形態を、図６の概略構成断面図によって説明する。
【００４６】
図６（１）に示すように、既存の磁気記憶素子の製造技術により、図示はしない選択素子、センス線、それらを覆う絶縁膜、第１配線（書き込みワード線）およびそれを覆う絶縁膜を形成した後、下部電極（バイパス線）１７を形成する。さらに、ＭＴＪを有する記憶素子を形成するための積層膜３１を形成する。さらに、図６（２）に示すように、上記積層膜３１上にレジスト膜３２を形成する。このレジスト膜３２は、例えば有機系のレジストを回転塗布法により、例えば３００ｎｍの厚さに形成する。レジスト膜３２の厚さは後に形成する絶縁膜よりも厚く形成することが好ましい。
【００４７】
次いで、図６（３）に示すように、露光、現像を行い、上記レジスト膜３２でＭＴＪを有する記憶素子を形成する際のエッチングマスクとなるレジストパターン３３を形成する。続いて、図６（４）に示すように、上記レジストパターン３３を用いて上記積層膜３１を例えばアルゴンイオンミリングによりパターニングし、ＭＴＪを有する記憶素子１３を形成する。
【００４８】
次いで、図６（５）に示すように、上記記憶素子１３上に上記レジストパターン３３を残した状態で絶縁膜４１を形成する。この絶縁膜４１は、例えばスパッタリング法により酸化アルミニウムを６０ｎｍの厚さに堆積して形成する。このスパッタリングは、例えば、アルミニウムターゲットを用い、酸素とアルゴンとの混合ガス雰囲気で行う。その際、レジストパターン３３上にも酸化アルミニウムが堆積される。その後、有機系溶剤を用いてレジストパターン３３を除去するリフトオフ法により、上記レジストパターン３３とこのレジストパターン３３上に堆積された酸化アルミニウムの絶縁膜４１を除去する。これにより、図６（６）に示すように、記憶素子１３上の絶縁膜４１に開口部４２が形成される。
【００４９】
上記レジストパターン３３を形成する際のレジストパターン３３側壁の傾斜角および絶縁膜４１の成膜条件は、開口部４２の側壁４２Ｓが上記記憶素子１３の上面１３Ｓに対して傾斜角α＝４５度以上でかつ順テーパ形状となるように、設定される。後に形成する第２配線（ビット線）の記憶素子１３上面に対する接触角度αは、開口部４２の側壁４２Ｓの傾斜角αにより決定されることになる。この傾斜角αは、上記レジストパターン３３の形状や絶縁膜４１の成膜条件（例えば、成膜雰囲気の圧力、スパッタパワー等）を変えることで、コントロールすることができる。また、上記レジストパターニング３３の形状は現像条件（現像液の調合条件〜濃度、現像時間）をパラメータとして変更することができる。また、開口部４２の側壁４２Ｓの傾斜角αは、記憶素子１３の端部形状にも依存するので、記憶素子１３を形成するイオンミリングのアルゴンイオンの入射角度を製造パラメータとして記憶素子１３の端部形状を変えることで、絶縁膜４１の開口部４２側壁の傾斜角αを間接的にコントロールすることができる。
【００５０】
次いで、図６（７）に示すように、例えばスパッタリング法等の成膜技術により、上記開口部４２を埋め込むように、第２配線（ビット線）を形成するための金属膜を形成する。その後、金属膜をパターニングして、第２配線（ビット線）１２を形成する。したがって、記憶素子１３の上面１３Ｓに接続する第２配線（ビット線）１２部分の側壁１２Ｓと記憶素子１３の上面１３Ｓとの接触角度αは、開口部４２の側壁４２Ｓの傾斜角αと同一になり、記憶素子１３の上面１３Ｓに接続する第２配線（ビット線）１２部分の側壁１２Ｓと記憶素子１３の上面１３Ｓとの接触角度αは４５度以上でかつ順テーパ形状に形成されることになる。
【００５１】
【発明の効果】
以上、説明したように本発明の磁気記憶素子およびその製造方法および磁気記憶素子を用いた集積回路装置によれば、第２配線の記憶素子に電気的に接続する部分側面は記憶素子上面に対する接触角度が４５度以上の順テーパ形状となるように形成されるので、記憶素子上面と第２配線との間の距離が確保でき、記憶素子が第２配線から発生する外部磁場の外乱を受け難くなり、結果として、記憶素子上面における磁区が安定化される。このため、ＭＴＪを有する記憶素子の磁気自由層の保持力のバラツキが改善される。これにより、本磁気記憶素子を集積させたＭＲＡＭのような磁気記憶素子の集積回路装置においては、スイッチング特性が改善され、書き込みエラーのない安定した磁気記憶装置を提供することができる。また、本発明の効果は、素子構造（上部電極の接触角度α）のみに依存し、プロセスや製造方法に影響されない。
【図面の簡単な説明】
【図１】本発明の磁気記憶素子に係る一実施の形態を示すものであり、本発明の特徴とする第２配線（ビット線）と記憶素子との接続部分を示す概略構成断面図である。
【図２】記憶素子の構成例を示す概略構成断面図である。
【図３】本発明の実施例と比較例を示す概略構成断面図である。
【図４】自由層の保持力と接触角度αとの関係を示す図である。
【図５】記憶素子の膜構成の一例を示す概略構成断面図である。
【図６】本発明の磁気記憶素子の製造方法に係る一実施の形態を示すものであり、本発明の特徴とする第２配線（ビット線）と記憶素子との接続部分を示す製造工程断面図である。
【図７】磁気記憶素子の概略構成斜視図である。
【図８】磁気記憶素子の集積回路装置の一例を示す回路図である。
【符号の説明】
１２…第２配線、１３…記憶素子、α…接触角度

Claims

第１配線と、
前記第１配線と立体的に交差する第２配線と、
前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子において、
前記第２配線の前記記憶素子に電気的に接続する部分側面は、前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状である
ことを特徴とする磁気記憶素子。
前記記憶素子は、反強磁性層／強磁性固定層／非磁性スペーサ層／強磁性自由層の積層構造からなる磁気抵抗効果素子である
ことを特徴とする請求項１記載の磁気記憶素子。
前記記憶素子は、前記非磁性スペーサ層が、絶縁体からなるトンネル障壁であり、２層の強磁性体とそれらの中間に位置する前記非磁性スペーサ層が磁気トンネル接合を形成するものからなる
ことを特徴とする請求項１記載の磁気記憶素子。
第１の配線を形成する工程と、
前記第１配線上に絶縁膜を介して磁気スピンの情報を記録・再生する記憶素子を形成する積層膜を形成した後、前記積層膜の記憶素子を形成する領域上にレジストパターンを形成する工程と、
前記レジストパターンをマスクに用いたエッチングにより前記積層膜をパターニングして記憶素子を形成する工程と、
前記記憶素子上に前記レジストパターンを残した状態で絶縁層を形成する工程と、
前記レジストパターンとともに前記レジストパターン上に形成された前記絶縁層を除去して、前記記憶素子上に開口部を形成する工程と、
前記開口部より前記記憶素子と電気的に接続するもので前記記憶素子を間にして前記第１配線と立体的に交差する第２配線を形成する工程と
を備えた磁気記憶素子の製造方法であって、
前記開口部側面は前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状に形成する
ことを特徴とする磁気記憶素子の製造方法。
第１配線と、
前記第１配線と立体的に交差する第２配線と、
前記第１配線と前記第２配線との交差領域に磁気スピンの情報を記録・再生する記憶素子とを備えた磁気記憶素子を複数集積してなる磁気記憶素子の集積回路装置において、
前記第２配線の前記記憶素子に電気的に接続する部分側面は、前記記憶素子上面に対する接触角度が４５度以上の順テーパ形状である
ことを特徴とする磁気記憶素子の集積回路装置。