TWI590325B

TWI590325B - 電漿處理裝置及電漿處理方法

Info

Publication number: TWI590325B
Application number: TW103111991A
Authority: TW
Inventors: Toshihiro Hayami; Toshiya Miyazaki
Original assignee: Spp Technologies Co Ltd
Priority date: 2014-03-31
Filing date: 2014-03-31
Publication date: 2017-07-01
Also published as: TW201537634A

Description

電漿處理裝置及電漿處理方法

本發明係關於一種電漿處理裝置及電漿處理方法，其供應所規定之處理氣體進入處理腔體內，使其電漿化，再根據電漿化之處理氣體，對處理腔體內之基板進行處理；特別關於一種對1吋以下之基板，施加電漿處理之電漿處理裝置及電漿處理方法。

上述電漿處理，乃根據處理氣體電漿化後所含之離子與自由基，進行對基板(矽基板或碳化矽基板等)蝕刻之電漿蝕刻處理，以及在基板形成薄膜之電漿CVD處理，關於這些處理之具體方法，有各式各樣之提案，本申請人業已提出用於電漿蝕刻裝置之碳化矽基板電漿蝕刻處理方法(專利公開2013-69848號公報)。

如第15圖所示，電漿蝕刻裝置100，用於上述電漿蝕刻方法，其特徵為具備：處理空間102，設定於裝置內下部；電漿源區域103，係設置於上述處理空間102之上方，與處理空間102相通；圓筒狀處理腔體101；線圈104，係設置於上述處理腔體101之電漿源區域103之外側；基台105，係設置於處理空間102中；機構106，用於供應線圈104高頻電源；機構107，用於供應電漿源區域103蝕刻氣體或保護膜形成氣體等處理氣體；機構108，用於排出處理腔體101內之氣體。以規定大小頻率之高頻電源供應線圈104，產生感應場，同時供應處理氣體至電漿源區域102，處理氣體通過感應場後電漿化，再將電漿化之處理氣體對基板K’表面進行蝕刻。

【先前技術文獻】 【專利文獻】

【專利文獻1】日本專利公開2013-69848號公報

先前技術，乃針對大尺寸之基板(以直徑2吋至12吋為主)，以電漿蝕刻處理等方式實施電漿處理，使一枚基板儘可能生產更多半導體晶圓，目標在於提升產能。

然而，近年來，為因應多品種少量生產之需求，日益發展直徑1吋以下之小尺寸基板的電漿處理技術。

在此，欲於上述之傳統電漿蝕刻裝置100中，處理大尺寸基板，對應電漿源區域103之處理腔體101之內徑D’需為100mm~350mm，並供應頻率為13.56MHz、大小為1000W左右之高頻電源至線圈104，使得為對應大尺寸基板之電漿源。因此，若使用傳統之電漿蝕刻裝置100，進行小尺寸基板之電漿處理，相對於基板尺寸之電漿源過大，將造成多餘功率(處理氣體量與供應線圈高頻電源之大小等電漿處理所需之所有功率)之浪費。

另，與基板尺寸相對，若電漿源過大，於調整電漿處理所需之氣體流量之際，供應線圈之高頻電源，必須使用更廣的阻抗匹配範圍。而為了廣範圍調整阻抗匹配，阻抗匹配器必許使用大型電容，即無法避免該阻抗匹配器之大型化。

於是，本發明者團隊以切合小尺寸基板之電漿源設計為目的進行研究時，發現只有縮小處理腔體101之內徑D’，卻對線圈104維持與先前技術同樣頻率大小之高頻電源供應，電漿源區域103內將不產生電漿，或者，即使產生電漿，卻無法維持穩定狀態。接著，本發明者團隊，繼續研究後發現，若透過適當設定供應線圈104之高頻電源頻率及大小，即使縮小處理腔體101之內徑D’，電漿源區域103內亦可維持電漿均一之程度，電漿化之處理氣體可針對基板進行電漿處理。

本發明係以上述新發現為基礎，目的在於提供一種電漿處理裝置及電漿處理方法，減少先前技術之電漿源，並在削減功率之狀態下，不需廣範圍進行阻抗匹配，即可針對直徑1吋以下之基板進行電漿處理。

本發明為解決上述課題，提供一種直徑1吋以下之基板之電漿處理裝置，包括：一處理腔體，包括設置於其下方區域之一處理空間以及位於該處理空間上方並與該處理空間相通之一電漿源區域；一環狀線圈，係設置於該處理腔體之該電漿源區域之對應部分之外側；一基台，係設置於該處理腔體內之該處理空間，係用於載置該基板；一處理氣體供應機構，係用於供應處理氣體至該處理腔體內之該電漿源區域；一排氣機構，係用於排放該處理腔體內之氣體；一線圈電源供應機構，用於供應高頻電源至該環狀線圈；其中該處理腔體之於該電漿源區域之部分，其內徑係為20mm以上且50mm以下；該線圈電源供應機構供應頻率40MHz以上，且功率大小2W以上之高頻電源至該線圈。

此外本發明又提供一種直徑1吋以下之基板之電漿處理方法，包括以下步驟：載置該基板於一處理腔體內下方之一處理空間內一基台上；供應處理氣體至設置於該處理腔體內之該處理空間上方並與該處理空間相連且外徑20mm以上且50mm以下之一電漿源區域；供應頻率為40MHz以上，且功率大小為2W以上之高頻電源至該處理腔體之該電漿源區域之對應部分之外側之一環狀線圈；電漿化處理氣體，對該基板進行電漿處理。

本發明所提供之電漿處理裝置及電漿處理方法中，即便處理腔體之電漿源區域部分內徑設定為20mm以上且50mm以下，較先前技術之內徑為小，但只要供應頻率40MHz以上，且功率大小為2W以上之高頻電源，即可使供應至電漿源區域之處理氣體電漿化，再透過電漿化之處理氣體，對基板進行電漿處理。換言之，透過本發明提供之電漿處理裝置及電漿處理方法，可在較先前技術更小之電漿源，且削減功率之狀態下，針對直徑1吋以下基板，進行電漿處理。

另，因電漿源縮小，變更電漿處理條件時，亦減少電漿阻抗變化。因此，不需廣範圍進行阻抗匹配，使阻抗匹配器得以小型化。

另，供應線圈之高頻電源之所以設定頻率為40MHz以上，且功率大小為2W以上，乃根據本發明者團隊研究結果發現，若頻率低於40MHz且功率大小不足2W時，電漿源區域將不產生電漿，或者，即使產生電漿，卻無法維持穩定狀態。

另，為極力縮小功率，透過線圈電源供應機構供應線圈之高頻電源，建議頻率為100MHz以下，且功率大小為50W以下。

另，處理腔體之電漿源區域對應部分之外側，與線圈間隔若過大，高頻能量將被遮斷，施加至電漿源區域內之電壓變低，電漿將難以放電，且高頻電源形成之電磁場亦將擴散，被電漿吸收之能源效率低落，因此，建議與該電漿源區域對應部分之外側與線圈間距，設定為0.5mm以上且5mm以下。

另，上述電漿處理裝置及電漿處理方法中，若電漿源區域內之處理氣體供應量過少，則需更高之起始放電電壓，使電漿難以放電，碰撞機率降低，難以形成穩定電漿；與此相對，若處理氣體供應量過多，電漿源區域內之氣體解離將呈飽和狀態，增加無謂功率損耗。因此，根據處理氣體供應機構，建議電漿源區域內之處理氣體供應流量設定為0.1sccm以上且20sccm以下；設定為1sccm以上且20sccm以下者更佳。

另，若處理腔體內設定壓力過低，生成電漿中碰撞機率降低，無法維持放電；但若設定壓力高於所需壓力，電漿源區域內供應處理氣體量增加，使電漿源區域內氣體解離呈飽和狀態，反而增加無謂功率損耗。因此，建議處理腔體之內壓力設定為0.1Pa以上且30Pa以下；設定為3Pa以上且30Pa以下者更佳。

另，該線圈匝數，建議為1以上且5以下。若匝數小於1，電壓與高頻變動之磁場，僅能對電漿源區域內供應之部分處理氣體產生作用，使電漿源區域內產生之電漿分佈不均一；若匝數大於5，線圈阻抗變大，電流造成之電感連接成分減少，電漿源區域內則難以維持電漿。另，線圈匝數設定為1以上且3以下者更佳。

另外，本專利申請之「基板」，可通過矽、碳化矽、藍寶石、化合物半導體、玻璃、樹脂等構成之基板作為例證。

如上所述，本發明之電漿處理裝置及電漿處理方法，係能提供符合基板之電漿源，於削減功率之狀態下，且針對直徑1吋以下之基板，實施電漿處理。

1‧‧‧電漿蝕刻裝置

2‧‧‧處理腔體

3‧‧‧處理空間

4‧‧‧電漿源區域

5‧‧‧下殼體

5a‧‧‧排氣口

6‧‧‧上殼體

7‧‧‧底板

8‧‧‧中間板

8a‧‧‧開口部

9‧‧‧頂板

10‧‧‧支柱

15‧‧‧處理氣體供應機構

16‧‧‧蝕刻氣體供應部

17‧‧‧保護膜形成氣體供應部

19‧‧‧供應管

20‧‧‧線圈

21‧‧‧支撐件

25‧‧‧線圈電源供應機構

26‧‧‧阻抗匹配器

27‧‧‧高頻電源

30‧‧‧基台

31‧‧‧上零件

32‧‧‧下零件

33‧‧‧升降汽缸

34‧‧‧支撐台

35‧‧‧升縮管

40‧‧‧基台電源供應機構

41‧‧‧阻抗匹配器

42‧‧‧高頻電源

45‧‧‧排氣裝置

46‧‧‧排氣真空幫浦

47‧‧‧排氣管

100‧‧‧電漿蝕刻裝置

101‧‧‧圓筒狀處理腔體

102‧‧‧處理空間

103‧‧‧電漿源區域

104‧‧‧線圈

105‧‧‧基台

106‧‧‧高頻電源供應機構

107‧‧‧處理氣體供應機構

108‧‧‧氣體排出機構

K‧‧‧基板

D‧‧‧內徑

S‧‧‧間隙

K’‧‧‧基板

D’‧‧‧內徑

【第1圖】本發明之電漿蝕刻裝置之一具體實施例之正剖視圖。

【第2圖】電漿狀態確認測試結果彙整表。

【第3圖】各種條件下維持電漿所需之高頻電源下限能量測定結果彙整表。

【第4圖】蝕刻速率測定結果彙整表。

【第5圖】電漿密度測定結果彙整表。

【第6圖】蝕刻速率測定結果彙整表。

【第7圖】電漿密度測定結果彙整表。

【第8圖】電漿密度測定結果彙整表。

【第9圖】電漿密度測定結果彙整表。

【第10圖】沈積速率測定結果彙整表。

【第11圖】沈積速率測定結果彙整表。

【第12圖】蝕刻速率及沈積速率測定結果彙整表。

【第13圖】使用本發明之電漿蝕刻裝置之一具體實施例，對基板實施蝕刻處理，形成蝕刻構造之照片。

【第14圖】供應高頻電源至線圈之行進波及反射波測定結果彙整表。

【第15圖】先前技術之電漿蝕刻裝置之正剖視圖。

以下關於本發明之具體實施方式，以圖示進行說明。另，本實施例之一電漿處理裝置係為一電漿蝕刻裝置，針對直徑1吋以下之基板，進行電漿蝕刻處理。

如第1圖所示，本實施例之電漿蝕刻裝置1包括一處理空間3，位於內部空間下方。一圓筒狀處理腔體2之一電漿源區域4係設置於處理空間3之上方；一處理氣體供應機構15，用於供應處理氣體至該電漿源區域4；一線圈20，係設置於處理腔體2之電漿源區域4之部分外部；一線圈電源供應機構25，用於供應高頻電源予該線圈20；一基台30，係設置於該處理空間3，用於載置基板K；一基台電源供應機構40，用於供應高頻電源至該基台30；一排氣裝置45，用於排除該處理腔體2內之氣體。

該處理腔體2係由一下殼體5、一上殼體6、一底板7、一中間板8、一頂板9以及支柱10所構成。下殼體5之下端部固定連接底板7，其上端部固定連接中間板8；由該下殼體5、底板7及中間板8形成該處理空間3。另，上殼體6之下端部固定連接中間板8之上面，其上端部固定連接頂板9；由該上殼體6、中間板8及頂板9形成該電漿源區域4。另，該中間板8形成一開口部8a，處理空間3透過該開口部8a，與電漿源區域4相通。另，該中間板8與頂板9之間，設置有複數之支柱10。

該上殼體6，由石英製成，其內徑D(換言之，為電漿源區域之外徑)乃採取符合直徑1吋以下之基板K之尺寸成形，即20mm以上且50mm以下。

該下殼體5，包括一排氣口5a，用於排除處理空間3內之氣體，該排氣口5a與該排氣裝置45連接，透過該排氣裝置45，排除處理腔體2內之氣體。

該處理氣體供應機構15，包括一供應六氟化硫(SF₆)氣體等蝕刻氣體之蝕刻氣體供應部16，一供應八氟環丁烷(C₄F₈)氣體等保護膜形成氣體之保護膜形成氣體供應部17以及一供應管19。供應管19其一端與該頂板9下方呈環狀配置之複數送氣口連接，其他端分岐分別與該蝕刻氣體供應部16及保護膜形成氣體供應部17連接。從各供應部16，17，透過供應管19，向電漿源區域4內供應各氣體。另，蝕刻氣體，不限於SF₆氣體，其他氟化氣體如四氟化碳(CF₄)、八氟丙烷(C₃F₈)、八氟環丁烷(C₄F₈)、四氟化矽(SiF₄)、三氟化氮(NF₃)及五氟化碘(IF₅)亦可使用。另，保護膜形成氣體，不限於C₄F₈氣體，全氟環戊烯(C₅F₈)等其他全氟化碳氣體，或三氟甲烷(CHF₃)、二氟甲烷(CH₂F₂)等氫氟烴氣體亦可使用。

該線圈20，在與上殼體6外圍呈現間隙S之狀態下，繞捲上殼體6外圍配置，並透過後述之線圈電源供應機構25供應高頻電源。另，該線圈20，藉由中間板8上方安裝之複數支撐件21，支撐於上殼體6之略中位置。另，該線圈20之匝數，建議為1以上3以下。另，該間隙S，建議設定為0.5mm以上且5mm以下。

該線圈電源供應機構25，包括一阻抗匹配器26，與該線圈20連接，以及一高頻電源27，與該阻抗匹配器26連接。該線圈電源供應機構25係為供應線圈20高頻電源之機構。

該基台30，包括一上零件31，用於載置基板K，及一下零件32，與一升降汽缸33連接。在藉由一支撐台34，可上下隨意進退之支撐狀態下，配置於該處理空間3內，透過該升降汽缸33進行昇降動作。另，該下零件32下方外圍與支撐台34上方之間，以一升縮管35包覆，以確保處理空間3之氣密性。

該基台電源供應機構40，包括一阻抗匹配器41，與該基台30連接，以及一高頻電源42，與該阻抗匹配器41連接。該基台電源供應機構40係為供應高頻電源至該基台30之機構。

該排氣裝置45，包括一排氣真空幫浦46及一排氣管47。排氣管47其一端與真空幫浦46連接，另一端與該下殼體5之排氣口5a連接。該排氣裝置45，藉由排氣管47，透過真空幫浦46排除處理腔體2內之氣體，以維持處理腔體2內部在規定壓力範圍。

接著，利用具備以上架構之電漿蝕刻裝置1，針對直徑1吋以下之基板K(如矽基板)蝕刻構造形成過程進行說明。另，以下將透過依序重複蝕刻工程與保護膜形成工程，亦即所謂的切換過程進行說明，如形成蝕刻構造之實施例。

位於下降位置之基台30上，載置著表面已形成規定圖形光罩之基板K，然後，將基台30以升降汽缸33上昇至處理位置後，透過排氣裝置45排除處理腔體2內(處理空間3及電漿源區域4)之氣體，使該處理腔體2內呈負壓。

在本例中，首先，進行蝕刻工程。具體步驟為：由該蝕刻氣體供應部16供應蝕刻氣體至電漿源區域4內，同時透過線圈電源供應機構25，供應頻率為40MHz以上，且功率大小為2W以上之高頻電源至線圈20，使電漿源區域4內發生感應場。另，透過排氣裝置45排除處理腔體2內之氣體，使處理腔體2內壓到達0.1Pa以上且30Pa以下。藉此，使電漿源區域4內供應之蝕刻氣體電漿化。此後，藉由基台電源供應機構40，向基台30供應高頻電源。另，供應線圈20之高頻電源，若頻率設定為100MHz以下、功率大小50W以下者更佳。另，蝕刻氣體之供應流量，建議設定為0.1sccm以上且20sccm以下。

接著，如上述處理後，將電漿源區域4內被電漿化之蝕刻氣體，透過該中間板8之開口部8a，到達下降至處理空間3之基板K上。藉此，基板K表面開始被蝕刻，並於該基板K表面形成蝕刻構造。另，本例蝕刻工程中，因向基台30供應高頻電源，使基板K被賦予偏壓電位，故電漿中之離子開始朝向基板K照射，進行所謂的離子輔助蝕刻。

接著，進行保護膜形成工程。具體步驟為：由保護膜形成氣體供應部17供應保護膜形成氣體至電漿源區域4內，同時透過線圈電源供應機構25，供應頻率為40MHz以上，且功率大小為2W以上之高頻電源至線圈20。另，透過排氣裝置45排除處理腔體2內之氣體，使處理腔體2內壓到達0.1Pa以上且30Pa以下。藉此，使電漿源區域4內之保護膜形成氣體電漿化。另，該保護膜形成工程中，供應線圈20之高頻電源，頻率設定為100MHz以下、功率大小為50W以下者更佳。另，保護膜形成氣體之供應流量，建議設定為0.1sccm以上且20sccm以下。

如此，被電漿化之保護膜形成氣體到達基板K表面，於該蝕刻工程中被形成之蝕刻構造內壁形成保護膜。

之後，再次實施該蝕刻工程，藉由電漿中之離子慢慢去除蝕刻構造底部之保護膜，往更深方向進行蝕刻。

以下，透過蝕刻工程與保護膜形成工程之反覆進行，使基板K表面形成規定深度之蝕刻構造。

另，一般而言，蝕刻工程與保護膜形成工程之處理條件儘管不同，唯電漿源較先前技術縮小，故電漿阻抗變化少，更改處理條件時，不需廣範圍進行阻抗匹配，即可實施各工程，使阻抗匹配器26得以小型化。

因此，透過本例之電漿蝕刻裝置1，可於蝕刻處理及保護膜形成處理時，較先前技術削減能量，同時對直徑1吋以下基板實施各種處理，透過所謂的切換過程，形成蝕刻構造。

另，本發明者團隊進行一測試，測試內容為使用上殼體內徑50mm、線圈內徑60mm、線圈匝數為1之電漿蝕刻裝置。並固定以下條件：處理氣體為Argon(Ar)氣體、處理腔體內壓5Pa、Ar氣體流量3sccm、供應線圈之高頻電源功率大小50W，僅變化供應線圈之高頻電源頻率，確認各頻率之電漿狀態。另，第2圖為該結果彙整表。

由第2圖可知，於40.68MHz，80MHz及100MHz情況下，電漿源區域內產生電漿(放電)，產生之電漿呈擴散狀態(幾乎廣布於電漿源區域)並維持穩定。與此相對，27.12MHz之情況下，儘管產生電漿，且產生之電漿被維持，但電漿無充分擴散，換言之，僅於電漿源區域之一小部分維持電漿。另，13.56MHz之情況下，不產生電漿。因此已知，於建構符合直徑1吋以下基板之電漿源情況下，若縮小上殼體內徑(電漿源區域外徑)時，即便供應一般使用之13.56MHz高頻電源，也無法生成良好之電漿情況。若欲生成良好電漿，並維持穩定，需供應適當頻率之高頻電源。縮小上殼體內徑時，之所以供應40MHz以上高頻電源可得良好電漿，可由以下原因推測之：附在該電漿源區域之處理腔體內壁之所謂表皮層，為供應線圈高頻電源時，因表皮效果而無法生成電漿之領域。該表皮層，當高頻電源頻率愈高，徑向厚度愈薄；反之，高頻電源頻率愈低，其厚度愈厚。因此，供應低於40MHz之高頻電源時，該表皮層變得過厚，因無法充分確保電漿生成領域，故無法生成良好電漿；但供應40MHz以上高頻電源時，該表皮層非常薄，故可確保電漿生成領域。

另，本發明者團隊，為確認維持穩定電漿所需高頻電源之最小值，將供應線圈之高頻電源頻率固定於100MHz、處理腔體內壓固定於5Pa、處理氣體流量固定於3sccm，同時變更上殼體內徑、線圈內徑、線圈匝數、處理氣體種類，於各種條件下測試維持電漿所需高頻電源之大小。結果發現，維持電漿所需之高頻電源功率最小值為2W。另，第3圖各圖係測定結果結果彙整表，(a)表上殼體內徑20mm、線圈內徑30mm、線圈匝數1情況下，(b)表上殼體內徑20mm、線圈內徑30mm、線圈匝數2情況下，(c)表上殼體內徑30mm、線圈內徑36mm、線圈匝數1情況下，各處理氣體個別之電漿維持所需高頻電源大小(放電維持下限高頻電源)結果彙整表。傳統裝置下，若高頻電源過小，無法獲得電漿解離所需之充分能量，透過提高頻率，即使在高頻電源小之情況下，亦可獲得電漿源區域內解離電漿所需之充分能量。

接著，本發明者團隊，為調查不同條件下之蝕刻速率變化，進行一測試，測試內容為使用上殼體內徑50mm、線圈內徑60mm、線圈匝數為1之電漿蝕刻裝置。並固定以下條件：處理氣體為SF₆氣體、供應線圈之高頻電源功率大小50W、SF₆氣體流量為3sccm，僅將處理腔體內壓力自5~10Pa、供應線圈之高頻電源頻率自40.68~100MHz進行變化，測試各種條件下之矽基板蝕刻速率。另，第4圖係該結果彙整表。

如第4圖所示，無論頻率為何，只要壓力降低，蝕刻速率就有增加之趨勢。另，壓力維持相同條件時，頻率為80MHz時，蝕刻速率最高。

接著，本發明者團隊為觀察上殼體內徑(電漿源區域外徑)縮小時之蝕刻速率變化，使用上殼體內徑30mm、線圈內徑36mm、線圈匝數1之電漿蝕刻裝置，並將處理氣體種類、供應線圈之高頻電源大小及處理氣體流量固定如第4圖相同條件，僅改變處理腔體內壓及供應線圈之高頻電源頻率，使用電漿吸收探針，測定各種條件下之處理腔體內電漿密度，結果確認出蝕刻所需之電漿密度。另亦測試各種情況下之矽基板蝕刻速率。另，第5圖係電漿密度測定結果彙整表，同圖顯示處理腔體內壓自3~10Pa、供應線圈之高頻電源頻率自40.68~100MHz變化時之測定結果。另，第6圖係蝕刻速率測定結果彙整表，同圖顯示處理腔體內壓自5~10Pa、供應線圈之高頻電源頻率自80~100MHz變化時之測定結果。

如第5圖所示，使用六氟化硫(SF₆)氣體時，在頻率相同之情況下，壓力愈低，電漿密度益增。另，壓力在3Pa及5Pa之情況下，頻率愈大，電漿密度益增，唯壓力在10Pa之情況下，頻率為80MHz時，電漿密度最高。另，如第4圖及第6圖所示，壓力在5Pa之情況下，若縮小上殼體內徑，頻率在80MHz及100MHz時，蝕刻速率皆有增加；另，100MHz較80MHz時蝕刻速率提高。故推論，縮小上殼體內徑且提高頻率，可提升蝕刻速率。另，壓力10Pa、頻率100MHz之情況下，上殼體內徑愈小，蝕刻速率愈低。故推論，此因上殼體內徑愈小時，隨壓力增加，反應呈飽和狀態，使蝕刻速率低下之傾向變強所致。

另，本發明者團隊，亦針對使用氬氣(Ar)之情況下，以電漿吸收探針測定處理腔體內之電漿密度。第7圖及第8圖係使用上殼體內徑50mm、線圈內徑60mm、線圈匝數1之電漿蝕刻裝置，進行測定之結果彙整表。第7圖顯示，固定處理腔體內壓5Pa、供應線圈之高頻電源功率大小50W、氬氣流量3sccm之情況下，將供應線圈之高頻電源頻率自40.68~100MHz改變時之測試結果。第8圖顯示，固定供應線圈之高頻電源頻率40.68MHz、功率大小50W、氬氣流量3sccm之情況下，將處理腔體內壓自3~12Pa改變時之測試結果。另，第9圖係使用上殼體內徑30mm、線圈內徑36mm、線圈匝數1之電漿蝕刻裝置，固定供應線圈之高頻電源頻率40.68MHz、功率大小50W、氬氣流量3sccm之情況下，將處理腔體內壓自5~10Pa改變時之測試結果彙整表。

由第7圖~第9圖可確認，氬氣於各種條件下，皆可生成充分密度之電漿。

接著，本發明者團隊，使用八氟環丁烷(C₄F₈)氣體作為處理氣體，測定各種條件下之沈積速率。另，第10圖係使用上殼體內徑20mm、線圈內徑30mm、線圈匝數2或3之電漿蝕刻裝置，固定處理腔體內壓5Pa、供應線圈之高頻電源頻率100MHz、功率大小50W之情況下，將氣體流量自1.5~3sccm改變時之測試結果彙整表。另，第11圖係使用上殼體內徑20mm、線圈內徑30mm、線圈匝數2之電漿蝕刻裝置，固定供應線圈之高頻電源頻率為100MHz，將處理腔體內壓自5~10Pa、氣體流量自1~3sccm、供應線圈之高頻電源功率大小自10~50W改變時之測試結果彙整表。

第10圖所示，當氣體流量為1.5~3sccm時，無論線圈匝數為2或3，皆可獲得充分之沈積速率。另，由第11圖可知，氣體流量為1~3sccm、供應線圈之高頻電源功率大小為10~50 W、處理腔體內壓為5~10Pa等條件下，亦可獲得充分之沈積速率。

接著，本發明者團隊針對矽基板測定蝕刻速率及沈積速率。具體步驟為：蝕刻速率之測定，固定使用六氟化硫(SF₆)氣體作為處理氣體、氣體流量3sccm、處理腔體內壓5Pa、供應線圈之高頻電源頻率為100MHz、功率大小為50W、偏壓電源功率為2W。另，沈積速率之測定，固定使用八氟環丁烷(C₄F₈)氣體作為處理氣體、氣體流量1.5sccm、供應線圈之高頻電源頻率為100MHz、功率大小為50W。在改變上殼體內徑自20~30mm、線圈內徑自30~36mm之同時，亦變更線圈匝數為2或3，來進行測定。第12圖係該結果彙整表。

如第12圖所示，即便變化各種條件，仍可對矽基板以規定速率進行蝕刻處理，同樣地，亦可依規定速率進行保護膜形成處理。接著亦證明出，透過增加線圈匝數，可同時增加蝕刻速率及沈積速率；此乃因線圈匝數增加後，線圈施加之電壓增強，使電漿源區域內被處理氣體作用之面積及容量結合成分增加，促進電漿解離，進而增加速率之故。

另，本發明者團隊使用上殼體內徑30mm、線圈內徑36mm、線圈匝數1之電漿蝕刻裝置，於已形成開口幅3μm光罩之8.5mm平方矽基板上，重複進行蝕刻工程與保護膜形成工程後，形成如第13圖所示，深13.8μm之蝕刻構造，實際透露出，此技術可針對直徑1吋以下基板，進行實用的蝕刻處理。另，蝕刻工程條件為：蝕刻氣體使用六氟化硫(SF₆)氣體、壓力5Pa、氣體流量3sccm、供應線圈之高頻電源頻率100MHz、功率大小50W、偏壓電源功率大小3W；保護膜形成工程條件為：保護膜形成氣體使用八氟環丁烷(C₄F₈)氣體、壓力5 Pa、氣體流量3sccm、供應線圈之高頻電源頻率100MHz、功率大小50W。

接著，本發明者團隊，在上殼體內徑20mm、線圈內徑30mm、線圈匝數1之電漿蝕刻裝置中，在固定供應線圈之高頻電源頻率為100MHz，及固定阻抗匹配器之匹配位置狀態下，以變化處理腔體內壓自3~10Pa、處理氣體流量自1.5~5sccm、供應線圈之高頻電源功率大小自20~50W之條件下，測定供應線圈高頻電源時之行進波及反射波大小。第14圖各圖係該測定結果彙整表，(a)表使用六氟化硫(SF₆)氣體為處理氣體之情況(b)表使用八氟環丁烷(C₄F₈)氣體為處理氣體之情況(c)表使用氧氣(O₂)氣體為處理氣體之情況結果彙整。另，圖中之分子表行進波(W)、分母表反射波(W)。

如第14圖所示，高頻電源功率大小在20W，30W及50W等情況下，即使處理腔體內壓及氣體流量於上述範圍內變化，行進波及反射波大小仍無明顯變化。因此，不需調整阻抗匹配，僅需改變處理條件，即可進行連續處理，例如，重複進行蝕刻工程與保護膜形成工程。此外，亦不需如先前技術，在阻抗匹配器使用大電容，可實現裝置之小型化。

以上說明本發明之一實施方式，所述實施例可以利用，唯不限於此。

上例說明使用電漿蝕刻裝置1，透過切換過程形成蝕刻構造之過程，唯此僅為一例，上述電漿蝕刻裝置1，可應用於所有種類之蝕刻處理。

另，上例係將本發明相關電漿處理裝置，以電漿蝕刻裝置具象化之範例，本發明不限於此，例如，亦可使用基板形成薄膜時所需之電漿CVD裝置，或去除光阻劑時使用之電漿灰化裝置作為具象化之範例。