TWI446439B - 電漿處理方法 - Google Patents

電漿處理方法 Download PDF

Info

Publication number
TWI446439B
TWI446439B TW098107274A TW98107274A TWI446439B TW I446439 B TWI446439 B TW I446439B TW 098107274 A TW098107274 A TW 098107274A TW 98107274 A TW98107274 A TW 98107274A TW I446439 B TWI446439 B TW I446439B
Authority
TW
Taiwan
Prior art keywords
etching
substrate
plasma
neutral line
radius
Prior art date
Application number
TW098107274A
Other languages
English (en)
Other versions
TW200947549A (en
Inventor
Yasuhiro Morikawa
Koukou Su
Takahide Murayama
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200947549A publication Critical patent/TW200947549A/zh
Application granted granted Critical
Publication of TWI446439B publication Critical patent/TWI446439B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32137Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146Amplitude modulation, includes pulsing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • H01J37/32449Gas control, e.g. control of the gas flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

電漿處理方法
本發明是有關在矽基板之表面,用以形成高的長寬比(aspect ratio)之孔或深溝(deep trench)的電漿處理方法,更詳細地說,係有關可以維持自蝕刻開始到終止期間的均勻面內分佈的電漿處理方法。
以往,在矽基板之表面加工方面,係廣泛使用電漿蝕刻(乾蝕刻)的方法。由於室溫中,原子狀(自由基)氟與矽之反應係自發性的,且可得到比較高的蝕刻速率(etching rate),因此在矽基板之蝕刻中,作為蝕刻氣體者,很多是使用SF6 、NF3 、COF2 、XeF2 等含氟氣體者。
另一方面,使用含氟蝕刻氣體之矽基板的乾蝕刻因為是等方性,故在所形成之蝕刻圖案(凹部)之側壁部也會進行蝕刻。因此,在穿通孔(through hole)或深溝(deep trench)等微細(處)很難高精度形成長寬比高的穿孔(via)。
因此近年,有提案一種加工技術,其係在蝕刻圖案之側壁部一面形成保護膜一面蝕刻基板,以抑制蝕刻之橫方向的擴張,可以維持圖案側壁部之垂直性的矽基板深刻加工技術。
例如在專利文獻1中,係揭示蝕刻步驟與保護膜形成步驟交互重複操作,藉此在蝕刻圖案之側壁部一面形成由聚合物層構成的保護膜,一面進行蝕刻之方法。尤其,揭示有作為保護膜之成膜,為對於與基板相對向配置之靶材,使用氬氣之濺鍍法。
在保護膜形成步驟中,於蝕刻圖案之側壁部所形成之聚合物層,與在蝕刻圖案之底部所形成之聚合物層相比,因在蝕刻步驟中被去除之量少,故在該圖案側壁部所形成的聚合物層有作為保護膜之功能,有可能實現限制蝕刻方向往圖案之深度方向進行的異方性蝕刻。
專利文獻1:WO2006/003962號公報
近年,隨著電子零件之小型化、精密化,而要求矽基板之深刻加工技術之高精度化。深刻加工技術,一般而言係存在對應蝕刻圖案深度的最適之蝕刻條件。而且,在基板表面之內周側與外周側其最適蝕刻條件是不相同。因此,自蝕刻開始到終止為止之期間蝕刻條件為一定時,就很難在面內對基板表面均勻地蝕刻,故存在著不易得到高精度蝕刻圖案之問題。
有鑑於以上之事情,本發明之目的是提出蝕刻條件最適化之後可以維持自蝕刻開始到終止期間之均勻面內分佈的電漿處理方法。
為了達成上述目的,本發明相關之一個形態的電漿處理方法,係包含藉由沿著形成在真空槽內之環狀磁中性線所形成之高頻電場,使導入在前述真空槽內的氣體產生電漿。在前述真空槽內,使用前述電漿對表面已形成遮罩圖案之基板,進行蝕刻。對設置在前述真空槽內之靶材以前述電漿進行濺鍍,藉此在形成於前述基板之蝕刻圖案之側壁部形成保護膜。因應含有對前述基板進行蝕刻處理及前述形成保護膜處理之電漿處理,使前述磁中性線之半徑產生變化。
同時,本發明之相關其他形態的電漿蝕刻方法,係藉由沿著形成在真空槽內之環狀磁中性線所形成之高頻電場,使導入在前述真空槽內之氣體產生電漿,在前述真空槽內,使用前述電漿對在表面已形成遮罩圖案之基板進行蝕刻,對設置在前述真空槽內之靶材以前述電漿進行濺鍍,在形成於前述基板之蝕刻圖案之側壁部形成保護膜,因應對前述基板進行蝕刻,變更前述磁中性線之半徑。
本發明之一實施形態之電漿處理方法,係包含於沿著形成在真空槽內之環狀磁中性線形成之高頻電場,使導入前述真空槽內之氣體產生電漿。在前述真空槽內,使用前述電漿在表面已形成遮罩圖案之基板,進行蝕刻。將設置在前述真空槽內之靶材以前述電漿進行濺鍍,在形成於前述基板之蝕刻圖案之側壁部形成保護膜。因應含有對前述基板進行蝕刻處理及前述形成保護膜處理之電漿處理,使前述磁中性線之半徑產生變化。
上述電漿處理方法,係適用在磁中性線放電(NLD:magnetic Neutral Loop Discharge)型之電漿蝕刻方法中。磁中性線放電,係沿著形成在真空槽內之磁場零之環狀磁中性線,外加高頻電場而形成電漿之技術。磁中性線例如,可藉由設置在真空槽之周圍的複數條磁線圈而形成,依據流動在此等磁線圈的電流之大小,可以任意調整磁中性線之半徑、位置等。
上述電漿處理方法中,因應對基板進行電漿處理,調整磁中性線之半徑,藉此變化產生在真空槽內之電漿密度分佈。在「因應電漿處理之進行」中,係含有「對應蝕刻圖案之深度」、「因應蝕刻步驟或濺鍍步驟」等之意思。再者,在「因應蝕刻之進行」中,係含有「因應蝕刻圖案之深度」、「因應蝕刻步驟或濺鍍步驟」等之意思。
如此,由於可以得到因應蝕刻處理之進行而變化之蝕刻速率的面內分佈之最適蝕刻環境,故可以維持自蝕刻開始到終止之期間的均勻面內分佈。
因此,在上述電漿處理方法中,蝕刻前述基板之步驟與形成前述保護膜之步驟,係亦可交互重複操作來實施。調整前述磁中性線之半徑之步驟,係自前述電漿處理之開始到終止為止期間,階段性地變化前述磁中性線之半徑。
如此,以將自蝕刻開始到終止為止期間區分成複數個階段,並適合在各階段預先評估的最適製程條件方式變化磁中性線之半徑,在自蝕刻開始到終止為止期間,就可進行面內均勻性優異的蝕刻。區分之階段數,並無特別限制,但階段數愈多就可以實現高精度之蝕刻加工。
上述電漿處理方法中,前述磁中性線之半徑變化步驟,係可以在蝕刻前述基板之步驟實施,藉此,針對基板就可以面內均勻性優異地進行蝕刻處理。
再者,上述電漿處理方法中,前述磁中性線之半徑變化步驟,也可以在形成前述保護膜之步驟實施。藉此,可以形成面內均勻性優異之蝕刻保護膜。
再者,因應針對前述基板進行電漿處理,可以變化導入至前述真空槽內之氣體壓力。例如,依照蝕刻圖案變深,藉由降低壓力,可提高對圖案底部之蝕刻液(Etchant)的指向性,而實現向深度方向之適當蝕刻處理。此方法,對形成保護膜之步驟也同樣可以適用。
再者,因應針對前述基板進行電漿處理,可以變化導入到前述真空槽內之混合氣體之混合比。藉此,可以進行適合蝕刻圖案深度之蝕刻處理。此方法,對形成保護膜之步驟也同樣可以適用。
再者,因應針對前述基板進行電漿處理,可以變化前述高頻電場之強度。藉此,因可以控制電漿密度,故與磁中性線之半徑控制組合可望謀圖電漿形成條件之最適化。
以下,根據圖面說明本發明之實施形態。
第1圖是應用本發明實施形態之電漿處理方法之電漿蝕刻裝置20的概略構成圖。圖示之電漿蝕刻裝置20係以NLD(磁中性線放電:magnetic Neutral Loop Discharge)型電漿蝕刻裝置而構成,兼具有基板表面之蝕刻功能與在基板表面之蝕刻圖案的側壁部形成保護膜之功能。
第1圖中,21是真空槽,在內部形成有含電漿形成空間21a之真空室(電漿室(plasma chamber)),在真空槽21連接有渦輪分子幫浦(TMP:Turbo-Molecular Pump)等真空幫浦,真空槽21之內部為放氣到預定之真空度。
在電漿形成空間21a之周圍,係由構成真空槽21之一部分的筒狀壁22所畫分。筒狀壁22係以石英等透明絕緣材料所構成。筒狀壁22之外周圍側係分別配置有:連接到第1高頻電源RF1之電漿產生用的高頻線圈(天線)23、與配置在此高頻線圈23之外周圍側的三個磁線圈群24(24A、24B、24C)。
在磁線圈24A與磁線圈24C係各朝同一方向供給電流,在磁線圈24B係供應與其他磁線圈24A、24C逆方向之電流。結果,在電漿形成空間21a中,環狀地連續形成磁場變成零之磁中性線25。然後,透過高頻線圈23形成沿著磁中性線25的感應電場(高頻電場),而形成放電電漿。
特別,在NLD方式之電漿蝕刻裝置中,依據流動在磁線圈24A至24C之電流大小,可以調整磁中性線25之形成位置及大小(半徑)。即,將流動在磁線圈24A、24B、24C之電流分別定為IA 、IB 、IC 時,IA >IC 時磁中性線25之形成位置向磁線圈24C側下降,相反的,IA <IC 時磁中性線25之形成位置向磁線圈24A側上升。再者,當將流動在中間之磁線圈24B的電流IB 加大時,磁中性線25之環(ring)徑變小,當將電流IB 減小時,磁中性線25之環徑變大。再者,利用電流IB 之大小,可以控制磁中性線25之磁場零之位置的磁場斜率,IB 設得愈大磁場斜率就變得和緩,IB 設得愈小磁場斜率變得陡峭。利用此等特性,可以謀求電漿密度分佈之最適化。
另一方面,真空槽21之內部,設置有用以支持半導體晶圓(矽(Si)基板)W之載物台26。載物台26是作成含有導電體之結構,經由電容器27與第2高頻電源RF2連接。又,在載物台26內藏有用以加熱基板W到所預定溫度之加熱器等加熱源。
在電漿形成空間21a之上部,設置有頂板29。頂板29係構成為載物台26之相對向電極,經由電容器28與第3高頻電源RF3連接。於頂板29之電漿形成空間21a側之面上,安裝有藉由濺鍍而成膜於基板用之靶材(濺鍍靶)30。靶材32在本實施形態中,雖使用聚四氟乙烯(PTFE)等氟樹脂,但可使用除此之外的合成樹脂材料、或矽素材、碳素材、碳化矽素材、氧化矽素材、氮化矽素材等。
在頂板29之近傍,設置有將製程氣體導入於真空槽21內部用之氣體導入管31,在本實施形態中,製程氣體係含有蝕刻步驟用之氣體、濺鍍步驟用之氣體。
作為蝕刻氣體者,可使用SF6 、NF3 、SiF4 、XeF2 中至少任何一種或與惰性氣體的混合氣體。作為混合氣體者,可以使用SF6 /Ar、HBr/SF6 /O2 等之2種以上氣體的混合氣體。在本實施形態中,作為蝕刻氣體者是使用SF6 /Ar之混合氣體。
另一方面,作為濺鍍用之製程氣體,可以使用例如Ar或N2 等之稀有氣體或惰性氣體。在本實施形態中,作為濺鍍用之製程氣體是使用Ar。
本實施形態之電漿蝕刻裝置20中,針對載置於載物台26上之基板W交互重複進行蝕刻步驟與保護膜形成步驟,藉此在基板W之表面形成由高長寬比之孔洞或深溝等所構成之穿孔。
第2圖表示係本實施形態之電漿蝕刻裝置20的一動作例之時序圖。第2圖A係表示供給至高頻線圈23之第1高頻電源RF1之外加電力時刻,第2圖B係表示供給至載物台26之第2高頻電源RF2之外加電力時刻,第2圖C係表示供給至頂板29之第3高頻電源RF3之外加電力時刻,第2圖D係表示在真空槽21之內部的壓力變化。在此例中,蝕刻步驟之處理壓力(製程氣體導入量)係設定成比保護膜形成步驟之處理壓力高。
在基板W之表面預先形成遮罩圖案。此遮罩圖案是包含有機阻劑或金屬遮罩等之蝕刻遮罩。在蝕刻步驟及保護膜形成步驟,在電漿形成空間21a,藉由磁線圈群24形成環狀磁中性線25,更且,藉由自第1高頻電源RF1向高頻線圈23投入電力,沿著環狀磁中性線25形成感應耦合電漿。
蝕刻步驟中,導入到真空槽21內部之蝕刻氣體(SF6 與氬之混合氣體)係藉由在電漿形成空間21a電漿化,而生成之離子與自由基來對載物台26上之基板W進行蝕刻處理。此時,藉自第2高頻電源RF2投入之電力使基板偏壓變成ON,離子向載物台26側加速,將基板W上之自由基生成物予以濺射去除後蝕刻性變高。即,氟自由基與矽反應而形成自由基生成物後,藉由電漿中之離子所進行之濺射作用去除該自由基生成物,進行矽基板W之蝕刻處理。
另一方面,蝕刻處理進行預定時間之後,排放殘留在真空槽21內部的蝕刻氣體。然後,保護膜形成用之製程氣體(Ar)被導入真空槽21內部開始保護膜形成步驟。所導入之製程氣體係在電漿形成空間21a電漿化。此時,基板偏壓(RF2)變成OFF,代替的是自第3高頻電源(RF3)之電力投入使頂板偏壓變成ON。結果,設置在蓋板29之靶材30藉由電漿中之離子進行濺鍍,使該濺鍍物附著在基板W之表面及在上述之蝕刻步驟所形成之蝕刻圖案上。如上述,在蝕刻圖案之底部及側壁部,形成作為保護膜而發揮功能之聚合物層。
在此,自靶材30濺出之濺鍍粒子是通過形成在電漿形成空間21a之NLD電漿而到達基板。此時,濺鍍粒子係在形成環狀磁中性線25之高密度電漿區域被分解、再激勵,藉此以類似化學蒸鍍法(CVD法)之成膜形態,對基板之表面進行等方性地入射。因此,由本實施形態所獲得之蝕刻圖案之段差被覆(保護膜),覆蓋範圍性高,面內均勻性優。
再者,作為保護膜形成步驟之製程氣體,例如藉由使用Ar與氟化碳系氣體(C4 F8 、CHF3 等)之混合氣體,使製程氣體中之反應氣體在電漿形成空間21a中電漿化,且使該自由基生成物沉積在基板表面,可形成作為保護膜功能的聚合物層。再者,藉由使用上述混合氣體作為製程氣體,與只使用Ar氣作為製程氣體時相比,可以提高濺鍍速率。
保護膜形成步驟進行預定時間之後,再度進行上述之蝕刻步驟。此蝕刻步驟的初期階段,係耗費在去除被覆蝕刻圖案底部之保護膜的作用上。之後,再度展開去除保護膜後露出蝕刻圖案之底部的蝕刻處理。此時,電漿中之離子係因基板偏壓作用對基板垂直方向入射。為此,到達被覆蝕刻圖案之側壁部的保護膜之離子,係比到達蝕刻圖案底部的離子少。因此,蝕刻步驟之間,被覆蝕刻圖案之側壁部之保護膜並未完全除去而殘留。藉此,而回避蝕刻圖案之側壁部與氟自由基之接觸,並回避蝕刻圖案之側壁部因蝕刻而引起之侵蝕。
以下,交互重複進行上述之蝕刻步驟與保護膜形成步驟,而實現對基板表面垂直方向之異方性蝕刻。以上述方式,可製作在基板W內部具高長寬比之穿孔(連接孔洞、溝槽)。
然而,於蝕刻或濺鍍成膜基板表面之際,重點是對基板表面進行此等之電漿處理確保面內均勻性。此事在基板尺寸愈大型化愈為顯著。面內均勻性,係與形成在真空槽內之電漿位置,即與密度分佈有很強之相關性。磁中性線放電(NLD)係在磁中性線之形成位置形成高密度之電漿。因此,藉變化磁中性線之半徑,產生在真空槽內之電漿密度分佈就成為可變。在本實施形態中,磁中性線25之半徑,係依據供應給磁線圈群24中央的磁線圈24B之電流大小而可以調整。
又,電漿之形成位置,亦會因濺鍍條件或蝕刻條件等而對面內均勻性帶來很大影響。以其一例而言,關於濺鍍條件、導入氣體之壓力、導入氣體之混合比、天線功率(RF1)之各者與電漿形成位置及基板之面內均勻性之關係表示在第3圖中。
在第3圖中,橫軸之「NL電流值」是表示向磁線圈群24(第1圖)中央的磁線圈24B供給之電流大小。此電流值愈大,磁中性線25之半徑愈小,電流值愈小磁中性線25之半徑愈大。圖中「濺鍍條件」係含有氣體壓力、氣體混合比、天線功率(RF1)、頂板偏壓功率(RF3)等之各種參數。又,在第3圖中「濺鍍條件」、「氣體壓力」、「氣體混合比」、「天線功率」各為固定值,第3圖是表示針對此等固定值之NL電流值與面內均勻性之關係。
如第3圖所示,濺鍍條件、氣體壓力、氣體混合比、天線功率等,與面內均勻性有很大之關係。即使沒有圖示,關於濺鍍條件也是一樣。因此,在濺鍍處理與蝕刻處理之際,從確保所期望之面內均勻性之觀點而言,有必要設定最適之電漿分佈密度。
因此,本實施形態中,係因應針對基板W進行蝕刻(電漿處理),而以變化磁中性線25之半徑方式來進行。例如,基板中央部與周緣部相比蝕刻速率高時,將環狀磁中性線之半徑設定大則蝕刻速率之面內均勻性提高。
例如,如第4圖(A)至(C)所示,基板W上之一部分蝕刻圖案P2、P3為比該等更外周側之蝕刻圖案P1或比內周側之蝕刻圖案P4之蝕刻速率快之情形,係在適當之時刻變化磁中性線25之半徑。此時,藉由將磁中性線25之半徑或是設定小,或是設定大,而可使圖案P1、P4之蝕刻速率與圖案P2、P3之蝕刻速率一致。又在第4圖中,參考符號M是表示形成在基板W表面之蝕刻用的遮罩圖案。
上述方法,亦可以採用在1個蝕刻步驟內多階段變化磁中性線25之半徑來控制,亦可以採用依每次自濺鍍步驟改換成蝕刻步驟變化磁中性線25之半徑來控制。再者,磁中性線25之半徑變化,並不限定只以預先設定之半徑大小多階段變化來控制,也包含在預先設定之半徑大小範圍內連續變化來控制。
作為因應對基板W進行蝕刻(電漿處理)之變化磁中性線25之半徑之其他控制例,可列舉於蝕刻步驟與濺鍍步驟變化磁中性線之形成位置來控制。這是由於在蝕刻步驟與濺鍍步驟可以確保所期望之面內均勻性的電漿形成位置是因為有各別不同之情形。在此情形,係預先取得蝕刻步驟與濺鍍步驟之各個的磁中性線之半徑(NL電流值)之最適值,而在蝕刻處理與濺鍍處理之切換時,使磁中性線之半徑變化成各個之最適值。藉此,蝕刻處理時及濺鍍處理時之各個中變成可確保所期望之面內均勻性。
另一方面,由於依據蝕刻圖案之深度,蝕刻速率之面內分佈起變化,故對應蝕刻速率之面內分佈,可以變化磁中性線之半徑。藉此,可提供因應蝕刻圖案深度之面內均勻性優異之最適電漿分佈密度。同時視需要,也可以變化磁中性線之高度位置或磁場斜率。
如此,自蝕刻開始到終止為止之期間畫分成複數個階段,以適合在各階段中預先評估之最適製程條件方式,變化磁中性線25之半徑,自蝕刻(電漿處理)開始到終止為止期間,可以進行成面內均勻性優異之蝕刻。畫分之階段數並無特別限定,但階段數愈多則可以實現高精度之蝕刻加工。
如上述之磁中性線25的半徑控制之外,進一步,由變化列舉如以下之相關參數,可望謀求蝕刻面內均勻性之提高。
(氣體壓力)
自蝕刻(電漿處理)開始到終止為止期間,階段性地使導入真空槽21內的氣體壓力產生變化。例如,可以採用蝕刻開始時是將氣體壓力設定比較高,然後對應蝕刻之進行控制氣體壓力下降。
通常,在矽基板之深刻蝕刻中,由於隨著蝕刻圖案變深,也進行圖案之開口部的蝕刻,故很困難維持圖案開口部之形狀精度。因此,因應蝕刻之進行降低氣體壓力,藉此使朝向圖案底部的離子之指向性變強,可以提高朝向基板垂直方向之蝕刻異方性。藉此,可實現圖案開口部之形狀精度優異之深刻加工。
再者,此氣體壓力控制,係可以在各個之蝕刻步驟及濺鍍步驟中實施。
(氣體混合比)
自蝕刻(電漿處理)開始到終止為止期間,變化導入真空槽21內之蝕刻氣體(SF6 /Ar)之混合比。例如,因應蝕刻之進行增加蝕刻氣體中之Ar量。
矽基板之深刻蝕刻中,由於可得到比較高之蝕刻速率,故SF6 等氟系氣體很多是作為蝕刻氣體使用。然而,氟系氣體所進行的矽之蝕刻是等方性很強,隨著圖案變深,圖案開口部之形狀精度的劣化,或到達圖案底部之離子量下降變得顯著。因此,因應蝕刻之進行,使氣體中之Ar含有量增加,可增加朝向圖案底部之離子量,而確保所期望之蝕刻速率之同時,可有效地防止圖案開口部之形狀精度之劣化。
(天線功率)
自蝕刻(電漿處理)開始到終止為止期間,沿著磁中性線25所形成之電漿強度,藉由控制天線功率而使階段性地變化。
如上述,電漿之分佈密度是對基板之面內均勻性影響很大。電漿之分佈密度,不僅與磁中性線25之半徑大小,並且與電漿產生之天線功率,即對高頻線圈23外加高頻電力(RF1)之大小也有很大之關連。因此,藉由除了控制磁中性線25之半徑之外,也適當調整天線功率大小,可以求得更進一步提高面內分佈之均勻性,同時,可以容易實現面內均勻控制。
因為天線功率與蝕刻種之量大致呈比例關係,天線功率固定時,隨著蝕刻之進行,圖案開口部之侵蝕也有明顯化之傾向。因此,藉由因應蝕刻之進行降低天線功率,一面求得圖案開口部之蝕刻損害的下降,一面對圖案底部可維持所預定之蝕刻效果。同時,因應蝕刻之進行,若對載物台26外加上昇之偏壓電力(bias power)的話,由於到達圖案底部之離子量會提高,故可回避蝕刻速率之大幅下降。
以上,說明本發明之實施形態,但本發明並不限定只有上述之實施形態,在不脫離本發明之主旨範圍內,當然可以得到各種之變更。
例如,因應蝕刻(電漿處理)之進行階段性地變化控制參數,係不只上述之天線功率或導入氣體壓力、氣體混合比,外加在載物台26之偏壓電力(RF2)或外加在頂板29的穿孔電力(RF3)也可能適用。例如,在前者之情形,因應蝕刻之進行而增加偏壓電力(RF2)。藉此,提高朝向圖案底部之離子的引入作用並可以確保高蝕刻速率。
20‧‧‧電漿蝕刻裝置
21‧‧‧真空槽
21a‧‧‧電漿形成空間
22‧‧‧筒狀壁
23‧‧‧高頻線圈(天線)
24‧‧‧磁線圈群
24A‧‧‧磁線圈
24B‧‧‧磁線圈
24C‧‧‧磁線圈
25‧‧‧磁中性線
26‧‧‧載物台
27‧‧‧電容器
28‧‧‧電容器
29‧‧‧頂板
30‧‧‧靶材
31‧‧‧氣體導入管
W‧‧‧基板
第1圖係本發明之實施形態中使用之電漿蝕刻裝置的概略結構圖。
第2圖係說明第1圖中表示之電漿蝕刻裝置的動作例之時刻圖。
第3圖係表示對濺鍍條件等的電漿形成位置與基板面內均勻性之關係的例示圖。
第4圖(A)至(C)示意性表示本發明相關電漿蝕刻方法之動作例之重點部分截面圖。
20...電漿蝕刻裝置
21...真空槽
21a...電漿形成空間
22...筒狀壁
23...高頻線圈(天線)
24...磁線圈群
24A...磁線圈
24B...磁線圈
24C...磁線圈
25...磁中性線
26...載物台
27...電容器
28...電容器
29...頂板
30...靶材
31...氣體導入管
W...基板

Claims (7)

  1. 一種電漿處理方法,包含:沿著形成在真空槽內之環狀磁中性線形成高頻電場,藉此使導入前述真空槽內的氣體產生電漿;在前述真空槽內,使用前述電漿蝕刻在表面已形成遮罩圖案之基板;對設置在前述真空槽內之靶材用前述電漿進行濺鍍,在形成在前述基板的蝕刻圖案之側壁部形成保護膜;基板中央部與周緣部相比蝕刻速率快時,將環狀磁中性線之半徑設定大,基板中央部與周緣部相比蝕刻速率慢時,將環狀磁中性線之半徑設定小,對應前述蝕刻圖案之深度而變化前述磁中性線之半徑。
  2. 如申請專利範圍第1項之電漿處理方法,其中,使前述基板之蝕刻步驟及形成前述保護膜之步驟,係交互重複實施;使前述磁中性線之半徑變化之步驟,係自前述電漿處理開始到終止為止之期間,階段性地變化前述磁中性線之半徑。
  3. 如申請專利範圍第2項之電漿處理方法,其中,使前述磁中性線之半徑變化之步驟,係在蝕刻前述基板之步驟實施。
  4. 如申請專利範圍第2項之電漿處理方法,其中,使前述磁中性線之半徑變化之步驟,係在形成前述保護膜之步 驟實施。
  5. 如申請專利範圍第1項之電漿處理方法,其中,係進一步因應對前述基板進行電漿處理,使前述氣體之壓力產生變化。
  6. 如申請專利範圍第1項之電漿處理方法,其中,前述氣體是2種以上之混合氣體,前述電漿處理方法,係進一步因應對前述基板進行電漿處理,使前述氣體之混合比產生變化。
  7. 如申請專利範圍第1項之電漿處理方法,其中,係進一步因應對前述基板進行電漿處理,使前述高頻電場之強度產生變化。
TW098107274A 2008-03-07 2009-03-06 電漿處理方法 TWI446439B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057621 2008-03-07

Publications (2)

Publication Number Publication Date
TW200947549A TW200947549A (en) 2009-11-16
TWI446439B true TWI446439B (zh) 2014-07-21

Family

ID=41056119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107274A TWI446439B (zh) 2008-03-07 2009-03-06 電漿處理方法

Country Status (7)

Country Link
US (1) US20110117742A1 (zh)
EP (1) EP2267764A4 (zh)
JP (1) JP5367689B2 (zh)
KR (1) KR101189847B1 (zh)
CN (1) CN101960569B (zh)
TW (1) TWI446439B (zh)
WO (1) WO2009110567A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993449B2 (en) * 2009-08-14 2015-03-31 Ulvac, Inc. Etching method
JP5800532B2 (ja) * 2011-03-03 2015-10-28 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6173086B2 (ja) * 2013-07-19 2017-08-02 キヤノン株式会社 シリコン基板のエッチング方法
CN104347393A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 去除接触窗底部自然氧化层的方法
JP6316735B2 (ja) * 2014-12-04 2018-04-25 東京エレクトロン株式会社 プラズマエッチング方法
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705897B2 (ja) * 1993-07-26 1998-01-28 日本真空技術株式会社 放電プラズマ処理装置
US6475333B1 (en) * 1993-07-26 2002-11-05 Nihon Shinku Gijutsu Kabushiki Kaisha Discharge plasma processing device
JPH0963792A (ja) * 1995-08-25 1997-03-07 Ulvac Japan Ltd 磁気中性線放電プラズマ源
DE10326135B4 (de) * 2002-06-12 2014-12-24 Ulvac, Inc. Entladungsplasma-Bearbeitungsanlage
JP4246591B2 (ja) * 2003-10-08 2009-04-02 日本電信電話株式会社 ドライエッチング装置
US7556718B2 (en) * 2004-06-22 2009-07-07 Tokyo Electron Limited Highly ionized PVD with moving magnetic field envelope for uniform coverage of feature structure and wafer
WO2006003962A1 (ja) 2004-07-02 2006-01-12 Ulvac, Inc. エッチング方法及び装置
JP4646053B2 (ja) * 2004-09-29 2011-03-09 株式会社アルバック 高周波電力用分岐スイッチ及びエッチング装置
CN101785088B (zh) * 2007-08-08 2013-06-05 株式会社爱发科 等离子处理方法和等离子处理装置

Also Published As

Publication number Publication date
KR101189847B1 (ko) 2012-10-10
WO2009110567A1 (ja) 2009-09-11
JP5367689B2 (ja) 2013-12-11
KR20100110886A (ko) 2010-10-13
CN101960569A (zh) 2011-01-26
CN101960569B (zh) 2012-11-28
EP2267764A1 (en) 2010-12-29
JPWO2009110567A1 (ja) 2011-07-14
EP2267764A4 (en) 2011-05-04
US20110117742A1 (en) 2011-05-19
TW200947549A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
JP5207406B2 (ja) プラズマ処理方法
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US10580657B2 (en) Device fabrication via pulsed plasma
KR102180406B1 (ko) 에칭 방법
TWI446439B (zh) 電漿處理方法
JP4653603B2 (ja) プラズマエッチング方法
KR102390726B1 (ko) 유기막을 에칭하는 방법
KR20150072342A (ko) 반도체 장치의 제조 방법
JP2010021442A (ja) プラズマ処理方法及びプラズマ処理装置
JP2012142495A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5060869B2 (ja) プラズマ処理装置
JP5065726B2 (ja) ドライエッチング方法
JP4336680B2 (ja) 反応性イオンエッチング装置
KR20190005146A (ko) 에칭 방법
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
JP4958658B2 (ja) プラズマ処理方法
JP5284679B2 (ja) プラズマエッチング方法
WO2015170676A1 (ja) プラズマエッチング処理方法
JP4243615B2 (ja) 反応性イオンエッチング装置
JP2006156467A (ja) プラズマエッチング方法
JP5918886B2 (ja) プラズマ処理方法
JP5596434B2 (ja) エッチング方法
KR20220147519A (ko) 에칭 방법