KR101204603B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101204603B1
KR101204603B1 KR1020100052818A KR20100052818A KR101204603B1 KR 101204603 B1 KR101204603 B1 KR 101204603B1 KR 1020100052818 A KR1020100052818 A KR 1020100052818A KR 20100052818 A KR20100052818 A KR 20100052818A KR 101204603 B1 KR101204603 B1 KR 101204603B1
Authority
KR
South Korea
Prior art keywords
gas
mask
plasma
resist
semiconductor device
Prior art date
Application number
KR1020100052818A
Other languages
English (en)
Other versions
KR20100130971A (ko
Inventor
나오유끼 고후지
히데오 미우라
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20100130971A publication Critical patent/KR20100130971A/ko
Application granted granted Critical
Publication of KR101204603B1 publication Critical patent/KR101204603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 과제는 플라즈마 처리에 의한 레지스트 마스크의 쓰러짐의 문제를 해결하는 것이다. 유기 재료의 마스크를 갖는 시료를 플라즈마 처리하는 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 플라즈마 처리가, 불소, 산소, 질소 중 어느 하나 또는 모두를 포함하는 가스에 의해 플라즈마 처리하는 제1 공정과, 불소, 산소, 질소 중 어느 것도 포함하지 않고 희가스를 포함하는 가스에 의해 상기 플라즈마 처리하는 제2 공정을 갖고, 상기 제1 공정과 상기 제2 공정을 반복하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 유기 재료의 마스크를 이용하여 피에칭막을 플라즈마 에칭하는 경우의 마스크 쓰러짐 방지 방법에 관한 것이다.
특허 문헌 1에는, 에칭에 의해 레지스트 패턴을 축소화한 후, 하드 마스크, 및, 게이트 전극을 가공하는 방법이 개시되어 있다. 이 방법의 상세를 도 2의 (a)～도 2의 (e)에서 설명한다. 이 방법에서는, 우선, 제1 스텝에서는, 실리콘 기판상(1)에 산질화 실리콘(2), 다결정 실리콘(3), 실리콘 산화막(4), 유기 반사 방지막(5), 레지스트막(6)을 성막한다(도 2의 (a)). 다음으로, 제2 스텝에서는, 노광ㆍ현상에 의해 라인 앤드 스페이스(L＆S)의 패턴의 레지스트 마스크(7)를 형성한다(도 2의 (b)). 다음으로, 제3 스텝에서는, O2를 포함하는 가스의 플라즈마에 의해, 레지스트 마스크(7)를 따라서 유기 반사 방지막(5)을 에칭함으로써 L＆S 패턴(48)을 형성한다(도 2의 (c)). 이 때, O 래디컬에 의해 레지스트 마스크가 축소화되므로, 노광ㆍ현상에 의해 형성되는 레지스트 마스크보다도 미세한 치수의 마스크를 형성할 수 있는 효과가 있다. 다음으로, 제4 스텝에서는, 이 패턴(48)을 마스크로 하여, CF4 가스의 플라즈마에 의해 실리콘 산화막(4)을 에칭함으로써, 하드 마스크(44)를 형성한다(도 2의 (d)). 마지막으로, 제5 스텝에서, 하드 마스크(44)를 마스크로 하여, 다결정 실리콘(3)을 에칭함으로써, 게이트 전극(43)을 형성한다(도 2의 (e)). 또한, 특허 문헌 1에서는, 제3 스텝에 유황(S)을 포함하는 가스를 첨가하여, 레지스트 마스크(7)의 측면에 보호막으로 되는 폴리머를 작성하여, 레지스트 마스크(7)의 변형, 쓰러짐을 방지하는 방법이 개시되어 있다.
또한, 레지스트의 변형ㆍ쓰러짐을 방지하기 위한 방법으로서는, 산소나 플루오르 카본 등의 반응성 가스를 희석하는 가스로서 Xe를 사용하는 방법이 특허 문헌 2에 개시되어 있다.
또한, 레지스트의 변형ㆍ쓰러짐과는 직접적인 관계는 없지만, 레지스트 마스크에 의해 하드 마스크를 이용하여 MRAM에 사용되는 다층막의 전극 재료를 에칭할 때에, 정상(頂上) 전극층을 불소 함유 가스로 에칭한 후, 하층의 전극 재료를 층마다 염소 함유 가스와 희가스를 교대로 반복함으로써, 금속막의 측면의 퇴적물을 제거하는 방법이 특허 문헌 3에 개시되어 있다.
[특허 문헌 1] US 7,670,759 [특허 문헌 2] US 6,942,816 [특허 문헌 3] US 6,841,484
본 발명은, 실제 디바이스 구조에 적합한 레지스트 마스크의 변형ㆍ쓰러짐의 방지 방법이다. 실제의 디바이스 구조에서는 도 3의 (a)에 도시한 바와 같이, 서로 인접하는 레지스트 마스크끼리의 간격이 좌우에서 다르게 되어 있다. 그 때문에, 예를 들면 특허 문헌 1과 같이 유황을 포함하는 가스를 이용하여 레지스트 마스크(7)의 측면에 보호막(49)을 형성하는 경우, 간격이 넓은 측 A에서는 두꺼운 보호막이 형성되는 것에 대하여, 간격이 좁은 측 B에는 얇은 보호막밖에 형성되지 않는다(도 3의 (b)). 보호막이 얇은 측에 비해 보호막이 두꺼운 측의 쪽이 강한 인장 응력을 발생시키기 때문에, 간격이 넓은 측 A에 레지스트 마스크(7)가 변형되는 문제가 있었다.
또한, 특허 문헌 2에 개시되어 있는 방법에서는, 레지스트 마스크(7)의 변형ㆍ쓰러짐이 생기지 않는 레벨까지 반응성 가스를 희석하면, 반응성 가스에 의한 피에칭 재료의 에칭 속도나 마스크와의 선택성이 대폭 저하되는 문제나 레지스트 마스크를 충분히 축소화할 수 없는 문제가 있었다.
또한, 특허 문헌 3에서는, 레지스트 마스크의 어스펙트비(종횡비)가 작기 때문에 문제로는 되지 않지만, 어스펙트비가 높은 미세한 레지스트 마스크를 이용한 경우, 정상 전극 에칭 중에 레지스트 마스크의 변형ㆍ쓰러짐이 생기게 되고, 그 후에 에칭 형상이 원하는 형상으로 되지 않는 문제가 현재화되어 버린다.
본 발명자들은, 플라즈마 처리 중에, 레지스트 마스크의 변형ㆍ쓰러짐이 생기는 원인을 조사하였다. 그 결과, 도 4에 도시한 바와 같은 메카니즘이 명백하게 되었다. O 등의 반응성 래디컬을 이용하여 플라즈마 처리하는 경우, 도 4의 (b)에 도시한 바와 같이, 레지스트 표면에 그라파이트 카본을 주성분으로 하는 변질층(50, 51)이 형성되는 것을 알 수 있었다. 또한, 이 변질층은 강한 인장 응력을 갖는 것도 알 수 있었다. 이 때문에, 예를 들면, 도 4의 (a)와 같이 레지스트 마스크끼리의 간격이 좌우에서 다른 경우는, 간격이 넓은 측면 A에는 두꺼운 변질층이, 간격이 좁은 측면 B에는 얇은 변질층이 형성되고, 변질층이 두꺼운 측면 A측에 생기는 강한 인장 응력에 의해, 레지스트 마스크가 쓰러지는 것을 알 수 있었다.
또한, 도 5의 (a)와 같이 레지스트 마스크 패턴의 좌우의 스페이스가 넓게 벌어져 있는 바와 같은 경우에, 도 5의 (b)와 같이 플라즈마 중의 O 래디컬 밀도가 불균일하게 되어 있으면, O 래디컬 밀도가 높은 측에는 두꺼운 변질층이, 밀도가 낮은 측에는 얇은 변질층이 형성된다. 이 때문에 도 5의 (c)에 도시한 바와 같이 변질층의 두께가 두꺼운 측으로 레지스트가 쓰러지는 것을 알 수 있었다. 마찬가지의 변질층을 발생시키는 반응성 래디컬로서는 F나 N이 있는 것도 알 수 있었다.
상기 메카니즘에 기초하여, 발명자들은, 레지스트 쓰러짐을 억제하기 위한 방법으로서, 변질층의 응력을 완화하는 방법을 검토하였다. 그 결과, He, Ar, Kr, Xe 등의 희가스로부터 생성되는 래디컬에 변질층의 응력을 완화하는 작용이 있는 것을 알 수 있었다. 또한, 응력 완화의 타이밍에 대해서도 검토하여, 응력이 레지스트 재료의 기계 강도보다도 커지기 전에, 응력을 완화할 필요가 있는 것을 발견하였다. 이 타이밍은 100㎚의 라인 앤드 스페이스 패턴에서 15s이며, 금후, 반도체 디바이스의 미세화에 의해, 패턴 치수가 100㎚ 이하로 되면, 15s보다 더 짧아진다. 또한, 반응성 가스와 응력 완화용의 가스의 절환에는, 2s 이상이 필요한 것도 알 수 있었다.
이상의 결과로부터, 레지스트 마스크 쓰러짐을 방지하기 위해서는, F, O, N을 포함하는 가스의 플라즈마에 의한 처리를 복수의 스텝으로 분할하여, 각 스텝의 처리 시간을 2s 이상 15s 이하로 함과 함께, 각 스텝의 사이에 2s 이상의 희가스 플라즈마에 의한 응력 완화의 처리를 행하면 되는 것을 알 수 있었다.
구체적으로는, 이하의 방법에 의해 해결된다.
우선, 유기 재료의 마스크를 갖는 시료를 플라즈마 처리하는 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 플라즈마 처리가, 불소, 산소, 질소 중 어느 하나 또는 모두를 포함하는 가스에 의해 플라즈마 처리하는 제1 공정과, 불소, 산소, 질소 중 어느 것도 포함하지 않고 희가스를 포함하는 가스에 의해 상기 플라즈마 처리하는 제2 공정을 갖고, 상기 제1 공정과 상기 제2 공정을 반복하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 제1 공정의 시간이 2초 이상 15초 이하인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 플라즈마 처리의 최종 공정이 상기 제2 공정인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 마스크 재료가 포토레지스트인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 마스크의 어스펙트비(높이/폭)가, 2 이상이고, 패턴 치수가 100㎚ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 유기 재료의 마스크를 갖는 시료를 플라즈마에 의해 처리하는 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 플라즈마 처리가, 유기막에 응력을 발생시키는 제1 스텝과, 상기 응력을 완화하는 제2 스텝을 갖고, 상기 제1 스텝과 상기 제2 스텝을 교대로 반복하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 제1 스텝의 시간이 2초 이상 15초 이하인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 플라즈마 처리의 최종 공정이 상기 제2 스텝인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 마스크 재료가 포토레지스트인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
또한, 상기 마스크의 어스펙트비(높이/폭)가, 2 이상이고, 패턴 치수가 100㎚ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법이다.
F, O, N을 포함하는 가스의 플라즈마 처리에 의한 레지스트 마스크의 쓰러짐을 방지할 수 있다.
도 1은 변질층 제거 후의 쓰러짐 각도와 1 step의 레지스트 축소화 처리의 시간.
도 2는 통상의 게이트 전극 가공의 공정.
도 3은 유황계 보호막에 의한 레지스트 마스크 쓰러짐 발생 기구.
도 4는 레지스트의 변질층에 의한 레지스트 마스크 쓰러짐의 발생 기구(최외주 패턴).
도 5는 레지스트의 변질층에 의한 레지스트 마스크 쓰러짐의 발생 기구(래디컬 불균일).
도 6은 실시예 1에서 사용한 마이크로파 플라즈마 에칭 장치.
도 7은 마스크 쓰러짐에 대한 마스크 어스펙트비의 영향.
도 8은 마스크 쓰러짐 각도와 어스펙트비의 관계.
도 9는 레지스트 축소화와 변질층 제거의 타임 차트.
도 10은 도 9의 타임 차트의 경우의 레지스트 마스크 형상의 시간 변화.
도 11은 본 발명의 레지스트 축소화와 변질층 제거의 타임 차트.
도 12는 도 11의 타임 차트의 경우의 레지스트 마스크 형상의 시간 변화.
도 13은 레지스트 응력과 1 step의 레지스트 축소화 처리의 시간.
도 14는 다양한 처리 조건(표 1, 표 2, 표 3).
도 15는 다양한 처리 조건(표 4, 표 5).
<실시예 1>
본 실시예에서는, 가스를 고속으로 절환하기 위해 도 6에 도시한 구조의 장치를 이용하였다.
도 6의 장치에서는, 처리 가스가 가스 공급 유닛(16)으로부터, 처리 가스 라인(8) 및 석영제의 유전체 창(26)의 내부에 만들어진 가스 저장부(10)를 지나, 유전체 창(26)의 감압 처리실 측에 설치된 복수의 구멍(11)(샤워 플레이트 구조)으로부터, 감압 처리실 내에 도입된다. 또한, 마그네트론(53)에서 생성된 마이크로파가 도파관(54), 공동 공진부(55), 유전체 창(26)을 지나, 감압 처리실 내로 공급되는 구조로 되어 있고, 이 마이크로파와, 코일(56)이 만드는 자장의 상호 작용에 의해서 플라즈마(17)를 생성하는 구조로 되어 있다.
이 플라즈마(17)를 웨이퍼 스테이지(18)에 재치된 웨이퍼(21)에 조사하여, 웨이퍼를 처리한다. 웨이퍼 스테이지(18)에는, RF 전원(29)이 접속되어 있고, 예를 들면 13.56㎒의 RF 전력을 인가함으로써, 효율적으로 웨이퍼(21)를 처리할 수 있다. 또한, 감압 처리실(20)의 압력은 터보 분자 펌프(22) 및 압력 제어용 가변 밸브(23)에 의해 조정할 수 있다. 압력은 가변 밸브(23)의 상방에 부착된 캐패시턴스 마노미터(24)에 의해 측정되고, 이 값을 가변 밸브(23)의 개방도에 피드백 제어함으로써 압력을 원하는 값으로 유지할 수 있다.
처리실 측면에는 석영 창(30)이 설치되어 있고, 여기에 광 파이버(27)를 통하여 분광 시스템(28)이 접속되어 있고, 플라즈마 발광을 분석하여, 조건 절환의 타이밍을 판단할 수 있다. 분광 시스템(28)으로부터의 조건 절환 지시에 기초하여, 컴퓨터(25)가, 가스 공급 유닛(16)을 비롯한 장치 각 유닛에 다음의 조건을 지시하는 구조로 되어 있다.
가스 공급 유닛(16) 내부에서는, O2 가스(101) 및 Ar 가스(111)가 MFC(102, 112)와 밸브(103, 113)를 통하여, 처리 가스 라인(8)에 접속되어 있다.
또한, MFC(102, 112)와 밸브(103, 113)의 사이에는 배기용의 가스 라인(105, 115)이 설치되어 있고, 각각에 밸브(104, 114)를 통하여, 배기 가스 라인(9)에 접속되어 있다. 이 배기 가스 라인(9)은, 터보 분자 펌프(배기 수단)(22)와, 그 배압 배기용의 드라이 펌프(60)의 사이를 연결하는 배관(61)에 접속되어 있다.
이 장치에서, 처리 가스를 O2 가스(101)와 Ar 가스(111)의 혼합 가스로부터 Ar 가스(111) 단체로 절환하는 경우의 조작을 설명한다. O2 가스(101)와 Ar 가스(111)의 혼합 가스의 스텝에서는, 배기 가스 라인(9)에 접속된 밸브(104, 114)가 닫치고, 처리 가스 라인(8)에 부착된 밸브(103, 113)가 열려 있고, MFC(102, 112)로부터 원하는 유량의 가스가 감압 처리실(20)에 공급되어 있는 상태이다. 가스(111)만의 스텝으로 절환할 때에는, 밸브(104)를 열고, 밸브(103)를 닫는다. 이에 의해, O2 가스(101)는 처리실로는 흐르지 않고, Ar 가스(111)만이 처리실로 공급된다. 다음으로, 다시 O2 가스(101)와 Ar 가스(111)의 혼합 가스의 스텝으로 절환할 때에는, 밸브(103)를 열고, 밸브(104)를 폐지한다. 이와 같은 처리를 반복함으로써, O2 가스와 Ar 가스의 혼합 가스의 스텝과 Ar 가스 단체의 스텝을 고속으로 절환할 수 있다.
우선, 이 장치를 이용하여 O2 가스와 Ar 가스의 혼합 가스의 플라즈마에 의해, 표 1의 처리 조건에 의해서, 다양한 높이의 레지스트 마스크를 20s간 처리하여 레지스트 마스크의 축소화를 행하였다. 이 때의 가공 형상의 예를 도 7에 도시한다. 도 7의 (a)에 도시한 어스펙트비 1.0의 패턴에서는 레지스트 마스크의 쓰러짐이 거의 발생하지 않는 것에 대해서, 도 7의 (b)의 어스펙트비 2.0이나 도 7의 (c)의 어스펙트비 3.5의 패턴에서는 라인 앤드 스페이스 패턴의 최외주의 레지스트 마스크가 우측으로 15° 쓰러져 있는 것을 알 수 있다. 이 마스크의 쓰러짐 각도와 어스펙트비의 관계를 도 8에 도시한다. 어스펙트비 1.0 이하에서는 마스크의 쓰러짐은 생기지 않지만, 1.0 이상으로 되면 급격하게 쓰러짐이 증가하고 있는 것을 알 수 있다. 즉, 마스크 쓰러짐은, 어스펙트비 1.0 이상의 마스크에서 발생하는 문제인 것을 알 수 있다.
이 마스크 쓰러짐의 문제를 해결하기 위해, O2와 Ar의 혼합 가스의 플라즈마 처리에 의해 레지스트 축소화를 행한 후에, 희가스의 플라즈마에 의한 응력 완화의 처리를 행하여 마스크의 쓰러짐을 방지하는 방법을 시도하였다.
시료로서는, 도 10의 (a)에 도시한 어스펙트비 5.5의 100㎚ 라인 앤드 스페이스 패턴의 레지스트 마스크의 시료를 이용하여, 레지스트 마스크의 축소화 처리를 행하였다. 우선, 표 2의 조건에 나타낸 바와 같이, 스텝 1에 있어서 O2와 Ar의 혼합 가스의 플라즈마에 의한 축소화 처리를 연속 30s간 행한 후, 스텝 2에 있어서 Ar 가스 단체의 플라즈마에 의해 응력 완화의 처리를 5s 동안 행하였다. 처리 중의 마이크로파 전력 및 가스 유량의 시간 변화를 도 9에 도시한다. 우선, 스텝 1을 개시하는 5s 전에 원하는 유량의 O2 가스와 Ar 가스를 흘린다. 다음으로 스텝 1의 개시 타이밍 A에서, 마이크로파 전력을 투입하여 플라즈마를 발생시켜, 축소화 처리를 개시한다. 계속해서, 스텝 2의 개시 타이밍 B에서 O2 가스를 중지함과 동시에 Ar의 유량을 늘려, Ar 가스만의 처리로 절환하였다. 단, 타이밍 B 이후도 2s 정도는 O2 가스의 유량이 0으로 되지 않으므로, 실제의 응력 완화 처리의 개시는 O2 가스 유량이 0sccm으로 되는 B'의 타이밍이다. 마지막으로, 스텝 2의 종료 타이밍 C에서 마이크로파 전력을 0W로 하여 플라즈마 방전을 off하고, 응력 완화 처리를 종료한다.
이 연속 처리에서, 축소화 처리 종료 시의 타이밍 B'에서의 레지스트 형상은, 도 10의 (b)에 도시한 바와 같이, 라인 앤드 스페이스의 최외주의 패턴이 크게 우측으로 기울어 있는 것을 알 수 있다. 또한, 응력 완화 종료 시의 타이밍 C에서의 레지스트 형상은 도 10의 (c)에 도시한 바와 같이, 쓰러짐이 경감되지만 수직으로는 되돌아가지 않고, 쓰러짐 각도 12°의 경사가 남았다. 이와 같이, 스텝 1과 스텝 2를 행함으로써 쓰러짐 각도를 경미한 것으로 할 수 있다.
다음으로, 표 3의 조건에 나타낸 바와 같이, 15s간의 축소화 처리와 5s간의 응력 완화의 처리를 교대로 2회씩 행하였다. 처리 중의 마이크로파 전력 및 가스 유량의 시간 변화를 도 11에 도시한다. 우선, 스텝 1을 개시하는 5s 전에 원하는 유량의 O2 가스와 Ar 가스를 흘린다. 다음으로 스텝 1의 개시 타이밍 A에서, 마이크로파 전력을 투입하여 플라즈마를 발생시켜, O2와 Ar의 혼합 가스의 플라즈마에 의한 축소화 처리를 개시한다. 계속해서, 스텝 2의 개시 타이밍 B에서 O2 가스를 중지함과 동시에 Ar의 유량을 늘려, Ar 가스만의 처리로 절환하여 응력 완화 처리를 행한다. 이 경우도, 실제의 응력 완화 처리의 개시는 O2 가스 유량이 0sccm으로 되는 B'의 타이밍이다. 다음으로, 스텝 2의 종료 타이밍 C에서, 다시 O2 가스를 흘리기 시작함과 동시에 Ar 유량을 줄여, O2와 Ar의 혼합 가스의 플라즈마에 의한 축소화 처리를 재개한다. 이 경우, 타이밍 C로부터 O2가 흐르기 시작하므로, 축소화 처리 자신은 개시되지만, O2 유량이 원하는 값에 도달하는 데에는 약 2s가 필요하기 때문에, 안정적인 축소화 처리를 행할 수 있는 것은 O2 유량이 정상값에 도달하는 타이밍 C' 이후이다. 다음으로, 스텝 3의 종료 타이밍 D에서, O2 가스를 중지함과 동시에 Ar의 유량을 늘려, Ar 가스만의 처리로 절환하였다. 이 경우도 실제의 응력 완화 처리의 개시는 타이밍 D'이다. 마지막으로, 스텝 4의 종료 타이밍에서 마이크로파 전력을 0W로 하여 플라즈마 방전을 off하고, 응력 완화 처리를 종료한다.
이 경우의 1회째의 축소화 처리 직후, 1회째의 응력 완화 처리 직후, 2회째의 축소화 처리 직후, 2회째의 응력 완화 처리 직후의 각 레지스트 형상을 각각 도 12의 (b), 도 12의 (c), 도 12의 (d), 도 12의 (e)에 도시한다. 레지스트는 축소화 처리의 스텝에서 쓰러져, 응력 완화의 스텝에서 수직으로 되돌아가는 것을 반복하여, 최종적으로 거의 수직 형상을 유지하는 것을 알 수 있었다. 이 O2 처리의 1 step의 시간과 응력 완화 후의 레지스트 마스크의 쓰러짐 각도의 관계를 도 1에 도시한다. O2 처리의 step 시간이 15s를 초과하면 마스크의 쓰러짐 각도가 급격하게 증가해 가는 것을 알 수 있다. 또한, 이 때 레지스트 마스크에 작용하는 응력의 크기와 처리 시간의 관계를 도 13에 도시한다. 레지스트 마스크에 작용하는 응력은 처리 시간과 함께 서서히 증가하여, 15s 부근에서 레지스트의 기계 강도를 초과하고 있는 것을 알 수 있다. 즉, 레지스트 마스크에 작용하는 응력이 재료의 기계 강도를 초과하여, 마스크가 소성 변형되기 전에 응력 완화의 처리를 행함으로써 레지스트 형상을 수직 형상으로 되돌릴 수 있는 것을 알 수 있다.
우리들의 연구에 따르면, 이 레지스트 마스크에 작용하는 응력의 크기에 관해서는, 수학식 1과 같은 비례 관계를 갖는 것을 알 수 있다. 따라서, 금후의 미세화가 진행되어 마스크 폭 w나 마스크 높이 h가 작아지면, 레지스트 마스크에 작용하는 응력이 증대되므로, 보다 짧은 시간에서의 스텝 절환이 필요해진다.
Figure 112010036008406-pat00001
σmax : 레지스트 마스크에 작용하는 최대 응력
t : 처리 시간
h : 마스크 높이
w : 마스크 폭
이상의 결과로부터, 마스크 쓰러짐을 일으키지 않고, 레지스트 마스크의 축소화하기 위해서는, 축소화 처리와 응력 완화의 처리를 교대로 반복하고, 최종 스텝을 응력 완화 처리에서 끝내는 것 외에, 1회의 축소화 처리의 스텝을 짧게 할 필요가 있다.
1회의 축소화 처리의 시간은 100㎚의 라인 앤드 스페이스의 경우에서 15s 이하이며, 금후, 레지스트 패턴의 치수가 좁게 된 경우는, 더 짧게 할 필요가 있다. 또한, 레지스트 치수가 시간과 함께 극단적으로 미세하게 되어 가는 경우에는, 수학식 1의 응력이 서서히 증대되므로, 축소화 처리의 스텝을 시간과 수반하여 짧게 하는 처리도 필요하다.
한편, 가스 절환의 관점에서 보면, 2s 이하에서는 안정적으로 가스를 절환할 수 없게 되므로, 최저 2s 이상의 스텝 시간이 필요하다. 또한, 검토의 결과, 축소화 처리의 1 스텝의 시간을 극단적으로 짧게 하면 레지스트 패턴 측면의 러프네스가 증가되는 것도 알 수 있고, 축소화 처리의 1 스텝의 시간으로서는 어느 정도 이상의 시간이 필요하다.
본 실시예에서는 레지스트 마스크의 축소화 처리에 대해서 설명하였지만, 산소, 불소, 질소를 함유하는 플라즈마에 의해, 레지스트나 다른 유기 재료의 마스크를 갖는 시료를 처리하는 경우이면, 예를 들면 하드 마스크나 게이트 전극의 에칭이어도 마찬가지의 효과를 갖는다. 또한, 금회의 처리에서는 레지스트 마스크에 변질층을 발생시키는 가스의 예로서, Ar 희석한 O2 가스를 이용하였지만, 산소, 불소, 질소 중 어느 것인가의 원소를 포함하는 가스이면 어느 것이어도 되고, 예를 들면, CO2, CO, SF6, CxHyFz의 플루오르 카본 가스, N2, NF3 등이 포함되어 있으면, 마찬가지의 효과를 갖는다. 또한, 이들의 가스에, 희가스나 다른 반응성 가스를 혼합한 가스의 경우, 예를 들면, O2, Cl2, HBr과 Ar의 혼합 가스나, C4F8, N2와 Ar의 혼합 가스, O2와 N2의 혼합 가스도 마찬가지의 효과를 갖는다.
본 실시예에서는, 응력 완화 처리의 가스로서 Ar을 이용하였지만, 예를 들면 He, Ne, Kr, Xe 등의 다른 희가스를 이용한 경우나, 산소, 불소, 질소 중 어느 것인가의 원소도 포함되지 않는 혼합 가스, 예를 들면, Cl2, HBr과 Ar의 혼합 가스 등도 마찬가지의 효과가 있다.
본 실시예에서는, 마스크 재료로서 포토레지스트를 이용하였지만, 다른 유기 재료이면, 예를 들면, 플라즈마 CVD나 도포로 형성되는 카본 함유막이나, 유기계의 저유전율 재료 등이어도 마찬가지의 효과가 있다.
본 실시예의 처리를 적용한 경우, 라인 앤드 스페이스 패턴의 최외주와 같이 좌우의 스페이스 간격이 큰 경우라도 레지스트 쓰러짐을 발생시키지 않고 수직 가공이 가능하다. 따라서, 종래는 패턴 소밀의 영향을 완화하기 위해 더미 패턴을 형성할 필요가 있었던 경우라도, 더미 패턴 없이 가공할 수 있기 때문에, 효율적인 회로 패턴의 설계가 가능하다.
<실시예 2>
실시예 1의 장치에서, 컴퓨터(25)에 처리 조건의 입력 화면에서, 표 4에 나타낸 바와 같이, 스텝 시간, 가스 유량, 압력, 마이크로파 전력 등의 통상의 처리 조건과는 별도로, 마스크의 폭과 높이, 및, 마스크 재료 혹은 마스크 재료의 기계 강도를 입력하는 항을 마련하였다. 이들의 조건을 바탕으로, 실시예 1에 나타낸 관계로부터 응력 완화 처리의 최적 주기를 자동적으로 산출하여, 표 5와 같은 응력 완화 처리를 주기적으로 행하는 실제의 레시피를 내부에서 발생시켜 실행하도록 하였다. 이에 의해, 플라즈마 처리 장치의 유저는, 복잡한 다단 스텝의 레시피를 작성하지 않아도 레지스트의 쓰러짐이 적은 처리가 가능하게 된다.
1 : 실리콘 기판상
2 : 산질화 실리콘
3 : 다결정 실리콘
4 : 실리콘 산화막
5 : 유기 반사 방지막
6 : 레지스트막
7 : 레지스트 마스크
48 : 축소화된 패턴
44 : 하드 마스크
43 : 게이트 전극
49 : 유황계의 보호막
50 : 변질층
51 : 변질층
8 : 처리 가스 라인
9 : 배기 가스 라인
10 : 가스 저장부
11 : 가스 도입용 구멍
16 : 가스 공급 유닛
17 : 플라즈마
18 : 시료대
20 : 감압 처리실
21 : 시료
22 : 터보 분자 펌프
23 : 가변 컨덕턴스 밸브
24 : 캐패시턴스 마노미터
25 : 컴퓨터
25 : 컴퓨터
26 : 유전체 창
27 : 광 파이버
28 : 분광 시스템
29 : 바이어스용 RF 전원
30 : 석영 창
53 : 마그네트론
54 : 도파관
55 : 공동 공진부
56 : 코일
57 : 가스 저장부로의 가스 도입구
60 : 배압 배기용의 드라이 펌프
61 : 배관
100 : 가변 컨덕턴스 밸브(피에조 밸브)
115 : 가스 배관
101 : 가스 봄베
102 : MFC
103 : 밸브
104 : 밸브
111 : 가스 봄베
112 : MFC
113 : 밸브
114 : 밸브

Claims (10)

  1. 유기 재료의 마스크를 갖는 시료를 플라즈마 처리하는 공정을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 플라즈마 처리가, 불소, 산소, 질소 중 어느 하나 또는 모두를 포함하는 가스에 의해 플라즈마 처리하는 제1 공정과,
    불소, 산소, 질소 중 어느 것도 포함하지 않고 희가스를 포함하는 가스에 의해 상기 플라즈마 처리하는 제2 공정을 갖고,
    상기 제1 공정과 상기 제2 공정을 반복하고,
    상기 제1 공정의 시간이 2초 이상 15초 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 플라즈마 처리의 최종 공정이 상기 제2 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 마스크 재료가 포토레지스트인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 마스크의 어스펙트비(높이/폭)가, 2 이상이고, 패턴 치수가 100㎚ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 유기 재료의 마스크를 갖는 시료를 플라즈마에 의해 처리하는 공정을 갖는 반도체 장치의 제조 방법에 있어서,
    상기 플라즈마 처리가, 반응성 가스의 래디컬을 이용하여 유기막에 응력을 발생시키는 제1 스텝과,
    희가스의 래디컬을 이용하여 상기 응력을 완화하는 제2 스텝을 갖고,
    상기 제1 스텝과 상기 제2 스텝을 교대로 반복하고,
    상기 제1 스텝의 시간이 2초 이상 15초 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 플라즈마 처리의 최종 공정이 상기 제2 스텝인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 마스크 재료가 포토레지스트인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제6항에 있어서,
    상기 마스크의 어스펙트비(높이/폭)가, 2 이상이고, 패턴 치수가 100㎚ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020100052818A 2009-06-04 2010-06-04 반도체 장치의 제조 방법 KR101204603B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009134608A JP2010283095A (ja) 2009-06-04 2009-06-04 半導体装置の製造方法
JPJP-P-2009-134608 2009-06-04

Publications (2)

Publication Number Publication Date
KR20100130971A KR20100130971A (ko) 2010-12-14
KR101204603B1 true KR101204603B1 (ko) 2012-11-23

Family

ID=43263901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100052818A KR101204603B1 (ko) 2009-06-04 2010-06-04 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8791027B2 (ko)
JP (1) JP2010283095A (ko)
KR (1) KR101204603B1 (ko)
CN (1) CN101908480B (ko)
TW (1) TWI485767B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6194515B2 (ja) * 2014-06-30 2017-09-13 豊田合成株式会社 サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法
KR102471161B1 (ko) 2015-12-23 2022-11-25 삼성전자주식회사 선택적 증착 층을 이용한 반도체 소자 형성 방법 및 관련된 소자
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
US11048848B2 (en) 2018-07-16 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including region having both continuous regions, and method and system for generating layout diagram of same
JPWO2020161879A1 (ja) * 2019-02-08 2021-02-18 株式会社日立ハイテク ドライエッチング方法及びドライエッチング装置
EP3968361B1 (en) 2020-07-02 2024-01-31 Changxin Memory Technologies, Inc. Semiconductor structure processing method
CN113889405B (zh) * 2020-07-02 2024-07-05 长鑫存储技术有限公司 半导体结构的处理方法及形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196355A (ja) * 2000-01-12 2001-07-19 Kawasaki Steel Corp 半導体装置の製造方法
JP2007287924A (ja) * 2006-04-17 2007-11-01 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327959A (ja) * 1994-06-30 1996-12-13 Seiko Epson Corp ウエハ及び基板の処理装置及び処理方法、ウエハ及び基板の移載装置
TW376553B (en) * 1998-06-18 1999-12-11 Taiwan Semiconductor Mfg Co Ltd Method for reducing profile micro-loading during etching of nitride
DE60041341D1 (de) * 1999-08-17 2009-02-26 Tokyo Electron Ltd Gepulstes plasmabehandlungsverfahren und vorrichtung
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
JP3672900B2 (ja) * 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
US6942816B2 (en) * 2003-02-12 2005-09-13 Lam Research Corporation Methods of reducing photoresist distortion while etching in a plasma processing system
KR100485388B1 (ko) * 2003-02-28 2005-04-27 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR100540475B1 (ko) * 2003-04-04 2006-01-10 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US6841484B2 (en) * 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
KR100630677B1 (ko) * 2003-07-02 2006-10-02 삼성전자주식회사 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법
KR100641952B1 (ko) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP4796965B2 (ja) * 2004-07-02 2011-10-19 株式会社アルバック エッチング方法及び装置
JP4734111B2 (ja) * 2005-12-15 2011-07-27 ルネサスエレクトロニクス株式会社 多層レジスト膜のパターニング方法および半導体装置の製造方法
US7550390B2 (en) * 2006-01-04 2009-06-23 Macronix International Co., Ltd Method and apparatus for dielectric etching during integrated circuit fabrication
JP4782585B2 (ja) * 2006-02-28 2011-09-28 株式会社日立ハイテクノロジーズ プラズマエッチング装置及び方法
US7642193B2 (en) * 2006-08-07 2010-01-05 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
JP4928893B2 (ja) * 2006-10-03 2012-05-09 株式会社日立ハイテクノロジーズ プラズマエッチング方法。
JP5004614B2 (ja) 2007-02-20 2012-08-22 株式会社日立ハイテクノロジーズ 真空処理装置
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196355A (ja) * 2000-01-12 2001-07-19 Kawasaki Steel Corp 半導体装置の製造方法
JP2007287924A (ja) * 2006-04-17 2007-11-01 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置

Also Published As

Publication number Publication date
KR20100130971A (ko) 2010-12-14
JP2010283095A (ja) 2010-12-16
CN101908480A (zh) 2010-12-08
CN101908480B (zh) 2013-10-02
TWI485767B (zh) 2015-05-21
US20100311246A1 (en) 2010-12-09
US8791027B2 (en) 2014-07-29
TW201115645A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
KR101204603B1 (ko) 반도체 장치의 제조 방법
KR101439562B1 (ko) 플라즈마 처리 방법 및 레지스트 패턴의 개질 방법
TWI527117B (zh) 橫向修整硬遮罩的方法
JP5705495B2 (ja) プラズマの処理方法及びプラズマ処理装置
KR101821056B1 (ko) 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템
JP4908045B2 (ja) プラズマ処理方法およびプラズマ処理装置
US7135410B2 (en) Etch with ramping
US11031233B2 (en) High lateral to vertical ratio etch process for device manufacturing
KR101605005B1 (ko) Ａｒｃ 층 오프닝을 이용한 ｃｄ 바이어스 로딩 제어
TWI446439B (zh) 電漿處理方法
US8691701B2 (en) Strip with reduced low-K dielectric damage
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
US8664122B2 (en) Method of fabricating a semiconductor device
EP3624171A1 (en) Etching method
JP2013138269A (ja) 半導体装置の製造方法
JP2011155044A (ja) 真空処理装置
KR100894300B1 (ko) 드라이에칭방법
TWI849546B (zh) 沉積膜之形成方法
TWI590325B (zh) 電漿處理裝置及電漿處理方法
TW201314763A (zh) 降低線邊緣粗糙度之半導體結構的製造方法
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
JP2023065412A (ja) 基板処理装置
CN118266061A (zh) 沉积膜的形成方法
JP2017079273A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee