CN109037444A - 电容器结构及其制造方法 - Google Patents
电容器结构及其制造方法 Download PDFInfo
- Publication number
- CN109037444A CN109037444A CN201710430909.4A CN201710430909A CN109037444A CN 109037444 A CN109037444 A CN 109037444A CN 201710430909 A CN201710430909 A CN 201710430909A CN 109037444 A CN109037444 A CN 109037444A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- cup
- supporting layer
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电容器结构,包括:衬底、杯状下电极、顶支撑层、电容介电层以及上电极。杯状下电极位于衬底上。顶支撑层环绕所述杯状下电极的上部。所述顶支撑层的材料为高介电常数材料。电容介电层覆盖所述杯状下电极的表面与所述顶支撑层的表面。上电极覆盖所述电容介电层的表面。本发明另提供该电容器结构的制造方法。
Description
技术领域
本发明涉及一种半导体结构及其制造方法,尤其涉及一种电容器结构及其制造方法。
背景技术
动态随机存取存储器(DRAM)属于一种易失性存储器,其是由多个存储单元所构成。详细地说,每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成。电容器主要用以存储代表数据的电荷,必须具备高电容量才可确保数据不易漏失。
随着科技的进步,各类电子产品皆朝向高速、高效能、且轻薄短小的趋势发展,而在这趋势之下,对于更高容量的动态随机存取存储器的需求也随之增加。因此,动态随机存取存储器的设计也已朝向高积集度及高密度的方向发展。然而,高积集度的动态随机存取存储器上的存储单元的排列通常非常靠近,因此几乎无法在横向上增加电容器面积,而需从垂直方向上增加电容器的高度,以提升电容器面积及电容值。
发明内容
本发明提供一种以高介电常数材料当作顶支撑层的电容器结构,其可提升电容器结构的机械强度,同时增加电容器面积与电容值。
本发明提供一种电容器结构的制造方法,其不需要光掩膜即可进行脱模步骤。因此,本发明的电容器结构的制造方法可简化处理并降低制造成本。
本发明提供一种电容器结构,包括:衬底、杯状下电极、顶支撑层、电容介电层以及上电极。杯状下电极位于衬底上。顶支撑层环绕所述杯状下电极的上部。所述顶支撑层的材料为高介电常数材料。电容介电层覆盖所述杯状下电极的表面与所述顶支撑层的表面。上电极,覆盖所述电容介电层的表面。
本发明提供一种电容器结构的制造方法,其步骤如下。于衬底上依序形成底支撑层与模板层。于所述底支撑层与所述模板层中形成杯状下电极。所述模板层的顶面低于所述杯状下电极的顶面,以于所述模板层上形成凹陷。于所述衬底上共形形成顶支撑层。于所述顶支撑层上形成介电图案,以暴露出位于所述模板层上的所述顶支撑层的部分表面。以所述介电图案为掩膜,于所述顶支撑层与所述模板层中形成开口。进行脱模步骤,以暴露出所述杯状下电极的内表面与外表面。于所述杯状下电极的所述内表面与所述外表面以及所述顶支撑层的表面上形成电容介电层。于所述电容介电层的表面上形成上电极。
基于上述,本发明通过底支撑层与顶支撑层所构成的强化结构来增加电容器结构的机械强度,以避免电容器结构变形甚至倾倒的现象。而且,本发明的顶支撑层具有高介电常数材料,其可当作电容器介电层的一部分。因此,本发明还可增加电容器面积与电容值。另外,本发明亦提供一种电容器结构的制造方法,其不需要光掩膜即可进行脱模步骤。因此,可简化本发明的电容器结构的制造方法并降低制造成本。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1G为依照本发明的一实施例所显示的电容器结构的制造流程的上视示意图;
图2A至图2G分别为沿图1A至图1G的A-A线的剖面示意图;
图3A至图3G分别为沿图1A至图1G的B-B线的剖面示意图;
图4为图2G的部分电容器结构的放大示意图。
附图标号说明:
100:衬底
101:电容器接触窗
102:底支撑层
104、104a、104b:模板层
104T:厚度
106、112、112a、112b:牺牲层
108a、108b:凹陷
110、110a:顶支撑层
114:介电层
114a:介电图案
115:突出结构
116:第一开口
118:第二开口
120:第三开口
120D:深度
122:空隙
124:部分电容器结构
200:电容器
202:杯状下电极
202a:上部
202b:中间部
202c:下部
204:电容介电层
206:上电极
D:深度
T1、T2:厚度
W1、W2:宽度
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而,本发明亦可以各种不同的形式体现,而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件,以下段落将不再一一赘述。
图1A至图1G为依照本发明的一实施例所显示的电容器结构的制造流程的上视示意图。图2A至图2G分别为沿图1A至图1G的A-A线的剖面示意图。图3A至图3G分别为沿图1A至图1G的B-B线的剖面示意图。
请同时参照图1A、图2A以及图3A,本实施例提供一种电容器结构的制造方法,其步骤如下。首先,提供衬底100。衬底100例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底(Semiconductor Over Insulator,SOI)。半导体例如是IVA族的原子,例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物,例如是碳化硅或是硅化锗,或是IIIA族原子与VA族原子所形成的半导体化合物,例如是砷化镓。
接着,于衬底100上依序形成底支撑层102与模板层104。在一实施例中,底支撑层102的材料可例如是氮化硅(SiN)、氮氧化硅(SiON)、碳氮氧化硅(SiCON)、碳化硅(SiC)或其组合,其形成方法可以利用化学气相沉积法。底支撑层102的厚度例如是40nm至100nm。模板层104的材料可例如氧化硅或硼磷硅玻璃(BPSG),其形成方法可以利用化学气相沉积法。模板层104的厚度例如是1200nm至1500nm。
然后,在底支撑层102与模板层104中形成多个杯状下电极202,其排列为一阵列。如图2A与图3A所示,杯状下电极202可例如是U型结构,其内表面具有一开口或中空空间(未显示)。牺牲层106填入所述开口或中空空间。接着,进行平坦化处理,使得杯状下电极202的顶面、牺牲层106的顶面以及模板层104的顶面实质上共平面。在一实施例中,所述平坦化处理可以是回蚀刻(Etching back)处理或化学机械研磨(CMP)处理。在一实施例中,杯状下电极202的材料可例如是氮化钛(TiN)、氮化钽(TaN)、钨(W)、钛钨(TiW)、铝(Al)、铜(Cu)或金属硅化物,其可利用化学气相沉积法或物理气相沉积法来形成。牺牲层106的材料可例如是氧化铝,其可利用原子层沉积法来形成。另外,虽然图1A所显示的杯状下电极202的上视形状为圆形,但本发明不以此为限。在其他实施例中,杯状下电极202的上视形状亦可以是椭圆形或是多边形。
此外,在一实施例中,杯状下电极202与衬底100之间还具有多个电容器接触窗101。电容器接触窗101可电性连接杯状下电极202与衬底100中的主动区(未显示)。在一实施例中,所述电容器接触窗的材料包括导体材料,其可例如是多晶硅、金属材料(例如是W)、金属硅化物或其组合。
请同时参照图1A-1B、图2A-2B以及图3A-3B,移除部分模板层104,使得模板层104a的顶面低于杯状下电极202的顶面。也就是说,凹蚀模板层104,以形成多个凹陷108a、108b。所述凹陷108a、108b是由杯状下电极202的上部202a的外表面与模板层104a的顶面所定义。在一实施例中,凹陷108a、108b的深度D可介于80nm至120nm之间。之后,在衬底100上形成顶支撑层110。顶支撑层110共形地覆盖凹陷108a、108b的表面、牺牲层106的顶面以及杯状下电极202的顶面。在一实施例中,顶支撑层110的材料包括高介电常数材料,其可例如是氧化锆(ZrO)、氧化镧(LaO)、氧化钇(YO)、氧化钆(GdO)或其组合。在另一实施例中,顶支撑层110的材料不会使得相邻杯状下电极202电性连接,进而导致短路现象。
请同时参照图1B-1C、图2B-2C以及图3B-3C,在顶支撑层110上形成牺牲层112。如图2C所示,图1C的A-A线方向上的杯状下电极202之间的宽度W1较小,因此,牺牲层112填满凹陷108a。另一方面,如图3C所示,图1C的B-B线方向上的杯状下电极202之间的宽度W2较大,因此,牺牲层112并未填满凹陷108b。牺牲层112的材料可例如是氧化铝,其可利用原子层沉积法来形成。在一实施例中,所述宽度W2可介于16nm至20nm之间。
请同时参照图1C-1D、图2C-2D以及图3C-3D,在牺牲层112上形成介电层114。如图3D所示,由于图1D的B-B线方向上的杯状下电极202之间的宽度W2较大,因此,介电层114并未填满凹陷108b。详细地说,位于凹陷108b的底面上的介电层114的厚度T1远小于位于杯状下电极202的顶面上的介电层114的厚度T2。如图3D所示,靠近凹陷108b的侧壁的介电层114还具有突出结构(overhang)115,其使得位于凹陷108b上的介电层114的表面形成一上窄下宽的第一开口116。在一实施例中,第一开口116可例如是瓶状开口。在一实施例中,介电层114的材料可例如是氮化硅或氮氧化硅,其可利用化学气相沉积法来形成。
请同时参照图1D-1E、图2D-2E以及图3D-3E,进行蚀刻处理,移除部分介电层114与部分牺牲层112,以在第一开口116的下方形成第二开口118。第一开口116与第二开口118相连,且第二开口118暴露出顶支撑层110的部分表面。如图3D与3E所示,由于位于凹陷108b的底面上的介电层114的厚度T1远小于位于杯状下电极202的顶面上的介电层114的厚度T2,因此,当位于凹陷108b的底面上的介电层114被移除后,位于杯状下电极202的顶面上的介电层114的一部分仍残留着。也就是说,模板层104a上的顶支撑层110的部分表面外露于介电图案114a。在一实施例中,所述蚀刻处理包括非等向性蚀刻处理,其可例如是反应性离子蚀刻处理(RIE)。
请同时参照图1E-1F、图2E-2F以及图3E-3F,以介电图案114a为掩膜,移除部分顶支撑层110与部分模板层104a,形成第三开口120。之后,再移除残留的介电图案114a、牺牲层112a以及部分顶支撑层110,以形成如图2F与图3F的结构。在一实施例中,第三开口120未暴露出底支撑层102的表面。在另一实施例中,第三开口120的深度120D可大于或等于模板层104b的厚度104T的三分之二。在一实施例中,由于第三开口120的形成是不需要利用微影处理或是不需要光掩膜,因此,本实施例可具有简化处理并降低制造成本的功效。
请同时参照图1F-1G、图2F-2G以及图3F-3G,进行一脱模(mold strip)步骤,移除模板层104b与牺牲层106、112b,以暴露出杯状下电极202的内表面与外表面。详细地说,所述脱模步骤是对图1F的结构进行湿式蚀刻处理,亦即将蚀刻液注入第三开口120中。因此,暴露在蚀刻液中的模板层104b与牺牲层106、112将被完全移除。在一实施例中,所述湿式蚀刻处理可例如是使用蚀刻缓冲液(Buffer Oxide Etchant,BOE)、氢氟酸(HF)、稀释的氢氟酸(Diluted Hydrogen Fluoride,DHF)或缓冲氢氟酸(BHF)等蚀刻液来进行。
在此阶段中,如图2G所示,形成了一个中间镂空的结构,以底支撑层102、顶支撑层110a以及杯状下电极202支托整个架构。详细地说,顶支撑层110a共形地覆盖并连接相邻两个杯状下电极202的上侧壁,以形成U型结构。在一实施例中,模板层104b(或牺牲层106、112b)的材料与顶支撑层110a(或底支撑层102)的材料不同。举例来说,模板层104b可以是氧化硅;牺牲层106、112可以是氧化铝;而顶支撑层110a可以是氧化锆;底支撑层102可以氮化硅。对于所述蚀刻液而言,氧化硅(或氧化铝)对氧化锆(或氮化硅)蚀刻选择比较高,其可介于4至6之间。也就是说,进行所述湿式蚀刻处理时,氧化硅(或氧化铝)的蚀刻速率高于氧化锆(或氮化硅)的蚀刻速率。因此,所述湿式蚀刻处理之后,顶支撑层110a环绕杯状下电极202的上部202a、底支撑层102环绕杯状下电极202的下部202c,而顶支撑层110a、底支撑层102与杯状下电极202的中间部202b之间可具有一空隙122(如图2G所示)。空隙122可填充空气。
值得注意的是,在进行脱模步骤之后,杯状下电极202的内表面与外表面皆被暴露出来,其可有效地增加电容器的表面积,进而增加电容量。在一实施例中,顶支撑层110的顶面与杯状下电极202的顶面为共平面。在另一实施例中,各杯状下电极202的两侧壁的高度相同。
图4为图2G的部分电容器结构124的放大示意图。
请参照图4,在进行脱模步骤之后,于杯状下电极202的内表面与外表面以及顶支撑层110a的表面上形成电容介电层204。之后,于电容介电层204的表面上形成上电极206。所述杯状下电极202、电容介电层204以及上电极206可构成一电容器200。值得注意的是,由于顶支撑层110a是由高介电常数材料所构成。因此,顶支撑层110a可视为电容介电层204的一部分。也就是说,本实施例的顶支撑层110a不仅可强化电容器200的机械强度还可增加电容器面积与电容值。
在一实施例中,电容介电层204包括高介电常数材料层,其材料可例如是氧化铪(HfO)、氧化锆(ZrO)、氧化铝(AlO)、氮化铝(AlN)、氧化钛(TiO)、氧化镧(LaO)、氧化钇(YO)、氧化钆(GdO)、氧化钽(TaO)或其组合。上电极206的材料可例如是氮化钛(TiN)、氮化钽(TaN)、钨(W)、钛钨(TiW)、铝(Al)、铜(Cu)或金属硅化物。电容介电层204及上电极206的形成方法可利用化学气相沉积法或原子层沉积(ALD)处理来形成。
综上所述,本发明通过底支撑层与顶支撑层所构成的强化结构来增加电容器结构的机械强度,以避免电容器结构变形甚至倾倒的现象。而且,本发明的顶支撑层具有高介电常数材料,其可当作电容器介电层的一部分。因此,本发明还可增加电容器面积与电容值。另外,本发明亦提供一种电容器结构的制造方法,其不需要光掩膜即可进行脱模步骤。因此,可简化本发明的电容器结构的制造方法并降低制造成本。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视后附的申请专利范围所界定的为准。
Claims (15)
1.一种电容器结构,其特征在于,包括:
杯状下电极,位于衬底上;
顶支撑层,环绕所述杯状下电极的上部,其中所述顶支撑层的材料为高介电常数材料;
电容介电层,覆盖所述杯状下电极的表面与所述顶支撑层的表面;以及
上电极,覆盖所述电容介电层的表面。
2.根据权利要求1所述的电容器结构,其特征在于,所述顶支撑层共形地覆盖并连接相邻两个杯状下电极的上侧壁,以形成U型结构,其中所述顶支撑层为所述电容介电层的一部分。
3.根据权利要求1所述的电容器结构,其特征在于,还包括底支撑层,环绕所述杯状下电极的下部,其中所述底支撑层与所述顶支撑层之间具有空隙,所述空隙为填充空气。
4.根据权利要求1所述的电容器结构,其特征在于,所述顶支撑层的材料包括氧化锆、氧化镧、氧化钇、氧化钆或其组合。
5.根据权利要求1所述的电容器结构,其特征在于,所述顶支撑层的顶面与所述杯状下电极的顶面为共平面。
6.根据权利要求1所述的电容器结构,其特征在于,所述杯状下电极的两侧壁的高度相同。
7.一种电容器结构的制造方法,其特征在于,包括:
于衬底上依序形成底支撑层与模板层;
于所述底支撑层与所述模板层中形成杯状下电极,其中所述模板层的顶面低于所述杯状下电极的顶面,以于所述模板层上形成凹陷;
于所述衬底上共形形成顶支撑层;
于所述顶支撑层上形成介电图案,以暴露出位于所述模板层上的所述顶支撑层的部分表面;
以所述介电图案为掩膜,于所述顶支撑层与所述模板层中形成开口;
进行脱模步骤,以暴露出所述杯状下电极的内表面与外表面;
于所述杯状下电极的所述内表面与所述外表面以及所述顶支撑层的表面上形成电容介电层;以及
于所述电容介电层的表面上形成上电极。
8.根据权利要求7所述的电容器结构的制造方法,其特征在于,在形成所述杯状下电极之后,还包括在所述杯状下电极的内表面上形成牺牲层,使得所述牺牲层的顶面与所述杯状下电极的顶面为共平面。
9.根据权利要求8所述的电容器结构的制造方法,其特征在于,所述脱模步骤包括:
进行湿式蚀刻处理,以将蚀刻液注入所述开口中并移除所述模板层与所述牺牲层。
10.根据权利要求9所述的电容器结构的制造方法,其特征在于,所述蚀刻液包括蚀刻缓冲液、氢氟酸、稀释的氢氟酸、缓冲氢氟酸或其组合。
11.根据权利要求8所述的电容器结构的制造方法,其特征在于,所述牺牲层的材料与所述顶支撑层的材料不同,所述牺牲层的材料包括氧化铝,所述顶支撑层的材料包括高介电常数材料。
12.根据权利要求7所述的电容器结构的制造方法,其特征在于,所述顶支撑层的材料包括氧化锆、氧化镧、氧化钇、氧化钆或其组合。
13.根据权利要求7项所述的电容器结构的制造方法,其特征在于,于所述顶支撑层上形成所述介电图案的步骤包括:
于所述顶支撑层上形成介电层,所述介电层共形地覆盖所述杯状下电极的顶面与所述模板层上的所述凹陷的表面,其中所述介电层并未填满所述凹陷,使得所述凹陷的底面上的所述介电层的厚度小于所述杯状下电极的顶面上的所述介电层的厚度;以及
进行蚀刻处理,移除所述模板层上的部分所述介电层,使得所述模板层上的所述顶支撑层的所述部分表面外露于所述介电图案。
14.根据权利要求7所述的电容器结构的制造方法,其特征在于,所述开口的形成步骤不需要光掩膜。
15.根据权利要求7所述的电容器结构的制造方法,其特征在于,在所述脱模步骤之后,所述顶支撑层共形地覆盖并连接相邻两个杯状下电极的上侧壁,以形成U型结构。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710430909.4A CN109037444B (zh) | 2017-06-09 | 2017-06-09 | 电容器结构及其制造方法 |
US15/986,827 US10566415B2 (en) | 2017-06-09 | 2018-05-23 | Capacitor structure and method of manufacturing the same |
US16/739,120 US10910468B2 (en) | 2017-06-09 | 2020-01-10 | Capacitor structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710430909.4A CN109037444B (zh) | 2017-06-09 | 2017-06-09 | 电容器结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109037444A true CN109037444A (zh) | 2018-12-18 |
CN109037444B CN109037444B (zh) | 2022-01-04 |
Family
ID=64563759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710430909.4A Active CN109037444B (zh) | 2017-06-09 | 2017-06-09 | 电容器结构及其制造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10566415B2 (zh) |
CN (1) | CN109037444B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951996A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 电容器及其制造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11244952B2 (en) * | 2018-12-19 | 2022-02-08 | Micron Technology, Inc. | Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells |
TWI710110B (zh) * | 2019-11-19 | 2020-11-11 | 華邦電子股份有限公司 | 電容器及其製造方法 |
CN113394162B (zh) * | 2020-03-12 | 2022-03-18 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
US11605704B1 (en) * | 2021-10-08 | 2023-03-14 | Nanya Technology Corporation | Capacitor array and method for forming the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101160655A (zh) * | 2005-04-15 | 2008-04-09 | 国际商业机器公司 | Mim电容器及其制造方法 |
US20080186648A1 (en) * | 2007-02-01 | 2008-08-07 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices |
CN101317270A (zh) * | 2005-09-30 | 2008-12-03 | 德克萨斯仪器股份有限公司 | 位于保护性层顶部上的高密度高q值电容器 |
US20090008743A1 (en) * | 2007-07-02 | 2009-01-08 | Hynix Semiconductor Inc. | Capacitor with pillar type storage node and method for fabricating the same |
US20090184393A1 (en) * | 2008-01-21 | 2009-07-23 | Industrial Technology Research Institute | Memory capacitor and manufacturing method thereof |
US20090257169A1 (en) * | 2008-04-09 | 2009-10-15 | Industrial Technology Research Institute | Stacked capacitor structure and manufacturing method thereof |
US20100187588A1 (en) * | 2009-01-29 | 2010-07-29 | Kim Gil-Sub | Semiconductor memory device including a cylinder type storage node and a method of fabricating the same |
CN103081092A (zh) * | 2010-08-27 | 2013-05-01 | 株式会社半导体能源研究所 | 存储器件及半导体器件 |
US20130285202A1 (en) * | 2012-04-27 | 2013-10-31 | Elpida Memory, Inc. | Semiconductor device |
US20160365409A1 (en) * | 2015-06-15 | 2016-12-15 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303426B1 (en) | 2000-01-06 | 2001-10-16 | Agere Systems Guardian Corp. | Method of forming a capacitor having a tungsten bottom electrode in a semiconductor wafer |
KR100881730B1 (ko) | 2007-03-16 | 2009-02-06 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
US8119476B2 (en) | 2009-12-24 | 2012-02-21 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby |
TWI440140B (zh) | 2011-01-31 | 2014-06-01 | Inotera Memories Inc | 記憶體電容結構與其製作方法 |
KR20140038161A (ko) * | 2012-09-20 | 2014-03-28 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
CN103839917B (zh) | 2012-11-27 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | Mim电容及其形成方法 |
KR102076060B1 (ko) * | 2013-06-10 | 2020-02-11 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 및 이의 제조 방법 |
KR20150072286A (ko) * | 2013-12-19 | 2015-06-29 | 에스케이이노베이션 주식회사 | 플렉시블 기반 전하트랩층을 갖는 비휘발성 메모리 장치 및 그 제조방법 |
US9018733B1 (en) * | 2014-03-10 | 2015-04-28 | Inotera Memories, Inc. | Capacitor, storage node of the capacitor, and method of forming the same |
KR102316119B1 (ko) * | 2015-04-02 | 2021-10-21 | 삼성전자주식회사 | 반도체 장치 |
-
2017
- 2017-06-09 CN CN201710430909.4A patent/CN109037444B/zh active Active
-
2018
- 2018-05-23 US US15/986,827 patent/US10566415B2/en active Active
-
2020
- 2020-01-10 US US16/739,120 patent/US10910468B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101160655A (zh) * | 2005-04-15 | 2008-04-09 | 国际商业机器公司 | Mim电容器及其制造方法 |
CN101317270A (zh) * | 2005-09-30 | 2008-12-03 | 德克萨斯仪器股份有限公司 | 位于保护性层顶部上的高密度高q值电容器 |
US20080186648A1 (en) * | 2007-02-01 | 2008-08-07 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices |
US20090008743A1 (en) * | 2007-07-02 | 2009-01-08 | Hynix Semiconductor Inc. | Capacitor with pillar type storage node and method for fabricating the same |
US20090184393A1 (en) * | 2008-01-21 | 2009-07-23 | Industrial Technology Research Institute | Memory capacitor and manufacturing method thereof |
US20090257169A1 (en) * | 2008-04-09 | 2009-10-15 | Industrial Technology Research Institute | Stacked capacitor structure and manufacturing method thereof |
US20100187588A1 (en) * | 2009-01-29 | 2010-07-29 | Kim Gil-Sub | Semiconductor memory device including a cylinder type storage node and a method of fabricating the same |
CN103081092A (zh) * | 2010-08-27 | 2013-05-01 | 株式会社半导体能源研究所 | 存储器件及半导体器件 |
US20130285202A1 (en) * | 2012-04-27 | 2013-10-31 | Elpida Memory, Inc. | Semiconductor device |
US20160365409A1 (en) * | 2015-06-15 | 2016-12-15 | Samsung Electronics Co., Ltd. | Capacitor structure and semiconductor device including the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951996A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 电容器及其制造方法 |
CN112951996B (zh) * | 2019-12-11 | 2023-11-17 | 华邦电子股份有限公司 | 电容器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109037444B (zh) | 2022-01-04 |
US20200152732A1 (en) | 2020-05-14 |
US20180358428A1 (en) | 2018-12-13 |
US10566415B2 (en) | 2020-02-18 |
US10910468B2 (en) | 2021-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109037444A (zh) | 电容器结构及其制造方法 | |
US8441057B2 (en) | Embedded memory device having MIM capacitor formed in excavated structure | |
US9966427B2 (en) | Metal-insulator-metal (MIM) capacitor with an electrode scheme for improved manufacturability and reliability | |
CN109509836A (zh) | 形成存储器电容的方法 | |
CN107204323A (zh) | 半导体结构及其制造方法 | |
CN108962824B (zh) | 半导体元件及其制作方法 | |
US10008506B2 (en) | Semiconductor arrangement with capacitor | |
US11222896B2 (en) | Semiconductor arrangement with capacitor and method of fabricating the same | |
TWI654767B (zh) | 電容器結構及其製造方法 | |
US9911732B2 (en) | Vertical metal insulator metal capacitor having a high-k dielectric material | |
US9978754B2 (en) | Semiconductor arrangement with capacitor | |
US20090096001A1 (en) | Integrated Circuit and Method of Manufacturing the Same | |
TWI469362B (zh) | 用於動態隨機存取記憶體(dram)之具凹形板部的電容器及其製造方法 | |
TWI553886B (zh) | 記憶元件及其製造方法 | |
US20090051034A1 (en) | Semiconductor device and method for the same | |
TWI602309B (zh) | 電容器結構及其製造方法 | |
CN105529326B (zh) | 存储元件及其制造方法 | |
KR100575883B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
CN113345896A (zh) | 动态随机存取存储器装置及其制造方法 | |
CN112951996A (zh) | 电容器及其制造方法 | |
JPH1084090A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |