CN114141713A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN114141713A
CN114141713A CN202111440472.5A CN202111440472A CN114141713A CN 114141713 A CN114141713 A CN 114141713A CN 202111440472 A CN202111440472 A CN 202111440472A CN 114141713 A CN114141713 A CN 114141713A
Authority
CN
China
Prior art keywords
word line
section
forming
layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111440472.5A
Other languages
English (en)
Inventor
肖德元
余泳
邵光速
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Original Assignee
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Beijing Superstring Academy of Memory Technology filed Critical Changxin Memory Technologies Inc
Priority to CN202111440472.5A priority Critical patent/CN114141713A/zh
Publication of CN114141713A publication Critical patent/CN114141713A/zh
Priority to US17/817,405 priority patent/US20230171938A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种半导体结构的制作方法及半导体结构，涉及半导体技术领域。该半导体结构的制作方法包括：提供基底；于基底上形成阵列排布的多个有源柱，有源柱包括顺序连接的第一段、第二段和第三段，沿第二方向，第二段的横截面面积小于第一段和第三段的横截面面积；于第二段的侧壁、第一段的顶面和第三段的底面上形成栅氧化层；于栅氧化层上形成栅介质层，栅介质层的长度小于栅氧化层的长度，栅介质层靠近第三段设置。本公开通过在栅氧化层的侧壁上形成栅介质层，栅介质层的长度小于栅氧化层，且栅介质层靠近第三段，有利于控制半导体结构的关断电流，减少栅极诱导漏极泄露电流和带间隧穿的问题，进而有效提高半导体结构的性能和良率。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
随着半导体工艺的发展，半导体器件的尺寸越来越小，栅极诱导漏极泄漏(GateInduced Drain Leakage，GIDL)等问题会对半导体结构的形成产生较大的不利影响，降低了半导体结构的性能和良率。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：
提供基底；
于所述基底上形成多个有源柱，多个所述有源柱阵列排布，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，沿第二方向，所述第二段的横截面面积小于所述第一段和所述第三段的横截面面积；
于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成栅氧化层；
于所述栅氧化层上形成栅介质层，沿第一方向，所述栅介质层的长度小于所述栅氧化层的长度，其中，所述栅介质层靠近所述第三段设置。
根据本公开的一些实施例，所述于所述基底上形成多个有源柱，包括：
于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底形成条状体；
对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括第一部分、第二部分和第三部分；
于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，所述第二方向与所述第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构的之间的所述硅柱结构形成硅柱；
对所述硅柱的所述第二部分进行预设处理，形成所述有源柱。
根据本公开的一些实施例，所述于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，包括：
于所述基底内形成多个沿第二方向间隔设置的位线沟槽；
于所述位线沟槽内形成位线隔离结构。
根据本公开的一些实施例，所述于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，包括：
于所述基底内形成多个沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；
于所述字线沟槽的两侧壁上分别形成第一初始隔离层，所述第一初始隔离层延伸至所述字线沟槽外，并覆盖于所述硅柱的顶面上，两个所述第一初始隔离层之间形成第一沟槽；
于所述第一沟槽内形成初始字线隔离结构，所述初始字线隔离结构的顶面与所述第一初始隔离层的顶面平齐；
去除部分所述第一初始隔离层和部分所述初始字线隔离结构，保留位于所述字线沟槽的两侧壁上的第一初始隔离层，保留位于所述第一沟槽内的初始字线隔离结构，被保留下来的所述第一初始隔离层构成第一隔离层，被保留下来的所述初始字线隔离结构构成字线隔离结构。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
于所述第一沟槽的底部形成位线，所述位线为多个，多个所述位线沿所述第三方向间隔设置。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
形成支撑结构，所述支撑结构覆盖所述字线隔离结构的两侧以及所述第三部分的沿第三方向的两侧壁。
根据本公开的一些实施例，所述形成支撑结构，包括：
去除部分所述第一隔离层和部分所述位线隔离结构，暴露部分所述字线隔离结构和部分所述硅柱，其中，所述字线隔离结构和所述硅柱之间形成第一填充区，沿第三方向，相邻的所述第三段之间的间隙形成第二填充区；
于所述第一填充区内以及所述第二填充区的侧壁上形成支撑结构。
根据本公开的一些实施例，所述对所述硅柱的所述第二部分进行预设处理，形成所述有源柱，包括：
去除位于所述支撑结构下方的部分所述第一隔离层和部分所述位线隔离结构，暴露出所述第二部分；
对所述第二部分进行氧化工艺处理，以去除部分所述第二部分，形成所述有源柱；
其中，所述硅柱的第一部分形成所述有源柱的第一段，所述硅柱被保留下来的所述第二部分形成所述有源柱的所述第二段，所述硅柱的所述第三部分形成所述有源柱的所述第三段。
根据本公开的一些实施例，所述第二段和所述字线隔离结构之间形成第二沟槽；
所述于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成栅氧化层，包括：
利用原子层沉积工艺于所述第二沟槽的侧壁上形成栅氧化层，所述第二沟槽内的所述栅氧化层围合成第三沟槽。
根据本公开的一些实施例，所述于所述栅氧化层上形成栅介质层，包括：
于所述第三沟槽内形成第一初始字线，所述第一初始字线填充满所述第三沟槽；
去除部分所述第一初始字线，被保留下来的所述第一初始字线形成第一字线，所述第一字线与所述栅氧化层之间形成第四沟槽；
于所述第四沟槽内并在所述栅氧化层的侧壁上形成栅介质层，所述栅介质层的侧壁和所述第一字线的顶端围合成第五沟槽；
于所述第五沟槽内形成第二初始字线；
去除部分所述第二初始字线，被保留下来的所述第二初始字线形成第二字线，所述第一字线和所述第二字线形成字线结构。
根据本公开的一些实施例，所述于所述栅氧化层上形成栅介质层，包括：
于所述第三沟槽内形成牺牲层，所述牺牲层的顶面低于所述第二段的顶面，所述牺牲层和所述栅氧化层侧壁之间围合成第四沟槽；
于所述第四沟槽内并在所述栅氧化层的侧壁上形成栅介质层；
去除所述牺牲层，所述栅介质层的侧壁和被去除的所述牺牲层位置处的所述栅氧化层侧壁之间围合成第六沟槽；
于所述第六沟槽内形成字线结构。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
于所述字线结构上形成第二隔离层，所述第二隔离层的顶面与所述有源柱的顶面平齐。
本公开的第二方面提供了一种半导体结构，所述半导体结构包括：
基底；
有源柱，所述有源柱为多个，多个所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，沿第二方向，所述第二段的截面积小于所述第一段和所述第三段的截面积；
栅氧化层，所述栅氧化层设在所述第二段的侧壁、所述第一段的顶端和所述第三段的底端；
栅介质层，所述栅介质层设置在所述栅氧化层的外侧，沿第一方向，所述栅介质层的长度小于所述栅氧化层的长度，其中，所述栅介质层靠近所述第三段设置。
根据本公开的一些实施例，所述半导体结构还包括多个位线隔离结构和多个字线隔离结构；
沿第二方向，多个所述位线隔离结构间隔设置；
沿第三方向，多个所述字线隔离结构间隔设置。
根据本公开的一些实施例，所述半导体结构还包括多个位线，多个所述位线沿第二方向间隔设置，所述位线位于所述有源柱的下方。
根据本公开的一些实施例，所述半导体结构还包括多个字线结构，多个所述字线结构沿第三方向间隔设置；
所述字线结构包括第一字线和第二字线，所述第一字线靠近所述第一段设置，所述第二字线靠近所述第三段设置，以垂直于所述第二方向的平面为纵截面，所述第一字线的纵截面的面积大于所述第二字线的纵截面的面积。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，在有源柱的第二段侧壁、第一段的顶面和第三段的底面上形成栅氧化层，而后，在栅氧化层的侧壁上形成栅介质层，其中，栅介质层的长度小于栅氧化层的长度，并且栅介质层靠近第三段设置，从而使得第二段的两端的电容量不同，进而导致第二段两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄露电流和带间隧穿的问题，提高半导体结构的性能和良率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的半导体结构的制作方法中形成条状体的示意图。
图3是根据一示例性实施例示出的半导体结构的制作方法中形成初始位线隔离结构的示意图。
图4是根据一示例性实施例示出的半导体结构的制作方法中形成硅柱结构的示意图。
图5是根据一示例性实施例示出的半导体结构的制作方法中形成硅柱的示意图。
图6是根据一示例性实施例示出的半导体结构的制作方法中形成第一初始隔离层的示意图。
图7是根据一示例性实施例示出的半导体结构的制作方法中形成初始字线隔离结构的示意图。
图8是根据一示例性实施例示出的半导体结构的制作方法中形成字线隔离结构和第一隔离层的示意图。
图9是根据一示例性实施例示出的半导体结构的制作方法中形成第一填充区和第二填充区的示意图。
图10是根据一示例性实施例示出的半导体结构的制作方法中形成支撑结构的示意图。
图11是根据一示例性实施例示出的半导体结构的制作方法中形成位线隔离结构的示意图。
图12是根据一示例性实施例示出的半导体结构的制作方法中形成第二沟槽的示意图。
图13是根据一示例性实施例示出的半导体结构的制作方法中形成栅氧化层的示意图。
图14是根据一示例性实施例示出的半导体结构的制作方法中形成第一字线的示意图。
图15是根据一示例性实施例示出的半导体结构的制作方法中形成栅介质层的示意图。
图16是根据一示例性实施例示出的半导体结构的制作方法中形成第二字线的示意图。
图17是根据一示例性实施例示出的半导体结构的制作方法中形成牺牲层和第四沟槽的示意图。
图18是根据一示例性实施例示出的半导体结构的制作方法中形成栅介质层的示意图。
图19是根据一示例性实施例示出的半导体结构的制作方法中形成第六沟槽的示意图。
图20是根据一示例性实施例示出的半导体结构的制作方法中一种字线结构形成的示意图。
图21是根据一示例性实施例示出的半导体结构的制作方法中形成第二隔离层的示意图。
图22是图21中的A部的放大示意图。
图23是根据一示例性实施例示出的半导体结构的制作方法中另一种字线结构形成的示意图。
图24是图23中的B部的放大示意图。
附图标记：
10、基底；11、位线沟槽；12、字线沟槽；20、位线隔离结构；21、初始位线隔离结构；22、过渡位线隔离结构；30、条状体；31、硅柱结构；311、第一部分；312、第二部分；313、第三部分；32、硅柱；40、字线隔离结构；41、初始字线隔离结构；50、第一隔离层；51、第一初始隔离层；60、第一沟槽；70、位线；80、支撑结构；90、第一填充区；100、第二填充区；110、有源柱；111、第一段；112、第二段；113、第三段；120、第二沟槽；130、栅氧化层；140、第三沟槽；150、字线结构；150a、第一字线；150b、第二字线；160、第四沟槽；170、栅介质层；180、第五沟槽；190、牺牲层；200、第六沟槽；210、第二隔离层。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
相关技术中，晶体管可理解为用半导体材料制作的电流开关结构，在晶体管的源极与漏极之间，设有金属栅极，可利用金属栅极来控制电流在源极与漏极之间的通断。其中一种晶体管为GAA晶体管(Gate-All-Around，GAA晶体管)，采用环绕式栅极技术。随着半导体工艺的发展，半导体器件的尺寸越来越小，GAA晶体管的结构在形成过程中存在栅极诱导漏极泄漏(Gate Induced Drain Leakage，GIDL)的问题，上述GAA晶体管的栅极诱导漏极泄漏会降低半导体结构的性能和良率。
为了解决上述技术问题之一，公开示例性的实施例中提供了一种半导体结构的制作方法，下面结合图1-图24对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构，比如GAA晶体管或垂直环栅晶体管等。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S100：提供基底。
步骤S200：于基底上形成多个有源柱，多个有源柱阵列排布，沿第一方向，有源柱包括顺序连接的第一段、第二段和第三段，沿第二方向，第二段的横截面面积小于第一段和第三段的横截面面积。
步骤S300：于第二段的侧壁、第一段的顶面和第三段的底面上形成栅氧化层。
步骤S400：于栅氧化层上形成栅介质层，沿第一方向，栅介质层的长度小于栅氧化层的长度，栅介质层靠近第三段设置。
在本实施例中，通过在有源柱的第二段侧壁、第一段的顶面和第三段的底面上形成栅氧化层，而后，在栅氧化层的侧壁上形成栅介质层，其中，栅介质层的长度小于栅氧化层的长度，并且栅介质层靠近第三段设置，从而使得第二段的两端的电容量不同，进而导致第二段两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄露电流和带间隧穿的问题，提高半导体结构的性能和良率。
根据一个示例性实施例，本实施例是对上文中步骤S100的进一步说明。
如图2所示，在步骤S100中，基底10作为动态随机存储器的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。在本实施例中基底10采用硅材料，而本实施例采用硅材料作为基底10是为了方便本领域技术人员对后续形成方法的理解，并不构成限定，在实际应用过程中，可以根据需求选择合适的基底的材料。
根据一个示例性实施例，本实施例是对上文中步骤S200的进一步说明。
如图2和图3所示，在步骤S200中，在基底10上形成阵列排布的有源柱可以采用以下方法：
如图2所示，于基底10内形成多个沿第二方向Y间隔设置的位线沟槽11，且每个位线沟槽11沿第三方向Z延伸。
在本实施例中，参照图2所示，本实施例中的描述以图中示出的方位为例，第二方向Y为垂直于基底10的前侧面的延伸方向，即图2中Y方向。第三方向Z为平行于基底10的前侧面的延伸方向。其中，第二方向Y和第三方向Z在同一水平面上相交，第二方向Y可以与第三方向Z呈预定角度相交设置，比如，第二方向Y与第三方向Z相互垂直设置。
其中，位线沟槽11的形成过程中，可以先在基底10上形成第一掩膜层(图中未示出)，并对第一掩膜层进行图案化处理，使得第一掩膜层内形成多个沿第二方向间隔设置的第一开口，且每个第一开口沿第三方向Z延伸。
继续参考图2，以图案化后的第一掩膜层作为掩膜版，去除暴露在第一开口内的部分厚度的基底10，以在基底10内形成多个位线沟槽11，多个位线沟槽11沿第二方向Y间隔设置，且每个位线沟槽11沿第三方向Z延伸。
待形成位线沟槽11之后，如图3所示，利用沉积工艺向每个位线沟槽11内沉积绝缘材料，以在每个位线沟槽11内形成初始位线隔离结构21，使得相邻的初始位线隔离结构21之间的基底10形成条状体30，换而言之，本实施例通过多个初始位线隔离结构21的设置，将基底10分隔为多个独立存在的条状体30。
其中，沉积工艺可以包括原子层沉积工艺、化学气相沉积工艺和物理气相沉积工艺中任意一种。
此外，初始位线隔离结构21的材料可以包括但不限于氧化硅或氮化硅。在一些实施例中，初始位线隔离结构21还可以是氧化硅-氮化硅-氧化硅，即“ONO”结构，但并不限于此。
在本实施例中，通过在基底10内形成初始位线隔离结构21，可以实现后续在基底10内形成的相邻位线之间的绝缘效果，保证半导体结构的性能和良率。
待形成条状体30之后，如图4所示，对条状体30进行处理，形成硅柱结构31。沿第一方向，硅柱结构31包括第一部分311、第二部分312和第三部分313，第一部分311与基底10连接。其中，第一方向X垂直于基底10的方向，以图4所示的方位为例，第一方向X为自基底10的底面至基底10的顶面的延伸方向。
其中，在一些实施例中，对条状体30进行处理包括通过离子注入工艺对条状体30进行处理。例如，首先，可以控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在条状体30的底部形成第一部分311，然后再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在条状体30的中部形成第二部分312，最后，再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在条状体30的顶部形成第三部分313，第一部分311、第二部分312以及第三部分313构成柱状结构31。
其中，第一部分311的掺杂离子的类型可以与第三部分313的掺杂离子的类型相同，比如，掺杂离子可以包括N型离子；第二部分312的掺杂离子与第一部分311的掺杂离子的类型不同，比如，掺杂离子可以包括P型离子。
需要说明的，第一部分311可以作为后续形成有源柱的源极区或者漏极区中的一个，第二部分312可以作为后续形成有源柱的沟道区，第三部分313可以作为后续形成的有源柱的源极区或者漏极区中的另一个，比如，若第一部分311作为源极区，相应地，第三部分313作为漏极区。
待形成硅柱结构31之后，如图5至图7所示，于基底10内形成多个字线隔离结构40，多个字线隔离结构40沿第三方向Z间隔设置。其中，相邻的初始位线隔离结构21与相邻的字线隔离结构40的之间的硅柱结构31形成硅柱32，也就是说，多个字线隔离结构40将每个硅柱结构31分隔为多个硅柱32。
其中，字线隔离结构40的形成过程中，可以先在基底10上形成第二掩膜层(图中未示出)，对第二掩膜层进行图案化处理，使得第二掩膜层内形成多个沿第三方向z间隔设置的第二开口，每个第二开口y沿第二方向延伸。
如图5所示，以图案化后的第二掩膜层作为掩膜版，去除暴露在第二开口内的部分厚度的基底10，以在基底10内形成多个字线沟槽12。多个字线沟槽12沿第三方向间Z隔设置，且每个字线沟槽12沿第二方向Y延伸，其中，沿第一方向Z，字线沟槽12的深度小于位线沟槽11的深度。
之后，如图6所示，于字线沟槽12的两侧壁上分别形成第一初始隔离层51，第一初始隔离层51延伸至字线沟槽12外，并覆盖于硅柱32的顶面上，两个第一初始隔离层51之间形成第一沟槽60，第一沟槽60暴露出部分的基底10，以便于后续形成位线70。
在本实施例中，通过在硅柱32的侧面和顶面上形成第一初始隔离层51，并利用第一隔离层51对硅柱32进行防护，防止后续在基底10内形成的其他结构对硅柱32造成损坏。其中，第一隔离层51的材质可以包括氧化硅或者氮化硅等绝缘材质。
待形成第一沟槽60之后，继续参考图6，于第一沟槽60的底部形成位线70，位线70为多条，多条位线70沿第三方向间隔设置。
示例性地，可以通过离子注入工艺于第一沟槽的底部注入钴(Co)或镍铂合金(NiPt)等，钴(Co)或镍铂合金(NiPt)，在一定的反应条件下，上述的材质与基底中的硅反应，形成硅化钴(CoSi)或铂镍硅化物(PtNiSi)。然后，经退火处理后硅化钴(CoSi)或铂镍硅化物(PtNiSi)会向基底内的有源柱的底面扩散，从而形成一条位线70。位线70可以与后续所形成的沿第三方向Z且处于同一直线的多个有源柱的第一段连接。
其中，在本实施例中的位线的形成方法简单且便于控制和操作。需要说明的是，该位线可与后续所形成的有源柱中的漏极相连，晶体管的栅极与字线相连，源极与电容结构相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容结构中的数据信息，或者通过位线将数据信息写入到电容结构中进行存储。
待形成位线70之后，如图7所示，利用沉积工艺向第一沟槽60内沉积绝缘材料，以在第一沟槽60内形成初始字线隔离结构41，其中，初始字线隔离结构41的顶面与第一初始隔离层51的顶面平齐。
示例性地，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺将填充材料填入第一沟槽60，形成初始字线隔离结构41，初始字线隔离结构41的顶面与第一初始隔离层51的顶面平齐。其中，合适的填充材料包括绝缘材料。在一些实施例中，填充材料包括氮化物、氧化物、高K材料或其他合适的绝缘材料。
待初始字线隔离结构41形成之后，如图8所示，通过化学机械研磨工艺去除部分第一初始隔离层51和部分初始字线隔离结构41，保留位于字线沟槽12的两侧壁上的第一初始隔离层51，保留位于第一沟槽60内的初始字线隔离结构41，被保留下来的第一初始隔离层51构成第一隔离层50，被保留下来的初始字线隔离结构41构成字线隔离结构40。字线隔离结构40用于实现后续在基底10内形成的相邻字线之间的绝缘，保证半导体结构的性能和良率。
在本实施例中，利用化学机械研磨工艺使得第一隔离层50、字线隔离结构40以及硅柱32的顶面平齐，减少缺陷密度，提高半导体结构的良率。
形成字线隔离结构40之后，基底10上相邻字线隔离结构40和相邻初始位线隔离结构21之间的硅柱结构31形成硅柱32，其中，需要说明的是，硅柱结构31的第一部分311形成硅柱32的下半段，硅柱结构31的第二部分312形状硅柱32的中间段，硅柱结构31的第三部分313形成硅柱32的上半段。
在一些实施例中，在形成硅柱32和字线隔离结构40之后，半导体结构的制作方法还包括：
形成支撑结构80，支撑结构80覆盖字线隔离结构40的两侧以及第三部分的沿第三方向Z的两侧壁，其结构如图本实施例通过支撑结构80的设置，可以提高后续形成的栅氧化层等结构的形成精度。
在一些实施例中，如图9所示，去除部分第一隔离层50和部分初始位线隔离结构21，暴露部分字线隔离结构40和部分硅柱32，其中，字线隔离结构40和硅柱32之间形成第一填充区90，沿第三方向，相邻的第三段之间的间隙形成第二填充区100。以图9所示的方位为例，沿垂直于基底10的方向，去除部分厚度的第一隔离层50和部分厚度的初始位线隔离结构21，被保留下来的初始位线隔离结构21构成过渡位线隔离结构22，过渡位线隔离结构22的顶面与硅柱32的第三部分的底面平齐。
需要说明的是，从右往左，以第一条字线隔离结构40为例，第一填充区90可以理解为，第一条字线隔离结构40的右侧面与虚线之间的区域，第二填充区100可以理解为位于虚线右侧中，相邻的硅柱32之间的区域。
而后，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在第一填充区90和第二填充区100内形成初始支撑结构(图中未示出)。
在一些实施例中，可以通过原子层沉积工艺在第一填充区90的内壁和第二填充区100的内壁沉积初始支撑结构，初始支撑结构延伸至第一填充区90和第二填充区100外，并覆盖在硅柱32和字线隔离结构40的顶面。
然后，参照图10所示，通过刻蚀去除位于过渡位线隔离结构22的顶面即，第二填充区100的底壁上的初始支撑结构，以及去除位于硅柱32和字线隔离结构40的顶面上的初始支撑结构，保留保留位于字线隔离结构40两侧壁、以及沿第二方向Y的硅柱32第三部分侧壁上的初始支撑结构，被保留下来的初始支撑结构形成支撑结构80。需要说明的是，支撑结构80的材料包括但不限于氮化硅。
以图10所示的方位为例，支撑结构80的部分设置在字线隔离结构40沿第三方向Z上的两侧壁上，支撑结构80的部分设置在硅柱32的第三部分沿第二方向Y上的两侧壁上。
本实施例中，通过原子层沉积工艺形成支撑结构80，能提高支撑结构80的膜层致密性，用于防止后续形成字线过程中，有源柱的第三段发生倾斜等，从而保证后续所形成的栅氧化层的形成精度，进而提高半导体结构的性能和良率。
待形成支撑结构80之后，对硅柱32的第二部分进行预设处理，形成有源柱110。
在一些实施例中，如图11所示，去除位于支撑结构下方的部分第一隔离层50和部分位线隔离结构20，暴露出硅柱32的第二部分，被保留下来的位线隔离结构20的顶面与硅柱32的第二部分的底面平齐。
如图12所示，对硅柱32的第二部分进行氧化工艺处理，以去除硅柱32的部分第二部分，形成有源柱110。
在一个示例中，是对硅柱32的第二部分进行氧化工艺处理，以将硅柱32的第二部分的部分进行氧化，以使硅柱的外周面形成一定厚度的氧化硅，再利用刻蚀或清洗工艺，将形成在硅柱的外周面上的氧化硅去除掉，以使得硅柱32形成有源柱110。在一些实施例中，氧化工艺处理包括热氧化工艺处理或水蒸气氧化工艺处理，在氧化工艺处理中，硅柱32暴露在外界，通过热氧化或者水蒸气氧化，使得硅柱32的表面形成一层氧化物层，比如氧化硅，而后可以通过刻蚀或清洗工艺去除该氧化物层，从而去除硅柱32的部分第二部分。其中，本实施例中的硅柱32的第二部分即为上述实施例中硅柱结构31的第二部分312。
需要说明的是，硅柱32的第一部分形成有源柱110的第一段111，硅柱32被保留下来的第二部分形成有源柱110的第二段112，硅柱32的第三部分形成有源柱110的第三段113，第二段112与字线隔离结构40之间形成第二沟槽120。
在本示例中，第二段112可以作为有源柱110的沟道区，第一段111可以作为有源柱110的源极和漏极中的其中一个，第三段113可以作为有源柱110的源极和漏极中的另外一个。在一个示例中，有源柱110的第一段111形成漏极，有源柱110的第三段113形成源极。
以平行于基底10的截面为横截面，第二段112的横截面面积小于第一段111和第三段113的横截面积，如此设置，可以降低有源柱110的沟道区的面积，一方面可以便于后续的栅氧化层的制备，另一方面可以增加字线的面积，提高晶体管的灵敏度。
根据一个示例性实施例，本实施例是对上文中步骤S300的进一步说明。
在步骤S300中，于第二段112的侧壁、第一段111的顶面和第三段113的底面上形成栅氧化层130。
如图13所示，利用原子层沉积工艺于第二沟槽120的侧壁上形成栅氧化层130，第二沟槽120内的栅氧化层130围合成第三沟槽140，其中，栅氧化层130的材质可以包括氧化硅等绝缘材料。利用原子层沉积工艺形成的栅氧化层130能够在厚度较薄的条件下对有源柱110的第二段112进行有效的隔离保护，避免占据较大的空间，有利于后续实现其他结构层的填充或形成。
根据一个示例性实施例，本实施例是对上文中步骤S400的进一步说明。
在步骤S400中，于栅氧化层130上形成栅介质层170。沿第一方向，栅介质层170的长度小于栅氧化层130的长度，其中，栅介质层170靠近第三段113设置。
其中，在一些实施例中，作为栅介质层170的一种形成工艺，其工艺步骤如下：
通过原子层沉积工艺、物理气相沉积工艺或者化学气相沉积工艺于第三沟槽140内形成第一初始字线(图中未示出)，第一初始字线填充满第三沟槽140。
之后，参照图14所示，刻蚀去除部分第一初始字线，被保留下来的第一初始字线形成第一字线150a，第一字线150a的顶面低于有源柱110的第二段112的顶面，其中，第一字线150a与栅氧化层130之间形成第四沟槽160。
第一初始字线的刻蚀终点可以介于第二段112的高度的三分之一至三分之二位置处。在一个实施例中，第一初始字线的刻蚀终点位于第二段112的二分之一高度位置处。由此，被保留下来的第一初始字线形成第一字线150a。第一字线150a的材料包括但不限于钨或多晶硅。
然后，如图15所示，利用原子层沉积工艺在第四沟槽160内并在栅氧化层130的侧壁上形成栅介质层170，栅介质层170的侧壁和第一字线150a的顶端围合成第五沟槽180。
其中，栅介质层170的材质可以包括但不限于电介质材料或高K材料，通过电介质材料或高K材料形成的栅氧化层130有利于提高后续形成的电容器的电容量。需要说明的是，电介质材料可以由诸如氮化硅等高K电介质材料形成，或者，电介质材料可以包括但不限于氧化钽、氧化铌、氧化钛、氧化钡、氧化锶、氧化镧、氧化镨或者钛酸锶钡。高K材料包括但不限于氧化锆、氧化铪、氧化钛锆、氧化钌或氧化铝。
由于在栅介质层170形成之前，先在第三沟槽140内形成第一字线150a，第一字线150a遮挡部分第二段112，从而使得栅介质层170在第一方向X上的长度小于栅氧化层130的长度。
相关技术中，GAA晶体管中存在有栅极诱导漏极泄露电流(GIDL)的问题，而该类晶体管产生栅极诱导漏极泄露电流的原因是：由于栅氧化层的厚度较小，导致栅氧化层的存储电荷的能力下降，当GAA晶体管处于静态时，栅极产生的电子或者少数的载流体会通过栅氧化层进入晶体管的漏极中，使得晶体的漏极形成高电场效应，导致漏极发生泄露电流。而在本实施例中，通过在有源柱110的第二段112的侧壁、第一段111的顶面和第三段113的底面上形成栅氧化层130，而后，在栅氧化层130的侧壁上形成栅介质层170。而栅介质层170由电介质材料或高K材料形成，可以有效提高后续电容器的电容量，防止半导体结构中栅极所产生的电子或者少数载流体通过栅氧化层130进入源极或漏极中，从而有效降低了栅极诱导漏极泄露电流，提高了半导体结构的性能和良率。
待形成第五沟槽180之后，利用沉积工艺于第五沟槽180内形成第二初始字线(图中未示出)，第二初始字线填充满第五沟槽180。其中，第二初始字线的材料包括但不限于钨或多晶硅。
之后，如图16所示，去除部分第二初始字线。其中，第二初始字线的刻蚀终点与第二段112和第三段113的交界位置平齐。被保留下来的第二初始字线形成第二字线150b，第一字线150a和第二字线150b形成字线结构150。
相关技术中，双功函数的栅极结构一般是通过在栅极处沉积不同材料的字线金属层得到的，而沉积不同材料的金属层所需要的工艺相对复杂，并且不同材料的金属层之间因扩散问题需要做隔离层。
在本实施例中，字线结构150为两次沉积形成，且均选用金属钨或多晶硅材料，通过金属钨或多晶硅等材料所形成的字线的厚度不会对字线150的电势产生影响。同时，通过在第二段112的侧壁、第一段111的顶面和第三段113的底面上形成栅氧化层130，而后，在与第三段113连接的第二段112部分相对应的栅氧化层130的侧壁上形成栅介质层171，使得第二段112的两端的储存电荷的容量不同。其中，与第三段113连接的第二段112的部分的储存电荷的容量大于与第一段111连接的第二段112的部分的储存电荷的容量，从而形成一种功能符合双功函数功能的栅极结构，不仅加工工艺简单且更易于控制和实现。
因此，由本实施例的半导体结构所形成的晶体管，如GAA晶体管在使用时，靠近源极处的沟道区的储存电荷的容量增加，为了晶体管的导通，那么在该端附加的开启电压VT就会增加，相应的就会使靠近第三段113的那部分字线结构150的电势升高，进而使得第二段112两端相对应的字线结构150之间形成电势差。
进一步地，当源极端附件的开启电压VT增加时，会使得源极端的源极电压Vs增加。关断电流(I off)与与源极电压Vs存在如以下公式中示出的关系，即：
I off∝e-(Vs*ε/kt)
其中，ε/kt为常数，约为0.0256。因此，当源极端的源极电压Vs增加时，关断电流(Ioff)会减小，由于关断电流和源极电压Vs满足e的指数关系，所以当晶体管的源极端的栅氧化层的厚度增加时，关断电流会呈指数级降低，从而便于控制半导体结构的关断电流，进而减少半导体结构的栅极诱导漏极泄露电流和带间隧穿，提高半导体结构的性能和良率。
作为栅介质层170的另一种形成工艺，其工艺步骤如下：
如图17所示，利用沉积工艺于第三沟槽140内形成牺牲层190，牺牲层190的顶面低于第二段112的顶面，牺牲层190和栅氧化层130侧壁之间围合成第四沟槽160。在一些实施例中，牺牲层190的顶面可以介于第二段112的高度的三分之一至三分之二位置处。在一个示例中，牺牲层190的顶面位于第二段112的二分之一高度位置处。其中，牺牲层190的材料可以包括但不限于多晶硅。
如图18所示，利用原子层沉积工艺于第四沟槽160内并在栅氧化层130的侧壁上形成栅介质层170。
如图19所示，刻蚀牺牲层190，栅介质层170的侧壁和被去除的牺牲层190位置处的栅氧化层130侧壁之间围合成第六沟槽200。
如图20所示，利用沉积工艺在第六沟槽200内形成字线结构150，字线结构150的材质可以包括但不限于钨或多晶硅。其中，在本实施例中，字线结构150为一次沉积形成，工艺简单且便于控制字线结构150的形成质量。
在一些实施例中，如图21至图24所示，于字线结构150上形成第二隔离层210，第二隔离层210的顶面与有源柱110的顶面平齐。
待字线结构150形成之后，可以通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在字线结构150的顶面上形成第二隔离层210，然后通过化学机械研磨对第二隔离层210的顶面进行处理，使得第二隔离层210的顶面与有源柱110的顶面平齐。
通过在字线结构150上形成第二隔离层220，便于后续在基底10上形成半导体结构的其他结构，且实现字线结构150与形成在第二隔离层210上的其他器件的绝缘性。其中，第二隔离层210的材料包括但不限于氮化硅、二氧化硅或氮氧化硅。
如图21至图24所示，本公开一实施例还提供了一种半导体结构，其中，半导体结构包括基底10、有源柱110、栅氧化层130和栅介质层170。
其中，有源柱110为多个，多个有源柱110阵列排布在基底10内。沿第一方向X，有源柱110包括顺序连接的第一段111、第二段112和第三段113。其中，第一段111与基底10连接，第一段111可以形成有源柱110的漏极，第二段112可以形成有源柱110的沟道区，第三段113可以形成有源柱110的源极。
栅氧化层130设置在第二段112的侧壁、第一段111的顶面和第三段113的底面上。
栅介质层170设置在栅氧化层130的外侧。其中，沿第一方向X，栅介质层170的长度小于栅氧化层130的长度，且栅介质层170靠近第三段113设置。
本实施例中，通过在有源柱的第二段侧壁、第一段的顶面和第三段的底面上形成栅氧化层，而后，在栅氧化层的侧壁上形成栅介质层，其中，栅介质层的长度小于栅氧化层的长度，并且栅介质层靠近第三段设置，从而使得第二段的两端的电容量不同，进而导致第二段两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄露电流和带间隧穿的问题，提高半导体结构的性能和良率。
如图21至图24所示，在一些实施例中，半导体结构还包括多个位线隔离结构20和多个字线隔离结构40。
其中，位线隔离结构20沿第二方向Y间隔设置，用于实现后续在基底10内所形成的相邻位线之间的绝缘，从而保证半导体结构的性能。
字线隔离结构40沿第三方向Z间隔设置，用于实现后续在基底10内所形成的相邻字线之间的绝缘，从而保证半导体结构的性能。
如图21至图24所示，在一些实施例中，半导体结构还包括多个位线70。多个位线70沿第二方向Y间隔设置，其中，位线70位于有源柱110的下方，用于连接沿第三方向Z延伸的且处于同一直线的多个有源柱110的第一段111。
如图21至图24所示，在一些实施例中，半导体结构还包括多个字线结构150，多个字线结构150沿第三方向Z间隔设置。字线结构150环绕有源柱110的第二段112设置，从而可以形成一种GAA晶体管结构。
其中，字线结构150包括第一字线150a和第二字线150b，第一字线150a的底面靠近第一段111，第二字线150b的顶面靠近第三段113。以垂直于第二方向Y的平面为纵截面，第一字线150a的纵截面的面积大于第二字线150b的纵截面的面积。
需要说明的是，在本实施例中，第一字线150a和第二字线150b可以通过一次沉积形成，也可以通过两次沉积形成。其中，第一字线150a的纵截面的面积大于第二字线150b的纵截面的面积，同时，沿第一方向X，栅氧化层130的侧壁与第一字线150a和第二字线150b的长度之和相同，而栅介质层170与第二字线150b的长度相同，从而使得在第二段112的两端形成的储存电荷的容量不同，进而使得第二段112两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄露电流和带间隧穿的问题，提高半导体结构的性能和良率。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
提供基底；
于所述基底上形成多个有源柱，多个所述有源柱阵列排布，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，沿第二方向，所述第二段的横截面面积小于所述第一段和所述第三段的横截面面积；
于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成栅氧化层；
于所述栅氧化层上形成栅介质层，沿第一方向，所述栅介质层的长度小于所述栅氧化层的长度，其中，所述栅介质层靠近所述第三段设置。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述于所述基底上形成多个有源柱，包括：
于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底形成条状体；
对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括第一部分、第二部分和第三部分；
于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，所述第二方向与所述第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构的之间的所述硅柱结构形成硅柱；
对所述硅柱的所述第二部分进行预设处理，形成所述有源柱。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，包括：
于所述基底内形成多个沿第二方向间隔设置的位线沟槽；
于所述位线沟槽内形成位线隔离结构。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，包括：
于所述基底内形成多个沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；
于所述字线沟槽的两侧壁上分别形成第一初始隔离层，所述第一初始隔离层延伸至所述字线沟槽外，并覆盖于所述硅柱的顶面上，两个所述第一初始隔离层之间形成第一沟槽；
于所述第一沟槽内形成初始字线隔离结构，所述初始字线隔离结构的顶面与所述第一初始隔离层的顶面平齐；
去除部分所述第一初始隔离层和部分所述初始字线隔离结构，保留位于所述字线沟槽的两侧壁上的第一初始隔离层，保留位于所述第一沟槽内的初始字线隔离结构，被保留下来的所述第一初始隔离层构成第一隔离层，被保留下来的所述初始字线隔离结构构成字线隔离结构。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
于所述第一沟槽的底部形成位线，所述位线为多个，多个所述位线沿所述第三方向间隔设置。
6.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
形成支撑结构，所述支撑结构覆盖所述字线隔离结构的两侧以及所述第三部分的沿第三方向的两侧壁。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述形成支撑结构，包括：
去除部分所述第一隔离层和部分所述位线隔离结构，暴露部分所述字线隔离结构和部分所述硅柱，其中，所述字线隔离结构和所述硅柱之间形成第一填充区，沿第三方向，相邻的所述第三段之间的间隙形成第二填充区；
于所述第一填充区内以及所述第二填充区的侧壁上形成支撑结构。
8.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述对所述硅柱的所述第二部分进行预设处理，形成所述有源柱，包括：
去除位于所述支撑结构下方的部分所述第一隔离层和部分所述位线隔离结构，暴露出所述第二部分；
对所述第二部分进行氧化工艺处理，以去除部分所述第二部分，形成所述有源柱；
其中，所述硅柱的第一部分形成所述有源柱的第一段，所述硅柱被保留下来的所述第二部分形成所述有源柱的所述第二段，所述硅柱的所述第三部分形成所述有源柱的所述第三段。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述第二段和所述字线隔离结构之间形成第二沟槽；
所述于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成栅氧化层，包括：
利用原子层沉积工艺于所述第二沟槽的侧壁上形成栅氧化层，所述第二沟槽内的所述栅氧化层围合成第三沟槽。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述于所述栅氧化层上形成栅介质层，包括：
于所述第三沟槽内形成第一初始字线，所述第一初始字线填充满所述第三沟槽；
去除部分所述第一初始字线，被保留下来的所述第一初始字线形成第一字线，所述第一字线与所述栅氧化层之间形成第四沟槽；
于所述第四沟槽内并在所述栅氧化层的侧壁上形成栅介质层，所述栅介质层的侧壁和所述第一字线的顶端围合成第五沟槽；
于所述第五沟槽内形成第二初始字线；
去除部分所述第二初始字线，被保留下来的所述第二初始字线形成第二字线，所述第一字线和所述第二字线形成字线结构。
11.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述于所述栅氧化层上形成栅介质层，包括：
于所述第三沟槽内形成牺牲层，所述牺牲层的顶面低于所述第二段的顶面，所述牺牲层和所述栅氧化层侧壁之间围合成第四沟槽；
于所述第四沟槽内并在所述栅氧化层的侧壁上形成栅介质层；
去除所述牺牲层，所述栅介质层的侧壁和被去除的所述牺牲层位置处的所述栅氧化层侧壁之间围合成第六沟槽；
于所述第六沟槽内形成字线结构。
12.根据权利要求10或11任一项所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
于所述字线结构上形成第二隔离层，所述第二隔离层的顶面与所述有源柱的顶面平齐。
13.一种半导体结构，其特征在于，包括：
基底；
有源柱，所述有源柱为多个，多个所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，沿第二方向，所述第二段的截面积小于所述第一段和所述第三段的截面积；
栅氧化层，所述栅氧化层设在所述第二段的侧壁、所述第一段的顶端和所述第三段的底端；
栅介质层，所述栅介质层设置在所述栅氧化层的外侧，沿第一方向，所述栅介质层的长度小于所述栅氧化层的长度，其中，所述栅介质层靠近所述第三段设置。
14.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括多个位线隔离结构和多个字线隔离结构；
沿第二方向，多个所述位线隔离结构间隔设置；
沿第三方向，多个所述字线隔离结构间隔设置。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括多个位线，多个所述位线沿第二方向间隔设置，所述位线位于所述有源柱的下方。
16.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括多个字线结构，多个所述字线结构沿第三方向间隔设置；
所述字线结构包括第一字线和第二字线，所述第一字线靠近所述第一段设置，所述第二字线靠近所述第三段设置，以垂直于所述第二方向的平面为纵截面，所述第一字线的纵截面的面积大于所述第二字线的纵截面的面积。
CN202111440472.5A 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构 Pending CN114141713A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111440472.5A CN114141713A (zh) 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构
US17/817,405 US20230171938A1 (en) 2021-11-30 2022-08-04 Manufacturing method of semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111440472.5A CN114141713A (zh) 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN114141713A true CN114141713A (zh) 2022-03-04

Family

ID=80389497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111440472.5A Pending CN114141713A (zh) 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
US (1) US20230171938A1 (zh)
CN (1) CN114141713A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053204A (zh) * 2023-03-13 2023-05-02 北京超弦存储器研究院 半导体结构及其制备方法、存储器及电子设备
CN116234300A (zh) * 2022-03-18 2023-06-06 北京超弦存储器研究院 动态存储单元及动态存储装置
WO2023226149A1 (zh) * 2022-05-23 2023-11-30 长鑫存储技术有限公司 半导体结构、测试结构、制备方法及测试方法
WO2023240985A1 (zh) * 2022-06-15 2023-12-21 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2024027202A1 (zh) * 2022-08-01 2024-02-08 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2024040645A1 (zh) * 2022-08-22 2024-02-29 长鑫存储技术有限公司 半导体结构及其制造方法、存储器
WO2024066144A1 (zh) * 2022-09-27 2024-04-04 长鑫存储技术有限公司 半导体结构及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116234300A (zh) * 2022-03-18 2023-06-06 北京超弦存储器研究院 动态存储单元及动态存储装置
CN116234300B (zh) * 2022-03-18 2024-02-20 北京超弦存储器研究院 动态存储单元及动态存储装置
WO2023226149A1 (zh) * 2022-05-23 2023-11-30 长鑫存储技术有限公司 半导体结构、测试结构、制备方法及测试方法
WO2023240985A1 (zh) * 2022-06-15 2023-12-21 北京超弦存储器研究院 半导体器件及其制造方法、电子设备
WO2024027202A1 (zh) * 2022-08-01 2024-02-08 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2024040645A1 (zh) * 2022-08-22 2024-02-29 长鑫存储技术有限公司 半导体结构及其制造方法、存储器
WO2024066144A1 (zh) * 2022-09-27 2024-04-04 长鑫存储技术有限公司 半导体结构及其制备方法
CN116053204A (zh) * 2023-03-13 2023-05-02 北京超弦存储器研究院 半导体结构及其制备方法、存储器及电子设备

Also Published As

Publication number Publication date
US20230171938A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
CN114141713A (zh) 半导体结构的制作方法及半导体结构
US20230170416A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US20230171940A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
CN114141715B (zh) 半导体结构的制作方法及半导体结构
WO2023097902A1 (zh) 半导体结构的制作方法及半导体结构
CN114582809B (zh) 电容器的制作方法、电容器以及存储器
CN114284270A (zh) 存储单元、存储器及其制作方法
CN115332253A (zh) 半导体结构及半导体结构的制备方法
CN114725106A (zh) 半导体结构及半导体结构的制备方法、存储器
CN114220765B (zh) 存储器及其制造方法
US20230163179A1 (en) Semiconductor structure and forming method thereof
US20230171941A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US7223651B2 (en) Dram memory cell with a trench capacitor and method for production thereof
US20230171942A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US20230171939A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
EP4280257A1 (en) Semiconductor structure and manufacturing method therefor
US20230292492A1 (en) Semiconductor device
CN117529103B (zh) 半导体结构及其形成方法
US20240015957A1 (en) Semiconductor structure and manufacturing method thereof
US20220406735A1 (en) Semiconductor device and method for manufacturing same
US20230411412A1 (en) Semiconductor structure and forming method thereof
US20230389278A1 (en) Semiconductor structure and manufacturing method thereof
CN116940108A (zh) 半导体结构及其制作方法
US20230014868A1 (en) Semiconductor structure, method for manufacturing same and memory
CN117320439A (zh) 半导体结构及其制作方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination