CN114141715B - 半导体结构的制作方法及半导体结构 - Google Patents
半导体结构的制作方法及半导体结构 Download PDFInfo
- Publication number
- CN114141715B CN114141715B CN202111444498.7A CN202111444498A CN114141715B CN 114141715 B CN114141715 B CN 114141715B CN 202111444498 A CN202111444498 A CN 202111444498A CN 114141715 B CN114141715 B CN 114141715B
- Authority
- CN
- China
- Prior art keywords
- word line
- gate oxide
- section
- oxide layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000002955 isolation Methods 0.000 claims description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 75
- 229910052710 silicon Inorganic materials 0.000 claims description 75
- 239000010703 silicon Substances 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 66
- 238000000231 atomic layer deposition Methods 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 4
- 230000002829 reductive effect Effects 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910001260 Pt alloy Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010668 complexation reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本公开提供了一种半导体结构的制作方法及半导体结构，涉及半导体技术领域。该半导体结构的制作方法包括提供基底；于基底上形成有源柱，有源柱包括顺序连接的第一段、第二段和第三段，沿第一方向，于第二段的侧壁、第一段的顶面和第三段的底面上形成第一栅氧化层；于第一栅氧化层上形成第二栅氧化层，第二栅氧化层的长度小于第一栅氧化层的长度，第二栅氧化层靠近第三段设置，第二栅氧化层的厚度大于第一栅氧化层的厚度。本公开通过在有源柱的第二段上的不同位置形成两层不同厚度的栅氧化层，从而有效减少栅诱导漏极泄漏电流，进而提高半导体结构的性能和良率。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存储器（Dynamic random access memory，简称DRAM）是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
随着半导体工艺的发展，半导体器件的尺寸越来越小，栅极诱导漏极泄漏(GateInduced Drain Leakage，GIDL)会对半导体结构的形成产生较大的不利影响，降低了半导体结构的性能和良率。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供了一种半导体结构的制作方法，所述半导体结构的制作方法包括：
提供基底；
于所述基底上形成多个有源柱，多个所述有源柱阵列排布，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，以垂直于第一方向的平面为截面，所述第二段的截面积小于所述第一段和所述第三段的截面积；
于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成第一栅氧化层；
于所述第一栅氧化层的侧壁形成第二栅氧化层，沿第一方向，所述第二栅氧化层的长度小于所述第一栅氧化层的长度，且所述第二栅氧化层靠近所述第三段设置，其中，所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度。
根据本公开的一些实施例，所述第二栅氧化层的厚度为所述第一栅氧化层的厚度的1～2倍。
根据本公开的一些实施例，所述于所述基底上形成多个有源柱，包括：
于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底形成条状体；
对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括第一部分、第二部分和第三部分；
于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，第二方向与第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构之间的所述硅柱结构形成硅柱；
对部分所述硅柱进行预设处理，形成所述有源柱。
根据本公开的一些实施例，所述于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，包括：
于所述基底内形成多个沿第二方向间隔设置的位线沟槽；
于所述位线沟槽内形成位线隔离结构。
根据本公开的一些实施例，所述于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，包括：
于所述基底内形成多个沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；
于所述字线沟槽的侧壁上形成第一介质层，沿第二方向，所述字线沟槽的两侧壁上的所述第一介质层之间形成第一沟槽；
于所述第一沟槽内形成字线隔离结构；
去除部分所述第一介质层，暴露出所述硅柱结构的顶面。
根据本公开的一些实施例，所述于所述第一沟槽内形成字线隔离结构之前还包括：
于所述第一沟槽的底部形成位线，所述位线为多个，多个所述位线沿第二方向间隔设置。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
沿第二方向，于所述字线隔离结构的两侧形成支撑结构。
根据本公开的一些实施例，所述于所述字线隔离结构的两侧形成支撑结构，包括：
去除部分所述第一介质层和部分所述位线隔离结构，以暴露部分所述字线隔离结构和部分所述硅柱结构，沿第二方向，所述字线隔离结构和所述硅柱结构之间形成第二沟槽；
于所述第二沟槽内形成支撑结构。
根据本公开的一些实施例，所述对部分所述硅柱进行预设处理，形成所述有源柱，包括：
去除部分所述第一介质层和部分所述位线隔离结构，以暴露出所述第二部分；
对所述硅柱的所述第二部分进行氧化工艺处理，以去除部分所述第二部分，形成所述有源柱，其中，所述硅柱的第一部分形成所述有源柱的第一段，所述硅柱被保留下来的所述第二部分形成所述有源柱的所述第二段，所述硅柱的所述第三部分形成所述有源柱的所述第三段。
根据本公开的一些实施例，所述第二段和所述字线隔离结构之间形成第三沟槽；
所述于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成第一栅氧化层，包括：
利用原子层沉积工艺于所述第三沟槽的侧壁上形成第一栅氧化层，所述第三沟槽内的所述第一栅氧化层形成第四沟槽。
根据本公开的一些实施例，所述于所述第一栅氧化层上形成第二栅氧化层，包括：
于所述第四沟槽内形成第一初始字线，所述第一初始字线填充满所述第四沟槽；
去除部分所述第一初始字线，被保留下来的所述第一初始字线形成第一字线，所述第一字线与所述第一栅氧化层之间形成第五沟槽；
于所述第五沟槽内并在所述第一栅氧化层的侧壁上形成第二栅氧化层，所述第二栅氧化层的侧壁和所述第一字线的顶面形成第六沟槽；
于所述第六沟槽内形成第二初始字线；
去除部分所述第二初始字线，被保留下来的所述第二初始字线形成第二字线，其中，所述第一字线和所述第二字线形成字线结构。
根据本公开的一些实施例，所述于所述第一栅氧化层上形成第二栅氧化层，包括：
于所述第四沟槽内形成牺牲层，所述牺牲层填充满所述第四沟槽；
去除部分所述牺牲层，被保留下来的所述牺牲层和所述第一栅氧化层侧壁之间形成第五沟槽；
于所述第五沟槽内并在所述第一栅氧化层的侧壁上形成第二栅氧化层；
去除被保留下来的所述牺牲层，所述第二栅氧化层的侧壁和被去除的所述牺牲层位置处的所述第一栅氧化层侧壁之间形成第七沟槽；
于所述第七沟槽内形成字线结构。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
于所述字线结构上形成第二介质层，所述第二介质层的顶面与所述有源柱的顶面平齐。
本公开的第二方面提供了一种半导体结构，所述半导体结构包括：
基底；
有源柱，所述有源柱为多个，多个所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，以垂直于第一方向的平面为截面，所述第二段的截面积小于所述第一段和所述第三段的截面积；
第一栅氧化层，所述第一栅氧化层设在所述第二段的侧壁、所述第一段的顶面和所述第三段的底面；
第二栅氧化层，所述第二栅氧化层设置在所述第一栅氧化层的侧壁，沿第一方向，所述第二栅氧化层的长度小于所述第一栅氧化层的长度，且所述第二栅氧化层靠近所述第三段设置，其中，所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度。
根据本公开的一些实施例，所述半导体结构还包括多个位线隔离结构和多个字线隔离结构；
沿第二方向，多个所述位线隔离结构间隔设置；
沿第三方向，多个所述字线隔离结构间隔设置。
根据本公开的一些实施例，所述半导体结构还包括多个位线，多个所述位线沿第二方向间隔设置，所述位线位于所述有源柱的下方。
根据本公开的一些实施例，所述半导体结构还包括多个字线结构，多个所述字线结构沿第三方向间隔设置；
所述字线结构环绕所述有源柱的第二段设置，所述字线结构包括第一字线和第二字线，所述第一字线的底面靠近所述第一段，所述第二字线的顶面靠近所述第三段，以垂直于第二方向的平面为纵截面，所述第一字线的纵截面的面积大于所述第二字线的纵截面的面积。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，通过在有源柱的第二段的侧壁上形成第一栅氧化层，第一栅氧化层上形成第二栅氧化层，从而增大了栅氧化层存储电荷的能力，进而有效减少栅诱导漏极泄漏电流和带间隧穿的问题；另一方面，通过使第二栅氧化层的长度小于第一栅氧化层的长度，第二栅氧化层的厚度大于第一栅氧化层的厚度，而第二栅氧化层靠近第三段设置，由此在第二段的不同位置处形成有不同厚度的栅氧化层，有利于控制半导体结构的关断电流，进而有效提高半导体结构的性能和良率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且形成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的半导体结构的制作方法中形成条状体的示意图。
图3是根据一示例性实施例示出的半导体结构的制作方法中形成硅柱结构的示意图。
图4是根据一示例性实施例示出的半导体结构的制作方法中形成第一初始介质层和硅柱的示意图。
图5是根据一示例性实施例示出的半导体结构的制作方法中形成第一过渡介质层和位线的示意图。
图6是根据一示例性实施例示出的半导体结构的制作方法中形成第一介质层和字线隔离结构的示意图。
图7是根据一示例性实施例示出的半导体结构的制作方法中形成第二沟槽的示意图。
图8是根据一示例性实施例示出的半导体结构的制作方法中形成支撑结构的示意图。
图9是根据一示例性实施例示出的半导体结构的制作方法中去除部分第一介质层的示意图。
图10是根据一示例性实施例示出的半导体结构的制作方法中形成第三沟槽的示意图。
图11是根据一示例性实施例示出的半导体结构的制作方法中形成第一栅氧化层的示意图。
图12是根据一示例性实施例示出的半导体结构的制作方法中形成第一字线的示意图。
图13是根据一示例性实施例示出的半导体结构的制作方法中形成第二栅氧化层的示意图。
图14是根据一示例性实施例示出的半导体结构的制作方法中形成第二字线的示意图。
图15是根据一示例性实施例示出的半导体结构的制作方法中形成第二介质层的示意图。
图16是根据一示例性实施例示出的半导体结构的制作方法中形成牺牲层的示意图。
图17是根据一示例性实施例示出的半导体结构的制作方法中形成第二栅氧化层和第七沟槽的示意图。
图18是根据一示例性实施例示出的半导体结构的制作方法中形成字线结构和第二介质层的示意图。
附图标记：
10、基底；20、有源柱；
30、位线隔离结构；40、条状体；
41、硅柱结构；42、硅柱；
50、位线沟槽；60、字线隔离结构；
70、字线沟槽；80、第一介质层；
81、第一初始介质层；82、第一过渡介质层；
90、第一沟槽；100、位线；
110、支撑结构；120、第二沟槽；
130、第三沟槽；140、第一栅氧化层；
150、第四沟槽；160、第二栅氧化层；
170、第一字线；180、第五沟槽；
190、第六沟槽；200、第二字线；
201、第一段、202、第二段；
203、第三段；210、字线结构；
220、牺牲层；230、第七沟槽；
240、第二介质层；411、第一部分；
412、第二部分；413、第三部分。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
动态随机存储器（Dynamic random access memory，简称DRAM）是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
在半导体结构中，晶体管可理解为用半导体材料制作的电流开关结构，在晶体管的源极与漏极之间，设有金属栅极，可利用金属栅极来控制电流在源极与漏极之间的通断。其中一种晶体管为GAA晶体管（Gate-All-Around，GAA晶体管），采用环绕式栅极技术。随着半导体工艺的发展，半导体器件的尺寸越来越小，GAA晶体管的结构在形成过程中存在栅极诱导漏极泄漏(GateInduced Drain Leakage，GIDL)的问题，上述GAA晶体管的栅极诱导漏极泄漏会降低半导体结构的性能和良率。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，通过在有源柱的第二段的侧壁上形成第一栅氧化层，第一栅氧化层上形成第二栅氧化层，从而增大了栅氧化层存储电荷的能力，进而有效减少栅诱导漏极泄漏电流和带间隧穿的问题；另一方面，通过使第二栅氧化层的长度小于第一栅氧化层的长度，第二栅氧化层的厚度大于第一栅氧化层的厚度，而第二栅氧化层靠近第三段设置，由此在第二段的不同位置处形成有不同厚度的栅氧化层，有利于控制半导体结构的关断电流，进而有效提高半导体结构的性能和良率。
本公开示例性的实施例中提供了一种半导体结构的制作方法，下面结合图1-图18对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器（DRAM）为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构，比如为GAA晶体管或垂直环栅晶体管等。
如图1所示，本公开一示例性的实施例提供了一种半导体结构的制作方法，包括如下的步骤：
步骤S100：提供基底。
步骤S200：于基底上形成多个有源柱，多个有源柱阵列排布，沿第一方向，有源柱包括顺序连接的第一段、第二段和第三段，沿第一方向，第二段的截面积小于第一段和第三段的截面积。
步骤S300：于第二段的侧壁、第一段的顶面和第三段的底面上形成第一栅氧化层。
步骤S400：于第一栅氧化层上形成第二栅氧化层，沿第一方向，第二栅氧化层的长度小于第一栅氧化层的长度，且第二栅氧化层靠近第三段设置，第二栅氧化层的厚度大于第一栅氧化层的厚度。
根据一个示例性实施例，本实施例是对上文中步骤S100的进一步说明，本实施例中的方法包括以下内容。
如图2所示，提供基底10。基底10作为动态随机存储器的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。
根据一个示例性实施例，本实施例是对上文中步骤S200的进一步说明，本实施例中的方法包括以下内容。
如图10所示，在基底10上形成有多个有源柱20。多个有源柱20呈阵列排布在基底10上，即，多个有源柱20可以按多行多列的方式进行排布。
在一些实施例中，在基底10上形成阵列排布的有源柱20可以采用以下方法：
参照图2、图3所示，于基底10内形成多个位线隔离结构30，多个位线隔离结构30沿第二方向Y间隔设置，相邻位线隔离结构30之间的基底10形成条状体40。其中，参照图2所示，以图中示出的方位为例，第二方向Y为垂直于基底10的前侧面的延伸方向。
在一些实施例中，参照图3所示，于基底10上形成位线隔离结构30的过程中，可以先在基底10上形成具有掩膜图案的掩膜层，将自基底10的顶面至基底10的底面的方向作为延伸方向，沿着延伸方向，根据掩膜图案去除部分基底10，形成沿第二方向Y（参照图2中所示的方向）间隔设置的多个位线沟槽50。
然后，可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在位线沟槽50内形成位线隔离结构30。其中，位线隔离结构30的材料可以包括但不限于氧化硅或氮化硅。在一些实施例中，位线隔离结构30还可以是氧化硅-氮化硅-氧化硅，即“ONO”结构，但并不限于此。在基底10内形成的位线隔离结构30可以实现后续在基底10内形成的相邻位线之间的绝缘效果，保证半导体结构的性能和良率。
如图2和图3所示，待形成条状体40之后，对条状体40进行处理，形成硅柱结构41。
对条状体40进行处理包括通过离子注入工艺对条状体40进行处理。例如，首先，可以控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在硅柱结构41的底部形成第一部分411；然后再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在硅柱结构41的中部形成第二部分412；最后，再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在硅柱结构41的顶部形成第三部分413。其中，第一部分411的掺杂离子的类型可以与第三部分413的掺杂离子的类型相同，比如，掺杂离子可以包括N型离子；第二部分412的掺杂离子与漏极区的掺杂离子的类型不同，比如，掺杂离子可以包括P型离子。
需要说明的，第一部分411可以作为后续形成有源柱20的源极区或者漏极区中的一个，第二部分412可以作为后续形成有源柱20的沟道区，第三部分413可以作为后续形成的有源柱20的源极区或者漏极区中的另一个，比如，若第一部分411作为源极区，相应地，第三部分413作为漏极区。
如图6所示，在形成硅柱结构41之后，在基底10内形成多个字线隔离结构60。多个字线隔离结构60沿第三方向Z间隔设置。参照图6所示，以图中示出的方位为例，第三方向Z为平行于基底10的前侧面的延伸方向。第二方向Y和第三方向Z在同一水平面上相交，其中，第二方向Y可以与第三方向Z垂直设置，或者，第二方向Y可以与第三方向Z呈预定角度相交设置。
在一些实施例中，于基底10上形成字线隔离结构60的过程中，可以先在基底10的顶面上形成具有掩膜图案的掩膜层，将自基底10的顶面至基底10的底面的方向作为延伸方向，沿着延伸方向，根据掩膜图案刻蚀去除部分基底10，形成沿第三方向Z间隔设置的多个字线沟槽70。其中，字线沟槽70的深度小于位线沟槽50的深度。
而后，可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺于字线沟槽70的侧壁上形成第一介质层80。
在形成第一介质层80的过程中，参照图4和图5所示，在一个实施例中，可以通过原子层沉积工艺先在字线沟槽70的侧壁和底部、以及硅柱结构41和位线隔离结构30的顶面上形成第一初始介质层81。然后，沿第一方向X的相反方向，刻蚀去除字线沟槽70底部的第一初始介质层81，被保留下来的位于字线沟槽70侧壁、硅柱结构41顶面和位线隔离结构30顶面上的第一初始介质层81形成第一过渡介质层82。通过形成第一过渡介质层82可以对硅柱结构41的侧壁和顶面进行保护，防止后续在基底10内形成的其他结构对硅柱42造成损坏。其中，第一过渡介质层82的材质可以包括氮化硅、二氧化硅或氮氧化硅。
待第一过渡介质层82形成之后，沿第二方向Y，字线沟槽70的两侧壁上的第一过渡介质层82之间形成第一沟槽90。
如图6所示，在第一沟槽90内形成字线隔离结构60，在一些实施例中，在第一沟槽90内形成字线隔离结构60之前，先在第一沟槽90内形成位线100，位线100为多个，多个位线100沿第二方向Y间隔设置。
在一个实施例中，可以通过离子注入工艺于第一沟槽90的底部注入钴（Co）或镍铂合金（NiPt）等，钴（Co）或镍铂合金（NiPt）与基底10反应形成硅化钴（CoSi）或铂镍硅化物（PtNiSi）。然后，经退火处理后硅化钴（CoSi）或铂镍硅化物（PtNiSi）会向基底10内的有源柱20的底面扩散，从而形成一条位线100。位线100可以与后续所形成的沿第三方向Z且处于同一直线的多个有源柱20的第一段连接。
其中，在本实施例中的位线的形成方法简单且便于控制和操作。需要说明的是，该位线可与后续所形成的有源柱20中的漏极相连，晶体管的栅极与字线相连，源极与电容结构相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容结构中的数据信息，或者通过位线将数据信息写入到电容结构中进行存储。
然后，参照图6所示，于第一沟槽90内形成初始字线隔离结构。其中，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺将填充材料填入第一沟槽90，以形成初始字线隔离结构，初始字线隔离结构的顶面与第一过渡介质层82的顶面平齐。其中，合适的填充材料包括绝缘材料。在一些实施例中，填充材料包括氮化物、氧化物、高介电常数(high-k)介电材料或其他合适的绝缘材料。
待初始字线隔离结构形成之后，通过化学机械研磨去除部分第一过渡介质层82和部分初始字线隔离结构，暴露硅柱42的顶面。其中，被保留下来的第一过渡介质层82形成第一介质层80，被保留下来的初始字线隔离结构形成字线隔离结构60。利用化学机械研磨使得第一介质层80的表面、字线隔离结构60的表面以及硅柱的表面平坦化，减少缺陷密度，提高半导体结构的良率。
在形成字线隔离结构60之后，基底10上相邻的字线隔离结构60与相邻的位线隔离结构30之间的硅柱结构41形成硅柱42。其中，需要说明的是，硅柱结构41的第一部分411形成硅柱42的下半段，硅柱结构41的第二部分412形状硅柱42的中间段，硅柱结构41的第三部分413形成硅柱42的上半段。字线隔离结构60用于实现后续在基底10内形成的相邻字线之间的绝缘，保证半导体结构的性能和良率。
示例性地，如图8所示，待基底10内形成字线隔离结构60之后，为了便于后续对硅柱进行预设处理，形成有源柱20，并提高后续所形成的栅氧化层等结构的形成精度，在字线隔离结构60的两侧先形成支撑结构110。
其中，参照图7所示，在一些实施例中，可以对第一介质层80和位线隔离结构30进行刻蚀，去除部分第一介质层80和部分位线隔离结构30，暴露出部分字线隔离结构60和硅柱42的部分结构。沿第二方向Y，在被保留下来的位线隔离结构30的顶面、暴露出来的字线隔离结构60和硅柱42之间形成第二沟槽120。
而后，可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在第二沟槽120内形成初始支撑结构。在一些实施例中，可以通过原子层沉积工艺在第二沟槽120内沉积初始支撑结构，初始支撑结构填充满第二沟槽120。再通过刻蚀去除部分初始支撑结构，保留位于字线隔离结构60两侧的初始支撑结构，其中，被保留下来的初始支撑结构形成支撑结构110。支撑结构110沿第三方向间隔设置。需要说明的是，支撑结构110的材料包括但不限于氮化硅。
本实施例中，通过原子层沉积工艺形成支撑结构110，能提高支撑结构110的膜层致密性，用于防止后续形成字线过程中，有源柱20的第三段203发生倾斜等，从而保证后续所形成的第一栅氧化层140和第二栅氧化层160的形成精度，进而提高半导体结构的性能和良率。
参照图10所示，对部分硅柱42进行预设处理，形成有源柱20。预设处理包括氧化工艺处理，在一个示例中，是对硅柱42的中间段进行氧化工艺处理后，再进行刻蚀或清洗工艺，从而使硅柱42形成有源柱20，需要理解的是，本实施例中的硅柱42的中间段即为上述实施例中硅柱结构41的第二部分412。
在一些实施例中，如图9所示，在对硅柱42的第二部分412进行氧化工艺处理之前，沿第一方向X的相反方向，刻蚀去除部分第一介质层80和部分位线隔离结构30。其中，第一介质层80和位线隔离结构30的刻蚀终点位于硅柱42下半段和中间段的交界位置处，即将硅柱42的中间段全部暴露出来。在一些实施例中，第一介质层80和位线隔离结构30的刻蚀深度也可以位于后续所形成的有源柱20的高度的三分之二的位置处，即，被保留下来的第一介质层80的高度可以是有源柱20的高度的三分之一。
待部分第一介质层80和部分位线隔离结构30刻蚀完成后，对暴露出来的硅柱42的中间段进行氧化工艺处理，以沿硅柱42的径向方向去除硅柱42部分中间段。需要说明的是，在一些实施例中，氧化工艺处理包括热氧化工艺处理或水蒸气氧化工艺处理，其中，在氧化工艺处理中，硅柱42的中间段暴露在外界，通过热氧化或者水蒸气氧化，使得中间段的表面形成一层氧化物层，比如氧化硅，而后可以通过刻蚀或清洗工艺去除该氧化物层，从而去除硅柱42的部分中间段。
待氧化处理工艺结束后，硅柱42的下半段形成有源柱20的第一段201，第一段201可以形成有源柱20的漏极或源极；被保留下来的硅柱42的中间段形成有源柱20的第二段202，第二段202可以形成有源柱20的沟道区；硅柱42的上半段形成有源柱20的第三段203，第三段203可以形成有源柱20的源极或漏极。因此，以垂直于第一方向X的平面为横截面，第二段202的横截面小于第一段201和第三段203的横截面。在一个示例中，有源柱20的第一段201形成漏极，有源柱20的第三段203形成源极。
根据一个示例性实施例，本实施例是对上文中步骤S300的进一步说明，本实施例中的方法包括以下内容。
如图10和图11所示，在有源柱20的第二段202的侧壁、第一段201的顶面和第三段203的底面上形成第一栅氧化层140。
其中，经上述步骤形成多个呈阵列排布的有源柱20后，沿第一方向X的延伸方向，有源柱20的第二段202的侧壁和字线隔离结构60之间形成第三沟槽130。
然后，利用原子层沉积工艺在第三沟槽130的侧壁上形成第一栅氧化层140。原子层沉积工艺具有沉积速率慢，沉积形成的膜层致密性高以及阶梯覆盖率好的特点。利用原子层沉积工艺形成的第一栅氧化层140能够在厚度较薄的条件下对有源柱的第二段即栅极进行有效的隔离保护，避免占据较大的空间，有利于后续实现其他结构层的填充或形成。其中，第一栅氧化层140的材料可以包括但不限于二氧化硅、一氧化硅、氧化铪或氧化钛。
根据一个示例性实施例，本实施例是对上文中步骤S400的进一步说明，本实施例中的方法包括以下内容。
在第一栅氧化层140上形成第二栅氧化层160。其中，沿第一方向X，第二栅氧化层160的长度小于第一栅氧化层140的长度，且第二栅氧化层160的厚度大于第一栅氧化层140的厚度。
其中，第二栅氧化层160的形成可以采用以下方法：
参照图11和图12所示，在第一栅氧化层140形成之后，位于第三沟槽130内的第一栅氧化层140形成第四沟槽150。
通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第四沟槽150内形成第一初始字线（图中未示出），第一初始字线填充满第四沟槽150。
而后，参照图12所示，刻蚀去除部分第一初始字线，其中，沿第一方向X的延伸方向，第一初始字线的刻蚀终点可以介于第二段202的高度的三分之一至三分之二位置处。在一个实施例中，第一初始字线的刻蚀终点位于第二段202的二分之一高度位置处。由此，被保留下来的第一初始字线形成第一字线170。第一字线170的材料包括但不限于钨或多晶硅。而第一字线170的顶面和暴露出来的第一栅氧化层140之间形成第五沟槽180。
然后，利用原子层沉积工艺在第五沟槽180上形成第二初始栅氧化层，刻蚀去除位于第一字线170顶面上的第二初始栅氧化层，保留位于第五沟槽180侧壁和顶面上的第二初始栅氧化层，被保留下来的第二初始栅氧化层形成第二栅氧化层160。利用原子层沉积工艺形成的第二栅氧化层160能够在厚度较薄的条件下对有源柱的第二段即栅极进行有效的隔离保护，避免占据较大的空间，有利于后续实现其他结构层的填充或形成。
其中，第二栅氧化层160的材料可以包括但不限于二氧化硅、一氧化硅、氧化铪或氧化钛。其中，第二栅氧化层160的材料可以与第一栅氧化层140的材料相同，或者，第二栅氧化层160的材料可以与第一栅氧化层140的材料不相同。
由于在第二栅氧化层160形成之前，先在第四沟槽150内形成有预设厚度的第一字线170，从而使得第二栅氧化层160在第一方向X的形成长度小于第一栅氧化层140的长度。同时，在第二栅氧化层160的形成过程中，控制第二栅氧化层160的形成厚度大于第一栅氧化层140的厚度。
在半导体结构中，GAA晶体管中存在有栅诱导漏极泄漏电流（GIDL）的问题，而该类晶体管产生栅诱导漏极泄漏电流的原因是：由于栅氧化层的厚度较小，导致栅氧化层的存储电荷的能力下降，当GAA晶体管处于静态时，栅极产生的电子或者少数的载流体会通过栅氧化层进入晶体管的漏极中，使得晶体的漏极形成高电场效应，导致漏极发生泄漏电流。而在本实施例中，通过在有源柱20的第二段202的侧壁上依次形成第一栅氧化层140和第二栅氧化层160，使得第二段202上不同位置的栅氧化层的厚度不同。从而增加了栅氧化层存储电荷的能力，防止半导体结构中的栅极所产生的电子或者少数载流体通过栅氧化层进入半导体结构的源极或漏极中，降低了栅诱导漏极泄漏电流，进而提高了半导体结构的性能和良率。
参照图13所示，在形成第二栅氧化层160后，第二栅氧化层160的侧壁和第一字线170的顶面形成第六沟槽190。其中，以垂直于第二方向Y的平面为纵截面，第二栅氧化层160的纵截面形状包括沿水平方向设置的水平段和沿垂直方向设置的两个垂直段，水平段的两端与两个垂直段的顶面连接。
而后，参照图14所示，可以通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第六沟槽190内形成第二初始字线。第二初始字线填充满整个第六沟槽190。
刻蚀去除部分第二初始字线，其中，第二初始字线的刻蚀终点与位于第六沟槽190的第二栅氧化层160的水平段的底面平齐。被保留下来的第二初始字线形成第二字线200。第二字线200的材料包括但不限于钨或多晶硅。第一字线170和第二字线200形成字线结构210。
其中，第一字线170和第二字线200的材料可以相同，或者，第一字线170和第二字线200的材料也可以不相同。在一个实施例中，第一字线170和第二字线200的材料可以采用钨或者多晶硅。需要说明的是，通过钨或多晶硅等材料所形成的字线的厚度不会对字线的电势产生影响。
在一些实施例中，双功函数的栅极结构一般是通过在栅极处沉积不同材料的字线金属层得到的，而沉积不同材料的金属层所需要的工艺相对复杂，并且不同材料的金属层之间因扩散问题需要做隔离层。
而在本实施例中，在第二段处，也就是栅极位置处，第一字线170和第二字线200可以是同一种材料的金属层，或者都选用钨或多晶硅等材料形成。通过在第二段202上的不同位置设置不同厚度的栅氧化层以达到双功函数的效果，不仅加工工艺简单且更易于控制和实现。其中，靠近第三段203位置的部分第二段202的栅氧化层的厚度大于靠近第一段201位置的部分第二段202的栅氧化层的厚度。因此，由本实施例的半导体结构所形成的晶体管，如GAA晶体管在使用时，靠近源极处的栅极的栅氧化层厚度增加，为了晶体管的导通，那么在该端附加的开启电压VT就会增加，相应的就会使第二字线200的电势升高，进而使得第二字线200的电势高于第一字线170的电势。
进一步地，当源极端附加的开启电压VT增加时，会使得源极端的源极电压Vs增加。关断电流（I off）与与源极电压Vs存在如以下公式中示出的关系，即：
其中，𝜀/ kt为常数，约为0.0256。因此，当源极端的源极电压Vs增加时，关断电流（I off）会减小，由于关断电流和源极电压Vs满足e的指数关系，所以当晶体管的源极端的栅氧化层的厚度增加时，关断电流会呈指数级降低，从而便于控制半导体结构的关断电流，进而减少半导体结构的栅诱导漏极泄漏电流和带间隧穿，提高半导体结构的性能和良率。
参照图15所示，在一些实施例中，第二栅氧化层160的厚度为第一栅氧化层140厚度的1～2倍。因此，在本实施例中，靠近第三段203位置处的第二段202的栅氧化层的厚度为靠近第一段201位置处的第二段202的栅氧化层厚度2～3倍。其中，在一个具体实施例中，第二栅氧化层160的厚度为第一栅氧化层140的厚度的1.5倍，通过上述厚度比例的设定，使的半导体结构的关断电流可以降低6个数量级，同时也降低了半导体结构的诱导漏极泄漏电流和带间隧穿，进而提高半导体结构的性能和良率。
如图16至图18所示，在另一些实施例中，第二栅氧化层160的形成可以采用以下方法：
在第一栅氧化层140形成之后，位于第三沟槽130内的第一栅氧化层140形成第四沟槽150。
参照图16所示，通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第四沟槽150内形成牺牲层220，牺牲层220填充满第四沟槽150。牺牲层220的材料包括但不限于多晶硅。
沿第一方向X的反向方向，通过刻蚀去除部分牺牲层220，其中，牺牲层220的刻蚀终点可以介于第二段202的高度的三分之一至三分之二位置处。在一个实施例中，牺牲层220的刻蚀终点位于第二段202的二分之一高度位置处。被保留下来的牺牲层220和第一栅氧化层140的侧壁之间形成第五沟槽180。
参照图17所示，在第五沟槽180内并在第一栅氧化层140的侧壁上形成第二栅氧化层160。在一些实施例中，可以通过原子层沉积工艺形成第二栅氧化层160。利用原子层沉积工艺形成的第二栅氧化层160能够在厚度较薄的条件下对有源柱的第二段即栅极进行有效的隔离保护，避免占据较大的空间，有利于后续实现其他结构层的填充或形成。
沿第一方向X的反向方向，刻蚀去除剩余的牺牲层220。待牺牲层220全部去除之后，由第二栅氧化层160的侧壁和被去除的牺牲层220位置处的第一栅氧化层140侧壁之间形成第七沟槽230。
通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第七沟槽230内沉积初始字线结构，而后刻蚀去除部分初始字线结构，被保留下来的初始字线结构形成字线结构210。其中，字线结构210的材料包括但不限于钨或多晶硅。需要说明的是，本实施例中的初始字线结构的刻蚀终点与上述形成第一字线170和第二字线200的实施例中所形成的字线结构的刻蚀终点相同。
在本实施例中，字线结构210为一次沉积而成，工艺简单且便于控制。
如图15和图18所示，在一个实施例中，待字线结构210形成之后，可以通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在字线结构210的顶面上形成第二介质层240，然后通过化学机械研磨对第二介质层240的顶面进行处理，使得被保留下来的第二介质层240的顶面与有源柱20的顶面平齐。通过在字线结构210上形成第二介质层240，便于后续在基底10上形成半导体结构的其他结构。其中，第二介质层240的材料包括但不限于氮化硅、二氧化硅或氮氧化硅。
如图15所示，本公开一示例性的实施例提供了一种半导体结构，其中，该半导体结构包括：基底10、有源柱20、第一栅氧化层140和第二栅氧化层160。
示例性地，有源柱20为多个，多个有源柱20阵列排布于基底10内。其中，沿第一方向X，有源柱20包括顺序连接的第一段201、第二段202和第三段203。沿第二方向Y，第二段202的截面积小于第一段201和第三段203的截面积。
第一栅氧化层140设置在第二段202的侧壁、第一段201的顶面以及第三段203的底面。
第二栅氧化层160设置在第一栅氧化层140的外侧，且第二栅氧化层160靠近第三段203设置。其中，沿第一方向X，第二栅氧化层160的长度小于第一栅氧化层140的长度，并且，第二栅氧化层160的厚度大于第一栅氧化层140的厚度。在一些实施例中，第二栅氧化层160的厚度为第一栅氧化层140的厚度的1～2倍。
本实施例中，通过在有源柱的第二段的侧壁上形成第一栅氧化层，第一栅氧化层上形成第二栅氧化层，有效减少栅诱导漏极泄漏电流和带间隧穿；另一方面，通过使第二栅氧化层的长度小于第一栅氧化层的长度，第二栅氧化层的厚度大于第一栅氧化层的厚度，而第二栅氧化层靠近第三段设置，由此在第二段的不同位置处形成有不同厚度的栅氧化层，有利于控制半导体结构的关断电流，进而有效提高半导体结构的性能和良率。
如图15所示，在一个实施例中，半导体结构还包括设置在基底10内的多个位线隔离结构30和多个字线隔离结构60。
其中，多个位线隔离结构30沿第二方向Y间隔设置。位线隔离结构30用于实现后续在基底10内形成的相邻位线100之间的绝缘。
多个字线隔离结构60沿第三方向Z间隔设置，字线隔离结构60用于实现后续在基底10内形成的相邻字线结构210之间的绝缘。
需要说明的是，在字线隔离结构60的两侧设有支撑结构110。支撑结构110便于后续有源柱20的形成，并提高在有源柱20的第二段202上形成第一栅氧化层140和第二栅氧化层160的形成精度。
如图15所示，在一些实施例中，半导体结构还包括设置在基底10内的多个位线100。多个位线100沿第二方向间隔设置，位线100位于有源柱20的下方。在一个实施例中，位线100可以通过离子注入工艺于有源柱20的底部注入钴（Co）或镍铂合金（NiPt）等，钴（Co）或镍铂合金（NiPt）与基底10反应形成硅化钴（CoSi）或铂镍硅化物（PtNiSi）。然后，经退火处理后硅化钴（CoSi）或铂镍硅化物（PtNiSi）会向基底10内的有源柱20的底面扩散，从而形成一条位线100。位线100与沿第三方向Z且处于同一直线的多个有源柱20的第一段201连接。其中，在位线100和字线隔离结构60之间设有第一介质层80。
如图15所示，在一些实施例中，半导体结构还包括多个字线结构210。多个字线结构210沿第三方向Z间隔设置。
其中，字线结构210环绕有源柱20的第二段202设置，从而可以形成一种GAA晶体管结构。字线结构210包括顺序连接的第一字线170和第二字线200，第一字线170的底面靠近第一段201，第二字线200的顶面靠近第三段203，以垂直于第二方向Y的平面为纵截面，第一字线170的纵截面的面积大于第二字线200的纵截面的面积。
需要说明的是，在字线结构210的顶面上设有第二介质层240，便于后续在基底10上形成半导体结构的其他结构。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (16)
1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
提供基底；
于所述基底上形成多个有源柱，多个所述有源柱阵列排布，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，以垂直于第一方向的平面为截面，所述第二段的截面积小于所述第一段和所述第三段的截面积；
于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成第一栅氧化层；
于所述第一栅氧化层的侧壁形成第二栅氧化层，沿第一方向，所述第二栅氧化层的长度小于所述第一栅氧化层的长度，且所述第二栅氧化层靠近所述第三段设置，其中，所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度；
其中，在形成所述有源柱之前，在所述基底内形成阵列设置的硅柱结构，于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，相邻的两个所述字线隔离结构之间设置所述硅柱结构；
沿第二方向，于所述字线隔离结构的两侧形成支撑结构，所述支撑结构位于所述硅柱结构与所述字线隔离结构之间；
基于所述硅柱结构形成所述有源柱，其中，所述支撑结构与所述有源柱的第三段对应设置。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二栅氧化层的厚度为所述第一栅氧化层的厚度的1～2倍。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述于所述基底上形成多个有源柱，包括：
于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底形成条状体；
对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括第一部分、第二部分和第三部分；
第二方向与第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构之间的所述硅柱结构形成硅柱；
对部分所述硅柱进行预设处理，形成所述有源柱。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，包括：
于所述基底内形成多个沿第二方向间隔设置的位线沟槽；
于所述位线沟槽内形成位线隔离结构。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，包括：
于所述基底内形成多个沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；
于所述字线沟槽的侧壁上形成第一介质层，沿第二方向，所述字线沟槽的两侧壁上的所述第一介质层之间形成第一沟槽；
于所述第一沟槽内形成字线隔离结构；
去除部分所述第一介质层，暴露出所述硅柱结构的顶面。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述于所述第一沟槽内形成字线隔离结构之前还包括：
于所述第一沟槽的底部形成位线，所述位线为多个，多个所述位线沿所述第二方向间隔设置。
7.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述于所述字线隔离结构的两侧形成支撑结构，包括：
去除部分所述第一介质层和部分所述位线隔离结构，以暴露部分所述字线隔离结构和部分所述硅柱结构，沿第二方向，所述字线隔离结构和所述硅柱结构之间形成第二沟槽；
于所述第二沟槽内形成支撑结构。
8.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述对部分所述硅柱进行预设处理，形成所述有源柱，包括：
去除部分所述第一介质层和部分所述位线隔离结构，以暴露出所述第二部分；
对所述硅柱的所述第二部分进行氧化工艺处理，以去除部分所述第二部分，形成所述有源柱，其中，所述硅柱的第一部分形成所述有源柱的第一段，所述硅柱被保留下来的所述第二部分形成所述有源柱的所述第二段，所述硅柱的所述第三部分形成所述有源柱的所述第三段。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述第二段和所述字线隔离结构之间形成第三沟槽；
所述于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成第一栅氧化层，包括：
利用原子层沉积工艺于所述第三沟槽的侧壁上形成第一栅氧化层，所述第三沟槽内的所述第一栅氧化层形成第四沟槽。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述于所述第一栅氧化层上形成第二栅氧化层，包括：
于所述第四沟槽内形成第一初始字线，所述第一初始字线填充满所述第四沟槽；
去除部分所述第一初始字线，被保留下来的所述第一初始字线形成第一字线，所述第一字线与所述第一栅氧化层之间形成第五沟槽；
于所述第五沟槽内并在所述第一栅氧化层的侧壁上形成第二栅氧化层，所述第二栅氧化层的侧壁和所述第一字线的顶面形成第六沟槽；
于所述第六沟槽内形成第二初始字线；
去除部分所述第二初始字线，被保留下来的所述第二初始字线形成第二字线，其中，所述第一字线和所述第二字线形成字线结构。
11.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述于所述第一栅氧化层上形成第二栅氧化层，包括：
于所述第四沟槽内形成牺牲层，所述牺牲层填充满所述第四沟槽；
去除部分所述牺牲层，被保留下来的所述牺牲层和所述第一栅氧化层侧壁之间形成第五沟槽；
于所述第五沟槽内并在所述第一栅氧化层的侧壁上形成第二栅氧化层；
去除被保留下来的所述牺牲层，所述第二栅氧化层的侧壁和被去除的所述牺牲层位置处的所述第一栅氧化层侧壁之间形成第七沟槽；
于所述第七沟槽内形成字线结构。
12.根据权利要求10或11任一项所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
于所述字线结构上形成第二介质层，所述第二介质层的顶面与所述有源柱的顶面平齐。
13.一种半导体结构，其特征在于，包括：
基底；
有源柱，所述有源柱为多个，多个所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，以垂直于第一方向的平面为截面，所述第二段的截面积小于所述第一段和所述第三段的截面积；
第一栅氧化层，所述第一栅氧化层设在所述第二段的侧壁、所述第一段的顶面和所述第三段的底面；
第二栅氧化层，所述第二栅氧化层设置在所述第一栅氧化层的侧壁，沿第一方向，所述第二栅氧化层的长度小于所述第一栅氧化层的长度，且所述第二栅氧化层靠近所述第三段设置，其中，所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度；
所述半导体结构还包括多个字线隔离结构以及支撑结构，沿第三方向，多个所述字线隔离结构间隔设置，相邻的两个所述字线隔离结构之间设置所述有源柱，所述支撑结构设置在所述字线隔离结构与所述有源柱之间，所述支撑结构与所述有源柱的第三段对应设置。
14.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括多个位线隔离结构；
沿第二方向，多个所述位线隔离结构间隔设置。
15.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括多个位线，多个所述位线沿第二方向间隔设置，所述位线位于所述有源柱的下方。
16.根据权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括多个字线结构，多个所述字线结构沿第三方向间隔设置；
所述字线结构环绕所述有源柱的第二段设置，所述字线结构包括第一字线和第二字线，所述第一字线的底面靠近所述第一段，所述第二字线的顶面靠近所述第三段，以垂直于第二方向的平面为纵截面，所述第一字线的纵截面的面积大于所述第二字线的纵截面的面积。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111444498.7A CN114141715B (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
| CN202310705736.8A CN116669419A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
| PCT/CN2022/077639 WO2023097900A1 (zh) | 2021-11-30 | 2022-02-24 | 半导体结构的制作方法及半导体结构 |
| US17/818,509 US20230171942A1 (en) | 2021-11-30 | 2022-08-09 | Manufacturing method of semiconductor structure and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111444498.7A CN114141715B (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310705736.8A Division CN116669419A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114141715A CN114141715A (zh) | 2022-03-04 |
| CN114141715B true CN114141715B (zh) | 2023-06-23 |
Family
ID=80390144
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310705736.8A Pending CN116669419A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
| CN202111444498.7A Active CN114141715B (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310705736.8A Pending CN116669419A (zh) | 2021-11-30 | 2021-11-30 | 半导体结构的制作方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN116669419A (zh) |
| WO (1) | WO2023097900A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024026979A1 (zh) * | 2022-08-02 | 2024-02-08 | 长鑫存储技术有限公司 | 一种半导体组件及其操作方法、半导体结构 |
| CN117673123A (zh) * | 2022-08-22 | 2024-03-08 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、存储器 |
| CN117693192A (zh) * | 2022-08-30 | 2024-03-12 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116471837B (zh) * | 2023-03-16 | 2024-03-12 | 北京超弦存储器研究院 | 半导体结构、存储器结构及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
| KR20150020847A (ko) * | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법 |
| US9112032B1 (en) * | 2014-06-16 | 2015-08-18 | Globalfoundries Inc. | Methods of forming replacement gate structures on semiconductor devices |
| CN109841522A (zh) * | 2017-11-24 | 2019-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109979880B (zh) * | 2017-12-28 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108389896B (zh) * | 2018-01-22 | 2020-12-29 | 电子科技大学 | 一种有效抑制双极性电流的双栅隧穿场效应晶体管 |
| CN109449158A (zh) * | 2018-10-26 | 2019-03-08 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| CN113611671B (zh) * | 2021-08-06 | 2023-04-07 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
-
2021
- 2021-11-30 CN CN202310705736.8A patent/CN116669419A/zh active Pending
- 2021-11-30 CN CN202111444498.7A patent/CN114141715B/zh active Active
-
2022
- 2022-02-24 WO PCT/CN2022/077639 patent/WO2023097900A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN114141715A (zh) | 2022-03-04 |
| CN116669419A (zh) | 2023-08-29 |
| WO2023097900A1 (zh) | 2023-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114141712A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN114141715B (zh) | 半导体结构的制作方法及半导体结构 | |
| US20230171938A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| US9449677B2 (en) | Methods of operating and forming semiconductor devices including dual-gate electrode structures | |
| US8680588B2 (en) | Field effect transistor with buried gate pattern | |
| US7994559B2 (en) | Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same | |
| US20230171940A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| WO2023097902A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| US20070202638A1 (en) | Vertical misfet manufacturing method, vertical misfet, semiconductor memory device manufacturing method, and semiconductor memory device | |
| EP2244306B1 (en) | A memory cell, an array, and a method for manufacturing a memory cell | |
| US7241657B2 (en) | Integrated semiconductor storage with at least a storage cell and procedure | |
| CN115332253A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN114725106A (zh) | 半导体结构及半导体结构的制备方法、存储器 | |
| KR100979362B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20230171941A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| US20230163179A1 (en) | Semiconductor structure and forming method thereof | |
| US7268379B2 (en) | Memory cell and method for manufacturing the same | |
| CN115472613A (zh) | 一种半导体器件及其制造方法 | |
| US20230171942A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| US7951655B2 (en) | Method for fabricating a semiconductor device | |
| US20230171939A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| JP2002208645A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20230014868A1 (en) | Semiconductor structure, method for manufacturing same and memory | |
| EP4280257A1 (en) | Semiconductor structure and manufacturing method therefor | |
| CN116940108A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |