CN114141712A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN114141712A
CN114141712A CN202111440471.0A CN202111440471A CN114141712A CN 114141712 A CN114141712 A CN 114141712A CN 202111440471 A CN202111440471 A CN 202111440471A CN 114141712 A CN114141712 A CN 114141712A
Authority
CN
China
Prior art keywords
word line
forming
section
bit line
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111440471.0A
Other languages
English (en)
Inventor
肖德元
余泳
邵光速
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Original Assignee
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Beijing Superstring Academy of Memory Technology filed Critical Changxin Memory Technologies Inc
Priority to CN202111440471.0A priority Critical patent/CN114141712A/zh
Publication of CN114141712A publication Critical patent/CN114141712A/zh
Priority to US17/817,412 priority patent/US20230170416A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种半导体结构的制作方法及半导体结构，涉及半导体技术领域。该半导体结构的制作方法包括：提供基底；于基底上形成硅柱；对硅柱预设处理，形成具有第一段、第二段和第三段的有源柱，第二段包括第一子段和第二子段，第二子段的横截面面积小于第一子段的横截面面积；形成栅氧化层；形成环绕第二段设置的字线结构，字线结构包括材料不同的第一字线结构和第二字线结构。本公开通过在栅氧化层上设置不同材料的第一字线结构和第二字线结构，且第一子段和第二子段上形成字线结构的厚度不同，使得第二段两端的电势不同，有利于控制半导体结构的关断电流，减少栅极诱导漏极泄漏电流和带间隧穿的问题，有效提高半导体结构的性能和良率。

Description

半导体结构的制作方法及半导体结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
随着半导体工艺的发展，半导体器件的尺寸越来越小，栅极诱导漏极泄漏(GateInduced Drain Leakage，GIDL)等问题会对半导体结构的形成产生较大的不利影响，降低了半导体结构的性能和良率。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供了一种半导体结构的制作方法，所述制作方法包括：
提供基底；
于所述基底上形成硅柱，所述硅柱阵列排布；
对所述硅柱进行预设处理，形成有源柱，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，所述第二段包括顺序连接的第一子段和第二子段，沿第二方向，所述第二子段的横截面面积小于所述第一子段的横截面面积；
于所述第二段的侧壁和所述第三段的底面上形成栅氧化层；
于所述栅氧化层的侧壁上形成字线结构，其中，所述字线结构环绕所述第二段设置，所述字线结构包括沿第一方向顺序连接的第一字线结构和第二字线结构，所述第一字线结构与所述栅氧化层的侧壁连接，所述第一字线结构包裹所述第二字线结构，其中，所述第一字线结构的材料与所述第二字线结构的材料不同。
根据本公开的一些实施例，所述于所述基底上形成硅柱，包括：
于所述基底内形成位线隔离结构，所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底构成条状体；
对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括顺序连接的第一部分、第二部分和第三部分；
于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，所述第二方向与所述第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构的之间的所述硅柱结构形成硅柱。
根据本公开的一些实施例，所述于所述基底内形成多个位线隔离结构，包括：
于所述基底内形成沿第二方向间隔设置的位线沟槽；
于所述位线沟槽内形成初始位线隔离结构；
去除部分所述初始位线隔离结构，被保留下来的所述初始位线隔离结构形成位线隔离结构。
根据本公开的一些实施例，所述于所述基底内形成字线隔离结构，包括：
于所述基底内形成沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；
于所述字线沟槽的两侧壁上分别形成第一初始介质层，所述第一初始介质层延伸至所述字线沟槽外，并覆盖于所述硅柱结构的顶面上，所述字线沟槽内相邻的所述第一初始介质层之间形成第一沟槽；
于所述第一沟槽内形成字线隔离结构；
去除部分所述第一初始介质层，暴露出所述硅柱结构的顶面。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
于所述第一沟槽的底部形成位线，所述位线沿所述第三方向间隔设置。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
形成支撑结构，所述支撑结构覆盖所述字线隔离结构的两侧以及所述第三部分的沿第三方向延伸的两侧壁。
根据本公开的一些实施例，所述形成支撑结构，包括：
去除部分所述第一初始介质层和部分所述初始位线隔离结构，暴露部分所述字线隔离结构和部分所述硅柱结构，其中，沿第三方向，所述字线隔离结构和所述硅柱结构之间形成第一填充区，沿第二方向，相邻所述第三部分之间的间隙形成第二填充区；
于所述第一填充区内和所述第二填充区的侧壁上形成支撑结构，其中，被保留下来的所述第一初始介质层形成第一过渡介质层，被保留下来的所述初始位线隔离结构形成过渡位线隔离结构。
根据本公开的一些实施例，所述对所述硅柱结构进行预设处理，形成有源柱，包括：
去除部分所述第一过渡介质层和部分过渡位线隔离结构，暴露部分所述第二部分；
对暴露出来的部分所述第二部分进行氧化工艺处理，去除部分所述第二部分，其中，经氧化工艺处理后的所述第二部分形成所述有源柱的第二子段，未经氧化工艺处理后的所述第二部分形成所述第一子段，所述第一部分形成所述第一段，所述第三部分形成所述第三段，被保留下来的所述第一过渡介质层形成第一中间介质层，被保留下来的所述过渡位线隔离结构形成中间位线隔离结构。
根据本公开的一些实施例，所述于所述第二段的侧壁和所述第三段的底面上形成栅氧化层，包括：
去除部分所述第一中间介质层和部分所述中间位线隔离结构，暴露所述第二段，所述字线隔离结构和所述第二段之间形成第二沟槽；
利用原子层沉积工艺于所述第二沟槽的侧壁上形成栅氧化层，所述第二沟槽内的所述栅氧化层形成第三沟槽，其中，被保留下来的所述第一中间介质层形成第一介质层，被保留下来的所述中间位线隔离结构形成位线隔离结构。
根据本公开的一些实施例，所述于所述栅氧化层的侧壁上形成字线结构，包括：
于所述第三沟槽的侧壁上形成第一字线，所述第三沟槽内的所述第一字线形成第四沟槽；
于所述第四沟槽内形成第二字线，所述第二字线的顶面与所述第一子段的顶面平齐，所述第四沟槽内的所述第一字线的侧壁和所述第二字线的顶面形成第五沟槽；
于所述第五沟槽的侧壁上形成第三初始字线，去除部分所述第三初始字线，暴露所述第二字线的顶面，被保留下来的所述第三初始字线形成第三字线，所述第五沟槽内的所述第三字线形成第六沟槽；
于所述第六沟槽内形成第四字线，所述第四字线的顶面与所述第二段的顶面平齐，所述第四字线的顶面与所述支撑结构之间形成第三填充区；
其中，所述第一字线和所述第三字线形成第一字线结构，所述第二字线和所述第四字线形成所述第二字线结构。
根据本公开的一些实施例，所述半导体结构的制作方法还包括：
于所述第三填充区内形成第二介质层。
本公开的第二方面提供了一种半导体结构，所述半导体结构包括：
基底；
有源柱，所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，所述第二段包括顺序连接的第一子段和第二子段，沿第二方向，所述第二子段的横截面面积小于所述第一子段的横截面面积；
栅氧化层，所述栅氧化层设置在所述第二段的侧壁和所述第三段的底面上；
字线结构，所述字线结构环绕所述第二段设置，其中，所述字线结构包括第一字线结构和第二字线结构，所述第一字线结构与所述栅氧化层的侧壁连接，所述第一字线结构包裹所述第二字线结构，其中，所述第一字线结构的材料与所述第二字线结构的材料不同。
根据本公开的一些实施例，所述第一字线结构包括第一字线和第三字线，所述第一字线设在所述栅氧化层的侧壁上，所述第三字线设在所述第一字线的侧壁上，并与所述第二子段相对设置；
所述第二字线结构包括第二字线和第四字线，所述第二字线位于所述第一字线的侧壁上，并与所述第一子段相对设置，所述第四字线设在所述第三字线的侧壁上，并与所述第二子段相对设置，其中，所述第二字线和所述第四字线连接，所述第四字线的顶面设有第二介质层。
根据本公开的一些实施例，所述半导体结构还包括位线隔离结构和字线隔离结构；
所述位线隔离结构沿第二方向间隔设置，所述位线隔离结构位于所述第二字线结构与所述基底之间；
所述字线隔离结构沿第三方向间隔设置，所述字线隔离结构位于相邻的字线结构之间。
根据本公开的一些实施例，所述半导体结构还包括位线，所述位线位于所述有源柱的下方，所述位线沿第二方向间隔设置，所述位线和所述字线结构之间设有第一介质层。
根据本公开的一些实施例，所述半导体结构还包括支撑结构，所述支撑结构位于所述字线结构的两侧、以及所述第三段沿第三方向延伸的两侧壁。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，在第二段的侧壁和第三段的底面上形成栅氧化层，在栅氧化层上设置不同材料的第一字线结构和第二字线结构，其中，包裹第一子段的字线结构的厚度小于包裹第二子段的字线结构的厚度，使得第二段两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄漏电流和带间隧穿的问题，进而有效提高半导体结构的性能和良率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的半导体结构的制作方法中形成条状体的示意图。
图3是根据一示例性实施例示出的半导体结构的制作方法中形成硅柱结构的示意图。
图4是根据一示例性实施例示出的半导体结构的制作方法中形成第一牺牲介质层的示意图。
图5是根据一示例性实施例示出的半导体结构的制作方法中形成第一初始介质层、第一沟槽和位线的示意图。
图6是根据一示例性实施例示出的半导体结构的制作方法中形成字线隔离结构和硅柱的示意图。
图7是根据一示例性实施例示出的半导体结构的制作方法中形成第一填充区和第二填充区的示意图。
图8是根据一示例性实施例示出的半导体结构的制作方法中形成支撑结构的示意图。
图9是根据一示例性实施例示出的半导体结构的制作方法中形成第一中间介质层和中间位线隔离结构的示意图。
图10是根据一示例性实施例示出的半导体结构的制作方法中形成有源柱的示意图。
图11是根据一示例性实施例示出的半导体结构的制作方法中形成第一介质层和位线隔离结构的示意图。
图12是根据一示例性实施例示出的半导体结构的制作方法中形成栅氧化层的示意图。
图13是根据一示例性实施例示出的半导体结构的制作方法中形成第一字线的示意图。
图14是根据一示例性实施例示出的半导体结构的制作方法中形成第二字线的示意图。
图15是根据一示例性实施例示出的半导体结构的制作方法中形成第三初始字线的示意图。
图16是根据一示例性实施例示出的半导体结构的制作方法中形成第三字线的示意图。
图17是根据一示例性实施例示出的半导体结构的制作方法中形成第四字线的示意图。
图18是根据一示例性实施例示出的半导体结构的制作方法中形成第二介质层的示意图。
图19为图18中A部的放大示意图。
附图标记：
10、基底；20、硅柱；30、位线隔离结构；31、初始位线隔离结构；32、过渡位线隔离结构；33、中间位线隔离结构；40、条状体；41、硅柱结构；50、字线隔离结构；60、位线沟槽；70、字线沟槽；80、第一介质层；81、第一初始介质层；82、第一牺牲介质层；83、第一过渡介质层；84、第一中间介质层；90、第一沟槽；100、位线；110、支撑结构；120、第一填充区；130、第二填充区；140、有源柱；141、第一段；142、第二段；143、第三段；142a、第一子段；142b、第二子段；150、栅氧化层；160、第二沟槽；170、字线结构；17a、第一字线结构；17b、第二字线结构；171、第一字线；172、第二字线；173、第三字线；174、第四字线；180、第三沟槽；190、第四沟槽；200、第五沟槽；210、第六沟槽；220、第三填充区；230、第二介质层；411、第一部分；412、第二部分；413、第三部分。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。
在半导体结构中，晶体管可理解为用半导体材料制作的电流开关结构，在晶体管的源极与漏极之间，设有金属栅极，可利用金属栅极来控制电流在源极与漏极之间的通断。其中一种晶体管为GAA晶体管(Gate-All-Around，GAA晶体管)，采用环绕式栅极技术。随着半导体工艺的发展，半导体器件的尺寸越来越小，GAA晶体管的结构在形成过程中存在栅极诱导漏极泄漏(Gate Induced Drain Leakage，GIDL)的问题，上述GAA晶体管的栅极诱导漏极泄漏会降低半导体结构的性能和良率。
为了解决上述技术问题之一，本公开示例性的实施例中提供了一种半导体结构的制作方法，下面结合图1-图19对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。
如图1所示，本公开一示例性的实施例提供的一种半导体结构的制作方法，包括如下的步骤：
步骤S100：提供基底。
步骤S200：于基底上形成硅柱，硅柱阵列排布。
步骤S300：对硅柱进行预设处理，形成有源柱，沿第一方向，有源柱包括顺序连接的第一段、第二段和第三段，第二段包括顺序连接的第一子段和第二子段，沿第二方向，第二子段的横截面面积小于第一子段的横截面面积。
步骤S400：于第二段的侧壁和第三段的底面上形成栅氧化层。
步骤S500：于栅氧化层的侧壁上形成字线结构，字线结构环绕第二段设置，字线结构包括沿第一方向顺序连接的第一字线结构和第二字线结构，第一字线结构与栅氧化层的侧壁连接，第一字线结构包裹第二字线结构，第一字线结构的材料与第二字线结构的材料不同。
本实施例中，通过在第二段的侧壁和第三段的底面上形成栅氧化层，在栅氧化层上设置不同材料的第一字线结构和第二字线结构，其中，包裹第一子段的字线结构的厚度小于包裹第二子段的字线结构的厚度，使得第二段两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄漏电流和带间隧穿的问题，进而有效提高半导体结构的性能和良率。
根据一个示例性实施例，本实施例是对上文中步骤S100的进一步说明。
如图2所示，提供基底10。基底10作为动态随机存储器的支撑部件，用于支撑设在其上的其他部件，其中，基底10可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。在本实施例中基底10采用硅材料，而本实施例采用硅材料作为基底10是为了方便本领域技术人员对后续形成方法的理解，并不构成限定，在实际应用过程中，可以根据需求选择合适的基底的材料。
根据一个示例性实施例，本实施例是对上文中步骤S200的进一步说明。
在一些实施例中，于基底10上形成硅柱20。其中，硅柱20的个数为多个，多个硅柱20呈阵列排布在基底10上，即，多个硅柱20可以按多行多列的方式进行排布。
在一些实施例中，在基底10上形成阵列排布的硅柱20可以采用以下方法：
参照图2所示，于基底10内形成位线隔离结构30。位线隔离结构30的个数为多个，且沿第二方向Y间隔设置。其中，参照图2所示，以图中示出的方位为例，第二方向Y为垂直于基底10的前侧面的方向。相邻位线隔离结构30之间的基底10形成条状体40。在基底10内形成的位线隔离结构30可以实现后续基底10内形成的相邻位线之间的绝缘，保证半导体结构的性能和良率。
如图2所示，在一些实施例中，位线隔离结构30可以采用以下方法：
首先，在基底10上形成具有掩膜图案的掩膜层，将自基底10的顶面至基底10的底面的方向作为延伸方向，沿着延伸方向，根据掩膜图案去除部分基底10，形成沿第二方向Y间隔设置的多个位线沟槽60。
而后，可以通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在位线沟槽60内形成初始位线隔离结构31。
然后，沿自基底10的顶面至基底10的底面的延伸方向，通过刻蚀去除部分初始位线隔离结构31，被保留下来的初始位线隔离结构31形成位线隔离结构30。需要说明的是，参照图3至图11所示，初始位线隔离结构31可以是一次刻蚀去除形成位线隔离结构30，也可以是经过多次刻蚀预设深度后形成位线隔离结构。其中，位线隔离结构30的材料可以包括但不限于氧化硅或氮化硅。在一些实施例中，位线隔离结构30还可以是氧化硅-氮化硅-氧化硅，即“ONO”结构，但并不限于此。
本实施例中，通过先形成初始位线隔离结构31，然后刻蚀去除部分初始位线隔离结构31，被保留下来的初始位线隔离结构形成位线隔离结构30，该位线隔离结构30的形成方法工艺简单，且便于控制位线隔离结构30的形成尺寸，以保证后续在基底10内形成的相邻位线之间的绝缘效果，进而保证半导体结构的性能和良率。
参照图3所示，对条状体40进行处理，形成硅柱结构41。沿第一方向，硅柱结构41包括顺序连接的第一部分411、第二部分412和第三部分413。第一部分411与基底10连接。参照图3所示，以图中示出的方位为例，第一方向X为自基底10的底面至基底10的顶面的延伸方向。
其中，在一些实施例中，对条状体40进行处理包括通过离子注入工艺对条状体40进行处理。例如，首先，可以控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在硅柱结构41的底部形成第一部分411；然后再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在硅柱结构41的中部形成第二部分412；最后，再控制离子注入技术中离子注入能量和注入掺杂离子的类型，以在硅柱结构41的顶部形成第三部分413。其中，第一部分411的掺杂离子的类型可以与第三部分413的掺杂离子的类型相同，比如，掺杂离子可以包括N型离子；第二部分412的掺杂离子与漏极区的掺杂离子的类型不同，比如，掺杂离子可以包括P型离子。
需要说明的，第一部分411可以作为后续形成有源柱140的源极区或者漏极区中的一个，第二部分412可以作为后续形成有源柱140的沟道区，第三部分413可以作为后续形成的有源柱140的源极区或者漏极区中的另一个，比如，若第一部分411作为源极区，相应地，第三部分413作为漏极区。
如图6所示，硅柱结构41形成之后，于基底10内形成多个字线隔离结构50。多个字线隔离结构50沿第三方向Z间隔设置。参照图6所示，以图中示出的方位为例，第三方向Z为平行于基底10的前侧面的延伸方向。第二方向Y和第三方向Z在同一水平面上相交，其中，第二方向Y可以与第三方向Z呈预定角度相交设置，比如，第二方向Y与第三方向Z相互垂直设置。
其中，在形成字线隔离结构50之后，基底10上相邻的字线隔离结构50与相邻的位线隔离结构30之间的硅柱结构41形成硅柱20。字线隔离结构50可以实现后续在基底10内形成的相邻字线之间的绝缘，保证半导体结构的性能和良率。
参照4至图6所示，在一些实施例中，字线隔离结构50可以采用以下方法：
首先，可以先在基底10的顶面上形成具有掩膜图案的掩膜层，将自基底10的顶面至基底10的底面的方向作为延伸方向，沿着延伸方向，根据掩膜图案刻蚀去除部分基底10，形成沿第三方向Z间隔设置的多个字线沟槽70。其中，字线沟槽70的深度小于位线沟槽60的深度。
而后，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺于字线沟槽70的侧壁上形成第一初始介质层81。第一初始介质层81延伸至字线沟槽70外，并覆盖在硅柱结构41的顶面上。
在形成第一初始介质层81的过程中，参照图4所示，利用原子层沉积工艺先在字线沟槽70的侧壁和底部、以及硅柱结构41和位线隔离结构30的顶面上形成第一牺牲介质层82。沿第一方向X，通过刻蚀去除位于字线沟槽70底部的第一牺牲介质层82，被保留下来的位于字线沟槽70的侧壁、硅柱结构41和位线隔离结构30顶面上的第一牺牲介质层82形成第一初始介质层81。其中，第一初始介质层81的材料可以包括但不限于氮化硅、二氧化硅或氮氧化硅。位于字线沟槽70侧壁上的第一初始介质层81之间形成第一沟槽90。
通过形成第一初始介质层81可以对硅柱结构41的侧壁和顶面进行保护，防止后续在基底10内形成的其他结构对硅柱20造成损坏。
然后，在第一沟槽90内形成字线隔离结构50。其中，参照图5所示，在第一沟槽90内形成字线隔离结构50之前，先在第一沟槽90的底部形成位线100。位线100为多个，多个位线100沿第二方向Y间隔设置。
其中，可以通过离子注入工艺于第一沟槽90的底部注入钴(Co)或镍铂合金(NiPt)等，钴(Co)或镍铂合金(NiPt)与基底10反应形成硅化钴(CoSi)或铂硅化镍(PtNiSi)。然后，经退火处理后硅化钴(CoSi)或铂镍硅化物(PtNiSi)会向基底10内的有源柱140的底面扩散，从而形成一条位线100。位线100可以与后续所形成的沿第三方向Z且处于同一直线的多个有源柱140的第一段301连接。
其中，在本实施例中的位线的形成方法简单且便于控制和操作。需要说明的是，该位线可与后续所形成的有源柱中的漏极相连，晶体管的栅极与字线相连，源极与电容结构相连，字线上的电压信号传输给晶体管的栅极，进而控制晶体管的打开或关闭，进而通过位线读取存储在电容结构中的数据信息，或者通过位线将数据信息写入到电容结构中进行存储。
待位线100形成之后，参照图6所示，在第一沟槽90内形成字线隔离结构50。其中，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺将填充材料填入第一沟槽90，形成初始字线隔离结构，初始字线隔离结构的顶面与第一初始介质层81的顶面平齐。其中，合适的填充材料包括绝缘材料。在一些实施例中，填充材料包括氮化物、氧化物、高介电常数(high-k)介电材料或其他合适的绝缘材料。
待初始字线隔离结构形成之后，通过化学机械研磨去除部分第一初始介质层81和部分初始字线隔离结构，暴露硅柱结构41的顶面。其中，被保留下来的初始字线隔离结构形成字线隔离结构50。利用化学机械研磨使得第一初始介质层81的表面、字线隔离结构50的表面以及硅柱的表面平坦化，减少缺陷密度，提高半导体结构的良率。
形成字线隔离结构50之后，基底10上相邻字线隔离结构50和相邻位线隔离结构30之间的硅柱结构41形成硅柱20，其中，需要说明的是，硅柱结构41的第一部分411形成硅柱20的下半段，硅柱结构41的第二部分412形状硅柱20的中间段，硅柱结构41的第三部分413形成硅柱20的上半段。字线隔离结构50用于实现后续在基底10内形成的相邻字线之间的绝缘，保证半导体结构的性能和良率。
如图7和图8所示，在一些实施例中，为了便于后续对硅柱20进行预设处理，形成有源柱，并提高后续形成的栅氧化层等结构的形成精度，在字线隔离结构50的两侧形成支撑结构110。其中，支撑结构110覆盖字线结构的两侧，以及覆盖硅柱结构41的第三部分413的沿第三方向Z延伸的两侧壁上，即，覆盖在后续所形成的有源柱的第三段沿第三方向Z延伸的两侧壁上。
在一些实施例中，参照图7所示，沿第一方向X，对第一初始介质层81和初始位线隔离结构31进行刻蚀，去除部分第一初始介质层81和部分初始位线隔离结构31，暴露部分字线隔离结构50和部分硅柱结构41。沿第三方向Z，字线隔离结构50和硅柱结构41之间形成第一填充区120，沿第二方向Y，相邻硅柱结构41的第三部分413之间的间隙形成第二填充区130。
而后，参照图8所示，通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺在第一填充区120和第二填充区130内形成初始支撑结构(图中未示出)。
在一些实施例中，可以通过原子层沉积工艺在第一填充区120和第二填充区130内沉积初始支撑结构，初始支撑结构形成在第一填充区120和第二填充区130的侧壁上以及初始位线隔离结构31的顶面和第一初始介质层81的顶面上。然后，通过刻蚀去除位于初始位线隔离结构31的顶面和第一初始介质层81的顶面上初始支撑结构，保留位于字线隔离结构50两侧壁、以及沿第二方向Y的相邻的第三部分413侧壁上的初始支撑结构，被保留下来的初始支撑结构形成支撑结构110。需要说明的是，支撑结构110的材料包括但不限于氮化硅。
同时，在形成支撑结构110的步骤中，被保留下来的第一初始介质层81形成第一过渡介质层83，被保留下来的初始位线隔离结构31形成过渡位线隔离结构32。
本实施例中，通过原子层沉积工艺形成支撑结构110，能提高支撑结构110的膜层致密性，用于防止后续形成字线过程中，有源柱的第三段发生倾斜等，从而保证后续所形成的栅氧化层的形成精度，进而提高半导体结构的性能和良率。
根据一个示例性实施例，本实施例是对上文中步骤S300的进一步说明。
如图9和图10所示，待形成支撑结构110后，对硅柱20进行预设处理，形成有源柱140。预设处理包括氧化工艺处理，即，对硅柱20的中间部分即相当于硅柱结构41的第二部分412进行氧化工艺处理，而后进行刻蚀或清洗工艺，从而形成有源柱140。
在一个实施例中，通过对第二部分412中的部分进行氧化工艺处理，使得经过氧化工艺处理的那一部分的第二部分412的横截面面积减小，第二部分412的未经过氧化工艺处理的另一部分的横截面面积保持不变，从而在经过氧化工艺处理后，硅柱20形成有源柱140。
参照图9所示，在一个实施例中，在对硅柱20的部分第二部分412进行氧化工艺处理之前，沿第一方向X(参照图9中示出的方向)的相反方向，通过刻蚀去除部分第一过渡介质层83和部分过渡位线隔离结构32。其中，该步骤中的刻蚀终点位于硅柱20的第二部分412的高度的三分之一至三分之二的位置处，暴露第二部分412中的部分。在一个示例中，第一过渡介质层83和过渡位线隔离结构32的刻蚀终点可以是第二部分412的高度的二分之一。需要说明的是，在本步骤中，第二部分412的上半部分可以形成后续有源柱140中的第二段142的第二子段142b，第二部分412的下半部分可以形成后续有源柱140中的第二段142的第一子段142a。
待部分第一过渡介质层81和部分过渡位线隔离结构32刻蚀完成后，对暴露出来的硅柱20的第二部分412进行氧化工艺处理，以沿硅柱20的径向方向去除部分第二部分412。需要说明的是，在一些实施例中，氧化工艺处理包括热氧化工艺处理或水蒸气氧化工艺处理，其中，在氧化工艺处理中，硅柱20的第二部分412暴露在外界，通过热氧化工艺或者水蒸气氧化工艺，使得第二部分412形成一层氧化物层，比如氧化硅，而后可以通过刻蚀或清洗工艺去除该氧化物层，从而去除硅柱20的部分第二部分412。
待氧化工艺处理结束后，硅柱20的下半段形成有源柱140的第一段141，第一段141可以形成漏极或源极。硅柱20的中间段形成有源柱140的第二段142，第二段142可以形成沟道区。硅柱20的上半段形成有源柱140的第三段143，第三段143可以形成源极或漏极。同时，硅柱20的中间段中经氧化工艺处理的部分形成第二段142的第二子段142b，而硅柱20的中间段未被氧化工艺处理的另一部分形成第二段142的第一子段142a。其中，需要说明的是，沿第一方向X，第一子段142a的长度和第二子段142b长度相等。在一个实施例中，第一段141形成漏极，第三段143形成源极。因此，经过上述氧化工艺处理的步骤的实施，以垂直于第一方向X的平面为横截面，第一子段142a的横截面面积大于第二子段142b的横截面面积，以便于后续在第一子段142a和第二子段142b相对应的位置形成不同厚度的字线结构。
需要说明的是，经过氧化工艺处理之后，被保留下来的第一过渡介质层83形成第一中间介质层84，被保留下来的过渡位线隔离结构32形成中间位线隔离结构33。
根据一个示例性实施例，本实施例是对上文中步骤S400的进一步说明。
如图11和图12所示，在一些实施例中，在第二段142的侧壁和第三段143的底面形成栅氧化层150。
其中，栅氧化层150的形成可以采用以下方法：
参照图11所示，通过刻蚀去除部分第一中间介质层84和部分中间位线隔离结构33，暴露出整个第二段142。其中，暴露出来的第二段142和相邻的字线隔离结构50之间形成第二沟槽160，第二沟槽160的顶部暴露出第三段143的底面。在本步骤中，被保留下来的第一中间介质层84形成第一介质层80，被保留下来的中间位线隔离结构33形成位线隔离结构30。
参照图12所示，利用原子层沉积工艺在第二沟槽160的侧壁上形成栅氧化层150。需要说明的是，本步骤中所形成的栅氧化层150是环绕第二段142的侧壁设置的，同时，栅氧化层150的顶面的部分覆盖第三段143的底面。
本实施例中，原子层沉积工艺具有沉积速率慢，沉积形成的膜层致密性高以及阶梯覆盖率好的特点。利用原子层沉积工艺形成的栅氧化层150能够在厚度较薄的条件下对有源柱140的第二段142即栅极进行有效的隔离保护，避免占据较大的空间，有利于后续实现其他结构层的填充或形成。其中，栅氧化层150的材料可以包括但不限于二氧化硅、一氧化硅、氧化铪或氧化钛。
根据一个示例性实施例，本实施例是对上文中步骤S500的进一步说明。
如图12至图19所示，在栅氧化层150的侧壁上形成字线结构170。
在一些实施例中，字线结构170的形成可以采用以下方法：
参照图12和图13所示，待栅氧化层150形成之后，位于第二沟槽160内的栅氧化层150形成第三沟槽180。通过原子层沉积工艺在第三沟槽180内形成第一初始字线(图中未示出)。第一初始字线形成在栅氧化层150整体侧壁的外侧。而后，沿第一方向X，通过刻蚀去除位于位线隔离结构30上方的部分第一初始字线，第一初始字线的刻蚀终点与设置在位线隔离结构30顶面上的那部分栅氧化层150的顶面平齐，从而将第一初始字线切断，使得第一初始字线形成多个沿第二方向Y间隔设置的第一字线171。
其中，第一字线171的材料可以包括但不限于氮化钛。本步骤中，第三沟槽180内的第一字线171形成第四沟槽190。
参照图14所示，通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第四沟槽190内形成第二初始字线(图中未示出)。第二初始字线填充满第四沟槽190，而后，通过刻蚀去除部分第二初始字线，被保留下来的第二初始字线形成第二字线172。其中，第二初始字线的刻蚀终点与第一子段142a和第二子段142b的交界位置处平齐，即，第二初始字线的刻蚀终点与第一子段142a的顶面平齐。
其中，第二字线172的材料可以包括但不限于钨或多晶硅。本步骤中，第二字线172的顶面与第一字线171的侧壁之间形成第五沟槽200。
参照图15和图16所示，可以通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第五沟槽200的侧壁上形成第三初始字线173a。而后，刻蚀去除部分第三初始字线173a，暴露出第二字线172的顶面，被保留下来的第三初始字线173a形成第三字线173。
其中，第三字线173的材料可以包括但不限于氮化钛。本步骤中，第五沟槽200内的第三字线173的侧壁以及第二字线172的顶面之间形成第六沟槽210。
参照图17所示，通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第六沟槽210内形成第四初始字线(图中未示出)，第四初始字线填充满第六沟槽210。而后，通过刻蚀去除部分第四初始字线，第四初始字线的刻蚀终点与第二段142的顶面平齐，被保留下来的第四初始字线形成第四字线174。其中，第四字线174的材料可以包括但不限于钨或多晶硅。
在本实施例中，参照图19所示，第一字线171和第三字线173形成第一字线结构17a，第二字线172和第四字线174形成第二字线结构17b。而，第一字线结构17a和第二字线结构17b形成字线结构170。
在一个实施例中，第一字线结构17a中的第一字线171和第三字线173的材料均选用氮化钛，第二字线结构17b中的第二字线172和第四字线174的材料选用金属钨或多晶硅。由于第一字线结构17a和第二字线结构17b的材料不同，形成一种功能符合双功函数的栅极结构。
参照图17至图19所示，经过上述字线结构170的形成步骤，以平行于第一方向X的平面为纵截面，第一字线结构17a的纵截面形状构成上大下小结构，第二字线结构17b的纵截面形状构成上小下大结构。因此，第一字线结构17a临近第三段143(源极)位置处的厚度大于临近第一段141(漏极)位置处的厚度，而第二字线结构17b临近第三段143(源极)位置处的厚度小于临近第一段141(漏极)位置处的厚度。由于氮化钛材料形成的第一字线结构17a的厚度会对电势产生影响，而由金属钨或多晶硅形成的第二字线结构17b的厚度对电势不会产生影响，因此，由本实施例的半导体结构形成的的晶体管，如GAA晶体管在使用时，栅极位置上临近第三段143的字线结构170处的电势高于临近第一段141的字线结构170的电势，进而导致靠近源极的栅极的端部所附加的开启电压VT增加。
而当栅极靠近源极的端部的开启电压VT增加时，会使得源极端的源极电压Vs增加。关断电流(I off)与与源极电压Vs存在如以下公式中示出的关系，即：
I off∝e-(Vs*ε/kt)
其中，ε/kt为常数，约为0.0256。因此，当源极端的源极电压Vs增加时，关断电流(Ioff)会减小，由于关断电流和源极电压Vs满足e的指数关系，所以栅极临近源极的端部的电势高于栅极临近漏极的端部的电势时，关断电流会呈指数级降低，从而便于控制半导体结构的关断电流，进而减少半导体结构的栅极诱导漏极泄漏电流和带间隧穿，提高半导体结构的性能和良率。
如图18所示，在一些实施例中，待字线结构170形成之后，第四字线174的顶面与支撑结构110之间形成第三填充区220。
其中，通过原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺在第三填充区220内形成第二介质层230。然后通过化学机械研磨对第二介质层230的顶面进行处理，使得被保留下来的第二介质层230的顶面与有源柱140的顶面平齐。通过在第四字线174的顶面形成第二介质层230，便于后续在基底10上形成半导体结构的其他结构。其中，第二介质层230的材料包括但不限于氮化硅、二氧化硅或氮氧化硅。
如图18所示，本公开一示例性的实施例提供了一种半导体结构，其中，该半导体结构包括：基底10、有源柱140、栅氧化层150和字线结构170。
其中，有源柱140为多个，多个有源柱140阵列排布于基底10内。其中，沿第一方向X，有源柱140包括顺序连接的第一段141、第二段142和第三段143，第二段142包括顺序连接的第一子段142a和第二子段142b。第一段141的底面与基底10连接，第一子段142a的底面与第一段141的顶面连接，第二子段142b的顶面与第三段143的底面连接。需要说明的是，以垂直于第一方向X的平面为横截面，第二子段142b的横截面面积小于第一子段142a的横截面面积。
栅氧化层150设置在第二段142的侧壁和第三段143的底面上。
字线结构170环绕有源柱140的第二段142设置，从而可以形成一种GAA晶体管结构。其中，字线结构170包括第一字线结构17a和第二字线结构17b，第一字线结构17a与栅氧化层150的侧壁连接，第一字线结构17a包括第二字线结构17b。第一字线结构17a和第二字线结构17b的材料不同。
本实施例的半导体结构中，通过在第二段的侧壁和第三段的底面上形成栅氧化层，在栅氧化层上设置不同材料的第一字线结构和第二字线结构，包裹第一子段的字线结构的厚度小于包裹第二子段的字线结构的厚度，使得第二段两端的电势不同，从而有利于控制半导体结构的关断电流，减少栅极诱导漏极泄漏电流和带间隧穿的问题，进而有效提高半导体结构的性能和良率。
如图18所示，在一些实施例中，第一字线结构17a包括第一字线171和第三字线173。第一字线171设在栅氧化层150的侧壁上。第三字线173设在第一字线171的侧壁上，并与第二子段142b相对设置。
第二字线结构17b包括第二字线172和第四字线174，第二字线172位于第一字线171的侧壁上，并与第一子段142a相对设置。第四字线174设在第三字线173的侧壁上，并与第二子段142b相对设置。沿第一方向X，第二字线172和第四字线174连接。
其中，在第四字线174的顶面设有第二介质层230，便于后续在基底10上形成半导体结构的其他结构。
如图18所示，在一些实施例中，半导体结构还包括位线隔离结构30和字线隔离结构50。
其中，位线隔离结构30为多个，多个位线隔离结构30沿第二方向Y间隔设置。位线隔离结构30位于第二字线结构17b和基底10之间，位线隔离结构30用于实现后续在基底10内形成的位线之间的绝缘。
字线隔离结构50为多个，多个字线隔离结构50沿第三方向Z间隔设置。字线隔离结构50位于相邻的字线结构170之间，用于实现相邻字线结构170之间的绝缘。
如图18所示，在一些实施例中，半导体结构还包括位线100，位线100位于有源柱140的下方，多个位线100沿第二方向Y间隔设置。其中，位线100与沿第三方向Z且处于同一直线上的多个有源柱140的第一段141连接。位线100和字线结构170之间设有第一介质层80。
如图18所示，在一些实施例中，半导体结构还包括支撑结构110。其中，支撑结构110位于字线结构170的两侧、以及有源柱140的第三段143沿第三方向Z延伸的侧壁上。支撑结构110便于后续有源柱140的形成，并提高在有源柱140的第二段142上形成栅氧化层150的形成精度。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种半导体结构的制作方法，其特征在于，所述半导体结构的制作方法包括：
提供基底；
于所述基底上形成硅柱，所述硅柱阵列排布；
对所述硅柱进行预设处理，形成有源柱，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，所述第二段包括顺序连接的第一子段和第二子段，沿第二方向，所述第二子段的横截面面积小于所述第一子段的横截面面积；
于所述第二段的侧壁和所述第三段的底面上形成栅氧化层；
于所述栅氧化层的侧壁上形成字线结构，其中，所述字线结构环绕所述第二段设置，所述字线结构包括沿第一方向顺序连接的第一字线结构和第二字线结构，所述第一字线结构与所述栅氧化层的侧壁连接，所述第一字线结构包裹所述第二字线结构，其中，所述第一字线结构的材料与所述第二字线结构的材料不同。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述于所述基底上形成硅柱，包括：
于所述基底内形成位线隔离结构，所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底构成条状体；
对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括顺序连接的第一部分、第二部分和第三部分；
于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，所述第二方向与所述第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构的之间的所述硅柱结构形成硅柱。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成多个位线隔离结构，包括：
于所述基底内形成沿第二方向间隔设置的位线沟槽；
于所述位线沟槽内形成初始位线隔离结构；
去除部分所述初始位线隔离结构，被保留下来的所述初始位线隔离结构形成位线隔离结构。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述于所述基底内形成字线隔离结构，包括：
于所述基底内形成沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；
于所述字线沟槽的两侧壁上分别形成第一初始介质层，所述第一初始介质层延伸至所述字线沟槽外，并覆盖于所述硅柱结构的顶面上，所述字线沟槽内相邻的所述第一初始介质层之间形成第一沟槽；
于所述第一沟槽内形成字线隔离结构；
去除部分所述第一初始介质层，暴露出所述硅柱结构的顶面。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
于所述第一沟槽的底部形成位线，所述位线沿所述第三方向间隔设置。
6.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
形成支撑结构，所述支撑结构覆盖所述字线隔离结构的两侧以及所述第三部分的沿第三方向延伸的两侧壁。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，所述形成支撑结构，包括：
去除部分所述第一初始介质层和部分所述初始位线隔离结构，暴露部分所述字线隔离结构和部分所述硅柱结构，其中，沿第三方向，所述字线隔离结构和所述硅柱结构之间形成第一填充区，沿第二方向，相邻所述第三部分之间的间隙形成第二填充区；
于所述第一填充区内和所述第二填充区的侧壁上形成支撑结构，其中，被保留下来的所述第一初始介质层形成第一过渡介质层，被保留下来的所述初始位线隔离结构形成过渡位线隔离结构。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述对所述硅柱结构进行预设处理，形成有源柱，包括：
去除部分所述第一过渡介质层和部分过渡位线隔离结构，暴露部分所述第二部分；
对暴露出来的部分所述第二部分进行氧化工艺处理，去除部分所述第二部分，其中，经氧化工艺处理后的所述第二部分形成所述有源柱的第二子段，未经氧化工艺处理后的所述第二部分形成所述第一子段，所述第一部分形成所述第一段，所述第三部分形成所述第三段，被保留下来的所述第一过渡介质层形成第一中间介质层，被保留下来的所述过渡位线隔离结构形成中间位线隔离结构。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，所述于所述第二段的侧壁和所述第三段的底面上形成栅氧化层，包括：
去除部分所述第一中间介质层和部分所述中间位线隔离结构，暴露所述第二段，所述字线隔离结构和所述第二段之间形成第二沟槽；
利用原子层沉积工艺于所述第二沟槽的侧壁上形成栅氧化层，所述第二沟槽内的所述栅氧化层形成第三沟槽，其中，被保留下来的所述第一中间介质层形成第一介质层，被保留下来的所述中间位线隔离结构形成位线隔离结构。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述于所述栅氧化层的侧壁上形成字线结构，包括：
于所述第三沟槽的侧壁上形成第一字线，所述第三沟槽内的所述第一字线形成第四沟槽；
于所述第四沟槽内形成第二字线，所述第二字线的顶面与所述第一子段的顶面平齐，所述第四沟槽内的所述第一字线的侧壁和所述第二字线的顶面形成第五沟槽；
于所述第五沟槽的侧壁上形成第三初始字线，去除部分所述第三初始字线，暴露所述第二字线的顶面，被保留下来的所述第三初始字线形成第三字线，所述第五沟槽内的所述第三字线形成第六沟槽；
于所述第六沟槽内形成第四字线，所述第四字线的顶面与所述第二段的顶面平齐，所述第四字线的顶面与所述支撑结构之间形成第三填充区；
其中，所述第一字线和所述第三字线形成第一字线结构，所述第二字线和所述第四字线形成所述第二字线结构。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，所述半导体结构的制作方法还包括：
于所述第三填充区内形成第二介质层。
12.一种半导体结构，其特征在于，包括：
基底；
有源柱，所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，所述第二段包括顺序连接的第一子段和第二子段，沿第二方向，所述第二子段的横截面面积小于所述第一子段的横截面面积；
栅氧化层，所述栅氧化层设置在所述第二段的侧壁和所述第三段的底面上；
字线结构，所述字线结构环绕所述第二段设置，其中，所述字线结构包括第一字线结构和第二字线结构，所述第一字线结构与所述栅氧化层的侧壁连接，所述第一字线结构包裹所述第二字线结构，其中，所述第一字线结构的材料与所述第二字线结构的材料不同。
13.根据权利要求12所述的半导体结构，其特征在于，所述第一字线结构包括第一字线和第三字线，所述第一字线设在所述栅氧化层的侧壁上，所述第三字线设在所述第一字线的侧壁上，并与所述第二子段相对设置；
所述第二字线结构包括第二字线和第四字线，所述第二字线位于所述第一字线的侧壁上，并与所述第一子段相对设置，所述第四字线设在所述第三字线的侧壁上，并与所述第二子段相对设置，其中，所述第二字线和所述第四字线连接，所述第四字线的顶面设有第二介质层。
14.根据权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括位线隔离结构和字线隔离结构；
所述位线隔离结构沿第二方向间隔设置，所述位线隔离结构位于所述第二字线结构与所述基底之间；
所述字线隔离结构沿第三方向间隔设置，所述字线隔离结构位于相邻的字线结构之间。
15.根据权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括位线，所述位线位于所述有源柱的下方，所述位线沿第二方向间隔设置，所述位线和所述字线结构之间设有第一介质层。
16.根据权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括支撑结构，所述支撑结构位于所述字线结构的两侧、以及所述第三段沿第三方向延伸的两侧壁。
CN202111440471.0A 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构 Pending CN114141712A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111440471.0A CN114141712A (zh) 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构
US17/817,412 US20230170416A1 (en) 2021-11-30 2022-08-04 Manufacturing method of semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111440471.0A CN114141712A (zh) 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN114141712A true CN114141712A (zh) 2022-03-04

Family

ID=80389493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111440471.0A Pending CN114141712A (zh) 2021-11-30 2021-11-30 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
US (1) US20230170416A1 (zh)
CN (1) CN114141712A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115915757A (zh) * 2022-12-23 2023-04-04 北京超弦存储器研究院 半导体器件及其制备方法、存储器及电子设备
WO2023206743A1 (zh) * 2022-04-26 2023-11-02 长鑫存储技术有限公司 半导体器件的制备方法及半导体器件
WO2023206857A1 (zh) * 2022-04-26 2023-11-02 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023216884A1 (en) * 2022-05-11 2023-11-16 Yangtze Memory Technologies Co., Ltd. Memory device having vertical transistors and method for forming the same
WO2023221301A1 (zh) * 2022-05-20 2023-11-23 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构
WO2023221187A1 (zh) * 2022-05-20 2023-11-23 长鑫存储技术有限公司 半导体结构及其形成方法
EP4280257A4 (en) * 2022-03-31 2023-12-27 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
WO2024016584A1 (zh) * 2022-07-22 2024-01-25 北京超弦存储器研究院 存储器及其制备方法、电子设备
WO2024027333A1 (zh) * 2022-08-04 2024-02-08 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024026928A1 (zh) * 2022-08-01 2024-02-08 长鑫存储技术有限公司 半导体结构制备方法及半导体结构
WO2024027202A1 (zh) * 2022-08-01 2024-02-08 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2024066144A1 (zh) * 2022-09-27 2024-04-04 长鑫存储技术有限公司 半导体结构及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4280257A4 (en) * 2022-03-31 2023-12-27 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
WO2023206743A1 (zh) * 2022-04-26 2023-11-02 长鑫存储技术有限公司 半导体器件的制备方法及半导体器件
WO2023206857A1 (zh) * 2022-04-26 2023-11-02 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023216884A1 (en) * 2022-05-11 2023-11-16 Yangtze Memory Technologies Co., Ltd. Memory device having vertical transistors and method for forming the same
WO2023221301A1 (zh) * 2022-05-20 2023-11-23 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构
WO2023221187A1 (zh) * 2022-05-20 2023-11-23 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024016584A1 (zh) * 2022-07-22 2024-01-25 北京超弦存储器研究院 存储器及其制备方法、电子设备
WO2024026928A1 (zh) * 2022-08-01 2024-02-08 长鑫存储技术有限公司 半导体结构制备方法及半导体结构
WO2024027202A1 (zh) * 2022-08-01 2024-02-08 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2024027333A1 (zh) * 2022-08-04 2024-02-08 长鑫存储技术有限公司 半导体结构及其形成方法
WO2024066144A1 (zh) * 2022-09-27 2024-04-04 长鑫存储技术有限公司 半导体结构及其制备方法
CN115915757A (zh) * 2022-12-23 2023-04-04 北京超弦存储器研究院 半导体器件及其制备方法、存储器及电子设备

Also Published As

Publication number Publication date
US20230170416A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
CN114141712A (zh) 半导体结构的制作方法及半导体结构
CN114141715B (zh) 半导体结构的制作方法及半导体结构
US20230171938A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US7718493B2 (en) Method for forming semiconductor device
US9449677B2 (en) Methods of operating and forming semiconductor devices including dual-gate electrode structures
US7906814B2 (en) Fin field effect transistor having low leakage current and method of manufacturing the FinFET
US20230171940A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US7723184B2 (en) Semiconductor device and manufacture method therefor
US20060115978A1 (en) Charge-trapping memory cell and method for production
US20090173992A1 (en) Semiconductor device with improved performance characteristics
US7666743B2 (en) Methods of fabricating semiconductor devices including transistors having recessed channels
WO2023097902A1 (zh) 半导体结构的制作方法及半导体结构
JP2009212218A (ja) 半導体記憶装置及びその製造方法
KR102033785B1 (ko) 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법
CN106653758B (zh) 快闪存储器的制作方法
CN115332253A (zh) 半导体结构及半导体结构的制备方法
CN114725106A (zh) 半导体结构及半导体结构的制备方法、存储器
CN113707612B (zh) 存储器件及其形成方法
US20230171941A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US20230163179A1 (en) Semiconductor structure and forming method thereof
WO2020244198A1 (zh) 存储结构及其形成方法
US7268379B2 (en) Memory cell and method for manufacturing the same
US20230171942A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
WO2020244199A1 (zh) 存储结构及其形成方法
US20230171939A1 (en) Manufacturing method of semiconductor structure and semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination