JP2006324274A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents
不揮発性半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006324274A JP2006324274A JP2005143457A JP2005143457A JP2006324274A JP 2006324274 A JP2006324274 A JP 2006324274A JP 2005143457 A JP2005143457 A JP 2005143457A JP 2005143457 A JP2005143457 A JP 2005143457A JP 2006324274 A JP2006324274 A JP 2006324274A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- memory device
- semiconductor memory
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】 スタックゲート電極によって構成されるメモリセルトランジスタの閾値の変動を抑止することのできる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】 不揮発性半導体記憶装置は、主表面を有する半導体基板1と、半導体基板1主表面上に、互いに距離を隔てて形成された複数のスタックゲート電極SG1〜SG3とを備えている。複数のスタックゲート電極SG1〜SG3の各々は、互いに絶縁されて積層されたフローティングゲート電極4とコントロールゲート電極13とを有している。コントロールゲート電極13は高融点金属を含む導電膜11を有している。さらに、不揮発性半導体記憶装置は、導電膜11の側面に形成された保護膜15を備えている。フローティングゲート電極4の側面には保護膜15が形成されていない。
【選択図】 図2
【解決手段】 不揮発性半導体記憶装置は、主表面を有する半導体基板1と、半導体基板1主表面上に、互いに距離を隔てて形成された複数のスタックゲート電極SG1〜SG3とを備えている。複数のスタックゲート電極SG1〜SG3の各々は、互いに絶縁されて積層されたフローティングゲート電極4とコントロールゲート電極13とを有している。コントロールゲート電極13は高融点金属を含む導電膜11を有している。さらに、不揮発性半導体記憶装置は、導電膜11の側面に形成された保護膜15を備えている。フローティングゲート電極4の側面には保護膜15が形成されていない。
【選択図】 図2
Description
本発明は、不揮発性半導体記憶装置およびその製造方法に関し、より特定的には、スタックゲート電極により構成されるトランジスタの閾値の変動を抑止することのできる不揮発性半導体記憶装置およびその製造方法に関する。
従来、大容量化に適した電気的に書き換え可能な不揮発性半導体記憶装置として、フラッシュメモリがある。フラッシュメモリは、複数のメモリセルがマトリクス状に配列したメモリセルアレイを有している。複数のメモリセルの各々は、半導体基板中のウエル表面に形成されたソースおよびドレインと、ソースおよびドレインに挟まれた半導体基板の表面上に形成されたスタックゲート電極とを備えている。スタックゲート電極は、半導体基板の表面上にゲート絶縁膜(トンネル絶縁膜)を介して形成されたフローティングゲート電極と、フローティングゲート電極上にONO(Oxide-Nitride-Oxide)膜を介して設けられたコントロールゲート電極とを有している。
メモリセルの読み出しの際には、フローティングゲート電極への電子の注入の有無(メモリセルの閾値電圧Vthの高低)によって、保持データが判別される。また、メモリセルへのデータの書き込みは、たとえば、選択されたメモリセルのコントロールゲート電極と半導体基板(ウエル、ソースもしくはドレイン)との間の電位差によってゲート絶縁膜(トンネル絶縁膜)をトンネリングさせることにより、半導体基板からフローティングゲートへ電子を注入することによって行なう。また、メモリセルからのデータの読み出しは、メモリセルトランジスタがオン状態になるコントロールゲート電圧の閾値を測定することによって行なう。
特開2002−33404号公報(特許文献1)には、従来の不揮発性半導体記憶装置が開示されている。特許文献1の不揮発性半導体記憶装置においては、シリコン基板上にフローティングゲートが形成されており、フローティングゲート上にONO膜が形成されている。そして、ONO膜上にコントロールゲートが形成されており、コントロールゲート上にタングステンシリサイド膜が形成されている。
ここで、タングステンシリサイド膜はコントロールゲートの低抵抗化を目的として形成される膜である。タングステンシリサイド膜は、タングステンやチタンなどの高融点材料を含む導電膜で置き換えることもできる。一方で、タングステンやチタンなどの高融点材料は、溶解および酸化しやすい性質を有している。このため、不揮発性半導体記憶装置の製造工程において、レジストを除去するためのウエットエッチングの際に溶解したり、アニールの際に酸化したりするおそれがある。
特開2002−33404号公報
不揮発性半導体記憶装置では、隣接する2つのフローティングゲート電極によって寄生容量が構成され、この寄生容量が大きいと、フローティングゲート電極に蓄積された電荷が、隣接するフローティングゲート電極に蓄積された電荷の影響を受け、メモリセルトランジスタの閾値が変動するという問題が生じる。
特許文献1の不揮発性半導体記憶装置においては、フローティングゲートの側面にシリコン窒化膜が形成されている。シリコン窒化膜は、シリコン酸化膜などと比較して誘電率が高い。具体的には、シリコン酸化膜の比誘電率が3.9〜4.1であるのに対し、シリコン窒化膜の比誘電率は6.1〜7.5である。このため、2つのフローティングゲートによって構成される寄生容量が大きくなり、メモリセルトランジスタの閾値が変動するという上記問題が顕著に生じていた。
また、近年、不揮発性半導体記憶装置の微細化が進んでおり、隣接するメモリセルにおけるフローティングゲート同士の距離が小さくなっている。寄生容量は2つのフローティングゲート間の距離が狭まるほど大きくなるので、寄生容量に起因する上記問題は不揮発性半導体記憶装置の微細化の障害となっている。
したがって、本発明の目的は、スタックゲート電極によって構成されるメモリセルトランジスタの閾値の変動を抑止することのできる不揮発性半導体記憶装置およびその製造方法を提供することである。
本発明の不揮発性半導体記憶装置は、主表面を有する半導体基板と、半導体基板の主表面上に、互いに距離を隔てて形成された複数のスタックゲート電極とを備えている。複数のスタックゲート電極の各々は、互いに絶縁されて積層されたフローティングゲート電極とコントロールゲート電極とを有している。コントロールゲート電極は高融点金属を含む導電膜を有している。さらに、不揮発性半導体記憶装置は、導電膜の側面に形成された保護膜を備えている。フローティングゲート電極の側面には保護膜が形成されていない。
本発明の不揮発性半導体記憶装置の製造方法は、互いに絶縁されて積層されたフローティングゲート電極とコントロールゲート電極とを有し、コントロールゲート電極は高融点金属を含む導電膜を有する複数のスタックゲート電極の各々を、互いに距離を隔てて半導体基板の主表面上に形成するスタックゲート電極形成工程と、導電膜の側面を覆い、かつフローティングゲート電極の側面を覆わないように保護膜を形成する工程とを備えている。
本発明の不揮発性半導体記憶装置およびその製造方法によれば、フローティングゲート電極同士の間に保護膜が形成されない。したがって、2つのフローティングゲートによって構成される寄生容量が保護膜の存在によって大きくなることがない。したがって、スタックゲート電極によって構成されるメモリセルトランジスタの閾値の変動を抑止することができる。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
始めに、本実施の形態の不揮発性半導体記憶装置におけるメモリセル部の構成について、図1〜図3を用いて説明する。
(実施の形態1)
始めに、本実施の形態の不揮発性半導体記憶装置におけるメモリセル部の構成について、図1〜図3を用いて説明する。
図1は、本発明の実施の形態1における不揮発性半導体記憶装置のメモリセル部の平面図である。図1を参照して、コントロールゲート形成領域CG1〜CG3の各々と、拡散層形成領域W1、W2の各々とが、図中縦方向に延びるように交互に形成されている。コントロールゲート形成領域CG1内には、フローティングゲート形成領域FG11〜FG13の各々が一定間隔で形成されている。同様に、コントロールゲート形成領域CG2内には、フローティングゲート形成領域FG21〜FG23の各々が一定間隔で形成されており、コントロールゲート形成領域CG3内には、フローティングゲート形成領域FG31〜FG33の各々が一定間隔で形成されている。また、複数の素子分離2の各々が図中縦方向に一定間隔で形成されている。
図2は、図1のII−II線に沿う断面図である。図3は、図1のIII−III線に沿う断面図である。図2および図3を参照して、本実施の形態の不揮発性半導体記憶装置は、NAND型であり、半導体基板1と、複数のスタックゲート電極SG1〜SG3とを備えている。
たとえばSi(シリコン)よりなる半導体基板1の主表面上には、複数のスタックゲート電極SG1〜SG3の各々が互いに距離を隔てて形成されている。複数のスタックゲート電極SG1〜SG3の各々の間における半導体基板1の主表面には、各メモリセルのソース/ドレインとなる複数の拡散層17の各々が形成されている。スタックゲート電極SG1〜SG3の各々と、拡散層17の各々とによって、メモリセルトランジスタの各々が構成されている。
複数のスタックゲート電極SG1〜SG3の各々は、トンネル絶縁膜3と、フローティングゲート電極4と、3層絶縁膜(以下、ONO膜)6と、コントロールゲート電極13と、シリコン窒化膜12と、側壁絶縁膜14とを有している。コントロールゲート電極13は、導電膜としての導電膜11と、他の導電膜としての導電膜10とを有している。
2つの拡散層17に挟まれる半導体基板1の主表面上にはトンネル絶縁膜3が形成されている。そして、フローティングゲート電極4と、ONO膜6と、導電膜10と、導電膜11と、コントロールゲート電極13と、SiN(窒化シリコン窒化)膜12とが、トンネル絶縁膜3上に積層して形成されている。特にONO膜6は、図3に示すように、素子分離2の各々を覆うように形成されている。フローティングゲート電極4および導電膜10の側面および半導体基板1の主表面上には、側壁絶縁膜14が形成されている。
さらに、本実施の形態の不揮発性半導体記憶装置は、保護膜15と、層間絶縁膜9および16とを備えている。層間絶縁膜9は、複数のスタックゲート電極SG1〜SG3の各々の間に形成されている。保護膜15は、SiN膜12の上面および側面と、導電膜11の側面と、導電膜10の上部側面とに形成されており、層間絶縁膜9の上面9aにまで延びている。保護膜15上には層間絶縁膜16が形成されている。
層間絶縁膜9は、上面9aがフローティングゲート電極4の上面4aよりも高い位置であって、かつ導電膜11の下面11aよりも低い位置になるように形成されている。このため、保護膜15は、導電膜11の側面には形成されているが、フローティングゲート電極4の側面には形成されていない。
導電膜11は、たとえばW(タングステン)、Ti(チタン)などの高融点材料よりなっている。なお、タングステンなどの高融点金属を用いたコントロールゲート電極はポリメタルゲートと呼ばれている。導電膜10は、前述の高融点材料を含まない材料よりなっており、たとえばポリシリコンなどよりなっている。保護膜15は、耐ウエットエッチング性および耐酸化性のある材料よりなっており、たとえばSiNよりなっている。保護膜15を形成することによって、導電膜11を構成する高誘電率材料が溶解したり、酸化したりするのを防止できる。
トンネル絶縁膜3はたとえばSiO2(酸化シリコン)よりなっており、フローティングゲート電極4はたとえばポリシリコンよりなっている。ONO膜6は、SiO2/SiN/SiO2の3つの膜を積層して形成されており、コントロールゲート電極13とフローティングゲート電極4とを互いに絶縁している。側壁絶縁膜14は、保護膜15の誘電率よりも低い有する材料よりなっており、たとえば保護膜15がSiNよりなっている場合、側壁絶縁膜14はSiO2よりなっている。素子分離3はたとえばSiO2よりなっており、層間絶縁膜9および16は、保護膜15の誘電率よりも低い誘電率を有しており、たとえばPSG(リンを含んだSiO2)よりなっている。
次に、本実施の形態の不揮発性半導体記憶装置における周辺回路部の構成について説明する。
図4は、本発明の実施の形態1における不揮発性半導体記憶装置の周辺回路部の構成を示す断面図である。図4を参照して、素子分離2で挟まれた半導体基板1の主表面には、2つの拡散層19と、2つの拡散層の各々に隣接して形成された2つのLDD(Lightly Doped Drain)領域18の各々とが形成されている。
2つのLDD領域18に挟まれた半導体基板1の主表面上にはSiO2よりなるゲート絶縁膜8が形成されており、ゲート絶縁膜8上には導電膜10、導電膜11の各々が積層して形成されている。周辺回路部においては、導電膜10および導電膜11によってゲート電極が構成されている。導電膜10および導電膜11の側面と、半導体基板1の主表面上には、側壁絶縁膜14が形成されている。導電膜11上にはSiN膜12が形成されている。そして、ゲート絶縁膜8、導電膜10、導電膜11、SiN膜12、および側壁絶縁膜14の各々を覆うように、保護膜15が形成されている。保護膜15上には層間絶縁膜16が形成されている。
保護膜15および層間絶縁膜16には複数の孔が形成されており、複数の孔の各々の内部にはバリアメタル20およびプラグ21が形成されている。バリアメタル20およびプラグ21によってコンタクト22が構成されている。コンタクト22の各々は、層間絶縁膜16上に形成された図示しない配線の各々と、拡散層19の各々とを電気的に接続している。また、コンタクト22は、層間絶縁膜16上に形成された図示しない配線と、導電膜11とを電気的に接続している。バリアメタル20はたとえばTiN/Ti積層膜などよりなっており、プラグ21はたとえばWなどよりなっている。
次に、本実施の形態における不揮発性半導体記憶装置の製造方法について、図5〜図33を用いて説明する。図5、図8、図11、図14、図17、図19、図21、図23、図26、および図29は、図1のII−II線に沿う断面図である。また、図6、図9、図12、図15、図24、図27、および図30は、図1のIII−III線に沿う断面図である。さらに、図7、図10、図13、図16、図18、図20、図22、図25、図28、および図31〜図33は、周辺回路部の断面図である。
始めに、図5〜図7を参照して、たとえばHDP(High Density Plasma)法などを用いて、半導体基板1の主表面における所定の位置に複数の素子分離2の各々を形成する。次に、特に図示しないが、n型のトランジスタが形成される領域にp型のウエル領域を形成し、p型のトランジスタが形成される領域にn型のウエル領域を形成する。なお、メモリセル部はたとえばn型トランジスタによって構成され、周辺回路部はたとえばn型トランジスタおよびp型トランジスタによって構成される。
続いて、図8〜図10を参照して、半導体基板1および素子分離2の上に、たとえば8nm〜12nmの膜厚のトンネル絶縁膜3と、たとえば50nm〜150nmの膜厚のフローティングゲート電極4とを形成する。次に、図9に示すメモリセル部において、フローティングゲート電極4がメモリセル部における素子分離2上で分断されるように、フローティングゲート電極4をエッチングする。
続いて、図11および図12を参照して、たとえば2nm〜6nmの膜厚のSiO2膜と、たとえば5nm〜15nmの膜厚のSiN膜と、たとえば5nm〜15nmの膜厚のSiO2膜とを積層して形成することにより、フローティングゲート電極4上にONO膜6を形成する。次に、周辺回路部において、通常の写真製版技術およびエッチング技術を用いて、ONO膜6、フローティングゲート電極4、およびトンネル絶縁膜3の各々をエッチングする。これにより、周辺回路部の半導体基板1の主表面が露出し、周辺回路部の構造が図7に示す構造に戻る。
続いて、図13を参照して、周辺回路部において半導体基板1の主表面を酸化し、ゲート絶縁膜8を形成する。なお、この酸化処理が行なわれても、メモリセル部の構造は図11および図12の構造とほぼ同様であるが、メモリセル部においても酸化処理によってONO膜6を構成するSiO2膜の膜厚がわずかに増加する。
続いて、図14〜図16を参照して、たとえば50nm〜150nmの膜厚の導電膜10と、たとえば20nm〜60nmの膜厚の導電膜11と、たとえば200nm〜300nmの膜厚のSiN膜12とを、ONO膜6上およびゲート絶縁膜8上に積層して形成する。
続いて、図17および図18を参照して、メモリセル部および周辺回路部において、通常の写真製版技術およびエッチング技術を用いて、SiN膜12、導電膜11、導電膜10、ONO膜6、およびゲート絶縁膜8の各々をエッチングする。次に、メモリセル部において、SiN膜12をマスクとして、フローティングゲート電極4およびトンネル絶縁膜3の各々をエッチングする。これにより、複数のスタックゲート電極SG1〜SG3の各々が、互いに距離を隔てて半導体基板1の主表面上に形成される。エッチングされた領域では半導体基板1の主表面が露出する。なお、上記エッチング後において、メモリセル部におけるIII−III線に沿う断面図は図15と同様である。
続いて、図19および図20を参照して、メモリセル部における半導体基板1の主表面が露出した領域に、たとえばAs(ヒ素)などのV族元素のイオンを注入する。これにより、半導体基板1の主表面における所定の領域に拡散層17が形成される。次に、周辺回路部における半導体基板1の主表面が露出した領域に、たとえばAsなどのV族元素のイオンを注入する。これにより、周辺回路部におけるn型トランジスタが形成される領域にLDD領域18が形成される。なお、上記イオン注入後において、メモリセル部におけるIII−III線に沿う断面図は図15と同様である。
続いて、図21および図22を参照して、フローティングゲート電極4、導電膜10の各々の側面と、露出している半導体基板1の主表面とを酸化処理する。これにより、フローティングゲート電極4、導電膜10、導電膜11の各々の側面と、露出している半導体基板1の主表面とに側壁絶縁膜14が形成される。
なお、この酸化処理としては、ポリシリコンのみを酸化してWを酸化しない選択酸化を用いることが好ましい。次に、特に図示しないが、周辺回路部における所定の領域に、たとえばBF2などのIII族元素の化合物のイオンや、III族元素のイオンを注入する。これにより、周辺回路部におけるp型トランジスタが形成される領域にLDD領域が形成される。なお、上記イオン注入後において、メモリセル部におけるIII−III線に沿う断面図は図15と同様である。
続いて、図23〜図25を参照して、スタックゲート電極SG1〜SG3の各々を覆うように、たとえば500nm〜1500nmの膜厚の層間絶縁膜9を形成する。この時点で層間絶縁膜9は、導電膜11の下面11aよりも高い上面を有している。
続いて、図26〜図28を参照して、層間絶縁膜9の上面9aが、フローティングゲート電極4の上面4aよりも高く、かつ導電膜11の下面11aよりも低くなるように、層間絶縁膜9をエッチバックする。これにより、複数のスタックゲート電極SG1〜SG3の各々の間を埋めるように層間絶縁膜9が形成される。
この層間絶縁膜9のエッチバックによって、図27に示すIII−III線に沿う断面図ではSiN膜12が露出する。また、図28に示す周辺回路部では側壁絶縁膜14が露出する。また、周辺回路部において側壁絶縁膜14までエッチングして半導体基板1の主表面を露出させてもよい。
なお、図27に示すIII−III線に沿う断面図においてSiN膜12を露出させ、図28に示す周辺回路部において側壁絶縁膜14を露出させるために、マスクを用いてそれぞれの領域において別々にエッチバックを行なってもよい。
続いて、図29〜図31を参照して、SiN膜12の上面と、導電膜11の側面および導電膜10の上部側面の側壁絶縁膜14とを覆うように、たとえば5nm〜20nmの膜厚の保護膜15を層間絶縁膜9上に形成する。これにより、保護膜15は、層間絶縁膜9の上面にまで延びるように形成され、かつフローティングゲート電極4の側面を覆わないように形成される。
保護膜15を形成することで、この後の工程にレジスト除去工程が含まれる場合に、SPM(Sulfuric acid/hydrogen Peroxide/water Mixture)などのウエット処理によって導電膜11が溶解することを防止したり、この後の工程にアニール工程が含まれる場合に、導電膜11中のWが酸化されて、導電膜11の抵抗が上昇することを防止したりできる。
続いて、図32を参照して、周辺回路部におけるn型トランジスタのLDD領域18内に、たとえばAsなどのV族元素のイオンを選択的に注入する。これにより、周辺回路部におけるn型トランジスタのLDD領域18内に拡散層19が形成される。また、特に図示しないが、周辺回路部におけるp型トランジスタのLDD領域内に、たとえばBF2などのIII族元素の化合物のイオンや、III族元素のイオンを選択的に注入する。これにより、周辺回路部におけるp型トランジスタのLDD領域内に拡散層が形成される。
これらの選択的なイオン注入は、イオン注入する領域以外の領域を覆うようにレジストを形成することにより行われる。そして、イオン注入後にはアッシャーおよびSPMによりウエット処理を行ない、レジストを除去する。その後、注入したイオンを活性化するために、たとえば900℃〜1000℃の温度で10秒〜60秒間アニールを行なう。
次に、層間絶縁膜9および保護膜15の上に、たとえば500nm〜1500nmの膜厚の層間絶縁膜16を形成する。これにより、メモリセル部においては図2および図3に示す構造が得られる。
続いて、図33を参照して、層間絶縁膜16をエッチングすることにより、拡散層19の各々に達する孔22aを開口する。なお、特に図示しないが、孔22aの開口と同時に、メモリセル部の端部の所定位置にも孔を開口する。次に、孔22aの各々を介して、n型トランジスタの拡散層などのV族元素イオンが注入されている拡散層へはV族イオンを、p型トランジスタの拡散層などのIII族元素イオンが注入されている拡散層へはIII族イオンを選択的に注入する。その後、注入したイオンを活性化するために、たとえば700℃〜800℃の温度で10分〜60分間アニールを行なう。これにより、コンタクト抵抗が低減される。次に、層間絶縁膜16をエッチングすることにより、導電膜11に達する孔22bを開口する。なお、特に図示しないが、孔22bの開口と同時に、メモリセル部の端部の所定位置にも孔を開口する。
続いて、孔22a内、孔22b内、および他の孔内と、層間絶縁膜16の上面とにバリアメタル20を形成する。バリアメタル20は、たとえばCVD(Chemical Vapor Deposition)法を用いて5nm〜20nmの膜厚で形成される。次に、孔22a内、孔22b内、および他の孔内の各々を埋めるように、プラグ21をバリアメタル20上に形成する。次に、たとえばCMP(Chemical Mechanical Polish)を用いて、層間絶縁膜16上の余分なバリアメタル20およびプラグ21を除去する。これにより、コンタクト22が形成され、周辺回路部において図4に示す構造が得られる。その後、特に図示しないが、層間絶縁膜16上の所定位置に配線を形成し、本実施の形態の不揮発性半導体記憶装置が得られる。
本実施の形態の不揮発性半導体記憶装置およびその製造方法によれば、高融点材料よりなる導電膜11を保護するための保護膜15は、通常、SiO2などの誘電率よりも高誘電率の材料よりなっているので、高誘電率の保護膜15をフローティングゲート電極4の側面に形成しないことにより、フローティングゲート電極4同士の間の誘電率を小さくすることができる。したがって、隣接するフローティングゲート電極4によって構成される寄生容量を小さくすることができ、フローティングゲート電極4に蓄積された電荷が、隣接するフローティングゲート電極4に蓄積された電荷の影響を受にくくなり、メモリセルトランジスタの閾値の変動を抑止することができる。
また、メモリセルトランジスタの閾値の変動が抑止されるので、読み出し、書き込み、および消去の各動作に必要な電圧を低減することができ、消費電力を低減することができる。また、トンネル絶縁膜3の信頼性を向上することができる。さらに、非選択ビットへの誤書き込みが抑止され、書き込みの信頼性が向上する。
本実施の形態の不揮発性半導体記憶装置において、複数のスタックゲート電極SG1〜SG3の各々は、フローティングゲート電極4の側面に形成された保護膜15よりも低い誘電率の側壁絶縁膜14をさらに有している。
側壁絶縁膜14を形成することによって、トンネル絶縁膜3と側壁絶縁膜14との接触部(エッジ部)14aにおいて側壁絶縁膜14の形成が促進され、トンネル絶縁膜3における他の部分の膜厚よりも厚くなる。エッジ部14aのトンネル絶縁膜3の膜厚が厚くなると、フローティングゲート電極4の端部からドレイン拡散層に印加される電界を緩和することができるので、特に、オフリーク(コントロールゲート電極13に負電圧を印加した場合のリーク)を抑止することができる。
本実施の形態の不揮発性半導体記憶装置において、側壁絶縁膜14はSiO2である。また、本実施の形態の不揮発性半導体記憶装置の製造方法においては、フローティングゲート電極4の側面を酸化して側壁絶縁膜14を形成する。これにより、エッジ部14aにおける側壁絶縁膜14の形成が一層促進される。
本実施の形態の不揮発性半導体記憶装置において、コントロールゲート電極13は、高融点金属を含まない導電膜10をさらに有している。
本実施の形態の不揮発性半導体記憶装置の製造方法において、スタックゲート電極SG1〜SG3を形成する際に、導電膜11を形成し、高融点金属を含まない導電膜10を形成する。
これにより、フローティングゲート電極4への電子の注入およびフローティングゲート電極4からの電子の放出を導電膜10の電位によって制御することができ、かつ導電膜11によってコントロールゲート電極13の低抵抗化を図ることができる。
本実施の形態の不揮発性半導体記憶装置において、導電膜11はWよりなっている。Wは他の導電材料に比べて抵抗が低いので、コントロールゲート電極13の低抵抗化を図るための材料として適している。
本実施の形態の不揮発性半導体記憶装置は、複数のスタックゲート電極SG1〜SG3の各々の間に形成され、かつ保護膜15の誘電率よりも低い誘電率を有する層間絶縁膜9をさらに備えている。層間絶縁膜9の上面9aは、フローティングゲート電極4の上面4aよりも高い位置であって、かつ導電膜11の下面11aよりも低い位置にある。
本実施の形態の不揮発性半導体記憶装置の製造方法においては、フローティングゲート電極4の上面4aよりも高く、かつ導電膜11の下面11aよりも低い上面9aを有し、保護膜15よりも低い誘電率の層間絶縁膜16を、複数のスタックゲート電極SG1〜SG3の各々の間を埋めるように形成する。
層間絶縁膜9は保護膜15よりも誘電率が低いので、層間絶縁膜9を形成することにより、フローティングゲート電極4同士の間を低誘電率にすることができる。また、層間絶縁膜9の上面9aの位置を上記のように規定することで、導電膜11の側面には保護膜15が形成されており、かつフローティングゲート電極4の側面には保護膜15が形成されていない構成を容易に実現することができる。
本実施の形態の不揮発性半導体記憶装置において、保護膜15はSiNよりなっている。SiNは耐ウエットエッチング性および耐酸化性に優れた材料であるので、保護膜15の材料として適している。
本実施の形態の不揮発性半導体記憶装置の製造方法において、層間絶縁膜9を形成する際に、導電膜11の下面11aよりも高い上面を有する層間絶縁膜9を形成し、層間絶縁膜9をエッチバックする。これにより、層間絶縁膜9の上面9aの位置を容易に制御することができる。
(実施の形態2)
始めに、本実施の形態の不揮発性半導体記憶装置におけるメモリセル部の構成について説明する。なお、本実施の形態の不揮発性半導体記憶装置の平面図は、図1に示す実施の形態1における不揮発性半導体記憶装置の平面図と同様であるので、その説明は繰り返さない。
始めに、本実施の形態の不揮発性半導体記憶装置におけるメモリセル部の構成について説明する。なお、本実施の形態の不揮発性半導体記憶装置の平面図は、図1に示す実施の形態1における不揮発性半導体記憶装置の平面図と同様であるので、その説明は繰り返さない。
図34は、本発明の実施の形態2における不揮発性半導体記憶装置の構成を示す断面図であって、図1のII−II線に沿う断面図である。図35は、本発明の実施の形態2における不揮発性半導体記憶装置の構成を示す断面図であって、図1のIII−III線に沿う断面図である。
図34および図35を参照して、本実施の形態の不揮発性半導体記憶装置において、側壁絶縁膜14は、フローティングゲート電極4の側面および導電膜10の下部側面に形成されており、導電膜11の側面および導電膜10の上部側面には形成されていない。そして、実施の形態1ではスタックゲート電極SG1〜SG3の各々の間を埋めていた絶縁膜9(層間絶縁膜9)が、側壁絶縁膜14の外側にのみ形成されている。また、層間絶縁膜16は、スタックゲート電極SG1〜SG3の各々を覆うように、半導体基板1の主表面上にある側壁絶縁膜14上に形成されている。さらに、保護膜15は絶縁膜9上にのみ形成されており、スタックゲート電極SG1〜SG3ごとに分断されている。
次に、本実施の形態の不揮発性半導体記憶装置における周辺回路部の構成について説明する。
図36は、本発明の実施の形態1における不揮発性半導体記憶装置の周辺回路部の構成を示す断面図である。図36を参照して、側壁絶縁膜14は、導電膜10の下部側面に形成されており、導電膜11の側面および導電膜10の上部側面には形成されていない。そして、絶縁膜9が側壁絶縁膜14の外側に形成されている。また、保護膜15は絶縁膜9上にのみ形成されており、導電膜10の下部側面には形成されていない。
なお、これ以外の不揮発性半導体記憶装置の構成は、実施の形態1に示す不揮発性半導体記憶装置の構成とほぼ同様であるので、同一の部材には同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態における不揮発性半導体記憶装置の製造方法について、図37〜図50を用いて説明する。図37、図40、図43、図46、および図48は、図1のII−II線に沿う断面図である。また、図38、図41、および図44は、図1のIII−III線に沿う断面図である。さらに、図39、図42、図45、図47、図49〜図51は、周辺回路部の断面図である。
本実施の形態では、始めに、実施の形態1と同様の製造方法によって、図17、図15、および図18に示す構造と同様の構造を製造する。
続いて、図37〜図39を参照して、メモリセル部における半導体基板1の主表面が露出した領域に、たとえばAsなどのV族元素のイオンを注入する。これにより、半導体基板1の主表面における所定の領域に拡散層17が形成される。次に、周辺回路部における半導体基板1の主表面が露出しておりかつn型トランジスタが形成される領域に、たとえばAsなどのV族元素のイオンを注入する。これにより、周辺回路部におけるn型トランジスタが形成される領域にLDD領域18が形成される。次に、特に図示しないが、周辺回路部における半導体基板1の主表面が露出しておりかつp型トランジスタが形成される領域に、たとえばBF2などのIII族元素の化合物のイオンや、III族元素のイオンを注入する。これにより、周辺回路部におけるp型トランジスタが形成される領域にLDD領域が形成される。次に、スタックゲート電極SG1〜SG3の各々を覆うように、たとえば500nm〜1500nmの膜厚の層間絶縁膜9を半導体基板1の主表面上に形成する。この時点で層間絶縁膜9は、導電膜11の下面11aよりも高い上面を有している。
続いて、図40〜図42を参照して、層間絶縁膜9の上面9aが、フローティングゲート電極4の上面4aよりも高く、かつ導電膜11の下面11aよりも低くなるように、層間絶縁膜9をエッチバックする。
この層間絶縁膜9のエッチバックによって、図41に示すIII−III線に沿う断面図ではSiN膜12が露出し、図42に示す周辺回路部では導電膜11の側面と、導電膜10の上部側面とが露出する。なお、図41に示すIII−III線に沿う断面図においてSiN膜12を露出させ、図42に示す周辺回路部において導電膜11の側面と、導電膜10の上部側面と4を露出させるために、マスクを用いてそれぞれの領域において別々にエッチバックを行なってもよい。
続いて、図43〜図45を参照して、SiN膜12の上面と、導電膜11の側面と、導電膜10の上部側面とを覆うように、たとえば5nm〜20nmの膜厚の保護膜15を層間絶縁膜9上に形成する。これにより、保護膜15は、層間絶縁膜9の上面にまで延びるように形成され、かつフローティングゲート電極4の側面を覆わないように形成される。
続いて、図46および図47を参照して、保護膜15および層間絶縁膜9をエッチバックし、スタックゲート電極SG1〜SG3の各々の間における半導体基板1の主表面を露出する。また、図47に示される周辺回路部においては、半導体基板1の主表面および素子分離2が露出される。なお、上記エッチバック後において、メモリセル部におけるIII−III線に沿う断面図は図44と同様である。
続いて、図48および図49を参照して、フローティングゲート電極4の側面と、導電膜10の下部側面と、半導体基板1の主表面との各々を酸化処理する。これにより、フローティングゲート電極4の側面と、導電膜10の下部側面と、半導体基板1の主表面とに側壁絶縁膜14が形成される。ここで、本実施の形態では、保護膜15を形成した後で上記酸化処理を行なっている。これにより、酸化処理の際に導電膜11が酸化することを抑止することができる。なお、上記酸化処理後において、メモリセル部におけるIII−III線に沿う断面図は図44と同様である。
続いて、図49を参照して、周辺回路部におけるn型トランジスタのLDD領域18内に、たとえばAsなどのV族元素のイオンを選択的に注入する。これにより、周辺回路部におけるn型トランジスタのLDD領域18内に拡散層19が形成される。また、特に図示しないが、周辺回路部におけるp型トランジスタのLDD領域内に、たとえばBF2などのIII族元素の化合物のイオンや、III族元素のイオンを選択的に注入する。これにより、周辺回路部におけるp型トランジスタのLDD領域内に拡散層が形成される。
これらの選択的なイオン注入は、イオン注入する領域以外の領域を覆うようにレジストを形成することにより行われる。そして、イオン注入後にはアッシャーおよびSPMによりウエット処理を行ない、レジストを除去する。その後、注入したイオンを活性化するために、たとえば900℃〜1000℃の温度で10秒〜60秒間アニールを行なう。
次に、図50を参照して、スタックゲート電極SG1〜SG3の各々を覆うように、たとえば500nm〜1500nmの膜厚の層間絶縁膜16を側壁絶縁膜14上に形成する。これにより、メモリセル部においては、図34および図35に示す構造が得られる。
続いて、図51を参照して、層間絶縁膜16をエッチングすることにより、拡散層19の各々に達する孔22aを開口する。なお、特に図示しないが、孔22aの開口と同時に、メモリセル部の端部の所定位置にも孔を開口する。次に、孔22aの各々を介して、n型トランジスタの拡散層などのV族元素イオンが注入されている拡散層へはV族イオンを、p型トランジスタの拡散層などのIII族元素イオンが注入されている拡散層へはIII族イオンを選択的に注入する。その後、注入したイオンを活性化するために、たとえば700℃〜800℃の温度で10分〜60分間アニールを行なう。次に、層間絶縁膜16をエッチングすることにより、導電膜11に達する孔22bを開口する。なお、特に図示しないが、孔22bの開口と同時に、メモリセル部の端部の所定位置にも孔を開口する。
続いて、孔22a内、孔22b内、および他の孔内と、層間絶縁膜16の上面とにバリアメタル20を形成する。バリアメタル20は、たとえばCVD法を用いて5nm〜20nmの膜厚で形成される。次に、孔22a内、孔22b内、および他の孔内の各々を埋めるように、プラグ21をバリアメタル20上に形成する。次に、たとえばCMPを用いて、層間絶縁膜16上の余分なバリアメタル20およびプラグ21を除去する。これにより、コンタクト22が形成され、周辺回路部において図4に示す構造が得られる。その後、特に図示しないが、層間絶縁膜16上の所定位置に配線を形成し、本実施の形態の不揮発性半導体記憶装置が得られる。
本実施の形態の不揮発性半導体記憶装置およびその製造方法によれば、実施の形態1と同様の効果を得ることができる。
また、本実施の形態の不揮発性半導体記憶装置の製造方法においては、保護膜15を形成した後で、フローティングゲート電極4の側面と、導電膜10の下部側面と、半導体基板1の主表面との各々を酸化処理する。これにより、酸化処理の際に導電膜11が酸化することを抑止することができる。特に、導電膜10との界面付近の導電膜11が酸化すると、導電膜10と導電膜11との接触抵抗が大きくなり、不揮発性半導体記憶装置の高速動作の妨げとなる。このため、保護膜15を形成した後で上記酸化処理をすることで、不揮発性半導体記憶装置の高速動作を促進することができる。
実施の形態1および2では、NAND型の不揮発性半導体記憶装置について説明したが、本発明はメモリセル部が複数のスタックゲート電極によって構成される不揮発性半導体記憶装置全般に適用することができる。したがって、たとえばNOR型の不揮発性半導体記憶装置であってもよいし、アシストゲート型の不揮発性半導体記憶装置であってもよい。
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
本発明はメモリセル部が複数のスタックゲート電極によって構成される不揮発性半導体記憶装置全般に適用することができる。
1 半導体基板、2 素子分離、3 トンネル絶縁膜、4 フローティングゲート電極、4a フローティングゲート電極上面、6 ONO膜、8 ゲート絶縁膜、9,16 層間絶縁膜(絶縁膜)、9a 層間絶縁膜(絶縁膜)上面、10,11 導電膜、11a 導電膜下面、12 シリコン窒化膜、13 コントロールゲート電極、14 側壁絶縁膜、14a エッジ部、15 保護膜、17,19 拡散層、18 LDD領域、20 バリアメタル、21 プラグ、22 コンタクト、22a,22b 孔、FG11〜FG13,FG21〜FG23,FG31〜FG33 フローティングゲート形成領域、CG1〜CG3 コントロールゲート形成領域、W1,W2 拡散層形成領域、SG1〜SG3 スタックゲート電極。
Claims (13)
- 主表面を有する半導体基板と、
前記半導体基板の前記主表面上に、互いに距離を隔てて形成された複数のスタックゲート電極とを備え、
前記複数のスタックゲート電極の各々は、互いに絶縁されて積層されたフローティングゲート電極とコントロールゲート電極とを有し、前記コントロールゲート電極は高融点金属を含む導電膜を有し、
前記導電膜の側面に形成された保護膜をさらに備え、
前記フローティングゲート電極の側面には前記保護膜が形成されていないことを特徴とする、不揮発性半導体記憶装置。 - 前記複数のスタックゲート電極の各々は、前記フローティングゲート電極の側面に形成され、かつ前記保護膜よりも低い誘電率の側壁絶縁膜をさらに有することを特徴とする、請求項1に記載の不揮発性半導体記憶装置。
- 前記側壁絶縁膜は酸化シリコンであることを特徴とする、請求項2に記載の不揮発性半導体記憶装置。
- 前記コントロールゲート電極は、高融点金属を含まない他の導電膜をさらに有することを特徴とする、請求項1〜3のいずれかに記載の不揮発性半導体記憶装置。
- 前記導電膜はタングステンよりなることを特徴とする、請求項1〜4のいずれかに記載の不揮発性半導体記憶装置。
- 前記複数のスタックゲート電極の各々の間に形成され、かつ前記保護膜の誘電率よりも低い誘電率を有する層間絶縁膜をさらに備え、
前記層間絶縁膜の上面は、前記フローティングゲート電極の上面よりも高い位置であって、かつ前記導電膜の下面よりも低い位置にあることを特徴とする、請求項1〜5のいずれかに記載の不揮発性半導体記憶装置。 - 前記保護膜は窒化シリコンよりなることを特徴とする、請求項1〜6のいずれかに記載の不揮発性半導体記憶装置。
- 互いに絶縁されて積層されたフローティングゲート電極とコントロールゲート電極とを有し、前記コントロールゲート電極は高融点金属を含む導電膜を有する前記複数のスタックゲート電極の各々を、互いに距離を隔てて半導体基板の主表面上に形成するスタックゲート電極形成工程と、
前記導電膜の側面を覆い、かつ前記フローティングゲート電極の側面を覆わないように保護膜を形成する工程とを備えることを特徴とする、不揮発性半導体記憶装置の製造方法。 - 前記スタックゲート電極形成工程は、前記導電膜を形成する工程と、高融点金属を含まない他の導電膜を形成する工程とを含むことを特徴とする、請求項8に記載の不揮発性半導体記憶装置の製造方法。
- 前記フローティングゲート電極の上面よりも高く、かつ前記導電膜の下面よりも低い上面を有し、前記保護膜よりも低い誘電率の絶縁膜を、前記複数のスタックゲート電極の各々の間を埋めるように形成する絶縁膜形成工程をさらに備えることを特徴とする、請求項8または9に記載の不揮発性半導体記憶装置の製造方法。
- 前記絶縁膜形成工程は、前記導電膜の下面よりも高い上面を有する前記絶縁膜を形成する工程と、前記絶縁膜をエッチバックする工程とを含むことを特徴とする、請求項10に記載の不揮発性半導体記憶装置の製造方法。
- 前記フローティングゲート電極の側面を酸化する酸化工程をさらに備えることを特徴とする、請求項8〜11のいずれかに記載の不揮発性半導体記憶装置の製造方法。
- 前記酸化工程は、前記保護膜を形成する工程よりも後に行なわれることを特徴とする、請求項12に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143457A JP2006324274A (ja) | 2005-05-17 | 2005-05-17 | 不揮発性半導体記憶装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143457A JP2006324274A (ja) | 2005-05-17 | 2005-05-17 | 不揮発性半導体記憶装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006324274A true JP2006324274A (ja) | 2006-11-30 |
Family
ID=37543761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143457A Withdrawn JP2006324274A (ja) | 2005-05-17 | 2005-05-17 | 不揮発性半導体記憶装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324274A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071332A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014216417A (ja) * | 2013-04-24 | 2014-11-17 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
EP3185280A1 (en) * | 2015-12-22 | 2017-06-28 | Semiconductor Manufacturing International Corporation (Beijing) | Semiconductor device and related manufacturing method |
-
2005
- 2005-05-17 JP JP2005143457A patent/JP2006324274A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071332A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014216417A (ja) * | 2013-04-24 | 2014-11-17 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
EP3185280A1 (en) * | 2015-12-22 | 2017-06-28 | Semiconductor Manufacturing International Corporation (Beijing) | Semiconductor device and related manufacturing method |
CN106910741A (zh) * | 2015-12-22 | 2017-06-30 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
US9978760B2 (en) | 2015-12-22 | 2018-05-22 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and related manufacturing method |
CN106910741B (zh) * | 2015-12-22 | 2019-10-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
JP4818061B2 (ja) | 不揮発性半導体メモリ | |
JP6385873B2 (ja) | 半導体装置およびその製造方法 | |
CN105655339B (zh) | 半导体器件及其制造方法 | |
JP6026919B2 (ja) | 半導体装置の製造方法 | |
JP2009088060A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4843412B2 (ja) | 不揮発性半導体記憶装置 | |
JP5142476B2 (ja) | 半導体装置の製造方法 | |
JP2000091450A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4817980B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
JP2009088061A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US7670904B2 (en) | Nonvolatile memory device and method for fabricating the same | |
JP2006324274A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2010021496A (ja) | 半導体装置、及びその製造方法 | |
JPWO2007000808A1 (ja) | 半導体装置およびその製造方法 | |
JP2008166528A (ja) | 半導体装置およびその製造方法 | |
JPWO2006035503A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010135561A (ja) | 不揮発性半導体記憶装置 | |
JP2009194221A (ja) | 半導体装置およびその製造方法 | |
JP2009076635A (ja) | 半導体装置およびその製造方法 | |
JP2006332098A (ja) | 半導体装置およびその製造方法 | |
JP2007067043A (ja) | 半導体装置およびその製造方法 | |
JP4525913B2 (ja) | 半導体記憶装置 | |
US20030109117A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |