JPH1116909A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1116909A
JPH1116909A JP16705197A JP16705197A JPH1116909A JP H1116909 A JPH1116909 A JP H1116909A JP 16705197 A JP16705197 A JP 16705197A JP 16705197 A JP16705197 A JP 16705197A JP H1116909 A JPH1116909 A JP H1116909A
Authority
JP
Japan
Prior art keywords
insulating film
light
interlayer insulating
metal layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16705197A
Other languages
English (en)
Inventor
Hideyuki Akanuma
英幸 赤沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16705197A priority Critical patent/JPH1116909A/ja
Publication of JPH1116909A publication Critical patent/JPH1116909A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【解決手段】表示デバイスに用いられる半導体装置、特
に反射型液晶表示装置の一方の基板をなす半導体装置に
関する。シリコン基板201上に、素子分離絶縁膜20
2、MOS型トランジスタ203、第1の層間絶縁膜2
04、配線層である第1の金属層205を形成する。次
に第2の層間絶縁膜206、遮光膜である第2の金属層
207、第3の層間絶縁膜208を堆積する。次いで接
続孔209を形成し、接続孔209の側壁部分に側壁膜
210を形成する。その後、接続孔209内に埋め込み
金属211を設け、反射電極となる第3の金属層212
を形成し、保護膜213を堆積して工程を完了する。 【効果】遮光膜と接続孔の相対位置が自己整合的に決ま
るのであわせ余裕などが必要ない分遮光性に優れ、光に
よる誤動作が少ない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明の半導体装置の製造方
法は、表示デバイスに用いられる半導体装置、特に反射
型液晶表示装置の一対の基板の片側として用いられる反
射板と液晶駆動を兼ねる電極を有する半導体装置の製造
方法に関する。
【0002】
【従来の技術】表示デバイスとして用いられる半導体装
置、特に反射型液晶表示装置に用いられる反射板と液晶
駆動を兼ねる電極(以下単に反射電極と呼ぶ)を有する
半導体装置は、光照射にさらされるため、反射電極の隙
間から半導体層に達した光による誤動作を起こす場合が
あり、遮光手段を半導体装置内に持つ必要がある。特に
投写型表示装置(プロジェクター)に用いる表示デバイ
スは集光した非常に強い光にさらされるため、光による
誤動作が大きな問題である。
【0003】そのため例えば特開昭57−031159
にあるように反射電極と半導体層の間に遮光膜を設ける
ことで遮光する。また、特開昭57−031158にあ
るように反射電極間に遮光膜を設ける方法もある。特開
昭57−031159をもとにした従来の半導体装置と
その製造方法について図1の工程断面図を用いて製造工
程の順に従って説明する。
【0004】シリコン基板101上には素子分離絶縁膜
102、MOS型トランジスタ103、第1の層間絶縁
膜104、第1の金属層105を形成してある(図1
a)。第1の金属層105は配線層である。MOS型ト
ランジスタ103の構造あるいは製造方法は問題ではな
く、例えばソースおよびドレインの高濃度不純物拡散層
の周りを低濃度不純物拡散層が覆う、いわゆるDDD構
造であっても、またいわゆるLDD(Lightly
Doped Drain)構造であってもよい。次に第
2の層間絶縁膜106を堆積し、第2の金属層107を
堆積、成形する(図1b)。この第2の金属層107が
遮光膜である。この第2の金属層107は、後に接続孔
を開口する部分を避けるように成形する。次いで第3の
層間絶縁膜108を堆積し、接続孔109を開け(図1
c)、埋め込み金属110を設け、第3の金属層111
を形成し、保護膜112を堆積して半導体装置を完成す
る(図1d)。第3の金属層111は上に述べた反射電
極である。
【0005】第2の金属層107は遮光の目的で設けた
ので、光を透過しなければ材質としては金属に限らない
のであるが、通常の半導体装置の製造では金属以外の光
を透過しない材質の使用は困難だという実状があり、金
属を用いるのが普通である。
【0006】反射型液晶表示装置で上述の従来の製造方
法で製造した半導体装置を用いる場合、半導体装置自体
が液晶表示装置の一対の基板の片方をなし、もう一方の
基板(透明基板)の側から入射した光を反射電極で反射
すると同時に、反射電極の電位を変えて液晶の配向状態
を変化させ光の透過状態を変えて画像の表示を行う。
【0007】
【発明が解決しようとする課題】従来の半導体装置及び
半導体装置の製造方法では、反射電極の下層の第2の金
属層107は接続孔109の周囲をあらかじめ取り除く
必要があり、その部分の第2の金属層107による段差
のため、反射電極の平坦度が悪く、表示装置とした場合
の表示品質が十分確保しにくいという課題があった。ま
たは、この課題を避けるためには第3の層間絶縁膜10
8に対して十分な平坦化処理を行う必要があった。例え
ばCMP法を用いて平坦化する場合、普通は下地の段差
が大きいほど第3の層間絶縁膜108の初期(研削前)
の膜厚を増しCMPによる研削量を増やす必要がある。
ここでプロセスマージンを十分確保するためには最終的
に残る第3の層間絶縁膜108の厚みを大きく設定する
こととなり、結果的に接続孔109が深くなり、接続不
良が起こりやすくなるという場合もあった。
【0008】さらに、遮光の面から第2の金属層107
の端と接続孔109はできるだけ近接させてたいのであ
るが、従来の半導体装置の製造方法では、両者の位置関
係が露光装置の目合わせ精度や加工時の寸法制御精度に
よって制限されるため、十分近接させることができず十
分な遮光性が得られない、あるいは十分な遮光性を得る
ために近接させると第2の金属層107と埋め込み金属
110の間で短絡を起こすことがあるという課題もあっ
た。
【0009】
【課題を解決するための手段】そこで本発明の半導体装
置は、少なくとも反射板と液晶駆動を兼ねる電極と、該
電極の下層の金属からなる遮光膜と、該遮光膜の下層の
配線層と、該電極と該配線層をつなぐ接続孔を有し、該
遮光膜と該接続孔の間に該遮光膜に対して自己整合的に
設けた絶縁体を有することを特徴とする。
【0010】
【発明の実施の形態】本発明の半導体装置の実施の形態
の第1の例(以下単に第1の例と呼ぶ)を製造方法とと
もに図2の工程断面図を用いて説明する。
【0011】シリコン基板201上には素子分離絶縁膜
202、MOS型トランジスタ203、第1の層間絶縁
膜204、第1の金属層205を形成してある。第1の
金属層205は配線層である。第1の層間絶縁膜204
は酸化シリコン(SiO)で、第1の金属層205は
ここではチタン、窒化チタン、アルミニウムと銅の合
金、窒化チタンの積層である。第1の金属層205には
上記の他、タングステンや多結晶シリコン(ポリシリコ
ン)を用いることも可能である。次に酸化シリコンから
なる第2の層間絶縁膜206を堆積し、続いて第2の金
属層207を堆積し、更に第3の層間絶縁膜208(酸
化シリコン)を堆積する。第2の金属層207が遮光膜
であり、ここでは第1の金属層205と同様な材質の積
層とした(図2a)。
【0012】次いで接続孔209を形成する。この接続
孔209は第3の層間絶縁膜208、第2の金属層20
7、第2の層間絶縁膜204を貫通し、第1の金属層2
05に達するように開口する(図2b)。
【0013】接続孔209の側壁部分に側壁膜210を
形成する(図2c)。側壁膜210の材質はここでは酸
化シリコンであるが、少なくとも絶縁性の膜である必要
があり、窒化シリコン等を用いることも考えられる。側
壁膜210の形成には、化学気相成長法(CVD法)で
全面に酸化シリコン膜を堆積した後異方性エッチするこ
とで側壁部分にだけ膜を残すという方法をとった。
【0014】接続孔の底に露出した第1の金属層205
と後に設ける第3の金属層を接続するため接続孔209
内に埋め込み金属211を設け、第3の金属層212を
形成し、保護膜213を堆積して工程を完了する。第3
の金属層212が上に述べた反射電極である。本例では
埋め込み金属211はCVD法で堆積し、エッチバック
法で不要部分を除去したタングステンである。埋め込み
金属211にタングステンを用いる場合には下地に窒化
チタンを敷く場合がある。なお、埋め込み金属211は
特に接続孔209が充分浅い場合には必要ない場合もあ
り、その場合には第3の金属層212と第1の金属層2
05は直に接続される。また、第3の金属層211は下
層からチタン、窒化チタン、アルミニウムと銅の合金の
積層である。また保護膜213は酸化シリコンとした
が、窒化シリコンや高分子材料を用いることもある。
【0015】なお、MOS型トランジスタ203の構造
あるいは製造方法は、例えばソースおよびドレインの高
濃度不純物拡散層の周りを低濃度不純物拡散層が覆う、
いわゆるDDD構造であっても、またいわゆるLDD
(Lightly DopedDrain)構造であっ
てもよく、MOS型トランジスタ103の構造自体は問
題ではない。さらにはシリコン基板を用いたMOS型ト
ランジスタでなくとも光により誤動作する可能性のある
素子であれば本発明は有効である。
【0016】上述の第1の例では遮光膜(第2の金属層
207)と埋め込み金属211あるいは反射電極(第3
の金属層212)との間の絶縁は接続孔209の側壁に
設けた側壁膜210で保たれる。しかし、第2の金属層
に酸化により絶縁膜を形成する金属を用いた場合、接続
孔209の形成後に第2の金属層207の露出部分を酸
化する事で絶縁膜を形成して遮光膜と埋め込み金属21
1あるいは反射電極の間を絶縁することも可能である。
この製造方法について本発明の実施の形態の第2の例と
して図3を用いて以下に説明する。
【0017】本例の半導体装置の製造方法では、接続孔
301の形成までの工程(図3a)は第1の例における
接続孔209の形成までの工程(図2b)と共通であ
る。ただし、第1の例では第2の金属層207がチタ
ン、窒化チタン、アルミニウムと銅の合金、窒化チタン
の積層であったが、本例では第2の金属層302をタン
タル(Ta)としている。次に第2の金属層302を陽
極酸化して絶縁膜303を形成する(図3b)。陽極酸
化は、例えばクエン酸の水溶液中で第2の金属層302
(タンタル)に正電位を加え、白金や炭素の対向電極を
同じ溶液に浸けて負電位を加えることで行う。場合によ
っては更に第1の例のように側壁膜を形成しても良い。
タンタルの陽極酸化によってできる絶縁膜は陽極酸化の
条件などによってはわずかな電導性をもつので、側壁膜
の形成で陽極酸化による絶縁膜のみより確実な絶縁を得
ることができるが、本例では陽極酸化による絶縁膜のみ
とした。遮光性の面では本例の方が有利である。
【0018】続いて埋め込み金属304、第3の金属層
305(反射電極)、及び保護膜306を形成して本例
の製造工程を終了するが、これらの工程も第1の例に準
ずる(図3c)。
【0019】本例では第2の金属層302にタンタルを
用い、陽極酸化により絶縁膜を形成したが、タンタル以
外の金属を用いてもよい。例えばアルミニウムを用いて
も陽極酸化により絶縁膜を形成する事は可能である。更
には陽極酸化によらず、例えば酸素プラズマを用いたプ
ラズマ酸化や熱酸化で絶縁膜を形成可能な金属を第2の
金属層302にもちいても本発明の目的は達せられる。
【0020】なお、接続孔301の形成の際、完全に開
口してしまわずに第2の金属層の下の層間絶縁膜をわず
かに残すこともある。これは第2の金属層以外の金属が
露出するのを防ぐためである。このような場合には、絶
縁膜303の形成後に接続孔を完全に開口する必要があ
る。
【0021】上に述べた第2の例では、第2の金属層3
02にタンタルを用い、陽極酸化で絶縁膜303を形成
して第2の金属層302と埋め込み金属304の間を絶
縁したが、更には第2の金属層302と第3の金属層3
05の間の層間絶縁膜を第2の金属層302の酸化膜で
代替することも可能である。その場合を本発明の実施の
形態の第3の例として図4を用いて以下に説明する。
【0022】本発明の第1の例と同様な工程を経てシリ
コン基板401上にMOS型トランジスタ402、第1
の層間絶縁膜403、第1の金属層404、第2の層間
絶縁膜405等を形成した後、第2の金属層406を堆
積し、成形して第1の孔407を形成する(図4a)。
第2の金属層406にはここではタンタルを用いた。次
に第2の金属層を陽極酸化して第3の層間絶縁膜408
を形成し、この第3の層間絶縁膜408をマスクとして
第2の層間絶縁膜405を除去し接続孔409を形成す
る(図4b)。更に埋め込み金属410、第3の金属層
411、保護膜412を第1の例にならい形成して工程
を終了する(図4c)。
【0023】本例では第2の金属層406にタンタルを
用い、陽極酸化で絶縁膜を形成したが、第2の例と同様
に他の材料、酸化方法を用いても良い。
【0024】
【発明の効果】本発明の半導体装置では、第1、第2、
第3いずれの例の場合でも第2の金属膜と接続孔の位置
関係が自己整合的に決まるため、従来の技術のように露
光装置の目合わせ精度や加工による寸法変化を見込んだ
余裕をとる必要が無い分高い遮光性が得られ、光による
誤動作が少ない。また、目合わせのズレなどに起因する
短絡不良も生じないという効果がある。
【0025】本発明の半導体装置の実施の形態の第1の
例で述べた製造方法によれば、第2の金属層(遮光膜)
に起因する第3の層間絶縁膜の段差が生じないため、第
3の層間絶縁膜に施すべき平坦化処理を簡便にでき、特
に第2の層間絶縁膜までに充分な平坦化がなされていれ
ば、第2の金属層以降には平坦化工程を必要としないと
いう効果がある。また、第2の金属層以降の平坦化工程
をなくすことができれば、特に第3の層間絶縁膜を従来
の技術の場合より薄くすることが容易となり、結果的に
接続孔を浅くでき接続不良を軽減できるという効果もあ
る。
【0026】また、第2の例で述べた製造方法では第1
の例の製造方法と同様な効果に加え、第3の層間絶縁膜
にピンホールなどの欠陥が生じても第2の金属層と第3
の金属層に短絡が生じないという効果がある。これは第
2の第3の層間絶縁膜の形成の後、第2の金属層の露出
部分を酸化して絶縁膜を形成するため、第3の層間絶縁
膜にピンホールなどの欠陥があり第2の金属層が露出し
ていればそこも酸化されるからである。
【0027】第3の例で述べた製造方法によれば、第1
の例と構成、工程は異なるものの同様な効果を得ること
ができる。
【図面の簡単な説明】
【図1】従来の技術の半導体装置とその製造方法を説明
する工程断面図である。
【図2】本発明の半導体装置とその製造方法の実施の形
態の第1の例を説明する工程断面図である。
【図3】本発明の半導体装置とその製造方法の実施の形
態の第2の例を説明する工程断面図である。
【図4】本発明の半導体装置とその製造方法の実施の形
態の第3の例を説明する工程断面図である。
【符号の説明】
101、201、401・・・シリコン基板 102、202・・・素子分離絶縁膜 103、203、402・・・MOS型トランジスタ 104、204、403・・・第1の層間絶縁膜 105、205、404・・・第1の金属層 106、206、302、405・・・第2の層間絶縁
膜 107、207、406・・・第2の金属層 108、208、408・・・第3の層間絶縁膜 109、209、301、409・・・接続孔 110、211、304、410・・・埋め込み金属 111、212、305、411・・・第3の金属層 112、213、306、412・・・保護膜 210・・・側壁膜 303・・・絶縁膜 407・・・第1の孔
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】少なくとも反射板と液晶駆動を兼ねる電極
    と、該電極の下層の金属からなる遮光膜と、該遮光膜の
    下層の配線層と、該電極と該配線層をつなぐ接続孔を有
    し、該遮光膜と該接続孔の間に該遮光膜に対して自己整
    合的に設けた絶縁体を有することを特徴とする半導体装
    置。
  2. 【請求項2】反射板と液晶駆動を兼ねる電極を有する半
    導体装置の製造方法であって、少なくとも第2の層間絶
    縁膜と遮光膜と第3の層間絶縁膜を順に形成する工程
    と、第2の層間絶縁膜と遮光膜と第3の層間絶縁膜をい
    ずれも貫通して配線層に達する接続孔を形成する工程
    と、接続孔の側壁に絶縁物からなる側壁膜を形成する工
    程と、反射板と液晶駆動を兼ねる電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 【請求項3】反射板と液晶駆動を兼ねる電極を有する半
    導体装置の製造方法であって、少なくとも、第2の層間
    絶縁膜と、酸化により絶縁膜を形成可能な金属からなる
    遮光膜と、第3の層間絶縁膜を順に形成する工程と、第
    2の層間絶縁膜と遮光膜と第3の層間絶縁膜をいずれも
    貫通して配線層に達する接続孔を形成する工程と、遮光
    膜の露出部分を酸化する工程と、反射板と液晶駆動を兼
    ねる電極を形成する工程とを有することを特徴とする半
    導体装置の製造方法。
  4. 【請求項4】反射板と液晶駆動を兼ねる電極を有する半
    導体装置の製造方法であって、少なくとも第1の層間絶
    縁膜と配線層を順に形成する工程と、第2の層間絶縁膜
    と、酸化により絶縁膜を形成可能な金属からなる遮光膜
    を順に形成する工程と、遮光膜に開口部を形成し、続い
    て遮光膜を酸化して第3の層間絶縁膜を形成する工程
    と、第3の層間絶縁膜をマスクとして第2の層間絶縁膜
    に接続孔を形成する工程と、反射板と液晶駆動を兼ねる
    電極を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
JP16705197A 1997-06-24 1997-06-24 半導体装置及びその製造方法 Pending JPH1116909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16705197A JPH1116909A (ja) 1997-06-24 1997-06-24 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16705197A JPH1116909A (ja) 1997-06-24 1997-06-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1116909A true JPH1116909A (ja) 1999-01-22

Family

ID=15842495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16705197A Pending JPH1116909A (ja) 1997-06-24 1997-06-24 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1116909A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072069A (ja) * 2004-09-03 2006-03-16 Sony Corp 反射型液晶表示装置およびその製造方法ならびにパネル
JP2007192974A (ja) * 2006-01-18 2007-08-02 Seiko Epson Corp 電気光学装置及びその製造方法、並びに導電層の接続構造
JP2008158424A (ja) * 2006-12-26 2008-07-10 Seiko Epson Corp 接続構造、電気光学装置及びその製造方法
US7561220B2 (en) 2005-09-15 2009-07-14 Seiko Epson Corporation Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072069A (ja) * 2004-09-03 2006-03-16 Sony Corp 反射型液晶表示装置およびその製造方法ならびにパネル
US7561220B2 (en) 2005-09-15 2009-07-14 Seiko Epson Corporation Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor
JP2007192974A (ja) * 2006-01-18 2007-08-02 Seiko Epson Corp 電気光学装置及びその製造方法、並びに導電層の接続構造
JP4655943B2 (ja) * 2006-01-18 2011-03-23 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに導電層の接続構造
JP2008158424A (ja) * 2006-12-26 2008-07-10 Seiko Epson Corp 接続構造、電気光学装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2001013518A (ja) 液晶表示装置およびその製造方法
JPH07105443B2 (ja) 半導体装置の自己整合型コンタクトの製造方法
JP3083495B2 (ja) 半導体素子及びその製造方法
US6015741A (en) Method for forming self-aligned contact window
JPH11251556A (ja) 半導体素子のコンタクト製造方法
JP3485656B2 (ja) 半導体装置の製造方法
JPH063812B2 (ja) 半導体装置の製造方法
JP3746907B2 (ja) 半導体装置の製造方法
JPH1116909A (ja) 半導体装置及びその製造方法
JP2000021985A (ja) 半導体装置のコンタクトホ―ル製造方法
JP3346284B2 (ja) 薄膜トランジスタ及びその製造方法
JP3325717B2 (ja) 半導体装置の製造方法
JPH09260647A (ja) 半導体装置およびその製造方法
JPH10223897A (ja) 半導体装置及びその製造方法
KR100255514B1 (ko) 반도체 메모리 장치 제조방법
KR100604801B1 (ko) 감광막 패턴을 사용하는 자기정렬 콘택 형성방법
JPH07106559A (ja) 半導体装置の製造方法
JPH10289983A (ja) 半導体装置の配線形成方法
KR100299373B1 (ko) 저도핑드레인구조의모스트랜지스터및그제조방법
KR100451756B1 (ko) 반도체소자및그제조방법
US6544852B1 (en) Method of fabricating semiconductor device
JP3303545B2 (ja) 半導体装置の製法
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH0653494A (ja) 半導体装置
JP2003046085A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012