JPH10223897A

JPH10223897A - 半導体装置及びその製造方法

Info

Publication number: JPH10223897A
Application number: JP3320897A
Authority: JP
Inventors: Atsushi Takubi; 篤田首
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1997-01-31
Filing date: 1997-01-31
Publication date: 1998-08-21

Abstract

(57)【要約】【課題】高解像性レジストを用いたフォトリソグラフ
ィーにより接続孔や配線層を容易且つ確実に形成する。【解決手段】ゲート電極膜５及び不純物拡散層７を覆
うように層間絶縁膜８，９を形成し、この層間絶縁膜９
上にこれら層間絶縁膜８，９よりエッチング速度が低く
膜厚の薄い窒化シリコン膜１０を形成する。続いて、こ
の窒化シリコン膜１０に所望のコンタクト孔と同じ孔径
に開孔１２を形成し、窒化シリコン膜１０上に層間絶縁
膜１３を形成する。そして、層間絶縁膜１３に前記孔径
より幅広の配線溝１５を形成するとともに、窒化シリコ
ン膜１０をマスクとして開孔１２に倣ったコンタクト孔
１６を層間絶縁膜８，９に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、微細な接続孔や配線層を備え
る集積度の高い半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】近時では、ダイナミック・ランダム・ア
クセス・メモリ（ＤＲＡＭ）やスタティック・ランダム
・アクセス・メモリ（ＳＲＡＭ）、マイクロプロセッサ
等に代表される半導体装置においては、更なる高集積化
や高性能化、多機能化を目的として素子寸法の微細化が
進められている。この目的を達成するためには、層間絶
縁膜に開孔形成する接続孔、例えばコンタクト孔やヴィ
ア孔の孔径寸法も小さくし、金属配線層を多層化するこ
とが必要となる。しかしながら、従来の技術を用いて例
えば孔径寸法が０．２５μｍ以下の微細なコンタクト孔
やヴィア孔を有し、幅寸法が０．３５μｍ以下の多層化
された金属配線層を高い制御性及び再現性をもって製造
することは殆ど不可能であった。

【０００３】通常、半導体基板上に形成された層間絶縁
膜にコンタクト孔やヴィア孔、金属配線層をパターン形
成するには、水銀のｇ線又はｉ線、エキシマレーザ光線
等のレーザ光線や、電子線、Ｘ線、イオン線等のエネル
ギー粒子線を用いたフォトリソグラフィー技術によっ
て、層間絶縁膜に形成されたレジストの所望の部位にコ
ンタクト孔やヴィア孔、金属配線層に相当するパターン
を形成することが必要であり、特に０．２５μｍ以下の
微細な寸法のコンタクト孔やヴィア孔を形成するために
は解像性の高いレジストを用いることが不可欠である。

【０００４】ところが、一般的に、高解像性のレジスト
は薄膜化されて用いられ、エッチング耐性が低い。フォ
トリソグラフィーに用いられるレジストには、高解像性
と共に、高感度で高いドライエッチング耐性を有するこ
とが要求されるが、これらの条件を全て満たすことは極
めて困難である。高解像性のレジストの多くはドライエ
ッチング耐性が低いため、一般的なドライエッチング技
術では、微細なコンタクト孔やヴィア孔等の比較的エッ
チング時間の長い下層の絶縁膜を加工する際のエッチン
グマスクとして用いることは不可能であった。

【０００５】一方、金属配線層の加工において、所望の
電気抵抗値以下の配線抵抗を有するように金属配線層を
形成する場合、配線抵抗は配線断面積及び配線材料によ
り決定される。配線材料としては一般的にアルミニウム
やその合金等が用いられるが、アルミニウム等は、多結
晶シリコンや絶縁膜等以上に加工する際のフォトレジス
トのドライエッチング耐性が低いため、これを用いて配
線層を形成するには、より膜厚の大きいレジストを用い
ることが必要である。また、所定の大きさ以上の配線断
面積を確保するには、配線寸法を微細化しても膜厚を薄
くすることはできない。従って、金属配線層が多層化さ
れた場合の上部配線層においては、下地段差形状が複雑
化し、より解像度の高いレジストが必要となる。ところ
が、上述のように高解像性のレジストの多くはドライエ
ッチング耐性が低いために、この金属配線層を形成する
際のエッチングマスクに高解像性のレジストを用いるこ
とは不可能であった。

【０００６】このように、孔径寸法０．２５μｍ以下の
コンタクト孔及びヴィア孔や幅寸法０．３５μｍ以下の
多層化した金属配線層を形成するには、従来のものより
も遙かに高いドライエッチング耐性を有し、且つ高解像
性能をもったレジストをフォトリソグラフィーに用いる
ことが理想的であるが、現在のところこのようなレジス
トが開発される見通しはない。

【０００７】そこで、コンタクト孔やヴィア孔等が形成
される被エッチング膜に対して、レジストよりも高いエ
ッチング選択性のある別の薄膜をマスクとして用いてコ
ンタクト孔やヴィア孔を開孔する方法が、例えば特開平
４−３２００５０号公報に開示されている。この方法に
よれば、微細なコンタクト孔やヴィア孔を形成すること
が可能となる反面、マスク材料に多結晶シリコンを使用
するため、このマスクの成膜温度が６００℃以上と高
く、アルミニウムやその合金からなる金属配線層を形成
する場合に配線信頼性の低下が懸念される。

【０００８】また、層間絶縁膜をエッチングレートの異
なる少なくとも３層以上の構造で形成する方法が特開平
７−２８３３１２号公報に開示されている。この場合、
コンタクト孔やヴィア孔等が形成されるＢＰＳＧ膜上
に、このＢＰＳＧ膜よりエッチングレートの小さいＳｉ
₃Ｎ₄膜を形成し、このＳｉ₃Ｎ₄膜にコンタクト孔の
開孔を形成する。続いて、このＳｉ₃Ｎ₄膜の上にＳｉ
Ｏ₂膜、Ｓｉ₃Ｎ₄膜を順次形成し、最上層のＳｉ₃Ｎ
₄膜の上にメタル配線を形成するためのレジストパター
ンを形成する。しかる後、このレジストパターンをマス
クとしてドライエッチングを行うことにより、最下層の
ＢＰＳＧ膜にコンタクト孔を形成するとともに、ＳｉＯ
₂膜及び最上層のＳｉ₃Ｎ₄膜を所定形状に残してメタ
ル配線を形成する。この方法によれば、コンタクト孔を
メタル配線と自己整合的に形成することが可能となり、
セルフサイズの縮小化を図ることができる。ところがそ
の反面、層間絶縁膜を多層（ここでは４層）に形成し、
しかも１種類の接続孔を形成するのにＳｉ₃Ｎ₄膜を２
層に形成するために構造が複雑化し、製造工程が煩雑と
なり、高集積化の妨げとなることが懸念される。

【０００９】

【発明が解決しようとする課題】上述のように、微細孔
や多層化された金属配線層をフォトリソグラフィーによ
り容易且つ確実に形成することは現在のところ極めて困
難であり、妥当な解決策が待たれる現状にある。

【００１０】そこで、本発明の目的は、極めて微細な接
続孔（コンタクト孔及びヴィア孔等）や配線層を通常の
高解像性レジストを用いたフォトリソグラフィーにより
容易且つ確実に形成することを可能とし、信頼性の高い
半導体装置及びその製造方法を提供することである。

【００１１】

【課題を解決するための手段】本発明の半導体装置は、
導電層と、前記導電層上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された当該第１の絶縁膜より
もエッチング速度の低い材料からなり且つ当該第１の絶
縁膜よりも膜厚の薄い第２の絶縁膜と、前記第２の絶縁
膜上に形成された第３の絶縁膜と、前記第２の絶縁膜を
貫通する第１の開孔と、前記第１の開孔の形状に倣って
前記第１の絶縁膜を貫通して前記導電層の表面の一部を
露出させる第２の開孔と、前記第１の開孔上に当該第１
の開孔の孔径よりも大きい幅に前記第２の絶縁膜の表面
の一部が露出するように前記第３の絶縁膜に形成された
溝部と、前記第１及び第２の開孔並びに前記溝部を充填
して前記導電層と導通するようにパターン形成された配
線層とを有する。

【００１２】本発明の半導体装置の一態様例において
は、前記配線層が、アルミニウム、銅、チタン、窒化チ
タン、タングステン、チタンタングステン、タングステ
ンシリサイドのうち、少なくとも１つが含有されてなる
ものである。

【００１３】本発明の半導体装置の一態様例において
は、前記導電層が半導体基板の表面領域に形成された不
純物拡散層或いは他の配線層である。

【００１４】本発明の半導体装置の一態様例は、前記第
１及び第２の開孔を充填する導電材からなるコンタクト
プラグと、前記溝部の形成された前記第３の絶縁膜の側
壁に、当該溝部の幅が下方へ向かうにつれて徐々に狭く
なるように、前記コンタクトプラグと同一の導電材から
なる側壁膜とを有し、前記配線層が、前記側壁膜が形成
された前記溝部を充填するとともに前記コンタクトプラ
グと電気的に接続されている。

【００１５】この場合、前記溝部が前記配線層の形状に
形成された配線溝とし、当該溝部内を充填することで所
定パターンの前記配線層を形成することが好適である。

【００１６】本発明の半導体装置の一態様例において
は、前記第２の絶縁膜が、前記第１の絶縁膜のエッチン
グ速度の１／６以下のエッチング速度をもつ材料からな
る。

【００１７】本発明の半導体装置の一態様例において
は、前記コンタクトプラグ及び前記側壁膜が、チタン、
窒化チタン、タングステン、チタンタングステン、タン
グステンシリサイドのうち、少なくとも１つが含有され
てなる。

【００１８】本発明の半導体装置の製造方法は、導電層
上に第１の絶縁膜を形成する第１の工程と、前記第１の
絶縁膜上に当該第１の絶縁膜よりもエッチング速度の低
い材料からなる第２の絶縁膜を前記第１の絶縁膜よりも
薄い膜厚に形成する第２の工程と、前記第２の絶縁膜を
貫通し前記第１の絶縁膜の表面の一部を露出させる第１
の開孔をパターン形成する第３の工程と、前記第１の開
孔内を含む前記第２の絶縁膜上に第３の絶縁膜を形成す
る第４の工程と、前記第３の絶縁膜に、前記第１の開孔
の孔径よりも大きい幅の溝部を、前記第１の開孔が露出
するように形成するとともに、前記第１の絶縁膜に、前
記第２の絶縁膜の前記第１の開孔の形状に倣った前記導
電層の表面の一部を露出させる第２の開孔を形成する第
５の工程と、前記第１及び第２の開孔並びに前記溝部を
充填して前記導電層と導通するように配線層をパターン
形成する第６の工程とを有する。

【００１９】本発明の半導体装置の製造方法の一態様例
においては、前記第２の絶縁膜を、前記第１の絶縁膜の
エッチング速度の１／６以下のエッチング速度をもつ材
料を用いて形成する。

【００２０】本発明の半導体装置の製造方法の一態様例
においては、前記溝部を前記配線層の形状に形成された
配線溝とし、当該溝部内を充填することで所定パターン
の前記配線層を形成する。

【００２１】本発明の半導体装置の製造方法の一態様例
においては、前記配線層を、アルミニウム、銅、チタ
ン、チタンタングステン、タングステンシリサイドのう
ち、少なくとも１つを材料として用いて形成する。

【００２２】本発明の半導体装置の製造方法の一態様例
においては、前記導電層を半導体基板の表面領域に形成
された不純物拡散層或いは他の配線層とする。

【００２３】本発明の半導体装置の製造方法の一態様例
においては、前記第５の工程の後、前記第６の工程にお
いて、前記第１及び第２の開孔内並びに前記溝部内を埋
めるように導電膜を堆積形成し、前記溝部に対して当該
溝部の深さ程度まで前記導電膜を除去して前記第１及び
第２の開孔内にコンタクトプラグを形成すると同時に、
前記導電膜を加工して、前記溝部の形成された前記第３
の絶縁膜の側壁に、当該溝部の幅が下方へ向かうにつれ
て徐々に狭くなるように側壁膜を形成し、前記配線層を
前記コンタクトプラグと電気的に接続するように形成す
る。

【００２４】この場合、前記コンタクトプラグ及び側壁
膜を同時形成する際に、前記第１及び第２の開孔内並び
に前記溝部内を埋めるように形成された前記導電膜の全
面に異方性エッチングを施すことが好適である。

【００２５】本発明の半導体装置の製造方法の一態様例
においては、前記配線層を形成する際に、前記配線層の
全面に化学機械研磨を施して当該配線層を前記溝部内を
埋めるように形成する。

【００２６】本発明の半導体装置の製造方法の一態様例
においては、前記コンタクトプラグ及び前記側壁膜を、
チタン、窒化チタン、タングステン、チタンタングステ
ン、タングステンシリサイドのうち、少なくとも１つを
材料として用いて形成する。

【００２７】

【作用】本発明の半導体装置においては、その層間絶縁
膜が、第１の絶縁膜、この第１の絶縁膜よりエッチング
速度の低い材料からなり膜厚の薄い第２の絶縁膜及び第
３の絶縁膜が順次積層されて構成されており、第３の絶
縁膜に溝部が形成されているとともに、第１及び第２の
絶縁膜の溝部下に相当する部位にこの溝部の幅寸法より
小さい孔径寸法に第２及び第１の開孔が形成されてい
る。この第１の絶縁膜の第２の開孔は、第２の絶縁膜に
形成された第１の開孔をエッチングマスクとして第３の
絶縁膜の溝部とともにパターン形成されたものである。
ここで、第２の絶縁膜は第１の絶縁膜に比して膜厚が薄
く形成されているため、パターニング時において高解像
性のレジストを用いて微細な第１の開孔を形成すること
ができる。第３の絶縁膜の溝部は第１の開孔の孔径に比
して幅広に形成されるためにそのパターニングは容易で
あり、第２の開孔はこの溝部とともに第１の絶縁膜に第
１の開孔の形状に倣って形成されたものである。従っ
て、この半導体装置においては、配線層との電気的接続
が図られる例えば０．２５μｍ以下の微細な第２の開孔
が精度よく形成されており、更なる高集積化の実現が容
易且つ確実に可能となる。

【００２８】本発明の半導体装置の製造方法において
は、第３の絶縁膜に、第１の開孔の孔径よりも大きい幅
の溝部を、第１の開孔が露出するように形成するととも
に、露出した第２の絶縁膜の第１の開孔をマスクとして
第１の絶縁膜に導電層の表面の一部を露出させる第２の
開孔を形成する。ここで、第２の絶縁膜は第１の絶縁膜
に比して膜厚が薄く形成されているため、パターニング
時において高解像性のレジストを用いて微細な第１の開
孔を形成することができる。第３の絶縁膜の溝部は第１
の開孔の孔径に比して幅広に形成されるためにそのパタ
ーニングは容易であり、第２の開孔はこの溝部とともに
第１の絶縁膜に第１の開孔の形状に倣って形成される。
従って、この半導体装置の製造方法においては、配線層
との電気的接続が図られる例えば０．２５μｍ以下の微
細な第２の開孔を精度よく形成することが可能であり、
更なる高集積化を容易且つ確実に実現することができ
る。

【００２９】

【発明の実施の形態】以下、図面を参照して、本発明の
半導体装置及びその製造方法の好適ないくつかの実施の
形態について説明する。

【００３０】（第１の実施の形態）先ず、本発明の第１
の実施の形態について説明する。ここでは、半導体装置
としてＭＯＳトランジスタを例示し、その構成について
製造方法と共に述べる。図１及び図３は、第１の実施の
形態によるＭＯＳトランジスタの製造方法を工程順に示
す概略断面図であり、図２は図１（ｄ）の製造工程を示
す概略平面図である。

【００３１】先ず、図１（ａ）に示すように、シリコン
半導体基板１の素子分離領域に、いわゆるＬＯＣＯＳ法
により素子分離構造となるフィールド酸化膜３を形成
し、シリコン半導体基板１にフィールド酸化膜３で囲ま
れた素子形成領域２を画定する。このとき、素子分離構
造としては、フィールド酸化膜３の代わりにシリコン半
導体基板１上の素子分離領域に、シリコン酸化膜内に多
結晶シリコン膜からなるシールドプレート電極が埋設さ
れてなるフィールドシールド素子分離構造をパターン形
成しても好適である。

【００３２】続いて、シリコン半導体基板１の素子形成
領域２の全面に熱酸化を施してゲート酸化膜４を形成す
る。

【００３３】続いて、例えばＣＶＤ法等の真空薄膜形成
技術により、全面に多結晶シリコン膜を形成した後、こ
れをフォトリソグラフィー及びそれに続くドライエッチ
ング等により多結晶シリコン膜及びゲート酸化膜４をパ
ターニングし、ゲート酸化膜４上にゲート電極膜５を形
成するとともに、ゲート電極膜５が形成されていない部
位のゲート酸化膜４を除去する。ここでは、素子形成領
域２のゲート酸化膜４上に形成されたゲート電極膜５の
みを図示する。

【００３４】続いて、ゲート電極膜５を含むシリコン半
導体基板１の全面にＣＶＤ法等により二酸化シリコン膜
を堆積形成し、この二酸化シリコン膜の全面に異方性ド
ライエッチングを施すことにより、ゲート電極膜５（及
びゲート酸化膜４）の側面のみに二酸化シリコン膜から
なる側壁保護膜６を形成する。

【００３５】続いて、ゲート電極膜５及びフィールド酸
化膜３をマスクとして、素子形成領域３におけるシリコ
ン半導体基板１に対してこのシリコン半導体基板１の導
電型と逆導電型の不純物（例えば、シリコン半導体基板
１がＮ型ならばＰ型のホウ素（Ｂ）等、Ｐ型ならばＮ型
の砒素（Ａｓ）等）をイオン注入し、続いてアニール処
理等を施してゲート電極膜５の両側におけるシリコン半
導体基板１の表面領域にソース／ドレイン拡散層となる
一対の不純物拡散層７を形成する。

【００３６】ここで、不純物拡散層７は、それらの両端
部がそれぞれゲート酸化膜４を介して上部に存するゲー
ト電極膜５の両端部と若干オーバーラップするように形
成される。

【００３７】続いて、フィールド酸化膜を含むシリコン
半導体基板１の全面に、減圧ＣＶＤ法により二酸化シリ
コン膜８を１０００Å程度に堆積形成し、続いてこの二
酸化シリコン膜８上に常圧ＣＶＤ法によりＢＰＳＧ膜９
を膜厚８０００Å程度に堆積形成して、Ｎ₂雰囲気にて
９５０℃で１０分間、ＢＰＳＧ膜９をフローさせる。そ
の後、このＢＰＳＧ膜９の表面を化学機械研磨法（ＣＭ
Ｐ法）により研磨して表面層を２０００〜３０００Å程
度除去して平坦化する。

【００３８】次いで、図１（ｂ）に示すように、平坦化
されたＢＰＳＧ膜９上に、減圧ＣＶＤ法により窒化シリ
コン膜１０を膜厚２００Å程度に堆積形成する。続い
て、この窒化シリコン膜１０上に反射防止膜（不図示）
を形成し、この反射防止膜の上に高解像性を有する化学
増幅型のレジスト１１を塗布形成する。ここで、レジス
ト１１は、ＢＰＳＧ膜９よりも遙かに膜厚の薄い窒化シ
リコン膜１０をパターニングするためのみに形成するも
のであるので、厚い膜厚に形成する必要はなく、５００
０Å程度以上の膜厚に形成すればよい。

【００３９】ここで、反射防止膜は、露光時における化
学増幅型のレジスト１１に生じがちな定在波効果の防止
と、窒化シリコン膜１０に起因するレジスト１１中の酸
の損失防止を目的として形成されるものであり、解像寸
法の制御性の向上や解像不良の発生防止等が実現され
る。

【００４０】続いて、このレジスト１１にＫｒＦエキシ
マレーザ光線を用いてフォトリソグラフィーを施して露
光・現像等を行い、レジスト１１に例えば孔径０．２５
μｍ程度のコンタクトパターン１１ａを形成する。

【００４１】続いて、レジスト１１をエッチングマスク
として、窒化シリコン膜１０にドライエッチングを施し
てコンタクトパターン１１ａの形状に倣った開孔１２を
形成する。このドライエッチングは、通常の平行平板型
エッチャーを用いて、３００（ｍｍＴｏｒｒ）の低圧条
件下で行われ、レジスト１１に対する１０程度のエッチ
ング速度比（選択比）が達成される。

【００４２】次いで、図１（ｃ）に示すように、レジス
ト１１を例えばＯ₂プラズマによる灰化処理により除去
した後に、開孔１２内を含む窒化シリコン膜１０の全面
に、常圧ＣＶＤ法によりＢＰＳＧ膜１３を膜厚４０００
Å程度に堆積形成して、Ｎ₂雰囲気にて９５０℃で１０
分間、ＢＰＳＧ膜１３をフローさせる。

【００４３】次いで、図１（ｄ）に示すように、ＢＰＳ
Ｇ膜１３上に反射防止膜（不図示）を形成し、この反射
防止膜の上に高解像性を有する化学増幅型のレジスト１
４を塗布形成した後に、このレジスト１４にＫｒＦエキ
シマレーザ光線を用いてフォトリソグラフィーを施して
露光・現像等を行い、レジスト１４に、開孔１２上に位
置する所定部位に開孔１２の孔径に比して幅広の配線溝
パターン１４ａを形成する。

【００４４】続いて、レジスト１４をエッチングマスク
として、ＢＰＳＧ膜１３とその下層のＢＰＳＧ膜９及び
二酸化シリコン膜８にドライエッチングを施す。このと
き、ＣＯガスを混合させたエッチングガスを用いること
により、窒化シリコン膜１０に対するＢＰＳＧ膜９，１
３及び二酸化シリコン膜８の十分なエッチング速度比
（選択比）、ここでは１７程度の選択比を確保すること
ができる。従って、図２に示すように、ＢＰＳＧ膜１３
に配線溝パターン１４ａの形状に倣った配線溝１５が形
成されるとともに、窒化シリコン膜１０がエッチングス
トッパーとして機能して、ＢＰＳＧ膜９及び二酸化シリ
コン膜８を貫きシリコン半導体基板１に形成された不純
物拡散層７の表面の一部を露出させるコンタクト孔１６
が窒化シリコン膜１０の開孔１２の形状に倣って形成さ
れる。

【００４５】次いで、図３（ａ）に示すように、レジス
ト１４を例えばＯ₂プラズマによる灰化処理により除去
した後に、スパッタ法又はＣＶＤ法により、コンタクト
孔１６内及び配線溝１５内を含むＢＰＳＧ膜１３の全面
に図示しないチタン膜（Ｔｉ膜）を膜厚２０Å程度に形
成し、続いてＣＶＤ法により、チタン膜上に窒化チタン
膜（ＴｉＮ膜）１７及びタングステン膜（Ｗ膜）１８を
それぞれの膜厚を５００Å及び４０００Å程度に順次堆
積形成する。ここで、チタン膜及び窒化チタン膜１７
は、タングステン膜１８の密着用の下地膜として機能す
る。

【００４６】続いて、チタン膜、窒化チタン膜１７及び
タングステン膜１８の全面にこれらの合計膜厚分の異方
性ドライエッチングを施し、配線溝１５の形成された部
位以外のＢＰＳＧ膜１３上のチタン膜、窒化チタン膜１
７及びタングステン膜１８を除去する一方、コンタクト
孔１６（及び開孔１２）内を充填して不純物拡散層７と
電気的に接続されるコンタクトプラグ１９を形成すると
ともに、配線溝１５が形成されたＢＰＳＧ膜１３の側壁
に側壁膜２０を残存させる。この側壁膜２０は、配線溝
１５の幅が下方へ向かうにつれて徐々に狭くなるように
なだらかな表面をもって形成される。

【００４７】次いで、図３（ｂ）に示すように、スパッ
タ法により、配線溝１５内の側壁膜２０の表面及びコン
タクトプラグ１９の上面を含むＢＰＳＧ膜１３の全面に
下地膜となるチタン膜２１及びアルミニウム合金膜２２
をそれぞれ膜厚１００Å程度及び５０００Å程度に形成
する。

【００４８】しかる後、図３（ｃ）に示すように、化学
機械研磨法（ＣＭＰ法）により、ＢＰＳＧ膜１３の表面
が露出するまでアルミニウム合金膜２２及びチタン膜２
１を研磨し除去することにより、配線溝１５内を側壁膜
２０を介して充填しコンタクトプラグ１９と電気的に接
続される配線層２３が形成される。

【００４９】そして、例えば全面に更に他の層間絶縁膜
を形成し、所定の他の配線層を形成する等の後工程を経
て、ＭＯＳトランジスタを完成させる。

【００５０】上述のように、この第１の実施の形態によ
れば、ＢＰＳＧ膜１３に、窒化シリコン膜１０に形成さ
れた開孔１２の孔径よりも大きい幅の配線溝１５を、開
孔１２が露出するように形成するとともに、露出した開
孔１２をマスクとしてＢＰＳＧ膜９及び二酸化シリコン
膜８に不純物拡散層７の表面の一部を露出させるコンタ
クト孔１６を形成する。ここで、窒化シリコン膜１０は
ＢＰＳＧ膜９に比して膜厚が薄く形成されているため、
パターニング時において高解像性のレジスト１１を用い
て所望の微細な開孔１２を形成することができる。ＢＰ
ＳＧ膜１３の配線溝１５は開孔１２の孔径に比して幅広
に形成されるためにそのパターニングは容易であり、コ
ンタクト孔１６はこの配線溝１５とともにＢＰＳＧ膜９
及び二酸化シリコン膜８に開孔１２の形状に倣って形成
される。従って、このＭＯＳトランジスタの製造方法に
おいては、配線溝１５とコンタクト孔１６とが同時形成
されるために製造工程が短縮化されるとともに、配線層
２３との電気的接続が図られるコンタクトプラグ１９が
充填形成される例えば０．２５μｍ以下の微細なコンタ
クト孔１６を精度よく形成することが可能であり、更な
る高集積化を効率良く容易且つ確実に実現することがで
きる。

【００５１】また、従来では、コンタクトプラグを形成
する際に、コンタクト孔を形成した後にこのコンタクト
孔に例えばタングステン等を埋め込んで、このタングス
テン等の全面に異方性エッチングを施した後に、配線溝
を形成して再度タングステン等を埋め込んで２度目の異
方性エッチングを施していた。それに対して、第１の実
施の形態においては、配線溝１５及びコンタクト孔１６
を形成した後に、タングステン等を埋め込んで１回の異
方性エッチングを施すだけでコンタクトプラグ１９及び
側壁膜２０を形成することができる。

【００５２】更に、配線溝１５が形成されたＢＰＳＧ膜
１３の側壁には、配線溝１５の幅が下方へ向かうにつれ
て徐々に狭くなるようになだらかなテーパ状の表面を有
する側壁膜２０が形成されているため、アルミニウム合
金膜２２のスパッタ形成時における埋め込み特性が向上
し、内部にボイドの発生がない第１配線層２３を形成す
ることができる。

【００５３】また、第１配線層２３はコンタクトプラグ
１９と下地膜であるチタン膜２１を介して接続されるた
め、図４に示すように例えばコンタクトプラグ１９内に
ボイドＶが発生した場合でも、ＣＭＰ法によるアルミニ
ウム合金膜２２の研磨時に用いる化学研磨剤がボイドＶ
内に混入することがなく、ボイドＶ内に残留した化学研
磨剤によるコンタクトプラグ１９の溶解が確実に防止さ
れる。

【００５４】（第２の実施の形態）以下、本発明の第２
の実施の形態について説明する。第２の実施の形態のＭ
ＯＳトランジスタは、第１の実施の形態のそれと略同様
の構成を有し同様の製造工程を経て形成されるが、その
ヴィア孔及びその上層の配線層の形成方法に特徴があ
る。図５及び図６は、第２の実施の形態によるＭＯＳト
ランジスタの製造方法を工程順に示す概略断面図であ
る。なお、第１の実施の形態のＭＯＳトランジスタと同
様の構成要素等については同符号を記して説明を省略す
る。

【００５５】先ず、第１の実施の形態の場合と同様に、
図５（ａ）に示すように、シリコン半導体基板１にＬＯ
ＣＯＳ法によりフィールド酸化膜３を形成して素子形成
領域２を画定し、シリコン半導体基板１の素子形成領域
２の全面に熱酸化を施してゲート酸化膜４を形成する。
続いて、ゲート酸化膜４上にゲート電極膜５をパターン
形成し、側壁保護膜６を形成した後に、ゲート電極膜５
及びフィールド酸化膜３をマスクとしてゲート電極膜５
の両側のシリコン半導体基板１にその導電型と逆導電型
の不純物をイオン注入して一対の不純物拡散層７を形成
する。

【００５６】続いて、フィールド酸化膜３を含むシリコ
ン半導体基板１の全面に二酸化シリコン膜やＢＰＳＧ膜
からなる層間絶縁膜３１を堆積形成し、層間絶縁膜３１
にフォトリソグラフィー及びそれに続くドライエッチン
グを施すことにより、層間絶縁膜３１を貫通しその下部
に存する不純物拡散層７の表面の一部を露出させるコン
タクト孔３２をパターン形成する。

【００５７】続いて、スパッタ法により、コンタクト孔
３２内を含む層間絶縁膜３１の全面にアルミニウム合金
膜３３を形成し、このアルミニウム合金膜３３にフォト
リソグラフィー及びそれに続くドライエッチングを施す
ことにより、コンタクト孔３２を充填して不純物拡散層
７と電気的に接続されるとともに層間絶縁膜３１上に所
定形状に延在する第１配線層３４をパターン形成する。

【００５８】次いで、図５（ｂ）に示すように、第１配
線層３４上を含む層間絶縁膜３１の全面に、プラズマＣ
ＶＤ法により二酸化シリコン膜３５を７０００Å程度に
堆積形成する。

【００５９】次いで、図５（ｃ）に示すように、二酸化
シリコン膜３５の表面を化学機械研磨法（ＣＭＰ法）に
より研磨して表面層を２０００〜３０００Å程度除去し
て平坦化した後、平坦化された二酸化シリコン膜３５上
に、プラズマＣＶＤ法により窒化シリコン膜３６を膜厚
２００Å程度に堆積形成する。続いて、この窒化シリコ
ン膜３６上に反射防止膜（不図示）を形成し、この反射
防止膜の上に高解像性を有する化学増幅型のレジスト３
７を塗布形成する。ここで、レジスト３７は、二酸化シ
リコン膜３５よりも遙かに膜厚の薄い窒化シリコン膜３
６をパターニングするためのみに形成するものであるの
で、厚い膜厚に形成する必要はなく、５０００Å程度以
上の膜厚に形成すればよい。

【００６０】続いて、このレジスト３７にＫｒＦエキシ
マレーザ光線を用いてフォトリソグラフィーを施して露
光・現像等を行い、レジスト３７にヴィアパターン３７
ａを形成する。

【００６１】続いて、レジスト３７をエッチングマスク
として、窒化シリコン膜３６にドライエッチングを施し
てヴィアパターン３７ａの形状に倣った開孔３８を形成
する。

【００６２】次いで、図５（ｄ）に示すように、レジス
ト３７を例えばＯ₂プラズマによる灰化処理により除去
した後に、開孔３８内を含む窒化シリコン膜３６の全面
に、常圧ＣＶＤ法により二酸化シリコン膜３９を膜厚８
０００Å程度に堆積形成して、Ｎ₂雰囲気にて９５０℃
で１０分間、二酸化シリコン膜３９をフローさせる。

【００６３】次いで、図６（ａ）に示すように、二酸化
シリコン膜３９上に反射防止膜（不図示）を形成し、こ
の反射防止膜の上に高解像性を有する化学増幅型のレジ
スト４０を塗布形成した後に、このレジスト４０にＫｒ
Ｆエキシマレーザ光線を用いてフォトリソグラフィーを
施して露光・現像等を行い、レジスト４０に、開孔３８
上に位置する所定部位に開孔３８の孔径に比して幅広の
配線溝パターン４０ａを形成する。

【００６４】続いて、レジスト４０をエッチングマスク
として、二酸化シリコン膜３９とその下層の層間絶縁膜
３１にドライエッチングを施し、二酸化シリコン膜３９
に配線溝パターン４０ａの形状に倣った配線溝４１を形
成するとともに、窒化シリコン膜３６がエッチングスト
ッパーとして機能して、二酸化シリコン膜３５を貫き第
１配線層３４の表面の一部を露出させるヴィア孔４２が
窒化シリコン膜３６の開孔３８の形状に倣って形成され
る。

【００６５】次いで、図６（ｂ）に示すように、レジス
ト４０を例えばＯ₂プラズマによる灰化処理により除去
した後に、スパッタ法又はＣＶＤ法により、ヴィア孔４
２内及び配線溝４１内を含む二酸化シリコン膜３９の全
面に図示しないチタン膜（Ｔｉ膜）を膜厚２０Å程度に
形成し、続いてＣＶＤ法により、チタン膜上に窒化チタ
ン膜（ＴｉＮ膜）４３及びタングステン膜（Ｗ膜）４４
をそれぞれの膜厚を５００Å及び４０００Å程度に順次
堆積形成する。ここで、チタン膜及び窒化チタン膜４３
は、タングステン膜４４の密着用の下地膜として機能す
る。

【００６６】続いて、チタン膜、窒化チタン膜４３及び
タングステン膜４４の全面にこれらの合計膜厚分の異方
性ドライエッチングを施し、配線溝４１の形成された部
位以外の二酸化シリコン膜３９上のチタン膜、窒化チタ
ン膜４３及びタングステン膜４４を除去する一方、ヴィ
ア孔４２（及び開孔３８）内を充填して第１配線層３４
と電気的に接続されるコンタクトプラグ４５を形成する
とともに、配線溝４１が形成された二酸化シリコン膜３
９の側壁に側壁膜４６を残存させる。この側壁膜４６
は、配線溝４１の幅が下方へ向かうにつれて徐々に狭く
なるようになだらかな表面をもって形成される。

【００６７】次いで、図６（ｃ）に示すように、スパッ
タ法により、配線溝４１内の側壁膜４６の表面及びコン
タクトプラグ４５の上面を含む二酸化シリコン膜３９の
全面に下地膜となるチタン膜４７及びアルミニウム合金
膜４８をそれぞれ膜厚２００Å程度及び５０００Å程度
に形成する。

【００６８】しかる後、図６（ｄ）に示すように、化学
機械研磨法（ＣＭＰ法）により、二酸化シリコン膜３９
の表面が露出するまでアルミニウム合金膜４８及びチタ
ン膜４７を研磨し除去することにより、配線溝４１内を
側壁膜４６を介して充填しコンタクトプラグ４５と電気
的に接続される第２配線層４９が形成される。

【００６９】そして、例えば全面に更に他の層間絶縁膜
を形成し、所定の他の配線層を形成する等の後工程を経
て、ＭＯＳトランジスタを完成させる。

【００７０】上述のように、この第２の実施の形態によ
れば、二酸化シリコン膜３９に、窒化シリコン膜３６に
形成された開孔３８の孔径よりも大きい幅の配線溝４１
を、開孔２８が露出するように形成するとともに、露出
した開孔３８をエッチングマスクとして二酸化シリコン
膜３９に第１配線層３４の表面の一部を露出させるヴィ
ア孔４２を形成する。ここで、窒化シリコン膜３６は二
酸化シリコン膜３５に比して膜厚が薄く形成されている
ため、パターニング時において高解像性のレジスト４０
を用いて微細な開孔３８を形成することができる。二酸
化シリコン膜３９の配線溝４１は開孔３８の孔径に比し
て幅広に形成されるためにそのパターニングは容易であ
り、ヴィア孔４２はこの配線溝４１とともに二酸化シリ
コン膜３５に開孔４２の形状に倣って形成される。従っ
て、このＭＯＳトランジスタの製造方法においては、配
線溝４１とヴィア孔４２とが同時形成されるために製造
工程が短縮化されるとともに、第２配線層４９との電気
的接続が図られるコンタクトプラグ４５が充填形成され
る例えば０．２５μｍ以下の微細なヴィア孔４２を精度
よく形成することが可能であり、更なる高集積化を容易
且つ確実に実現することができる。

【００７１】また、従来では、コンタクトプラグを形成
する際に、ヴィア孔を形成した後にこのヴィア孔に例え
ばタングステン等を埋め込んで、このタングステン等の
全面に異方性エッチングを施した後に、配線溝を形成し
て再度タングステン等を埋め込んで２度目の異方性エッ
チングを施していた。それに対して、第２の実施の形態
においては、配線溝４１及びヴィア孔４２を形成した後
に、タングステン等を埋め込んで１回の異方性エッチン
グを施すだけでコンタクトプラグ４５及び側壁膜４６を
形成することができる。

【００７２】更に、配線溝４１が形成された二酸化シリ
コン膜３９の側壁には、配線溝４１の幅が下方へ向かう
につれて徐々に狭くなるようになだらかな表面を有する
側壁膜４６が形成されているため、アルミニウム合金膜
４８のスパッタ形成時における埋め込み特性が向上し、
内部にボイドの発生がない第２配線層４９を形成するこ
とができる。

【００７３】また、第２配線層４９はコンタクトプラグ
１９と下地膜であるチタン膜２１を介して接続されるた
め、図７に示すように例えばコンタクトプラグ４５内に
ボイドＶが発生した場合でも、ＣＭＰ法によるアルミニ
ウム合金膜４８の研磨時に用いる化学研磨剤がボイドＶ
内に混入することがなく、ボイドＶ内に残留した化学研
磨剤によるコンタクトプラグ４５の溶解が確実に防止さ
れる。

【００７４】なお、第１の実施の形態では不純物拡散層
７の接続用のコンタクト孔１６の形成に窒化シリコン膜
１０を、第２の実施の形態では第１配線層３４の接続用
のヴィア孔４２の形成に窒化シリコン膜３６をそれぞれ
用い、コンタクト孔１６及びヴィア孔４２にそれぞれコ
ンタクトプラグ１９，４５を形成したが、本発明はこれ
らに限定されることはない。例えば、先ず第１の実施の
形態で示した如く、不純物拡散層と接続されるコンタク
ト孔を窒化シリコン膜をエッチングマスクとして用いて
形成し、コンタクトプラグや配線溝の側壁膜、第１配線
層を形成した後に、続いて第２の実施の形態で示した如
く、第１配線層と接続されるコンタクト孔を窒化シリコ
ン膜をエッチングマスクとして用いて形成し、コンタク
トプラグや配線溝の側壁膜、第２配線層を形成すること
も好適である。

【００７５】

【発明の効果】本発明によれば、極めて微細な接続孔
（コンタクト孔及びヴィア孔等）や配線層を通常の高解
像性レジストを用いたフォトリソグラフィーにより容易
且つ確実に形成することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるＭＯＳトラ
ンジスタの製造方法を工程順に示す概略断面図である。

【図２】本発明の第１の実施の形態におけるＭＯＳトラ
ンジスタの製造方法の一工程を示す概略平面図である。

【図３】図１に引き続き、本発明の第１の実施の形態に
おけるＭＯＳトランジスタの製造方法を工程順に示す概
略断面図である。

【図４】コンタクトプラグ内にボイドが発生した様子を
示す概略断面図である。

【図５】本発明の第２の実施の形態におけるＭＯＳトラ
ンジスタの製造方法を工程順に示す概略断面図である。

【図６】図５に引き続き、本発明の第２の実施の形態に
おけるＭＯＳトランジスタの製造方法を工程順に示す概
略断面図である。

【図７】コンタクトプラグ内にボイドが発生した様子を
示す概略断面図である。

【符号の説明】

１シリコン半導体基板２素子形成領域３フィールド酸化膜４ゲート酸化膜５ゲート電極膜６側壁保護膜７不純物拡散層８二酸化シリコン膜９，１３ＢＰＳＧ膜１０窒化シリコン膜１２開孔１５，４１配線溝１６コンタクト孔１９，４５コンタクトプラグ２０，４６側壁膜２３配線層３１層間絶縁膜３４第１配線層４２ヴィア孔４９第２配線層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/90 Ａ

Claims

【特許請求の範囲】

【請求項１】導電層と、前記導電層上に形成された第
１の絶縁膜と、前記第１の絶縁膜上に形成された当該第１の絶縁膜より
もエッチング速度の低い材料からなり且つ当該第１の絶
縁膜よりも膜厚の薄い第２の絶縁膜と、前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第２の絶縁膜を貫通する第１の開孔と、前記第１の開孔の形状に倣って前記第１の絶縁膜を貫通
して前記導電層の表面の一部を露出させる第２の開孔
と、前記第１の開孔上に当該第１の開孔の孔径よりも大きい
幅に前記第２の絶縁膜の表面の一部が露出するように前
記第３の絶縁膜に形成された溝部と、前記第１及び第２の開孔並びに前記溝部を充填して前記
導電層と導通するようにパターン形成された配線層とを
有することを特徴とする半導体装置。
【請求項２】前記配線層は、アルミニウム、銅、チタ
ン、窒化チタン、タングステン、チタンタングステン、
タングステンシリサイドのうち、少なくとも１つが含有
されてなることを特徴とする請求項１に記載の半導体装
置。
【請求項３】前記導電層が半導体基板の表面領域に形
成された不純物拡散層或いは他の配線層であることを特
徴とする請求項１又は２に記載の半導体装置。
【請求項４】前記第１及び第２の開孔を充填する導電
材からなるコンタクトプラグと、前記溝部の形成された前記第３の絶縁膜の側壁に、当該
溝部の幅が下方へ向かうにつれて徐々に狭くなるよう
に、前記コンタクトプラグと同一の導電材からなる側壁
膜とを有し、前記配線層が、前記側壁膜が形成された前記溝部を充填
するとともに前記コンタクトプラグと電気的に接続され
ていることを特徴とする請求項１〜３のいずれか１項に
記載の半導体装置。
【請求項５】前記溝部が前記配線層の形状に形成され
た配線溝であり、当該溝部内を充填することで所定パタ
ーンの前記配線層が形成されていることを特徴とする請
求項４に記載の半導体装置。
【請求項６】前記第２の絶縁膜が、前記第１の絶縁膜
のエッチング速度の１／６以下のエッチング速度をもつ
材料からなることを特徴とする請求項１〜５のいずれか
１項に記載の半導体装置。
【請求項７】前記コンタクトプラグ及び前記側壁膜
は、チタン、窒化チタン、タングステン、チタンタング
ステン、タングステンシリサイドのうち、少なくとも１
つが含有されてなることを特徴とする請求項４〜６のい
ずれか１項に記載の半導体装置。
【請求項８】導電層上に第１の絶縁膜を形成する第１
の工程と、前記第１の絶縁膜上に当該第１の絶縁膜よりもエッチン
グ速度の低い材料からなる第２の絶縁膜を前記第１の絶
縁膜よりも薄い膜厚に形成する第２の工程と、前記第２の絶縁膜を貫通して前記第１の絶縁膜の表面の
一部を露出させる第１の開孔をパターン形成する第３の
工程と、前記第１の開孔内を含む前記第２の絶縁膜上に第３の絶
縁膜を形成する第４の工程と、前記第３の絶縁膜に、前記第１の開孔の孔径よりも大き
い幅の溝部を、前記第１の開孔が露出するように形成す
るとともに、前記第１の絶縁膜に、前記第２の絶縁膜の
前記第１の開孔の形状に倣った前記導電層の表面の一部
を露出させる第２の開孔を形成する第５の工程と、前記第１及び第２の開孔並びに前記溝部を充填して前記
導電層と導通するように配線層をパターン形成する第６
の工程とを有することを特徴とする半導体装置の製造方
法。
【請求項９】前記第２の絶縁膜を、前記第１の絶縁膜
のエッチング速度の１／６以下のエッチング速度をもつ
材料を用いて形成することを特徴とする請求項８に記載
の半導体装置の製造方法。
【請求項１０】前記溝部を前記配線層の形状に形成さ
れた配線溝とし、当該溝部内を充填することで所定パタ
ーンの前記配線層を形成することを特徴とする請求項８
又は９に記載の半導体装置の製造方法。
【請求項１１】前記配線層を、アルミニウム、銅、チ
タン、チタンタングステン、タングステンシリサイドの
うち、少なくとも１つを材料として用いて形成すること
を特徴とする請求項８〜１０のいずれか１項に記載の半
導体装置の製造方法。
【請求項１２】前記導電層を半導体基板の表面領域に
形成された不純物拡散層或いは他の配線層とすることを
特徴とする請求項８〜１１のいずれか１項に記載の半導
体装置の製造方法。
【請求項１３】前記第５の工程の後、前記第６の工程
において、前記第１及び第２の開孔内並びに前記溝部内
を埋めるように導電膜を堆積形成し、前記溝部に対して
当該溝部の深さ程度まで前記導電膜を除去して前記第１
及び第２の開孔内にコンタクトプラグを形成すると同時
に、前記導電膜を加工して、前記溝部の形成された前記
第３の絶縁膜の側壁に、当該溝部の幅が下方へ向かうに
つれて徐々に狭くなるように側壁膜を形成して、前記配
線層を前記コンタクトプラグと電気的に接続するように
形成することを特徴とする請求項８〜１２のいずれか１
項に記載の半導体装置の製造方法。
【請求項１４】前記コンタクトプラグ及び側壁膜を同
時形成する際に、前記第１及び第２の開孔内並びに前記
溝部内を埋めるように形成された前記導電膜の全面に異
方性エッチングを施すことを特徴とする請求項１３に記
載の半導体装置の製造方法。
【請求項１５】前記配線層を形成する際に、前記配線
層の全面に化学機械研磨を施して当該配線層を前記溝部
内を埋めるように形成することを特徴とする請求項１３
又は１４に記載の半導体装置の製造方法。
【請求項１６】前記コンタクトプラグ及び前記側壁膜
を、チタン、窒化チタン、タングステン、チタンタング
ステン、タングステンシリサイドのうち、少なくとも１
つを材料として用いて形成することを特徴とする請求項
１３〜１５のいずれか１項に記載の半導体装置の製造方
法。