JP2010032834A - マトリクス型表示装置 - Google Patents

マトリクス型表示装置 Download PDF

Info

Publication number
JP2010032834A
JP2010032834A JP2008195727A JP2008195727A JP2010032834A JP 2010032834 A JP2010032834 A JP 2010032834A JP 2008195727 A JP2008195727 A JP 2008195727A JP 2008195727 A JP2008195727 A JP 2008195727A JP 2010032834 A JP2010032834 A JP 2010032834A
Authority
JP
Japan
Prior art keywords
electrode
pixel
area
substrate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008195727A
Other languages
English (en)
Other versions
JP5608963B2 (ja
Inventor
Koji Ichimura
公二 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008195727A priority Critical patent/JP5608963B2/ja
Publication of JP2010032834A publication Critical patent/JP2010032834A/ja
Application granted granted Critical
Publication of JP5608963B2 publication Critical patent/JP5608963B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】保持容量を形成して表示の安定化を行う形式のマトリクス型表示装置において、高階調化、応答の安定化あるいは強誘電性液晶を使用する場合に、より大きな保持容量比を得て、高品位の表示性能を得る。
【解決手段】画素電極1が形成されている第1基板10Aと、対向電極21が形成されている第2基板20と、前記画素電極1と対向電極21の間に設けられた光制御層30とを有するマトリクス型表示装置60Aであって、前記画素電極1の上層に、絶縁膜2を介して前記画素電極1の一部を覆うように参照電極3を配設する構成とすることにより、前記画素電極1と参照電極3との間で保持容量を形成するとともに、前記画素電極1と対向電極21との間に形成される液晶容量を前記参照電極3の領域相当分だけ減少させる。
【選択図】図1

Description

本発明は、例えば液晶ディスプレイ等のマトリクス型表示装置に関し、さらに詳しくは、電圧変動する要因があっても表示性能を一定に維持することができるマトリクス型表示装置に関する。
液晶表示装置や電気泳動型表示装置のような電圧駆動型の表示装置は、薄膜トランジスタ(TFT)を用いたアクティブマトリクス方式で駆動される場合が多い。図6は、アクティブマトリクス方式で駆動される液晶表示装置の単画素領域の従来例を示す模式的な断面図であり、図4の実線部分は、液晶表示装置の単画素の等価回路図である。図6に例示した液晶表示装置100においては、画素電極101を有するTFT基板110と、対向電極121を有するカラーフィルター基板120との間に液晶層130が挟まれており、その液晶層130は画素容量CLCとして存在し、さらにその画素容量CLCと並列回路となる容量成分として保持容量CSTが形成されている。
保持容量CSTは、画素形成部111毎に設けられ、TFT基板110に形成された画素電極101と、その画素電極101のベース基板104側に設けられた参照電極103との間に、容量成分である絶縁膜102を配置することによって構成されている(例えば非特許文献1を参照)。保持容量CSTが必要なケースとしては、画素電極101と走査線(ゲート線)(図4中の符号41)との間に寄生容量CGSが存在し、その寄生容量CGSの存在によって画素形成部111への印加電圧が変動し、表示性能が影響を受けるケースや、異方性を持つ液晶分子が画素電極101に印加された電圧によって分子の向きが変化し、その結果として画素電極101と対向電極121との間で構成される画素容量CLCの値が変動するケースが挙げられる。
このような場合、保持容量CSTを設けることにより、寄生容量CGSの存在や液晶分子の異方性に基づいた電圧変動を相対的に小さくすることができるので、画素形成部111への印加電圧が安定化し、良好な表示性能を得ることができるようになる。電圧変動による表示性能への影響は液晶ディスプレイの仕様によっても異なるが、階調数の多い高品位の液晶ディスプレイにおいては、電圧のわずかな変動が表示性能に敏感に反映されるので、より大きな保持容量CSTをTFT基板110に作り込んでおくことが好ましいとされている。
従来、TFT基板110に作り込まれる保持容量CSTは、画素容量CLCに対して0.5倍〜1.0倍程度である。この場合、画素電極101と参照電極103との間の絶縁膜102の膜厚や誘電率の関係、また液晶層130の膜厚や誘電率の関係から、保持容量CSTを形成するための参照電極103の面積Cは、画素電極101の面積Aの10〜30%の大きさで形成されていれば十分である。その結果、参照電極103として金属電極を用いても大きな開口率の低減にはならず、さらにプロセスの簡便性からも、そうした金属電極が用いられているケースが多い。
しかしながら、最近の液晶ディスプレイのより一層の高品位化に伴い、画素の階調数をさらに増大させたり、応答性を向上させたりすることが行われる。階調数を増大させた場合には、画素電極101に印加する電圧がわずかに変動しただけでも階調が変化することになるので、電圧変動の許容値が従来にもまして小さくなる。そのため、さらに大きな保持容量CSTを作り込んでおく必要がある。また、応答性を向上させるためには、液晶層130の膜厚を減少させて画素容量CLCを増大させたり、自発分極を持つ強誘電性液晶を適用したりする必要があり、そのため、保持容量CSTも併せて大きくする必要がある。
なお、特許文献1に記載の液晶表示装置は、不透明金属からなる第1電極と透明導電膜からなる画素電極とで保持容量を構成したものであり、第1電極のレイアウトによって開口率を向上させていることを特徴としている。
責任編集:堀 浩雄、鈴木幸治、「カラー液晶ディスプレイ」、共立出版、2001年発行、第116〜120頁。 特開平5−203981号公報(第0011〜0012段落)
上記のように、保持容量CSTをさらに大きくする場合において、参照電極103の面積Cを拡大すればよいわけであるが、通常の製造工程では参照電極103は配線層と同じ工程で形成されるため、不透明な金属電極層として設けられている。したがって、透過型液晶ディスプレイのように、バックライト等を透過する必要があるディスプレイの場合には、参照電極103の面積Cを大きくすることは、透過率、すなわち光の利用効率を低下させることとなり、消費電力の観点からもデメリットとなる。この問題を解決するには、参照電極103の材質を透明導電材料にすれば、液晶ディスプレイ100ではバックライト等150を参照電極103が遮蔽しないので開口率を低下させることはない。そのため、保持容量CSTを大きくするための手段は、参照電極103の面積Cを単純に拡大することである程度までは対応可能となる。ただし、この場合、金属電極である配線部分と異なる材質の参照電極103を用いるため、成膜工程やエッチング工程が増え、製品コストを上昇させる要因となる。
一方、配線層に参照電極103と同じ透明電極を用いることも可能であるが、透明電極材料は金属電極と比較すると比抵抗率が高いため、配線抵抗が高くなり、ディスプレイとしての画面サイズや動作速度が制限される可能性がある。また、バックライトを透過する必要のない反射型液晶ディスプレイや電子ペーパーでは、従来どおりの不透明な金属電極を用いた場合でも参照電極103の面積Cを拡大することができる。
なお、図6に示すように、参照電極103は平面視で画素電極101の下に該画素電極101よりも小さい面積Cで形成されているので、参照電極103と画素電極101とで構成される保持容量CSTは、参照電極103と画素電極101とが平面視で重複する面積に対応したものとなっている。
しかしながら、参照電極103の面積Cを大きくして保持容量CSTを増大させた場合であっても、参照電極103の面積Cはせいぜい画素電極101の面積の1倍程度が限度である。したがって、保持容量CSTを形成する絶縁膜102の膜厚や誘電率及び画素容量CLCを形成する液晶層130の膜厚や誘電率の関係によっても違うが、保持容量CSTの増大には限界があった。
本発明は、上記課題を解決するためになされたものであって、その目的は、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位なマトリクス型表示装置において、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができるマトリクス型表示装置を提供することにある。
上記課題を解決するための本発明の第1形態に係るマトリクス型表示装置は、
ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部とを有する第1基板であって、該画素形成部には、前記ベース基板上に形成された画素電極と、該画素電極の一部を覆うように形成された絶縁膜と、該絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積がBとなるように形成された参照電極とを少なくとも有する第1基板と、
透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第2基板と、
前記第1基板と前記第2基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、
各画素単位において、前記画素電極と前記面積Bからなる参照電極との平面視での重複部分が保持容量を構成し、前記画素電極の面積から前記面積Bを差し引いた面積をAとしたとき、該面積Aからなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とする。
この発明によれば、各画素単位において、画素電極の上(対向電極側)に絶縁膜を介して対向電極と同電位の参照電極が形成されているので、画素電極と参照電極との平面視での重複部分(面積B)は画素容量CLCを構成せずに保持容量CSTを構成する。そして、画素電極の面積から面積Bを差し引いた面積Aからなる画素電極と、第2基板上に形成された対向電極との平面視での重複部分(面積A)が画素容量CLCを構成する。こうした構成は、画素電極の下(ベース基板側)に絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分の面積C(図6の従来例を参照)が上記本発明に係る面積Bと同じ面積で形成されている場合、言い換えれば、参照電極が光学的に不透明な金属電極を使用しているためにその部分の光透過がないことによる開口率が同じ場合、に比べ、本発明の第1形態に係るマトリクス型表示装置は、画素容量CLCを相対的に小さくすることができる。その結果、保持容量CSTと画素容量CLCとの相対比(CST/CLC)を従来よりも大きくすることができる。
こうしたことにより、画素容量CLCに対して相対的に大きな電荷を保持容量CSTに蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量CSTによって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。なお、図6の従来例では、画素電極の面積に対して参照電極の面積が約10%〜約30%程度である。
本発明の第1形態に係るマトリクス型表示装置は、各画素単位において、前記面積Bと前記面積Aとの比(B/A)が0.1/0.9以上0.7/0.3未満の範囲内であるように構成することが好ましい。
この発明によれば、保持容量CSTを構成する面積Bが十分に確保されるので、画素容量CLCを構成する面積Aが小さくなりすぎることによる開口率の低下と、表示性能の向上との関係において、面積Bと面積Aとの比(B/A)を上記範囲内とすることが好ましい。
上記課題を解決するための本発明の第2形態に係るマトリクス型表示装置は、 ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部を有する第1基板であって、該画素形成部には、後に形成される画素電極との平面視における重複部分の面積がCとなるように前記ベース基板上に形成された第2参照電極と、該第2参照電極を覆うように形成された第2絶縁膜と、該第2絶縁膜上に形成された画素電極と、該画素電極の一部を覆うように形成された第1絶縁膜と、該第1絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積がBとなるように形成された第1参照電極とを少なくとも有する第1基板と、
透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第2基板と、
前記第1基板と前記第2基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、
各画素単位において、前記画素電極と前記面積Bからなる第1参照電極との平面視での重複部分が第1保持容量を構成し、前記画素電極と前記第2参照電極との平面視での重複部分が第2保持容量を構成し、前記画素電極の面積から前記面積Bを差し引いた面積をAとしたとき、該面積Aからなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とする。
この発明によれば、上記第1形態の場合と同様、各画素単位において、画素電極の上(対向電極側)に第1絶縁膜を介して対向電極と同電位の第1参照電極が形成されているので、画素電極と面積Bからなる第1参照電極との平面視での重複部分(面積B)は画素容量CLCを構成せずに第1保持容量CST1を構成する。そして、画素電極の面積から面積Bを差し引いた面積Aからなる画素電極と、第2基板上に形成された対向電極との平面視での重複部分(面積A)が画素容量CLCを構成する。さらに、この第2形態においては、各画素単位において、画素電極の下(ベース基板側)に第2絶縁膜を介して設けられた第2参照電極(対向電極と同電位である。)と、画素電極との平面視での重複部分(面積C)が第2保持容量CST2を構成する。
こうした第2形態の構成は、画素電極の下(ベース基板側)にのみ絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分(面積C)を保持容量とする場合(図6の従来例を参照)よりも、第1保持容量CST1と第2保持容量CST2とからなる2つの保持容量を構成できるので、保持容量と画素容量との相対比[(CST1+CST2)/CLC]を従来よりも大きくすることができる。その結果、画素容量CLCに対して相対的に大きな電荷を保持容量CST(CST1+CST2)に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量CST(CST1+CST2)によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。
本発明の第1及び第2形態に係るマトリクス型表示装置の好ましい態様として、前記スイッチング素子部が薄膜トランジスタ部であるように構成する。
本発明の第1及び第2形態に係るマトリクス型表示装置の好ましい態様として、前記光制御層が液晶層であるように構成する。
本発明の第1及び第2形態に係るマトリクス型表示装置の好ましい態様として、前記光制御層が電気泳動材料層であるように構成する。
本発明の第1形態に係るマトリクス型表示装置によれば、画素電極と参照電極との平面視での重複部分(面積B)は画素容量CLCを構成せずに保持容量CSTを構成し、そして、画素電極の面積から面積Bを差し引いた面積Aからなる画素電極と、対向電極との平面視での重複部分(面積A)が画素容量CLCを構成する。そのため、画素電極の下(ベース基板側)に絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分の面積C(図6の従来例を参照)が上記本発明に係る面積Bと同じ面積で形成されている場合、言い換えれば、参照電極が光学的に不透明な金属電極を使用しているためにその部分の光透過がないことによる開口率が同じ場合、に比べ、本発明の第1形態に係るマトリクス型表示装置は、画素容量CLCを相対的に小さくすることができる。その結果、保持容量CSTと画素容量CLCとの相対比(CST/CLC)を従来よりも大きくすることができる。こうしたことにより、画素容量CLCに対して相対的に大きな電荷を保持容量CSTに蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量CSTによって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。
本発明の第2形態に係るマトリクス型表示装置によれば、上記第1形態に加え、さらに、画素電極の下(ベース基板側)に第2絶縁膜を介して第2参照電極(対向電極と同電位である。)が形成されているので、画素電極と第2参照電極との平面視での重複部分(面積C)は第2保持容量CST2を構成する。そのため、画素電極の下(ベース基板側)にのみ絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分(面積C)を保持容量とする場合(図6の従来例を参照)よりも、第1保持容量CST1と第2保持容量CST2とからなる2つの保持容量を構成できるので、保持容量と画素容量との相対比[(CST1+CST2)/CLC]を従来よりも大きくすることができる。その結果、画素容量CLCに対して相対的に大きな電荷を保持容量CST(CST1+CST2)に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量CST(CST1+CST2)によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。
こうした本発明のマトリクス型表示装置において、光制御層を液晶層あるいは電気泳動材料層であるように構成することにより、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位な液晶表示装置や電気泳動表示装置を構成することができる。これらの表示装置は、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができる。
以下、本発明のマトリクス型表示装置について詳細に説明するが、本発明は図面の形態や以下の実施形態に限定されるものではない。
[マトリクス型表示装置]
図1、図2及び図5(以下、これらを示すときは「図1等」という。)は、本発明のマトリクス型表示装置の単画素領域の例を示す模式的な断面図であり、図3は、本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な平面図であり、図4は、本発明のマトリクス型表示装置の単画素の等価回路図の模式図である。ここで、図1及び図2に示すマトリクス型表示装置60A,60Bは、光制御層30として液晶層が採用されてなる液晶表示装置を示す実施形態であり、図5に示すマトリクス型表示装置60Cは、光制御層30’としてマイクロカプセル方式の電気泳動層が採用されてなる電気泳動表示装置を示す実施形態である。なお、以下において、各マトリクス型表示装置60A,60B,60Cを総称するときは、符号60で表す。
本発明のマトリクス型表示装置60は、図1等に示すように、第1基板10と、第2基板20と、第1基板10と第2基板20との間に設けられた光制御層30と、を有している。図1等において、符号50は、本発明のマトリクス型表示装置60が液晶表示装置である場合における偏光板やバックライト等を表している。
第1基板10は、ベース基板4と、ベース基板4上の面内方向に設けられた画素形成部11及びスイッチング素子部12とを有する基板である。その画素形成部11とスイッチング素子部12は、単画素内にそれぞれ設けられている。本発明のマトリクス型表示装置60では、第1基板10の形態として2種の形態(図1に示す第1形態に係る第1基板10Aと、図2に示す第2形態に係る第1基板10B)を挙げることができる。なお、以下において、第1形態に係る第1基板10Aと第2形態に係る第1基板10Bとを総称するときは、符号10で表す。
第1形態に係る第1基板10Aは、図1に示すように、画素形成部11には、ベース基板4上に所定の面積で形成された画素電極1と、画素電極1の一部を覆うように形成された絶縁膜2と、絶縁膜2上に形成され、その該画素電極1との平面視における重複部分の面積がBとなるように形成された参照電極3とを少なくとも有する構造になっている。そして、この第1形態に係る第1基板10Aにおいては、各画素単位において、画素電極1と面積Bからなる参照電極3との平面視での重複部分(面積B)が保持容量CSTを構成し、画素電極1の面積から前記した重複部分の面積Bを差し引いた面積をAとしたとき、その面積Aからなる画素電極1と、後述する対向電極21との平面視での重複部分(面積A)が画素容量CLCを構成することに特徴がある。
一方、第2形態に係る第1基板10Bは、図2に示すように、画素形成部11には、後に形成される画素電極1との平面視における重複部分の面積がCとなるようにベース基板4上に形成された第2参照電極13と、第2参照電極13を覆うように形成された第2絶縁膜14と、第2絶縁膜14上に形成された画素電極1と、画素電極1の一部を覆うように形成された第1絶縁膜2と、第1絶縁膜2上に形成され、画素電極1との平面視における重複部分の面積がBとなるように形成された第1参照電極3とを少なくとも有する構造になっている。そして、この第2形態に係る第1基板10Bにおいては、各画素単位において、画素電極1と面積Bからなる第1参照電極3との平面視での重複部分(面積B)が第1保持容量CST1を構成し、画素電極1と第2参照電極13との平面視での重複部分(面積C)が第2保持容量CST2を構成し、画素電極1の面積から面積Bを差し引いた面積をAとしたとき、その面積Aからなる画素電極1と対向電極21との平面視での重複部分(面積A)が画素容量CLCを構成することに特徴がある。
第2基板20は、上記第1ないし第2形態に係る第1基板10に設けられた画素電極1に対向するように、透明基板22と、その透明基板22上の全面又は一部に、その画素電極1に対向するように形成された対向電極21とを有している。さらに、光制御層30は、上記第1ないし第2形態に係る第1基板10と第2基板20との間に、両基板に挟まれるように設けられており、画素電極1と対向電極21との間に電圧を印加することで光学特性が変化する層である。
本発明において、第1形態に係る第1基板10Aを備えたマトリクス型表示装置60Aでは、図1に示すように、各画素単位において、画素電極1の上(対向電極21の側)に絶縁膜2を介して対向電極21と同電位の参照電極3が形成されているので、画素電極1と参照電極3との平面視での重複部分(面積B)は画素容量CLCを構成せずに保持容量CSTを構成する。そして、画素電極1の面積から前記した面積Bを差し引いた面積Aからなる画素電極1と、第2基板20上に形成された対向電極21との平面視での重複部分(面積A)が画素容量CLCを構成する。こうした構成は、画素電極1の下(ベース基板4の側)に絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分の面積C(図6の従来例を参照)が本発明に係る面積Bと同じ面積で形成されている場合、言い換えれば、参照電極が光学的に不透明な金属電極を使用しているためにその部分の光透過がないことによる開口率が同じ場合、に比べ、本発明の第1形態に係るマトリクス型表示装置は、画素容量CLCを相対的に小さくすることができる。その結果、保持容量CSTと画素容量CLCとの相対比(CST/CLC)を従来よりも大きくすることができ、画素容量CLCに対して相対的に大きな電荷を保持容量CSTに蓄えておくことを可能とする。
一方、第2形態に係る第1基板10Bを備えたマトリクス型表示装置60Bでは、図2に示すように、各画素単位において、画素電極1の上(対向電極21の側)に第1絶縁膜2を介して対向電極21と同電位の第1参照電極3が形成されているので、画素電極1と面積Bからなる第1参照電極3との平面視での重複部分(面積B)は画素容量CLCを構成せずに第1保持容量CST1を構成する。そして、画素電極1の面積から面積Bを差し引いた面積Aからなる画素電極1と、第2基板20上に形成された対向電極21との平面視での重複部分(面積A)が画素容量CLCを構成する。さらに、この第2形態においては、各画素単位において、画素電極1の下(ベース基板4の側)に第2絶縁膜14を介して設けられた第2参照電極13(対向電極21と同電位である。)と、画素電極1との平面視での重複部分(面積C)が第2保持容量CST2を構成する。
こうした第2形態の構成は、画素電極1の下(ベース基板4の側)にのみ絶縁膜を介して設けられた参照電極(対向電極と同電位である。)と画素電極との平面視での重複部分(面積C)を保持容量とする場合(図6の従来例を参照)よりも、第1保持容量CST1と第2保持容量CST2とからなる2つの保持容量を構成できるので、保持容量と画素容量との相対比[(CST1+CST2)/CLC]を従来よりも大きくすることができる。その結果、画素容量CLCに対して相対的に大きな電荷を保持容量CST(CST1+CST2)に蓄えておくことができるので、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量CST(CST1+CST2)によって画素電圧の変動を抑えることができ、液晶等からなる光制御層を所定の電圧で駆動させて表示性能を一定に維持することができる。
以下、本発明のマトリクス型表示装置60の各構成について詳しく説明する。第1形態に係る第1基板10Aと第2形態に係る第1基板10Bとを順に説明する。
(第1形態に係る第1基板)
第1形態に係る第1基板10Aは、図1に示すように、ベース基板4上の面内方向に規則的に設けられた単画素を多数有している。図1では、スイッチング素子部12と画素形成部11とを備えた単画素を表している。
ベース基板4としては、液晶表示装置や電気泳動表示装置のベース基板として一般的に用いられているものを用いることができ、有機基板であっても無機基板であってもよい。本発明のマトリクス型表示装置60が液晶表示装置である場合、光制御層30(液晶層)が設けられる側の反対側のベース基板面には、通常、偏光板やバックライト等50が設けられるので、ベース基板4はバックライト等50からの光が透過することができるように、透明又は半透明であることが好ましい。一方、本発明のマトリクス型表示装置60が電気泳動表示装置である場合には、ベース基板4は必ずしも透明又は半透明である必要はなく、不透明であっても構わない。
有機基板としては、例えば、ポリエーテルサルフォン(PES)、ポリエチレンナフタレート(PEN)、ポリアミド、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又はポリイミド等からなる有機基板、又はそれらの複合基板を挙げることができる。こうした有機基板は、剛性を有するものであってもよいし、厚さが5μm〜300μm程度の薄いフレキシブルなフィルム状のものであってもよい。フレキシブルな基板の使用は、TFTを有する液晶表示装置や電気泳動表示装置をフレキシブルとすることが可能となる。また、無機基板としては、例えば、ガラス基板、シリコン基板、セラミックス基板等を挙げることができる。ガラス基板としては、Na等のアルカリ元素の少ない硼ケイ酸ガラス等を用いることができ、また、その厚さとしては、0.05mm〜3.0mm程の液晶ディスプレイ用途のものを用いることができる。
スイッチング素子部12は、マトリクス型表示装置60を構成する各単画素に、画素形成部11と共に設けられている。図1において、スイッチング素子部12には、図1に示すように、ボトムゲート・トップコンタクト構造からなるTFTが設けられている。一方、画素形成部11には、参照電極3と画素電極1とが所定の大きさで形成されている。具体的には後述するが、画素形成部11は、ベース基板4上に形成された所定の面積の画素電極1と、その画素電極1の一部を覆う絶縁膜2の上に、画素電極1との平面視における重複部分の面積がBとなるように形成された参照電極3とで構成されている。したがって、参照電極3は、画素電極1の一部に形成された絶縁膜2上に設けられているので、画素電極1の一部よりも小さい面積で形成されている。
ゲート電極5は、ベース基板4上に形成されている。ゲート電極5の形成材料としては、アルミニウム、チタン、銅、金、白金、クロム、パラジウム、インジウム、モリブデン、ニッケル等の金属もしくはMoW等の合金、又は、ITO(インジウム錫オキサイド)、酸化インジウム、IZO(インジウム亜鉛オキサイド)、SnO、ZnO等の透明導電材料等を挙げることができる。なお、図3からもわかるように、ゲート電極5は、走査線41と同時に形成されることが多いので、導電性のよい金属又は合金が好ましく用いられる。ゲート電極5は、単一層として形成されたものであってもよいし、異なる層が積層されたものであってもよい。
ゲート電極5は、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段とで形成できる。例えば、スパッタ成膜、マスク露光、現像、エッチング等からなる手段(「PEP手段」(Photolithography and Etching Process)という。以下同じ。)により形成できる。ゲート電極5の厚さは、その材質の導電率にもよるが、30nm〜200nm程度であることが好ましい。ゲート電極5の厚さの下限は、電極材料の導電率及びベース基板4との密着強度によって上記範囲内から好ましい値が選択される。ゲート電極5の厚さの上限は、後述の絶縁膜2(ゲート絶縁膜を含む)、ソース電極7及びドレイン電極8を設けた際に、ベース基板4とゲート電極5の段差部分における絶縁膜2による絶縁被覆が十分で、且つその上に形成する電極パターンに断線を生ぜしめないことを考慮して上記範囲内から好ましい値が選択される。特に、可とう性があるベース基板4を使用した場合には、応力のバランスを考慮する必要がある。
画素電極1は、図1に示すように、ベース基板4上に設けられて各単画素の画素形成部11を構成する。この画素電極1は、所定の面積で形成されたパターン電極であり、後述する第2基板20が有する対向電極21との間に電圧を印加することによって、光制御層30(例えば液晶層又は電気泳動層)の光学特性を変化させるように作用する。本発明のマトリクス型表示装置が液晶層を備えた液晶表示装置60Aである場合(図1を参照)は、画素電極1の形成材料としては、ITO(インジウム錫オキサイド)、酸化インジウム、IZO(インジウム亜鉛オキサイド)、SnO、ZnO等の透明導電材料を好ましく挙げることができる。一方、本発明のマトリクス型表示装置が電気泳動層を備えた電気泳動表示装置60Cである場合(図5を参照)は、画素電極1の形成材料としては、前記同様の透明導電材料であってもよいし、不透明な金属材料又は合金材料であってもよい。ここでいう金属材料又は合金材料としては、アルミニウム、チタン、銅、金、白金、クロム、パラジウム、インジウム、モリブデン、ニッケル等の金属や、MoW等の合金を挙げることができる。
画素電極1は、上述したゲート電極5やソース電極7及びドレイン電極8と同様、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段で形成できる。画素電極1の厚さは、その形成材料によっても異なるが、通常のITOの場合には、50nm〜300nmである。なお、この画素電極1は、前記のソース電極7及びドレイン電極8を形成する前に形成してもよいし(図1を参照)、ソース電極7及びドレイン電極8を形成した後に形成してもよい。画素電極1は、図1〜図3に示すように、通常、ドレイン電極8に接続されている。なお、ゲート電極5と画素電極1を形成する前のベース基板4には、基板からの不純物の拡散やガスの透過を防止するためのバリア層や、密着性を向上させるためのアンダーコート層等が設けられていてもよい。
絶縁膜2は、ゲート電極5を覆うと共に画素電極1の一部を覆うように形成されている。ゲート電極5を覆う絶縁膜2と画素電極1の一部を覆う絶縁膜2とは、同時に形成された同一材料からなるものであってもよいし、別々に形成された同一又は異なる材料からなるものであってもよい。ゲート電極5を覆う部分の絶縁膜2は、いわゆるゲート絶縁膜として作用する。一方、画素電極1の一部を覆う絶縁膜2は、その後にその絶縁膜2上に参照電極3を形成することによって容量成分として作用する。こうした絶縁膜2の形成材料としては、SiO、SiN、A1等の無機材料や、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリサルホン、ポリカーボネート、ポリイミド等の有機材料や、一般的に使用されているレジスト材料で形成できる。無機材料からなる絶縁膜2は、CVD法やスパッタ法等で成膜でき、また、有機材料からなる絶縁膜2は、スピンコート等の各種の塗布法で成膜できる。
絶縁膜2の厚さは薄いほど好ましいが、TFTを構成するゲート絶縁膜の観点からは、薄すぎるとソース電極7−ドレイン電極8とゲート電極5との間での漏れ電流が大きくなり、ON/OFF比の低いデバイスになってしまうおそれがある。そのため、絶縁膜2の厚さは、通常、20nm〜500nm程度であることが好ましい。一方、絶縁膜2を画素電極1の一部の上に設けて保持容量CSTを構成するという観点からは、厚すぎると保持容量CSTが小さくなり、薄すぎると電極間のリーク電流が増大してコンデンサとしての機能を果たさなくなることから、通常、30nm〜300nm程度であることが好ましい。したがって、これらを勘案すると、絶縁膜2の厚さは、20nm〜500nmであることが好ましく、30nm〜300nmであることがより好ましい。
半導体膜6は、ゲート電極5上に位置するゲート絶縁膜2の上にPEP手段で形成されている。半導体膜6の種類は特に限定されず、各種の半導体材料を各種の成膜手段で形成できるが、例えばノンドープのアモルファスシリコン(a−Si)膜と、リンをドープしたna−Si膜とを連続してPECVD法で成膜した後に、PEP手段によりパターン形成することができる。半導体膜6のそれ以外の例としては、例えば、ペンタセン等の有機半導体材料を成膜してもよい。半導体層6の厚さは特に限定されないが、例えば30nm〜200nm程度で形成される。ここでは、半導体層6は後述するソース電極7とドレイン電極8の形成前に行うが、半導体層6をソース電極7とドレイン電極8の形成後に行うことも可能である。
ソース電極7及びドレイン電極8は、半導体膜6上に所定の間隔を開けて隔たるようにパターン形成される。ソース電極7とドレイン電極8は通常、同じ材料で形成されるが、その材料は半導体材料の種類に応じて選択される。例えば、半導体膜6がp型半導体材料で形成されている場合、ソース電極7とドレイン電極8は仕事関数の大きい金属で形成されることが好ましく、半導体膜6がn型半導体材料で形成されている場合、ソース電極7とドレイン電極8は仕事関数の小さな金属で形成されることが好ましい。その理由としては、ソース電極7とドレイン電極8が半導体膜6とオーミック接触することが必要であるからである。仕事関数の大きい電極材料としては、金、白金、透明導電膜(インジウム・スズ酸化物、インジウム・亜鉛酸化物等)等が挙げられ、仕事関数の小さい電極材料としては、アルミニウムや、カルシウム又はリチウムとアルミニウムとの積層構造等を挙げることができる。なお、このソース電極7とドレイン電極8は、図3からもわかるように、信号線42と同時に形成されることが多いので、導電性のよい金属又は合金が好ましく用いられる。また、図1においては、ドレイン電極8が画素電極1に電気的に接続されている。
ソース電極7とドレイン電極8は、例えばチャネル長5μm、チャネル幅50μmとなるように設計されたマスクを用い、例えば膜厚30nm〜100nm程度となるように、スパッタリング法や電子ビーム(EB)蒸着法で形成することができる。なお、絶縁膜2上にソース電極7及びドレイン電極8を形成する際に、絶縁膜2の表面の汚染を防ぐことを目的として、SiO、SiN、Al等の無機材料や、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリスルホン、ポリカーボネート、ポリイミド等の有機材料からなる厚さ30nm程度の層間絶縁膜(図示しない)を設けてもよい。
参照電極3は、上記した画素電極1の一部に設けられた絶縁膜21上に、その絶縁膜2の面積よりも小さい面積で形成されたパターン電極である。この参照電極3は、図4に示すように、後述の対向電極21と同じ電位を持つように形成され、絶縁膜2を挟む画素電極1と参照電極3とによって保持容量CST(画素容量CLCと並列な容量である。図4を参照。)を構成する。こうした参照電極3の形成材料としては、上記のソース電極7、ドレイン電極8と同じ材料で形成してもよいし、異なる材料にして形成してもよい。同じ材料で参照電極3を形成する場合には、ソース電極7及びドレイン電極8と参照電極3とを一工程で形成できるので好ましい。一方、参照電極3の材料とソース電極7及びドレイン電極8の材料が異なる場合、例えば、参照電極3を透明導電材料等で形成し、ソース電極7、ドレイン電極8を金属材料又は合金材料で形成する場合には、それぞれ別工程で形成される。この場合、それら電極の形成順は問わない。
本発明では、参照電極3は従来どおりの面積で、すなわち画素電極1の面積Aに対して参照電極2の面積Cが約10%〜約30%程度となるように形成している。
図1に示すように、参照電極3の下には絶縁膜2が形成され、さらにその絶縁膜2の下には画素電極1が形成されている。したがって、参照電極3/絶縁膜2/画素電極1からなる積層構造は保持容量CSTを構成し、その保持容量CSTの大きさは、画素電極1と参照電極3との平面視における重複部分の面積Bで特定される。なお、参照電極3は、第2基板20が有する対向電極21と同電位であるので、参照電極3/光制御層30/対向電極21からなる積層構造は画素容量を構成しない。したがって、画素電極1の面積から前記した重複部分の面積Bを差し引いた面積をAとしたとき(図1を参照)、その面積Aからなる画素電極1と、第2基板20に形成された対向電極21との平面視での重複部分が画素容量CLCを構成することになる。
保護膜9は、主に半導体膜6の酸化を防止することを目的とし、図1に示すようにTFTを覆うように設けられる。一般的な保護膜9は、酸素バリア性や水蒸気バリア性を有する膜であり、例えばSiOやSiN等からなる厚さ20nm〜2000nm程度の薄膜を挙げることができる。保護膜9は、スパッタリング法等により成膜できる。
なお、画素電極1上には保護膜9は設けない。本発明のマトリクス型表示装置が液晶表示装置60Aである場合、画素電極1や参照電極3上には、通常、液晶配向膜15が設けられる(図1を参照)。液晶配向膜15の形成材料としては、ポリイミド等の有機材料が挙げられ、その成膜方法としては、スピンコート法を挙げることができる。一方、本発明のマトリクス型表示装置が電気泳動表示装置60Cである場合(図5を参照)は、画素電極1や参照電極3上には、通常、電極保護層15’が設けられる。電極保護層15’の形成材料としては、PMMA等の有機材料が挙げられ、その成膜方法としては、スピンコート法を挙げることができる。
(第2形態に係る第1基板)
第2形態に係る第1基板10Bは、図2に示すように、画素電極1の下(ベース基板4の側)に第2絶縁膜14を介して対向電極21と同電位の第2参照電極13が形成されている点で上記の第1形態に係る第1基板10Aと相違するが、それ以外は第1形態に係る第1基板10Aと同様である。以下において、第1形態に係る第1基板10Aと同じ符号で表した構成要素は、第1形態のものと同じであるのでその説明は最小限にする。
すなわち、図2に示した第1基板10Bにおいて、ベース基板4上に、ゲート電極5をパターン形成するのと同時に又はゲート電極5をパターン形成する前後に、所定のパターンからなる第2参照電極13を形成する。この第2参照電極13は面積Cで形成される。第2参照電極13は、第2絶縁膜14と画素電極1と共に第2保持容量CST2を構成し、参照電極3(第1基板10Bでは第1参照電極3という。)と第1絶縁膜2と画素電極1とで構成する第1保持容量CST1を補完する。こうした第2保持容量CST2を備えることにより、第2形態に係る第1基板10Bが有する保持容量CSTは、「CST1+CST2」となる。そのため、上記第1形態に係る第1基板10Aよりも、画素容量CLCに対する保持容量CST(CST1+CST2)の割合を相対的に高めることができる。
第2参照電極13は、ゲート電極5と同様、ベース基板4上に所定の面積で形成されたパターン電極である。なお、本願では、参照電極13と画素電極1とが平面視で重複する部分の面積を、面積Cで表している。この第2参照電極13も上記の参照電極3(第1参照電極3)と同様、図4に示すように、後述の対向電極21と同じ電位を持つように形成され、第2絶縁膜14を挟む画素電極1との間で第2保持容量CST2(画素容量CLCと並列な容量である。図4中の破線部を参照。)を形成する。第2参照電極13の形成材料は、ゲート電極5と同じ材料であってもよいし、異なる材料であってもよい。同じ材料で第2参照電極13を形成する場合には、ゲート電極5と第2参照電極13とを一工程で形成できるので好ましい。一方、第2参照電極13の材料とゲート電極5の材料が異なる場合、例えば、第2参照電極13を透明導電材料で形成し、ゲート電極5を金属材料又は合金材料で形成する場合には、それぞれ別工程で形成される。この場合、両電極の形成順は問わない。なお、ゲート電極5と第2参照電極13を形成する前のベース基板4には、基板からの不純物の拡散やガスの透過を防止するためのバリア層や、密着性を向上させるためのアンダーコート層等が設けられていてもよい。
この第2形態では、第2参照電極13上には第2絶縁膜14が形成され、さらにその第2絶縁膜14上には画素電極1が形成される。すなわち、第2参照電極13は、第2絶縁膜14を間に介して画素電極1と対向するように形成され、こうした積層構造は、各単画素における保持容量CST2を構成する。この第2参照電極13をどの程度の大きさで形成するかは、第2保持容量CST2の大きさとの関係で重要である。
例えば、図2に示すように、面積Cは、第1参照電極3と第1絶縁膜2と画素電極1とからなる第1保持容量CST1の大きさを規定する面積Bよりも小さく形成され、しかもその下に隠れるように形成されていてもよい。この場合は、第2保持容量CST2が第1保持容量CST1を補完するように作用する。一方、面積Cを面積Bよりも大きく形成してもよい。この場合は、第1保持容量CST1が第2保持容量CST2を補完するように作用する。なお、同じ保持容量CST(CST1+CST2)であっても、面積Cを面積Bより大きくした場合は、面積Aが相対的に大きくなるので、保持容量CSTに対する画素容量CLCの比率は相対的に小さくなるが、光制御層30の駆動領域である面積Aが大きくなるので、いわゆる開口率を向上させることができる。このように、第2参照電極13や第1参照電極3の大きさを調整することにより、上記第1形態に係る第1基板10Aに比べ、保持容量や開口率の調整の自由度をより向上させることができる。
上記の面積Cを面積Bよりも大きくする場合(図示しない)において、第2参照電極13を光透過性を妨げない透明導電材料で形成すれば、バックライト等50を設けて液晶層(光制御層30)を駆動させる画素部11の開口率を高めるようにすることも可能である。
第2参照電極13の上には、図2に示すように、第2絶縁膜14が形成されるが、この第2絶縁膜14は、ゲート電極5を同時に覆うように形成してもよい。なお、ゲート電極5上の第2絶縁膜14はいわゆるゲート絶縁膜として作用する。一方、第2参照電極13を覆う部分の第2絶縁膜14は、その後に画素電極1を形成することによって容量成分(保持容量CST2)として作用する。この第2絶縁膜14の形成材料、成膜方法及び厚さ等は、上述した絶縁膜2のものと同じものを適用できるので、ここではその説明を省略する。
この第2絶縁膜14上には、半導体膜6と、ソース電極7及びドレイン電極8が順に形成される。この半導体膜6と、ソース電極7及びドレイン電極8の形成材料、成膜方法及び厚さ等も、上述したものと同じであるのでここではその説明を省略する。
画素電極1は、第2絶縁膜14上に、ドレイン電極8に接続するように形成される。この第2形態に係る第1基板10Bと上記の第1形態に係る第1基板10Aとの違いは、この第1基板10Bを構成する画素電極1が第2絶縁膜14上に形成されているのに対し、上記の第1基板10Aを構成する画素電極1がベース基板4上に形成されている点である。この第2形態に係る第1基板10Bにおいて、画素電極1の上に形成される第1絶縁膜2(第1形態では単に「絶縁膜2」で表す。)と、その第1絶縁膜2上に設けられる第1参照電極3(第1形態では単に「参照電極3」で表す。)と、画素電極1及び第1参照電極3上に設けられる液晶配向膜15は、上記第1形態に係る第1基板10Aと同じであり、ここでは同一の符号を用いてその説明を省略する。また、TFT部12に設けられる保護膜についても上記第1形態のものと同様である。
なお、図3は、単画素領域の一例を示す模式的な平面図であるが、図示のように、画素の開口領域は、走査線41と信号線42とスイッチング素子部12(TFT部)とが形成された以外の、画素電極1の形成領域であることがわかる。走査線41は、ゲート電極5に電圧を印加するためにマトリクス型表示装置の横方向に延びる配線であり、ゲート線とも呼ばれ、通常は、走査線41とゲート電極5は同時に形成される。一方、信号線42は、ソース電極7−ドレイン電極8にデータ信号を印加するためにマトリクス型表示装置の縦方向に延びる配線であり、通常は、信号線42とソース電極7,ドレイン電極8とは同時に形成される。画素電極1は、各画素毎、画素形成部11のほぼ全面に形成されている。一方、参照電極3は、各画素を横方向に横断するように共通電極として設けられている。図3中の面積Bは、画素電極1と参照電極3との重複部分の面積である。この面積Bは、参照電極3が対向電極21と同電位になっていることから、画素容量CLCとはならず、保持容量CSTを構成する。図3中の面積Aは、画素電極1の面積から前記した重複部分の面積Bを差し引いた面積であり、画素容量CLCを構成する。
(第2基板)
第2基板20は、第1基板10が有する画素電極1と参照電極3(第2形態では第1参照電極3)に対向するように対向電極21が設けられている。より詳しくは、この第2基板20は、図1等に示すように、透明基板22と、その透明基板22の一方の面(光制御層30側の面)上に所定のパターンで形成された着色層23及びブラックマトリクス層24と、その着色層23及びブラックマトリクス層24上に形成された透明保護膜25と、その透明保護膜25上の全面又は一部に形成された対向電極21とを有するカラーフィルター基板である。なお、モノクロディスプレイやカラーフィルターを使用しないフィールドシーケンシャル方式ディスプレイなどの場合にはカラーフィルターを構成する必要はなく、対向電極21があればよい。なお、図示しないが、第2基板20の他方の面(光制御層30側の面の反対面)上には、通常、偏光板が設けられている。この偏光板と第1基板10に設けられている偏光板の光吸収軸は、それぞれ直交して配置されているものがある。
透明基板22は、本発明のマトリクス型表示装置60の観察者側に設けられる基板であるので、透明性の高い基板であることが望ましい。通常は、厚さ0.5mm〜1.1mm程度の透明性の高いガラス基板や石英基板、又は、厚さ0.05mm〜0.2mm程度の透明性の高いプラスチック基板が用いられる。そうしたプラスチック基板としては、ポリカーボネート、ポリエーテルサルフォン等が挙げられる。
着色層23は、透明基板22の上に形成された所定色の層であり、R(赤色)、G(緑色)、B(青色)のいずれかの着色パターンが各画素毎に形成されている。着色層23は、主成分を構成する樹脂材料と、着色成分からなる材料とを含有し、さらに分散剤や開始剤等の添加材料を必要に応じて含有する。主成分を構成する材料としては、ポリイミド樹脂、ポリビニルアルコール、アクリル樹脂等を挙げることができ、着色成分からなる材料としては、アゾレーキ系、キナクリドン系等の有機顔料や染料等を挙げることができる。
ブラックマトリックス層24は、漏れ光を遮蔽するために設けられる層であり、透明基板22の面内方向に所定のパターンで設けられている。通常は、第1基板10のスイッチング素子部12に対向する位置に設けられている。ブラックマトリックス層24は、クロム等の金属薄膜、又は、カーボン微粒子等の遮光性粒子若しくは黒色顔料を含有させたポリイミド樹脂、アクリル樹脂、エポキシ樹脂等の樹脂層で形成される。なお、本発明のマトリクス型表示装置60においては、ブラックマトリックス層24が形成されていないものであってもよい。
透明保護膜25は、空気中の活性成分や貼合に用いられる接着剤に含まれる活性成分から着色層23に含まれる顔料や染料の退色を防ぐために、着色層23上に設けられる。さらに、光制御層30である液晶層や電気泳動層に接する側の面を平坦化すると共に、着色層23に含まれる成分が溶出して光制御層30に悪影響を及ぼさないようにするために設けられることもある。こうした透明保護膜25としては、重合反応を起こすとともに架橋反応を起こすことが可能な有機物を好ましく用いることができる。具体的には、不飽和二重結合基を有する(メタ)アクリレート基含有化合物、エポキシ基含有化合物、ウレタン基含有化合物等が挙げられる。
対向電極21は、第1基板10の画素電極1に対向する電極であり、通常は第2基板20の全面に形成されているが、所定のパターンで第2基板20の一部に形成されていてもよい。なお、所定のパターンで形成する場合は、開口率や第1基板10と第2基板20とのアライメントのし易さ等を考慮して、第1基板10の画素電極1よりも大きい面積で形成されていることが好ましい。この対向電極21は、光制御層30が液晶層である場合には、画素電極1と共にその液晶層に電圧を印加して液晶を駆動させて光学特性を変化させる。一方、光制御層30が電気泳動層である場合には、画素電極1と共にその電気泳動層に電圧を印加して、例えばマイクロカプセル内の電気泳動粒子を移動させて光学特性を変化させる。
こうした対向電極21の形成材料としては、ITO等の透明電極が好ましく用いられ、蒸着やスパッタリング等の既存の薄膜形成手段とパターニング手段で所定の面積Bでパターン形成できる。対向電極21の厚さは、その形成材料によっても異なるが、通常のITOの場合には、50nm〜300nmである。なお、この対向電極21は、前記の参照電極3と同電位となるように形成されるので、対向電極21と画素電極1とが対向する部位のうち、画素電極1の面積から参照電極3の面積Bを差し引いた面積Aの領域が画素容量CLCを構成し、対向電極21と参照電極3とが平面視で重複する面積Bの領域が保持容量CSTを構成する。
(光制御層)
光制御層30として、液晶層又は電気泳動層を挙げることができる。これらの層は、第1基板10に設けられた画素電極1と第2基板20に設けられた対向電極21との間に設けられ、両電極間に電圧が印加されることによって光学特性が変化する。
液晶層は、公知の各種の液晶材料で形成することができ、例えば、スメクチック液晶、ネマチック液晶、コステリック液晶等から任意に選択できる。また、電気泳動層は、いわゆるマイクロカプセル電気泳動方式の電気泳動層であってもよいし、いわゆるツイストボール(ジリコンビーズ)方式の電気泳動層であってもよい。前者(マイクロカプセル方式)の電気泳動層は、図5に示すように、両電極間に電圧を印加することによって、マイクロカプセル31内の黒色粒子と白色粒子が電圧の極性に依存して移動し、表示性能を発現する。後者(ツイストボール方式)の電気泳動層は、両電極間に電圧を印加することによって、半球が黒と白に塗り分けられた球状微粒子が電圧の極性に依存して回転し、表示性能を発現する。
なお、第1基板10と第2基板20とを所定の間隔に保って光制御層30を所定の厚さにするため、両基板10,20間には通常、スペーサ(図示しない)が設けられる。スペーサとしては、所望の間隔と同じ厚さ又は粒径のシート状部材や粒子等が用いられる。
(各電極の面積)
本発明の第1形態に係るマトリクス型表示装置60A,60Cは、図1及び図5に示すように、各単位画素において、面積B[画素電極1の面積と参照電極3の面積との平面視における重複部分の面積]と、面積A[画素電極1の面積から前記した重複部分の面積Bを差し引いた面積]との比(B/A)が0.1/0.9以上0.7/0.3未満の範囲内であることが好ましい。
面積Bと面積Aとの比(B/A)を上記範囲内とすれば、保持容量CSTを構成する面積Bが十分に確保されるので、画素容量CLCを構成する面積Aが小さくなりすぎることによる開口率の低下と、表示性能の向上との関係において好ましい。すなわち、B/Aが0.1/0.9未満では、画素容量CLCに対して保持容量CSTが相対的に小さくなりすぎるので従来とあまり違いがなく、画素容量CLCに対して相対的に大きな電荷を保持容量CSTに蓄えておくことができない。その結果、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用したり自発分極を持つ強誘電性液晶を使用した液晶表示装置や電気泳動表示装置等において、その保持容量CSTによって画素電圧の変動を十分に抑えることができず、液晶等からなる光制御層30を所定の電圧で駆動させて表示性能を一定に維持することが不十分となる場合がある。一方、B/Aが0.7/0.3以上では、保持容量CSTを構成する面積Bが大きくなりすぎ、その結果、光制御層30を駆動することができる面積Aが小さくなって開口率が低下するという難点がある。なお、開口率の損失と保持容量に対する効果の観点からは、B/Aが0.2/0.8以上0.5/0.5以下の範囲であることが特に好ましい。
本発明のマトリクス型表示装置60では、上記のように、面積A、面積B、さらに第2形態では面積C、の各面積の大きさを調整することにより、画素容量CLCに対する保持容量CSTを相対的に大きくすることができる。以下では、大きな保持容量CSTを必要とする場合について、特に光制御層30を液晶層とし且つ上記第1形態での場合を例にして説明するが、理論的に同じであれば電気泳動層とした場合も同様である。
大きな保持容量CSTが必要なケースとして、[ケース1]液晶が大きな自発分極を持つ場合(例えば液晶が強誘電性液晶の場合。特開2000−122043号公報、及び、Journal of the Korean Physical Society, Vol.42, April, pp.S1391〜S1394(2003)を参照。)、[ケース2]液晶が大きな誘電率異方性を持つ場合、の2つのケースを例示することができる。これらのケースは、いずれも、液晶のオフ状態とオン状態とで見かけ上の誘電率(液晶が自発分極を持つ場合には、電極上に必要な電荷量)が異なるものである。こうした液晶をTFTで駆動させた場合、通常はTFTのオン時間よりも液晶の応答時間(応答速度)の方が遅い。したがって、TFTがオフ時間(すなわち画素電極1上の電荷量が変化しない時間)では、液晶がオフ状態からオン状態に変化して誘電率が変化したり、自発分極の方向が変化して必要な電荷量が変化したりする。この状態を式で表現すると、下式のようになる。ここで、Qは画素電極に蓄積される電荷量、Cは液晶がオン状態での液晶相の容量、C’は液晶がオフ状態での液晶層の容量、Vは液晶がオン状態での画素容量に印加される電圧、V’は液晶がオフ状態での画素容量に印加される電圧、Psは液晶層の自発分極である。
[ケース1] Q=C×V=C×V’+Ps
[ケース2] Q=C×V=C’×V’
先ず、上記ケース1の場合をより詳細に説明する。初期状態(オフ状態)では液晶分子は配向しておらず、自発分極が現れないとした場合、TFTがオン時間の間に画素電極に電圧Vを印加し、その後、TFTのオフ時間に液晶分子が応答した後の電圧V’を計算すると、TFTのオン時間に画素電極1に蓄積される電荷Qは、下式のようになる。ここで、CLCは液晶層の容量、CSTは液晶層と並列に形成する保持容量、Psは液晶層の自発分極である。
Q=(CLC+CST)×V
TFTのオン時間が終了した時点で、画素電極1上に蓄積された電荷Qは変化しないが、液晶はある応答時間で配向するため、その結果として自発分極Psが発現する。したがって、その時の電圧をV’とすると、TFTがオフ時間に画素電極1に蓄積される電荷Qは下式のようになる。
Q=(CLC+CST)×V’+Ps
これらの式から、V’は下式のようになる。
V’=V−Ps/(CLC+CST
したがって、電圧Vを印加したとしても、最終的には[V−Ps/(CLC+CST)]の電圧V’が印加されたことになる。従って、電圧の変動値は[−Ps/(CLC+CST)]となる。
一般的な15インチXGAディスプレイを例に数値を計算すると、画素面積が300μm×100μm、開口率を80%、液晶の誘電率をεr=6.8、セルギャップを1.5μm、液晶の駆動電圧を5V、自発分極を60nC/cm、表示の階調性を16階調とした例では、画素容量CLCと自発分極Psは以下のように計算できる。ここで、自発分極を60nC/cmとしたのは、Journal of the Korean Physical Society, Vol.42, April, pp.S1391〜S1394(2003)において報告されている、60〜70nC/cmの自発分極の値に基づいた。
LC=100×10−6×300×10−6×0.8×6.8×8.85×10−12/1.5×10−6 =0.56pF
Ps=100×10−6×300×10−6×0.8×60×10−9×10000 =14.4pC
このとき、許容される電圧変動ΔVは、ΔV=5/16=0.31V、と計算できる。したがって、保持容量CSTは以下のようになる。
Ps/(CLC+CST)=0.31V
ST=46.5pF
この保持容量CSTは画素電極1と参照電極3とで構成されるので、保持容量CSTを構成する絶縁膜2の誘電率をεrとし、絶縁膜2の厚さをdとすると、εr/dは以下のようになる。
46.5pF=100×10−6×300×10−6×0.8×εr×8.85×10−12/d
εr/d=2.2×10
以上のことから、例えば60nC/cm、の自発分極を持つ液晶を用いると共に保持容量CSTを例えばSi(εr=8)で形成すると、dは36nmとなり、リーク電流が大きく、絶縁膜としては現実的な膜厚ではなくなる。
しかし、本発明のマトリクス型表示装置60においては、上記のように、参照電極3を画素電極1の上に形成することで、画素容量CLCを小さくし、好ましくは画素電極1から参照電極3の面積Bを差し引いた面積Aとの比(B/A)が0.1/0.9以上0.7/0.3未満の範囲となるように小さくしたので、例えばB/Aを0.5/0.5にして画素電極1の面積を実質的に半分にすると(保持容量CSTを形成する参照電極3の面積を同じとした場合)、上式においてCLCとPsのみが半分になる。その結果、保持容量CSTをSi(εr=8)で形成すると、絶縁膜2の厚さdは上記の倍の72nmとなり、現実的な厚さとすることができる。さらに第2の実施形態では、保持容量をさらに大きくできるので、さらに絶縁膜の膜厚を厚くすることができる。
次に、上記ケース2のように、大きな誘電率異方性を持つ液晶を用いたマトリクス型表示装置60について説明する。マトリクス型表示装置60は、一般的には画素電圧の変動はできるだけ小さいことが望ましい。しかし、大きな誘電率異方性を持つ液晶を用いたマトリクス型表示装置60においては、TFTがオン時間に電荷Qが注入されて画素電極と対向電極との間の電圧Vが一定電圧に保たれるが、誘電率異方性を持つ液晶はその動きが遅く、その遅い動きによって液晶層の画素容量CLCが大きな値に変化する。
こうして画素容量CLCが大きくなると、Q(電荷:一定)=CLC(画素容量)・V(駆動電圧)より、駆動電圧Vが小さくなり、液晶は小さくなった電圧V’での駆動しかできなくなり、所望の表示性能を発揮できなくなる。本発明のマトリクス型表示装置60は、こうした問題に対し、対向電極21の面積Bを相対的に小さくし、さらに参照電極3の面積Cを相対的に大きくして画素容量CLCに対する保持容量CSTを相対的に大きくしたので、保持容量CSTとして十分な電荷を蓄えておくことを可能にした。その結果、大きな誘電率異方性を持つ液晶を駆動させた場合であっても、画素電圧の変動を抑え、液晶を所定の電圧Vで駆動させることができる。
次に、上記ケース2の場合をより詳細に説明する。初期状態(オフ状態)では液晶分子は配向膜にしたがって横方向に配向しているが、電圧を印加することで縦方向に配向し、横方向に配向した場合とは異なった誘電率を持つ状態となる。TFTがオン時間に電圧Vを印加し、その後、TFTのオフ時間に液晶分子が応答した後の電圧V’を計算すると、TFTのオン時間に画素電極1に蓄積される電荷Qは、下式のようになる。ここで、CLCは液晶層の容量、CSTは液晶層と並列に形成する保持容量である。
Q=(CLC+CST)×V
TFTのオン時間が終了した場合、画素電極上の電荷は変化しないが、液晶分子の配向による誘電率の変化から電圧V’は以下のように変化する。
Q=(C’LC+CST)×V’
従って、
V’=(CLC+CST)/(C’LC+CST)×V、
ここで、液晶分子の誘電率異方性をΔεとすると、
C’LC=CLC+ε×Δε×S/d、
となることから、
V’=V−(ε×Δε×S/d)/(C’LC+CST)×V
となる。
すなわち、電圧変動は[(ε×Δε×S/d)/(C’LC+CST)×V]である。
ここで、ケース1と同様に、一般的な15インチXGAディスプレイを例に数値を計算すると、画素面積が300μm×100μm、開口率を80%、液晶の誘電率εを6.8、液晶の誘電率異方性Δεを23.6、セルギャップを1.5μm、液晶の駆動電圧を5V、表示の階調性を16階調とした例では、電圧変動から計算すると
(100×10−6×300×10−6×0.8×23.6×8.85×10−12/1.5×10−6)/(100×10−6×300×10−6×0.8×(23.6+6.8)×8.85×10−12/1.5×10−6+CST)×5=5/16
ST=49.2pF
となる。ここで、誘電率異方性はDIC Technical Review No.11/2005、29ページ、「液晶材料の開発と工業化」に記載のあるフルオロナフタレン液晶の値Δε=23.6を採用した。
以上のことから、例えば、Δε=23.6の誘電率異方性を持つ液晶を用いると共に保持容量CSTを例えばSi(εr=8)で形成すると、dは34nmとなり、リーク電流が大きく、絶縁膜としては現実的な膜厚ではなくなる。
しかし、このケース2の場合においても、本発明のマトリクス型表示装置60においては、上記のように、参照電極3を画素電極1の上に形成することで、画素容量CLCを小さくし、好ましくは画素電極1から参照電極3の面積Bを差し引いた面積Aとの比(B/A)が0.1/0.9以上0.7/0.3未満の範囲となるように小さくしたので、例えばB/Aを0.5/0.5にして画素電極1の面積を実質的に半分にすると(保持容量CSTを形成する参照電極3の面積を同じとした場合)、上式においてCLCとPsのみが半分になる。その結果、保持容量CSTをSi(εr=8)で形成すると、絶縁膜2の厚さdは上記の倍の72nmとなり、現実的な厚さとすることができる。さらに第2の実施形態では、保持容量をさらに大きくできるので、さらに絶縁膜の膜厚を厚くすることができる。
以上説明したように、本発明のマトリクス型表示装置60によれば、図4に示す等価回路図からもわかるように、画素容量CLCを相対的に小さくすることができ、保持容量CSTと画素容量CLCとの相対比(CST/CLC)を従来よりも大きくすることができるので、画素容量CLCに対して相対的に大きな電荷を保持容量CSTに蓄えておくことができる。その結果、例えば画素電圧の変動が生じ易い誘電率異方性の大きな液晶を使用した液晶表示装置や電気泳動表示装置等であっても、従来よりも相対的に大きくなった保持容量CSTによって画素電圧の変動を抑えることができ、液晶等からなる光制御層30を所定の電圧で駆動させて表示性能を一定に維持することができる。
こうした本発明のマトリクス型表示装置において、光制御層30を液晶層あるいは電気泳動材料層であるように構成することにより、画素の階調数をさらに増大させたり、応答性を向上させたりした高品位な液晶表示装置や電気泳動表示装置を構成することができる。これらの表示装置は、電圧変動の許容値が従来にもまして小さくなる場合、あるいは、液晶層の膜厚を減少させて画素容量を増大させたり自発分極を持つ強誘電性液晶を適用したりすることによって応答性を向上させた場合であっても、高品位の表示性能を一定に維持することができる。
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
(実施例1)
図1に示す態様の第1形態に係るマトリクス型表示装置を作製した。最初に、第1基板10Aを作製した。先ず、ベース基板4として、アルミノシリケート系無アルカリガラスからなる厚さ600μmのガラス基板を用いた。そのベース基板4上に、クロム膜を厚さ100nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのゲート電極5をスイッチング素子部12に形成すると共に走査線41を形成した。次に、同じくベース基板4上に、ITO膜を厚さ100nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの画素電極1を画素形成部11に形成した。次に、図1に示すように、ゲート電極5を覆うと共に、画素電極1の一部(画素電極1の面積の30%)を覆うように、窒化シリコン膜を厚さd:36nmとなるようにPECVD法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの絶縁膜2(ゲート絶縁膜を含む)をスイッチング素子部12及び画素形成部11に形成した。次に、ゲート電極5の上の絶縁膜2上に、厚さ200nmのノンドープのアモルファスシリコン(a−Si)膜と、リンをドープした厚さ50nmのna−Si膜とを連続してスパッタ成膜し、マスク露光、現像及びエッチング等を行って所定パターンの半導体膜6をスイッチング素子部12に形成した。次に、クロム膜を厚さ200nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのソース電極7及びドレイン電極8をスイッチング素子部12に形成すると共に信号線42と参照電極3を形成した。次に、窒化シリコン膜を厚さ50nmとなるようにPECVD法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの保護膜25を、スイッチング素子部12を覆うように形成した。最後に、ポリイミド膜を厚さ10nmとなるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの液晶配向膜15を、画素電極1及び参照電極3を覆うように画素形成部11に形成した。こうして図1に示す形態の第1基板10Aを作製した。
次に、第2基板20を作製した。先ず、透明基板22として、アルミノシリケート系無アルカリガラスからなる厚さ600μmのガラス基板を用いた。その透明基板22上に、クロム膜を厚さ50nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのブラックマトリックス層24を、第1基板10Aのスイッチング素子部12の対向位置になるように形成した。次に、同じく透明基板22上に、感光性着色樹脂膜を厚さ500nmとなるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの着色層23を、画素形成部11の対向位置に形成した。次に、ブラックマトリックス層24と着色層23とを覆うように、アクリル系ポリマーを厚さ200nmとなるようにスピンコート法で成膜し、透明保護膜25を形成した。次に、その透明保護膜25上の全面に、ITO膜を厚さ150nmとなるようにDCマグネトロンスパッタ法で成膜して全ベタの対向電極21を形成した。こうして第2基板20を作製した。
次に、得られた第1基板10と第2基板20とを所定の間隔で対向させるためのスペーサを介して貼り合わせ、その後、高い自発分極を持つ材料である強誘電性液晶(チッソ株式会社、CS−1030、Ps=60nC/cm)を注入して、実施例1に係るマトリクス型表示装置を作製した。得られたマトリクス型表示装置について、面積A[画素電極1の面積から前記した重複部分の面積Bを差し引いた面積]及び面積B[画素電極1の面積と参照電極3の面積との平面視における重複部分の面積]を表1に示し、さらに計算したB/A、画素容量CLC、保持容量CST、CST/CLCも表1に示した。なお、表1中、dは絶縁膜である窒化シリコン膜の厚さを表し、Psは液晶層の自発分極を表し、ΔVは電圧変動を表している。
(実施例2,3及び比較例1,2)
実施例1において、画素電極1と参照電極3の形成パターンを変化させて面積Aと面積Bを表1に示すように変化させ、また絶縁膜2の膜厚dを変化させた他は、実施例1のマトリクス型表示装置と同様にして、実施例2,3及び比較例1のマトリクス型表示装置を作製した。また、比較例2に関しては、実施例1において、図6の構成となるように、参照電極103をゲート電極105と同時に形成し、画素電極101と参照電極103の面積A、Bが表1となるようにした他は、実施例1と同様にして、比較例1のマトリクス型表示装置を作製した。ただし、ここでの面積Aは、CLCを構成する面積として画素電極全面の面積を用いている。得られたマトリクス型表示装置について、B/A、画素容量CLC、保持容量CST、CST/CLCを計算して表1に示した。
(実施例4,5及び比較例3,4)
実施例1において、液晶として、大きな誘電率異方性を持つナフタレン系液晶(Δε=7.2)を用いた他は、実施例1のマトリクス型表示装置と同様にして、実施例4,5のマトリクス型表示装置を作製した。なお、面積A、面積B及び絶縁膜2の膜厚dについては表1に示すように変化させた。また、比較例3,4に関しては、上記同様、液晶として大きな誘電率異方性を持つナフタレン系液晶(Δε=7.2)を用いた他は、比較例2と同様にしてした。計算したB/A、画素容量CLC、保持容量CST、CST/CLCを表1に示した。なお、表1中、Δεは液晶の誘電率異方性を表す。
(実施例6)
実施例1において、液晶として、大きな誘電率異方性を持つフルオロナフタレン系液晶(Δε=23.69)を用いた他は、実施例1のマトリクス型表示装置と同様にして、実施例6のマトリクス型表示装置を作製した。なお、面積A、面積B及び絶縁膜2の膜厚dについては表1に示すように変化させた。計算したB/A、画素容量CLC、保持容量CST、CST/CLCを表1に示した。なお、表1中、Δεは液晶の誘電率異方性を表す。
Figure 2010032834
表1には、得られたマトリクス型表示装置における電圧変動と表示状態を示した。その結果からも分かるように、本発明に係る実施例1〜6のマトリクス型表示装置は、電圧変動が小さく、かつ良好な表示性能を示していた。一方、比較例1〜5に係るマトリクス型表示装置は、電圧変動が大きいか、表示性能が劣るかのいずれかを示していた。このように、実施例の保持容量CSTと画素容量CLCとの相対比(CST/CLC)を比較例の場合よりも大きくすることができるので、画素容量CLCに対して相対的に大きな電荷を保持容量CSTに蓄えておくことができる。
(実施例7)
図2に示す態様の第2形態に係るマトリクス型表示装置を作製した。最初に、第1基板10Bを作製した。先ず、ベース基板4として、アルミノシリケート系無アルカリガラスからなる厚さ600μmのガラス基板を用いた。そのベース基板4上に、クロム膜を厚さ100nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのゲート電極5をスイッチング素子部12に形成すると共に走査線41と第2参照電極13を形成した。次に、ゲート電極5と第2参照電極13とを覆うように、窒化シリコン膜を厚さd:36nmとなるようにPECVD法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの第2絶縁膜14(ゲート絶縁膜を含む)をスイッチング素子部12及び画素電極形成部11に形成した。次に、第2絶縁膜14上に、厚さ200nmのノンドープのアモルファスシリコン(a−Si)膜と、リンをドープした厚さ50nmのna−Si膜とを連続してPECVD成膜し、マスク露光、現像及びエッチング等を行って所定パターンの半導体膜6をスイッチング素子部12に形成した。次に、クロム膜を厚さ200nmとなるようにDCマグネトロン法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンのソース電極7及びドレイン電極8をスイッチング素子部12に形成すると共に信号線42を形成した。次に、ITO膜を厚さ150nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの画素電極1を画素電極形成部11に形成した。次に、図1に示すように、画素電極1の一部(画素電極1の面積の30%)を覆うように、窒化シリコン膜を厚さ300nmとなるようにPECVD法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの第1絶縁膜2と保護膜25を形成した。次に、クロム膜を厚さ200nmとなるようにDCマグネトロンスパッタ法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの第1参照電極3を画素形成部11の第1絶縁膜2上に形成した。最後に、ポリイミドを厚さ10nmとなるようにスピンコート法で成膜し、マスク露光、現像及びエッチング等を行って所定パターンの液晶配向膜15を、画素電極1及び第1参照電極3を覆うように画素形成部11に形成した。こうして図2に示す形態の第1基板10Bを作製した。
第2基板20は実施例1と同様に作製し、得られた第1基板10と第2基板20とを所定の間隔で対向させるためのスペーサを介して貼り合わせ、その後、高い自発分極を持つ材料である強誘電性液晶(チッソ株式会社、CS−1030、Ps=60nC/cm)を注入して、実施例7に係るマトリクス型表示装置を作製した。
本発明の第1形態に係るマトリクス型表示装置の単画素領域の一例を示す模式的な断面図である。 本発明の第2形態に係るマトリクス型表示装置の単画素領域の一例を示す模式的な断面図である。 本発明のマトリクス型表示装置の単画素領域の一例を示す模式的な平面図である。 本発明のマトリクス型表示装置の単画素の等価回路図の模式図である。 本発明のマトリクス型表示装置の単画素領域の他の一例を示す模式的な断面図である。 アクティブマトリクス方式で駆動される液晶表示装置の単画素領域の従来例を示す模式的な断面図である。
符号の説明
1 画素電極
2 絶縁膜(第1絶縁膜)
3 参照電極(第1参照電極)
4 ベース基板
5 ゲート電極
6 半導体膜
7 ソース電極
8 ドレイン電極
9 保護膜
10,10A,10B 第1基板
11 画素形成部
12 スイッチング素子部
13 第2参照電極
14 第2絶縁膜
15 液晶配向膜
20 第2基板
21 対向電極
22 透明基板
23 着色層
24 ブラックマトリックス層
25 透明保護膜
30 光制御層(液晶層)
30’ 光制御層(電気泳動層)
31 マイクロカプセル
41 走査線
42 信号線
50 バックライト等
60,60A,60B,60C マトリクス型表示装置
LC 画素容量
ST 保持容量
ST1 第1保持容量
ST2 第2保持容量
GS 寄生容量
A 画素電極の面積から面積Bを差し引いた面積
B 画素電極と第1参照電極との平面視での重複面積
C 画素電極と第2参照電極との平面視での重複面積

Claims (6)

  1. ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部とを有する第1基板であって、該画素形成部には、前記ベース基板上に形成された画素電極と、該画素電極の一部を覆うように形成された絶縁膜と、該絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積がBとなるように形成された参照電極とを少なくとも有する第1基板と、
    透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第2基板と、
    前記第1基板と前記第2基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、
    各画素単位において、前記画素電極と前記面積Bからなる参照電極との平面視での重複部分が保持容量を構成し、前記画素電極の面積から前記面積Bを差し引いた面積をAとしたとき、該面積Aからなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とするマトリクス型表示装置。
  2. 各画素単位において、前記面積Bと前記面積Aとの比(B/A)が0.1/0.9以上0.7/0.3未満の範囲内である、請求項1に記載のマトリクス型表示装置。
  3. ベース基板と、該ベース基板上に設けられた画素形成部及びスイッチング素子部を有する第1基板であって、該画素形成部には、後に形成される画素電極との平面視における重複部分の面積がCとなるように前記ベース基板上に形成された第2参照電極と、該第2参照電極を覆うように形成された第2絶縁膜と、該第2絶縁膜上に形成された画素電極と、該画素電極の一部を覆うように形成された第1絶縁膜と、該第1絶縁膜上に形成され、前記画素電極との平面視における重複部分の面積がBとなるように形成された第1参照電極とを少なくとも有する第1基板と、
    透明基板と、該透明基板上の全面又は一部に前記画素電極に対向するように形成された対向電極とを有する第2基板と、
    前記第1基板と前記第2基板との間に設けられて前記画素電極と前記対向電極との間に電圧を印加することで光学特性が変化する光制御層と、を備えるマトリクス型表示装置であって、
    各画素単位において、前記画素電極と前記面積Bからなる第1参照電極との平面視での重複部分が第1保持容量を構成し、前記画素電極と前記第2参照電極との平面視での重複部分が第2保持容量を構成し、前記画素電極の面積から前記面積Bを差し引いた面積をAとしたとき、該面積Aからなる画素電極と前記対向電極との平面視での重複部分が画素容量を構成することを特徴とするマトリクス型表示装置。
  4. 前記スイッチング素子部が薄膜トランジスタ部である、請求項1〜3のいずれか1項に記載のマトリクス型表示装置。
  5. 前記光制御層が液晶層である、請求項1〜4のいずれか1項に記載のマトリクス型表示装置。
  6. 前記光制御層が電気泳動材料層である、請求項1〜4のいずれか1項に記載のマトリクス型表示装置。
JP2008195727A 2008-07-30 2008-07-30 マトリクス型表示装置 Expired - Fee Related JP5608963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008195727A JP5608963B2 (ja) 2008-07-30 2008-07-30 マトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195727A JP5608963B2 (ja) 2008-07-30 2008-07-30 マトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2010032834A true JP2010032834A (ja) 2010-02-12
JP5608963B2 JP5608963B2 (ja) 2014-10-22

Family

ID=41737371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195727A Expired - Fee Related JP5608963B2 (ja) 2008-07-30 2008-07-30 マトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP5608963B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242583A (ja) * 2010-05-18 2011-12-01 Seiko Epson Corp 電気泳動表示装置及び電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0455824A (ja) * 1990-06-25 1992-02-24 Matsushita Electric Ind Co Ltd 液晶素子及びその製造法
JPH05289082A (ja) * 1992-04-07 1993-11-05 Fujitsu Ltd 液晶表示装置
JPH0772506A (ja) * 1993-06-14 1995-03-17 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH09101543A (ja) * 1995-10-05 1997-04-15 Toshiba Corp アクティブマトリクス型液晶表示装置
JP2000019562A (ja) * 1997-09-01 2000-01-21 Canon Inc 光学的変調素子
JP2000310793A (ja) * 1999-04-28 2000-11-07 Canon Inc 液晶素子
JP2002311445A (ja) * 2001-04-16 2002-10-23 Hitachi Ltd 液晶表示装置
JP2003091019A (ja) * 2001-09-19 2003-03-28 Fujitsu Ltd 液晶表示装置
JP2007140526A (ja) * 2005-11-18 2007-06-07 Lg Philips Lcd Co Ltd 電気泳動表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0455824A (ja) * 1990-06-25 1992-02-24 Matsushita Electric Ind Co Ltd 液晶素子及びその製造法
JPH05289082A (ja) * 1992-04-07 1993-11-05 Fujitsu Ltd 液晶表示装置
JPH0772506A (ja) * 1993-06-14 1995-03-17 Casio Comput Co Ltd 薄膜トランジスタパネル
JPH09101543A (ja) * 1995-10-05 1997-04-15 Toshiba Corp アクティブマトリクス型液晶表示装置
JP2000019562A (ja) * 1997-09-01 2000-01-21 Canon Inc 光学的変調素子
JP2000310793A (ja) * 1999-04-28 2000-11-07 Canon Inc 液晶素子
JP2002311445A (ja) * 2001-04-16 2002-10-23 Hitachi Ltd 液晶表示装置
JP2003091019A (ja) * 2001-09-19 2003-03-28 Fujitsu Ltd 液晶表示装置
JP2007140526A (ja) * 2005-11-18 2007-06-07 Lg Philips Lcd Co Ltd 電気泳動表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242583A (ja) * 2010-05-18 2011-12-01 Seiko Epson Corp 電気泳動表示装置及び電子機器

Also Published As

Publication number Publication date
JP5608963B2 (ja) 2014-10-22

Similar Documents

Publication Publication Date Title
US8502793B2 (en) Touch screen display device and method of manufacturing the same
JP5654677B2 (ja) 液晶表示パネル及び液晶表示装置
TWI383204B (zh) 多顯示域垂直配向型之液晶顯示面板及其製造方法
JP5764665B2 (ja) 薄膜トランジスタアレイ基板及び液晶表示装置
US20080231779A1 (en) Display substrate and display apparatus having the same
US20070236623A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7649578B2 (en) Array substrate and display panel having the same with particular sensor electrodes
US20110285610A1 (en) Pixel structure and pixel circuit having multi-display mediums
US9285647B2 (en) TFT array substrate, E-paper display panel and method for manufacturing the same
CN101266374A (zh) 液晶显示器及其操作方法和制造方法
JP5728587B2 (ja) 液晶駆動方法及び液晶表示装置
US20070146563A1 (en) Liquid crystal display and method of manufacturing thereof
WO2013001984A1 (ja) 液晶表示パネル及び液晶表示装置
US20170235200A1 (en) Display device and manufacturing method thereof
US8339533B2 (en) Vertical alignment mode liquid crystal display and method of manufacturing the same
US7961265B2 (en) Array substrate, display panel having the same and method of driving the same
US20080278435A1 (en) Display device and method of manufacturing the same
JP4614726B2 (ja) 液晶表示装置
US10281786B2 (en) Display device using low capacitance bus lines having gate lines and data lines on different substrates
JP2007058045A (ja) 液晶表示装置
JP5608963B2 (ja) マトリクス型表示装置
US20030202130A1 (en) Floating electrode switching liquid crystal display
CN101067704A (zh) 像素结构、显示装置以及光电装置
JP2010032835A (ja) マトリクス型表示装置
US20190072814A1 (en) Display device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5608963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees