JPH1124104A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】基板面に平行な電界で表示を制御するアクティ
ブマトリクス型液晶表示装置における基板上に形成した
映像信号線からのノイズ電界によるクロストークを防止
し、ブラウン管並の視野角を実現する。 【解決手段】一対の基板に正の誘電率異方性を有する液
晶組成物層を挟持し、電圧無印加時に液晶組成物層中の
略全ての液晶分子の光軸を基板面に配向させ、液晶組成
物層に一対の基板の基板面に略平行な電界を印加するこ
とにより液晶組成物層を透過する光の透過率を変調して
前記一対の基板の基板面に略平行な電界を発生させ得る
一対の電極ＣＴ、ＰＸを有し、一対の電極ＣＴ、ＰＸの
一方および他方を一対の基板のうちの一方に形成させる
と共に、多数の走査信号線ＧＬと多数の映像信号線ＤＬ
および走査信号線と映像信号線の交点に形成された薄膜
トランジスタ素子ＴＦＴを有し、映像信号線ＤＬ上にシ
ールド電極ＳＨを設け、一対の電極ＣＴ、ＰＸの一方と
走査信号線ＧＬの少なくとも１つ以上とシールド電極Ｓ
Ｈがオーバラップする領域を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、薄膜トランジスタ等を使用したアクティブ・
マトリクス方式の液晶表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）に代表され
るアクティブ素子を用いたアクティブ・マトリクス型液
晶表示装置は、薄型・軽量という特徴とブラウン管に匹
敵する高画質という点からＯＡ機器等の表示端末として
広く普及し始めている。

【０００３】この液晶表示装置の表示方式には、大別し
て次の２通りがある。１つは、透明電極が構成された２
つの基板（透明ガラス基板等）で液晶組成物層（以下、
液晶層あるいは単に液晶とも言う）を挾み込み、この液
晶層の分子配向方向を透明電極に印加した電圧で変化さ
せ、透明電極を透過して液晶に入射した光を変調して表
示する方式であり、現在、普及している製品のかなり多
くがこの方式を採用している。

【０００４】また、もう１つは、同一基板上に構成した
２つの電極の間の基板面に形成したほぼ並行な電界によ
り液晶層の分子配向方向を変化させ、２つの電極の隙間
から液晶層に入射した光を変調して表示する方式であ
る。この方式を用いた製品は少ないが、視野角が著しく
広いという特徴を持ち、アクティブ・マトリクス型液晶
表示装置に関して有望な技術である。

【０００５】後者の方式の特徴に関しては、特表平５−
５０５２４７号公報、特公昭６３−２１９０７号公報等
に記載されている。

【０００６】以下、アクティブ・マトリクス方式でカラ
ーの液晶表示装置について従来の技術例を説明する。

【０００７】図２４は本発明のアクティブ・マトリクス
方式カラー液晶表示装置の一画素とその周辺を示す平面
図である。図２４に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。

【０００８】各画素は薄膜トランジスタＴＦＴ、蓄積容
量Ｃｓｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。
走査信号線ＧＬ、対向電圧信号線ＣＬは図２３では左右
方向に延在し、上下方向に複数本配置されている。

【０００９】また、映像信号線ＤＬは上下方向に延在
し、左右方向に複数本配置され、画素電極ＰＸは導電膜
ｄ３で形成され，ソース電極ＳＤ１を介して薄膜トラン
ジスタＴＦＴと電気的に接続される。対向電極ＣＴは導
電膜ｇ３で形成され，対向電圧信号線ＣＬと電気的に接
続されている。

【００１０】そして、画素電極ＰＸと対向電極ＣＴは互
いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電
界により液晶ＬＣの光学的な状態を制御し、表示を制御
する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成さ
れ、それぞれ、図２３の上下方向に長細い電極となって
いる。

【００１１】

【発明が解決しようとする課題】しかし、この方式で
は、基板上に形成した映像信号線からのノイズ電界によ
り次のような縦方向のクロストークが発生する場合があ
る。この場合のクロストークは、背景が略均一な輝度の
表示画面において画面の一部に矩形を表示した場合に、
その矩形を上下に延長した領域の輝度が変化することを
言う。

【００１２】このクロストークが発生する理由は次の通
りである。先に説明した従来の構成では、画素電極ＰＸ
と映像信号線ＤＬとの間で映像信号線ＤＬの電位に影響
を受けたノイズ電界が発生する。すると、画素電極ＰＸ
と映像信号線ＤＬの間にある液晶の状態が変化し、画素
の輝度が変化する。すなわち、画素の輝度が映像信号線
ＤＬの電位の影響で変化する。これが原因で、縦方向の
クロストークが発生し、表示品質が劣化する。

【００１３】本発明の目的は、上記した画面上に生じる
縦方向のクロストークを抑制して高品質の画像表示を得
るようにした液晶表示装置を提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、映像信号線上にシールド電極を設け、
このシールド電極を対向電極と走査信号線の２つのうち
１つ以上とオーバラップする領域を設ける、上記シー
ルド電極を他の画素に属するシールド電極と接続する、
上記シールド電極同士の接続を周期的とする、上記
シールド電極を透明導電膜とする、構成としたことを特
徴とする。

【００１５】上記の各構成としたことにより、前記した
クロストークが抑制され、高視野角で高画質の液晶表示
装置を得ることができる。

【００１６】

【発明の実施の形態】以下、本発明の特徴、本発明の更
に他の目的及び本発明の更に他の特徴を図面を参照して
詳細に説明する。

【００１７】（実施例１）以下、アクティブ・マトリク
ス方式のカラー液晶表示装置に本発明を適用した実施例
を説明する。なお、以下説明する図面で、同一機能を有
するものは同一符号を付け、その繰り返しの説明は省略
する。

【００１８】《マトリクス部（画素部）の平面構成》図
１は本発明の第１実施例に係るアクティブ・マトリクス
方式カラー液晶表示装置の１画素とその周辺を示す平面
図である。

【００１９】図１に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔ
ｇ、画素電極ＰＸおよび対向電極ＣＴを含む。

【００２０】走査信号線ＧＬ、対向電圧信号線ＣＬは図
では左右方向に延在し、上下方向に複数本配置されてい
る。映像信号線ＤＬは上下方向に延在し、左右方向に複
数本配置されている。画素電極ＰＸは導電膜ｄ３で形成
され，ソース電極ＳＤ１を介して薄膜トランジスタＴＦ
Ｔと電気的に接続される。この場合，電極の材質は映像
信号線ＤＬと同じであるが、透明な導電膜に変更しても
よい。

【００２１】対向電極ＣＴは導電膜ｇ３で形成され，対
向電圧信号線ＣＬと電気的に接続されている。電極の材
質は、この場合、走査信号線ＧＬと同じであるが、透明
な導電膜に変更してもよい。

【００２２】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの光学的な状態を制御して表示を制御する。

【００２３】画素電極ＰＸと対向電極ＣＴは櫛歯状に構
成され、それぞれ、図１の上下方向に長細い電極となっ
ている。

【００２４】１画素内の対向電極ＣＴの本数Ｏ（櫛歯の
本数）は画素電極ＰＸの本数（櫛歯の本数）ＰとＯ＝Ｐ
＋１の関係を必ず持つように構成し（本実施例では、Ｏ
＝３、Ｐ＝２）、対向電極ＣＴと画素電極ＰＸを交互に
配置し、かつ、対向電極ＣＴを映像信号線ＤＬに隣接さ
せている。

【００２５】画素電極ＰＸと対向電極ＣＴの電極幅はそ
れぞれ６μｍとする。これは、液晶層の厚み方向に対し
て液晶層全体に十分な電界を印加するために、後述の液
晶層の厚み３. ９μｍよりも十分大きく設定し、かつ開
口率を大きくするためにできるだけ細くする。また、映
像信号線ＤＬの電極幅は，断線を防止するために画素電
極ＰＸと対向電極ＣＴに比較して若干広く８μｍとして
いる。

【００２６】次に、本実施例の特徴であるシールド電極
ＳＨについて説明する。シールド電極ＳＨは、映像信号
線ＤＬ、映像信号線に隣接する対向電極ＣＴ、走査信号
線ＧＬの３種類の電極にオーバラップし、なおかつ電気
的には絶縁層で分離するように配置してある。シールド
電極ＳＨは、金属／合金／透明導電膜等から選択する
が、本実施例では透明導電膜ｉ３で形成する。

【００２７】図２は図１における１画素近傍の等価回路
図であって、上記シールド電極の作用を説明するもので
ある。

【００２８】図２において、容量Ｃｓｈ１はシールド電
極と対向電極ＣＴとの間の容量、容量Ｃｓｈ２はシール
ド電極と走査信号線ＧＬとの間の容量、容量Ｃｓｈ３は
シールド電極と映像信号線ＤＬとの間の容量である。

【００２９】また、ｍ番目の映像信号線ＤＬの電位をＶ
ｄとし、シールド電極の電位をＶｓｈとすると、前記Ｖ
ｄ（ｍ）がΔＶｄ（ｍ）だけ変化した場合のシールド電
極の電位の変化をΔＶｓｈとする。

【００３０】前述した映像信号線ＤＬからのノイズ電界
はシールド電極が無い場合にはΔＶｄ（ｍ）で決まる
が、シールド電極がある場合はシールド電極ＳＨの電位
変化ΔＶｓｈで決まる。このΔＶｓｈは、次の式１で表
現される。

【００３１】 ΔＶｓｈ＝ΔＶｄ（ｍ）×Ｃｓｈ３÷（Ｃｓｈ１＋Ｃｓｈ２＋Ｃｓｈ３） ・・・・( 式１） すなわち、式１から、Ｃｓｈ１とＣｓｈ２を十分大きく
することで、ΔＶｓｈを十分小さくできる。結局、この
シールド電極ＳＨの作用によりノイズ電界が十分小さく
なる。これにより、ノイズ電界による画素の輝度変化が
小さくなり、縦方向のクロストークを十分小さくするこ
とができる。

【００３２】《その他のマトリクス部の平面構成》走査
信号線ＧＬは、末端側の画素（後述の走査電極端子ＧＴ
Ｍの反対側）のゲート電極ＧＴに十分な走査電圧が印加
されるだけの抵抗値を満足するように電極幅を設定す
る。また、対向電圧信号線ＣＬも末端側の画素（後述の
共通バスラインＣＢ１およびＣＢ２から最も遠い画素す
なわちＣＢ１とＣＢ２の中間の画素）の対向電極ＣＴに
十分に対向電圧が印加できるだけの抵抗値を満足するよ
うに電極幅を設定する。

【００３３】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で最大透過率が得られるよう
にするためである。後述の液晶材料を用いると電極間隔
は１６μｍとなる。

【００３４】《マトリクス部（画素部）の断面構成》図
３は図１の６−６線に沿って切断した断面図、図４は図
１の７−７線に沿って切断した薄膜トランジスタＴＦＴ
部分の断面図、図５は図１の８−８線に沿って切断した
蓄積容量Ｃｓｔｇ部分の断面図である。

【００３５】図３乃至図５に示すように、液晶層ＬＣを
基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トラ
ンジスタＴＦＴ、蓄積容量Ｃｓｔｇおよび電極群が形成
され、上部透明ガラス基板ＳＵＢ２側にはカラーフィル
タＦＩＬ、遮光用ブラックマトリクスパターンＢＭ（図
１参照、図３では図示を省略）が形成されている。

【００３６】また、透明ガラス基板ＳＵＢ１とＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には液晶の初期
配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられて
おり、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの
外側の表面には偏光軸が直交して配置（クロスニコル配
置）された偏光板ＰＯＬ１およびＰＯＬ２が設けられて
いる。

【００３７】《ＴＦＴ基板》まず、下側透明ガラス基板
ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。

【００３８】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
るとソース−ドレイン（ＳＤ１−ＳＤ２）間のチャネル
抵抗が小さくなり、バイアスを零にするとチャネル抵抗
は大きくなるように動作する。

【００３９】薄膜トランジスタＴＦＴは、図４に示すよ
うに、ゲート電極ＧＴ、絶縁膜ＧＩ、ｉ型（真性（ｉｎ
ｔｒｉｎｓｉｃ）導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるが、この液晶表示装置の回路ではその
極性は動作中反転するのに伴い、ソースとドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。

【００４０】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬと連続して形成されており、走査信号線ＧＬ
の一部の領域がゲート電極ＧＴとなるように構成されて
いる。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動
領域を超える部分である。本実施例では、ゲート電極Ｇ
Ｔは単層の導電膜ｇ３で形成されている。導電膜ｇ３と
しては、例えばスパッタで形成されたクロム（Ｃｒ）膜
が用いられるが、これに限ったものではない。

【００４１】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ３で構成されている。この走査信号線ＧＬの導電膜
ｇ３はゲート電極ＧＴの導電膜ｇ３と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖg をゲート電極Ｇ
Ｔに供給する。本実施例では、導電膜ｇ３としては例え
ばスパッタで形成されたクロム（Ｃｒ）膜が用いられ
る。

【００４２】また、走査信号線ＧＬおよびはゲート電極
ＧＴはクロムのみに限られたものではなく、たとえば低
抵抗化のためにアルミニウムまたはアルミニウム合金を
クロムで包み込んだ２層構造としてもよい。

【００４３】さらに、映像信号線ＤＬと交差する部分は
映像信号線ＤＬとの短絡の確率を小さくするため細く
し、また、短絡してもレーザートリミングで切り離すこ
とができるように二股にしても良い。

【００４４】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ３で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ３はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜ｇ３と同一製造工程で形成さ
れ、かつ対向電極ＣＴと電気的に接続できるように構成
されている。この対向電圧信号線ＣＬにより、外部回路
から対向電圧Ｖｃｏｍを対向電極ＣＴに供給する。

【００４５】また、対向電圧信号線ＣＬはクロムのみに
限られたものではなく、たとえば低抵抗化のためにアル
ミニウムまたはアルミニウム合金をクロムで包み込んだ
２層構造としてもよい。

【００４６】さらに、映像信号線ＤＬと交差する部分は
映像信号線ＤＬとの短絡の確率を小さくするため細く
し、また、短絡してもレーザートリミングで切り離すこ
とができるように二股にしても良い。

【００４７】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２
５０〜４５０ｎｍの厚さに（本実施例では、３５０ｎｍ
程度）形成される。

【００４８】また、絶縁膜ＧＩは走査信号線ＧＬおよび
対向電圧信号線ＣＬと映像信号線ＤＬの層間絶縁膜とし
ても働き、それらの電気的絶縁にも寄与している。さら
に、絶縁膜ＧＩは後述の保護膜ＰＳＶ１と同一のホトマ
スクでパターニングされ、一括で加工される。

【００４９】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、２０〜２５０ｎｍの厚さに（本
実施例では１２０ｎｍ程度の膜厚）で形成される。層ｄ
０はオーミックコンタクト用のリン（Ｐ）をドープした
Ｎ（＋）型非晶質シリコン半導体層であり、下側にｉ型
半導体層ＡＳが存在し、上側に導電層ｄ３が存在すると
ころのみに残されている。

【００５０】ｉ型半導体層ＡＳおよび層ｄ０は、走査信
号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬと
の交差部（クロスオーバ部）の両者間にも設けられてい
る。この交差部のｉ型半導体層ＡＳは交差部における走
査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線Ｄ
Ｌとの短絡を低減する。

【００５１】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ（＋) 型半導体層ｄ０に接触する導電膜ｄ３から
構成されている。

【００５２】導電膜ｄ３はスパッタで形成したクロム
（Ｃｒ）膜を用い、５０〜３００ｎｍの厚さに（本実施
例では２００ｎｍ程度）で形成される。

【００５３】Ｃｒ膜はＮ（＋) 型半導体層ｄ０との接着
性も良好である。導電膜ｄ３としては、Ｃｒ膜の他に高
融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリ
サイド（ＭｏＳｉ₂ 、ＴｉＳｉ₂ 、ＴａＳｉ₂ 、ＷＳｉ
₂ ）膜を用いてもよく、またアルミニウム（Ａｌ）等と
の積層構造にしてもよい。

【００５４】導電膜ｄ３をマスクパターンでパターニン
グした後、同一のマスクによって、Ｎ（＋) 型半導体層
ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っ
ていたＮ（＋) 型半導体層ｄ０は、導電膜ｄ１と導電膜
ｄ２以外の部分がセルフアラインで除去される。このと
き、Ｎ（＋) 型半導体層ｄ０はその厚さ分は全て除去さ
れるようエッチングされるので、ｉ型半導体層ＡＳも若
干その表面部分がエッチングされるが、その程度はエッ
チング時間で制御すればよい。

【００５５】《映像信号線ＤＬ》映像信号線ＤＬは、ソ
ース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ
３で構成されている。映像信号線ＤＬはドレイン電極Ｓ
Ｄ２と一体に形成されている。本実施例では、導電膜ｄ
３はスパッタで形成したクロム（Ｃｒ）膜を用い、５０
〜３００ｎｍの厚さに（本実施例では、２００ｎｍ程
度）で形成される。また、Ｃｒ膜はＮ（＋) 型半導体層
ｄ０との接着性も良好である。

【００５６】導電膜ｄ３としては、Ｃｒ膜の他に高融点
金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイ
ド（ＭｏＳｉ₂ 、ＴｉＳｉ₂ 、ＴａＳｉ₂ 、ＷＳｉ₂ ）
膜を用いてもよく、またアルミニウム等との積層構造に
してもよい。

【００５７】《蓄積容量Ｃｓｔｇ》導電膜ｄ３は、薄膜
トランジスタＴＦＴのソース電極ＳＤ２部分において、
対向電圧信号線ＣＬと重なるように形成されている。こ
の重ね合わせは、図５からも明らかなように、ソース電
極ＳＤ２（ｄ３）を一方の電極とし、対向電圧信号線Ｃ
Ｌを他方の電極とする蓄積容量（静電容量素子）Ｃｓｔ
ｇを構成する。この蓄積容量Ｃｓｔｇの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩで構成されている。

【００５８】図１に示すように平面的には蓄積容量Ｃｓ
ｔｇは対向電圧信号線ＣＬの一部分に形成されている。

【００５９】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳ
Ｖ１は、主に薄膜トランジスタＴＦＴを湿気等から保護
するために形成されており、透明性が高くしかも耐湿性
の良いものを使用する。保護膜ＰＳＶ１は、たとえばプ
ラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリ
コン膜で形成されており、０. ３〜１μｍ程度の膜厚で
形成する。

【００６０】保護膜ＰＳＶ１は、外部接続端子ＤＴＭ，
ＧＴＭを露出するように除去されている。保護膜ＰＳＶ
１と絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果
を考え厚くされ、後者はトランジスタの相互コンダクタ
ンスｇｍを増大するため薄くされる。また、保護膜ＰＳ
Ｖ１は絶縁膜ＧＩと同一のホトマスクでパターニング
し、一括で加工する。

【００６１】《画素電極ＰＸ》画素電極ＰＸは導電膜ｄ
３で形成され、ソース電極ＳＤ２から連続にパターンが
形成されている。また、画素電極ＰＸの材質は、本実施
例では厚さ２００ｎｍのクロムを使用したが、厚さや材
質はこれに限ったものではない。

【００６２】《対向電極ＣＴ》対向電極ＣＴは導電膜ｄ
３で形成され、対向電圧信号線ＣＬから連続にパターン
が形成されている。対向電極ＣＴには対向電圧Ｖｃｏｍ
が印加されるように構成されている。本実施例では、対
向電圧Ｖｃｏｍは映像信号線ＤＬに印加される最小レベ
ルの駆動電圧Ｖｄ_min と最大レベルの駆動電圧Ｖｄ_max
との中間直流電位から、薄膜トランジスタ素子ＴＦＴを
オフ状態にするときに発生するフィードスルー電圧ΔＶ
s 分だけ低い電位に設定されるが、映像信号駆動回路で
使用される集積回路の電源電圧を約半分に低減したい場
合は、交流電圧を印加すれば良い。

【００６３】《カラーフィルタ基板》次に、図１、図３
に戻り、上側透明ガラス基板ＳＵＢ2 側（カラーフィル
タ基板）の構成を詳しく説明する。 《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ２側には、不
要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙
間）からの透過光が表示面側に出射して、コントラスト
比等を低下させないように遮光膜ＢＭ（いわゆるブラッ
クマトリクス）を形成している。遮光膜ＢＭは、外部光
またはバックライト光がｉ型半導体層ＡＳに入射しない
ようにする役割も果たしている。すなわち、薄膜トラン
ジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜Ｂ
Ｍおよび大き目のゲート電極ＧＴによってサンドイッチ
にされるため、外部の自然光やバックライト光が当たら
なくなる。

【００６４】図１に示す遮光膜ＢＭは、薄膜トランジス
タ素子ＴＦＴ上部に左右方向に線状に延在した構成であ
る。このパターンは一例であり、１画素あたりにひとつ
の開口部をあけた格子状にすることもできる。

【００６５】遮光膜ＢＭは光に対する遮蔽性を有してい
る。本実施例では黒色の顔料をレジスト材に混入し、
１. ２μｍ程度の厚さで形成しているが、膜厚や材質は
これに限ったものではない。

【００６６】この遮光膜ＢＭは各行の画素に左右方向に
線状に形成され、この線で各行の有効表示領域が仕切ら
れている。従って、各行の画素の輪郭が遮光膜ＢＭによ
ってはっきりとする。遮光膜ＢＭは、黒表示時におい
て、電界の乱れで光抜けして黒が浮いた状態になる部分
を隠すように配置し、コントラスト低下を防止する。ま
た、薄膜トランジスタＴＦＴを隠すように配置し、薄膜
トランジスタＴＦＴの光リーク電流を抑制するようにす
る。つまり、遮光膜ＢＭは. ブラックマトリクスとｉ型
半導体層ＡＳに対する遮光との２つの機能をもつ。

【００６７】また、遮光膜ＢＭは液晶表示装置の画像表
示エリアの周辺部にも額縁状に形成され、そのパターン
は図１に示すマトリクス部のパターンと連続して形成さ
れている。周辺部の遮光膜ＢＭはシール部ＳＬの外側に
延長され、パソコン等の実装機に起因する反射光等の漏
れ光がマトリクス部に入り込むのを防いぐと共に、バッ
クライト等の光が表示エリア外に漏れるのも防いでい
る。他方、この遮光膜ＢＭは基板ＳＵＢ２の最外周辺よ
りも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵ
Ｂ２の切断領域を避けて形成されている。

【００６８】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは、画素に対向する位置に赤、緑、青の繰り返し
でストライプ状に形成される。カラーフィルタＦＩＬは
遮光膜ＢＭのエッジ部分と重なるように形成されてい
る。本実施例ではストライプ状としたが、各画素にひと
つずつ島状のカラーフィルタＦＩＬを周期的に配置する
こともできる。

【００６９】このカラーフィルタＦＩＬは次のように形
成することができる。まず、上部透明ガラス基板ＳＵＢ
２の表面にアクリル系樹脂等の染色基材を形成し、フォ
トリソグラフィ技術で赤色フィルタ形成領域以外の染色
基材を除去する。その後、染色基材を赤色染料で染め、
固着処理を施し、赤色フィルタＲを形成する。次に、同
様な工程を施すことによって、緑色フィルタＧ、青色フ
ィルタＢを順次形成する。

【００７０】《オーバーコート膜ＯＣ》オーバーコート
膜ＯＣはカラーフィルタＦＩＬの染料の液晶ＬＣへの漏
洩の防止、およびカラーフィルタＦＩＬ、遮光膜ＢＭに
よる段差の平坦化のために設けられている。このオーバ
ーコート膜ＯＣはたとえばアクリル樹脂、エポキシ樹脂
等の透明樹脂材料で形成されている。

【００７１】《液晶層および偏向板》次に、液晶層、配
向膜、偏光板等について説明する。

【００７２】《液晶層》液晶材料ＬＣとしては、誘電率
異方性Δεが正でその値が１３．２、屈折率異方性Δｎ
が０．０８１（５８９ｎｍ、２０°Ｃ）のネマティック
液晶を用いる。液晶層の厚み（ギャップ）は３．９μｍ
とし、リタデーションΔｎ・ｄは０．３１６とする。こ
のリタデーションΔｎ・ｄの値により、後述の配向膜と
偏光板と組み合わせ、液晶分子が初期配向方向から電界
方向に４５°回転したとき最大透過率を得ることがで
き、可視光の範囲内で波長依存性がほとんどない透過光
を得ることができる。なお、液晶層の厚み（ギャップ）
は、ポリマビーズなどのスペーサで制御している。

【００７３】なお、液晶材料ＬＣは特に限定したもので
はなく、誘電率異方性Δεは負でもよい。また、誘電率
異方性Δεは、その値が大きいほうが駆動電圧が低減で
きる。また、屈折率異方性Δｎは小さいほうが液晶層の
厚み（ギャップ）を厚くでき、液晶の封入時間が短縮さ
れ、かつギャップばらつきを少なくすることができる。

【００７４】《配向膜》図６は印加電界の方向と液晶の
初期配向方向および偏光板透過軸の関係の説明図であ
る。

【００７５】配向膜ＯＲＩ１および配向膜ＯＲＩ２の材
料としてはポリイミドを用いる。液晶の初期配向方向Ｒ
ＤＲは上下基板で互いに平行にし、かつ印加電界方向Ｅ
ＤＲとのなす角度は７５°とする。

【００７６】液晶の初期配向方向ＲＤＲを制御するた
め、本実施例ではラビングを実施したが、他の方法でも
かまわない。印加電界方向ＥＤＲは、画素電極ＰＸと対
向電極ＣＴの間に電位差を与えた時に発生する電界の方
向である。

【００７７】なお、初期配向方向ＲＤＲと印加電界方向
ＥＤＲとのなす角度は、液晶材料の誘電率異方性Δεが
正であれば４５°以上９０°未満、誘電率異方性Δεが
負であれば０°を超え４５°以下である。

【００７８】《偏光板》偏光板ＰＯＬ１およびＰＯＬ２
としては、日東電工社製Ｇ１２２０ＤＵ（商品名）を用
い、図６に示したように、下側の偏光板ＰＯＬ１の偏光
透過軸ＭＡＸ１を液晶の初期配向方向ＲＤＲと一致さ
せ、上側の偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、そ
れに直交させる。

【００７９】これにより、本実施例の画素に印加される
電圧（画素電極ＰＸと対向電極ＣＴの間の電圧）を増加
させるのに伴い、画素の透過率が上昇するノーマリクロ
ーズ特性を得ることができる。また、電圧無印加時には
良質な黒表示とすることができる。

【００８０】《マトリクス周辺の構成》図７は上下のガ
ラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺の要部平面を示す図である。ま
た、図８は表示パネルの縁部分の構成を説明する断面図
で、左側に走査回路が接続されるべき外部接続端子ＧＴ
Ｍ付近の断面を、右側に外部接続端子が無いところのシ
ール部付近の断面を示す。

【００８１】この表示パネルの製造では、小さいサイズ
であればスループット向上のため１枚のガラス基板で複
数個分のデバイスを同時に加工してから分割し、大きい
サイズであれば製造設備の共用のためどの品種でも標準
化された大きさのガラス基板を加工してから各品種に合
ったサイズに小さくし、いずれの場合も一通りの工程を
経てからガラスを切断する。

【００８２】図７、図８は後者の例を示すもので、両図
とも上下基板ＳＵＢ１，ＳＵＢ２の切断後を表してお
り、ＬＮは両基板の切断前の縁を示す。いずれの場合
も、完成状態では外部接続端子群Ｔｇ，Ｔｄおよび端子
ＣＯＴ（添字略）が存在する部分（図７で上辺と左辺
の）は、それらを露出するように上側基板ＳＵＢ２の大
きさが下側基板ＳＵＢ１よりも内側に制限されている。

【００８３】端子群Ｔｇ，Ｔｄはそれぞれ後述する走査
回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭ
とそれらの引出配線部を集積回路チップＣＨＩが搭載さ
れたテープキャリアパッケージＴＣＰ（図１９、図２０
で詳述）の単位に複数本まとめて名付けたものである。

【００８４】図９、図１０で後述するように、各群のマ
トリクス部から外部接続端子部に至るまでの引出配線
は、両端に近づくにつれ傾斜している。これは、テープ
キャリアパッケージＴＣＰの配列ピッチ及び各テープキ
ャリアパッケージＴＣＰにおける接続端子ピッチに表示
パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるためであ
る。また、対向電極端子ＣＴは、対向電極ＣＴに対向電
圧を外部回路から与えるための端子である。マトリクス
部の対向電圧信号線ＣＬは、走査回路用端子ＧＴＭの反
対側（図８では右側）に引き出し、各対向電圧信号線を
共通バスラインＣＢ（図７）で一纏めにして、対向電極
端子ＣＯＴに接続している。

【００８５】図７に示したように、透明ガラス基板ＳＵ
Ｂ１、ＳＵＢ２の間にはその縁に沿って、液晶封入口Ｉ
ＮＪを除き、液晶ＬＣを封止するようにシールパターン
ＳＬが形成される。このシール材は例えばエポキシ樹脂
から成る。図３に示した配向膜ＯＲＩ１、ＯＲＩ２の層
は、シールパターンＳＬの内側に形成される。

【００８６】偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部
透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２
の外側の表面に構成されている。液晶ＬＣは液晶分子の
向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ
２との間でシールパターンＳＬで仕切られた領域に封入
されている。下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００８７】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００８８】《ゲート端子部》図９は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造図で、（Ａ）は平面、（Ｂ）は（Ａ）のＢ−Ｂ線に
沿って切断した断面を示す。また図１０は表示マトリク
スの走査信号線ＤＬからその外部接続端子ＤＴＭまでの
接続構造図で、（Ａ）は平面、（Ｂ）は（Ａ）のＢ−Ｂ
線に沿って切断した断面を示す。なお、同図は図７下方
付近に対応し、斜め配線の部分は便宜状一直線状で表し
た。また、図９中Ｃｒ層ｇ３は、判り易くするためハッ
チを施してある。

【００８９】ゲート端子ＧＴＭはＣｒ層ｇ３と、更にそ
の表面を保護し、かつ、テープキャリアパッケージＴＣ
Ｐとの接続の信頼性を向上させるための透明導電層ｉ１
とで構成されている。この透明導電層ｉ１は画素電極Ｐ
Ｘと同一工程で形成された透明導電膜ＩＴＯを用いてい
る。

【００９０】図９（Ａ）の平面図において、絶縁膜ＧＩ
および保護膜ＰＳＶはその境界線よりも右側に形成され
ており、左端に位置する端子部ＧＴＭはそれらから露出
し外部回路との電気的接触ができるようになっている。
同図では、ゲート線ＧＬとゲート端子の一つの対のみが
示されているが、実際はこのような対が上下に複数本並
べられ端子群Ｔｇ（図７）が構成され、ゲート端子の左
端は、製造過程では、基板の切断領域を越えて延長され
配線ＳＨｇ（図示せず）によって短絡される。製造過程
における配向膜ＯＲＩ１のラビング時等の静電破壊防止
に役立つ。

【００９１】《ドレイン端子ＤＴＭ》図１０は図７右上
付近に対応し、図面の向きは便宜上変えてあるが右端方
向が基板ＳＵＢ１の上端部に該当する。

【００９２】ＴＳＴｄは検査端子であり、ここには外部
回路は接続されないが、プローブ針等を接触できるよう
配線部より幅が広げられている。同様に、ドレイン端子
ＤＴＭも外部回路との接続ができるよう配線部より幅が
広げられている。外部接続ドレイン端子ＤＴＭは上下方
向にに配列され、ドレイン端子ＤＴＭは、図７に示すよ
うに端子群Ｔｄ（添字省略）を構成し、基板ＳＵＢ１の
切断線を越えて更に延長され、製造過程中は静電破壊防
止のためその全てが互いに配線ＳＨｄ（図示せず）によ
って短絡される。検査端子ＴＳＴｄは図１０に示すよう
に一本置きの映像信号線ＤＬに形成される。

【００９３】ドレイン接続端子ＤＴＭは透明導電層ｉ１
で形成されており、保護膜ＰＳＶ１を除去した部分で映
像信号線ＤＬと接続されている。この透明導電膜ｉ１は
ゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程
で形成された透明導電膜ＩＴＯを用いている。

【００９４】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は、映像信号線ＤＬと同じレベルの層ｄ３
が構成されている。

【００９５】《対向電極端子ＣＴＭ》図１１は対向電圧
信号線ＣＬ（ｇ３）からその外部接続端子ＣＴＭ１まで
の接続を示す構成図であり、（Ａ）はその平面を、
（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示す。な
お、同図は図７左上付近に対応する。

【００９６】各対向電圧信号線ＣＬ（ｇ３）は共通バス
ラインＣＢ１で一纏めして対向電極端子ＣＴＭ１に引き
出されている。共通バスラインＣＢ１は導電層ｇ３の上
に導電層ｄ３を積層し，透明導電層ｉ１でそれらを電気
的に接続した構造となっている。これは、共通バスライ
ンＣＢ１の抵抗を低減し、対向電圧が外部回路から各対
向電圧信号線ＣＬ（ｇ３）に十分に供給されるようにす
るためである。

【００９７】本構造では、特に新たに導電層を付加する
ことなく、共通バスラインの抵抗を下げられるのが特徴
である。

【００９８】対向電極端子ＣＴＭ１は、導電層ｇ３の上
に透明導電層ｉ１が積層された構造になっている。この
透明導電膜ｉ１は他の端子の時と同様に画素電極ＰＸと
同一工程で形成された透明導電膜ＩＴＯを用いている。
透明導電層ｉ１により、その表面を保護し、電食等を防
ぐために耐久性のよい透明導電層ｉ１で導電層ｇ３を覆
っている。また、透明導電層ｉ１と導電層ｇ３および導
電層ｄ３との接続は保護膜ＰＳＶ１および絶縁膜ＧＩに
うスルーホールを形成し導通を取っている。

【００９９】一方，図１２は対向電圧信号線ＣＬ（ｇ
３）のもう一方の端からその外部接続端子ＣＴＭ２まで
の接続を示す構成図であり、（Ａ）はその平面を、
（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示す。な
お、同図は図７右上付近に対応する。ここで，共通バス
ラインＣＢ２では各対向電圧信号線ＣＬ（ｇ３）のもう
一方の端（ゲート端子ＧＴＭ側）をで一纏めして対向電
極端子ＣＴＭ２に引き出されている。共通バスラインＣ
Ｂ１と異なる点は、走査信号線ＧＬとは絶縁されるよう
に、導電層ｄ３と透明導電層ｉ１で形成していることで
ある。また、走査信号線ＧＬとの絶縁は絶縁膜ＧＩで行
っている。

【０１００】《表示装置全体等価回路》図１３は表示マ
トリクス部の等価回路とその周辺回路の結線図である。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【０１０１】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，ｅｎｄは走査タイミングの順序に従っ
て付加されている。

【０１０２】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。

【０１０３】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【０１０４】《駆動方法》図１４は本実施例の液晶表示
装置の駆動波形図であり、対向電圧Ｖ_C は一定電圧とす
る。走査信号Ｖ_G は１走査期間ごとに、オンレベルをと
り，その他はオフレベルをとる。映像信号電圧Ｖ_D は、
液晶層に印加したい電圧の２倍の振幅で正極と負極を１
フレーム毎（奇フレームと偶フレーム毎）に反転して１
つの画素に伝えるように印加する。

【０１０５】ここで、映像信号電圧Ｖ_D は１列毎に極性
を反転し，２行毎にも極性を反転する。これにより、極
性が反転した画素が上下左右に隣り合う構成となり、フ
リッカ、クロストーク（スミア）の発生を抑制すること
ができる。

【０１０６】また、対向電圧Ｖ_C は映像信号電圧の極性
反転のセンター電圧から、一定量下げた電圧に設定す
る。これは、薄膜トランジスタ素子がオンからオフに変
わるときに発生するフィードスルー電圧を補正するもの
であり、液晶に直流成分の少ない交流電圧を印加するた
めに行う（液晶は直流が印加されると、残像や劣化等が
激しくなるため）。

【０１０７】また，この他に、対向電圧は交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
も可能である。

【０１０８】《蓄積容量Ｃｓｔｇの働き》蓄積容量Ｃｓ
ｔｇは、画素に書き込まれた（薄膜トランジスタＴＦＴ
がオフした後の）映像情報を、長く蓄積するために設け
る。本実施例で用いている電界を基板面と平行に印加す
る方式では、電界を基板面に垂直に印加する方式と異な
り、画素電極と対向電極で構成される容量（いわゆる液
晶容量）がほとんど無いため、蓄積容量Ｃｓｔｇが映像
情報を画素に蓄積することができない。したがって、電
界を基板面と平行に印加する方式では、蓄積容量Ｃｓｔ
ｇは必須の構成要素である。

【０１０９】また、蓄積容量Ｃｓｔｇは、薄膜トランジ
スタＴＦＴがスイッチングするとき、画素電極電位Ｖ_S
に対するゲート電位変化ΔＶ_G の影響を低減するように
も働く。この様子を式で表すと、次のようになる。

【０１１０】 ΔＶ_S ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃｓｔｇ＋Ｃｐｉｘ）｝×ΔＶ_G ・・・・（式２） ここで、Ｃｇｓは薄膜トランジスタＴＦＴのゲート電極
ＧＴとソース電極ＳＤ１との間に形成される寄生容量、
Ｃｐｉｘは画素電極ＰＸと対向電極ＣＴとの間に形成さ
れる容量、ΔＶ_S はΔＶ_G による画素電極電位の変化分
いわゆるフィードスルー電圧を表わす。この変化分ΔＶ
_S は液晶ＬＣに加わる直流成分の原因となるが、保持容
量Ｃｓｔｇを大きくすればする程、その値を小さくする
ことができる。液晶ＬＣに印加される直流成分の低減
は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え
時に前の画像が残るいわゆる焼き付きを低減することが
できる。

【０１１１】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃｇｓが大きくなり、画素電
極電位Ｖ_S はゲート（走査）信号Ｖ_G の影響を受け易く
なるという逆効果が生じる。しかし、蓄積容量Ｃｓｔｇ
を設けることによりこのデメリットも解消することがで
きる。

【０１１２】《製造方法》次に、上述した液晶表示装置
の基板ＳＵＢ１側の製造方法について図１５、図１６、
図１７を参照して説明する。なお、同各図において、中
央の文字は工程名の略称であり、左側は図４に示す薄膜
トランジスタＴＦＴ部分、右側は図９に示すゲート端子
付近の断面形状でみた加工の流れを示す。

【０１１３】また、工程Ｂと工程Ｄを除き工程Ａ〜工程
Ｆは各写真処理に対応して区分けしたもので、各工程の
いずれの断面図も写真処理後の加工が終わりフォトレジ
ストを除去した段階を示している。

【０１１４】なお、ここで言う写真処理とはフォトレジ
ストの塗布からマスクを使用した選択露光を経て、それ
を現像するまでの一連の作業を示すものとし、繰返しの
説明は避ける。以下、区分けした工程に従って説明す
る。

【０１１５】工程Ａ、図１５ ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上に膜厚が２００ｎｍのＣｒ等からなる導電
膜ｇ３をスパッタリングにより設ける。写真処理後、硝
酸第２セリウムアンモンで導電膜ｇ３を選択的にエッチ
ングする。それによって、ゲート電極ＧＴ、走査信号線
ＧＬ、対向電圧信号線ＣＬ、ゲート端子ＧＴＭ、共通バ
スラインＣＢ１の第１導電層、対向電極端子ＣＴＭ１の
第１導電層、ゲート端子ＧＴＭを接続するバスラインＳ
Ｈｇ（図示せず）を形成する。

【０１１６】工程Ｂ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が３５０ｎｍの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が１２０ｎｍのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３０ｎｍのＮ（＋）型非晶質Ｓｉ膜を
設ける。

【０１１７】工程Ｃ、図１５ 写真処理後、ドライエッチングガスとしてＳＦ6 、ＣＣ
ｌ4 を使用してＮ（＋) 型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜を選択的にエッチングすることにより、ｉ型半導体
層ＡＳの島を形成する。

【０１１８】工程Ｄ、図１６ 膜厚が３０ｎｍのＣｒからなる導電膜ｄ３をスパッタリ
ングにより設ける。写真処理後、導電膜ｄ３を工程Ａと
同様な液でエッチングし、映像信号線ＤＬ、ソース電極
ＳＤ１、ドレイン電極ＳＤ２、共通バスラインＣＢ２の
第１導電層、およびドレイン端子ＤＴＭを短絡するバス
ラインＳＨｄ（図示せず）を形成する。次に、ドライエ
ッチング装置にＣＣｌ4 、ＳＦ6 を導入して、Ｎ（＋)
型非晶質Ｓｉ膜をエッチングすることにより、ソースと
ドレイン間のＮ（＋) 型半導体層ｄ０を選択的に除去す
る。

【０１１９】工程Ｅ、図１６ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が０. ４μｍの窒化Ｓｉ膜を設
ける。写真処理後、ドライエッチングガスとしてＳＦ6
を使用して窒化Ｓｉ膜を選択的にエッチングすることに
よって、保護膜ＰＳＶ１および絶縁膜ＧＩをパターニン
グする。

【０１２０】工程Ｆ、図１７ 膜厚が１４０ｎｍのＩＴＯ膜からなる透明導電膜ｉ１を
スパッタリングにより設ける。写真処理後、エッチング
液として臭化水素の水溶液で透明導電膜ｉ１を選択的に
エッチングすることにより、ゲート端子ＧＴＭの最上
層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭ１お
よびＣＴＭ２の第２導電層を形成する。

【０１２１】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１８は図７等に示した表示パネルＰＮＬに映像信
号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す上
面図である。

【０１２２】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣ
チップ、左の１０個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１９、図２０で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサ等が実装された駆動回路基板で、映像信号駆動回路
用と走査信号駆動回路用の２つに分割されている。ＦＧ
Ｐはフレームグランドパッドであり、シールドケースＳ
ＨＤ（図２１）に切り込んで設けられたバネ状の破片が
半田付けされる。ＦＣは下側の駆動回路基板ＰＣＢ１と
左側の駆動回路基板ＰＣＢ１を電気的に接続するフラッ
トケーブルである。フラットケーブルＦＣとしては図に
示すように、複数のリード線（りん青銅の素材にＳｎ鍍
金を施したもの）をストライプ状のポリエチレン層とポ
リビニルアルコール層とでサンドイッチして支持したも
のを使用する。

【０１２３】《ＴＣＰの接続構造》図１９は走査信号駆
動回路Ｖや映像信号駆動回路Ｈを構成する集積回路チッ
プＣＨＩがフレキシブル配線基板に搭載されたテープキ
ャリアパッケージＴＣＰの断面構造図であり、図２０は
図１９に示したテープキャリアパッケージＴＣＰを液晶
表示パネルの、本実施例では走査信号回路用端子ＧＴＭ
に接続した状態を示す要部断面図である。

【０１２４】図１９と図２０において、ＴＴＢは集積回
路ＣＨＩの入力端子・配線部であり、ＴＴＭは集積回路
ＣＨＩの出力端子・配線部であり、例えばＣｕから成
り、それぞれの内側の先端部（通称インナーリード）に
は集積回路ＣＨＩのボンディングパッドＰＡＤがいわゆ
るフェースダウンボンディング法により接続される。

【０１２５】端子ＴＴＢ，ＴＴＭの外側の先端部（通称
アウターリード）はそれぞれ半導体集積回路チップＣＨ
Ｉの入力及び出力に対応し、半田付け等により図１８に
示したＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに異方
性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接続さ
れる。

【０１２６】テープキャリアパッケージＴＣＰは、その
先端部がパネルＰＮＬ側の接続端子ＧＴＭを露出した保
護膜ＰＳＶ１を覆うようにパネルに接続されており、従
って、外部接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１
かテープキャリアパッケージＴＣＰの少なくとも一方で
覆われるので電触に対して強くなる。

【０１２７】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬ（図２０）の外側の上下ガラ
ス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護
され、テープキャリアパッケージＴＣＰと上側基板ＳＵ
Ｂ２の間には更にシリコーン樹脂ＳＩＬが充填され保護
が多重化されている。 《駆動回路基板ＰＣＢ２》図１８に示した駆動回路基板
ＰＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭
載されている。この駆動回路基板ＰＣＢ２には、１つの
電圧源から複数の分圧した安定化された電圧源を得るた
めの電源回路や、ホスト（上位演算処理装置）からのＣ
ＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情
報に変換する回路を含む回路ＳＵＰが搭載されている。
ＣＪは外部と接続される図示しないコネクタが接続され
るコネクタ接続部である。

【０１２８】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とはフラットケーブルＦＣにより電気的に接続され
ている。

【０１２９】《液晶表示モジュールの全体構成》図２１
は本実施例の液晶表示装置をパッケージした液晶表示モ
ジュールＭＤＬの各構成部品を示す分解斜視図である。

【０１３０】ＳＨＤは金属板から成る枠状のシールドケ
ース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、
ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバ
ックライトケースであり、図に示すような上下の配置関
係で各部材が積み重ねられてモジュールＭＤＬが組み立
てられる。

【０１３１】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている（図示せず）。

【０１３２】バックライトケースＬＣＡはバックライト
蛍光管ＢＬ、光拡散板ＳＰＢ、導光体ＬＣＢ、反射板Ｒ
Ｍを収納する形状になっており、導光体ＬＣＢの側面に
配置されたバックライト蛍光管ＢＬの光を導光体ＬＣ
Ｂ、反射板ＲＭ、光拡散板ＳＰＢにより表示面で一様な
バックライトにし、液晶表示パネルＰＮＬ側に出射す
る。

【０１３３】バックライト蛍光管ＢＬにはインバータ回
路基板ＰＣＢ３が接続されており、バックライト蛍光管
ＢＬの電源となっている。

【０１３４】以上説明した実施例１では、シールド電極
ＳＨを設けることにより、表示のクロストークを抑制
し、高品質の画像表示を得ることができた。

【０１３５】（実施例２）本発明の第２の実施例は前記
実施例１と共通部分が多いため、特徴的な部分について
主に述べ、共通部分については説明を省略する。

【０１３６】図２２は本発明の第２実施例の特徴を表わ
す液晶表示装置の一画素とその周辺を示す平面図であ
る。

【０１３７】同図において、ＳＨ２はシールド電極接続
部で、このシールド電極接続部ＳＨ２は或る画素に属す
るシールド電極ＳＨとその画素に隣接した画素に属する
シールド電極SH同士を接続する部分であり、これらがま
とまって一つのシールド電極ＳＨを構成している。

【０１３８】以下、第２実施例の作用を説明する。本実
施例では、２画素分のシールド電極ＳＨが接続されてい
る場合を例とする。この場合、一つのシールド電極に属
する容量について第１実施例と比較すると、明らかに容
量Ｃｓｈ１が２倍、容量Ｃｓｈ２が２倍、容量Ｃｓｈ３
が2 倍となる。ところが、一つの映像信号線ＤＬとシー
ルド電極ＳＨの間の容量は容量Ｃｓｈ３となる。

【０１３９】前述したとおり、映像信号線ＤＬからのノ
イズ電界はシールド電極が無い場合にはΔＶｄ（ｍ）で
決まるが、シールド電極がある場合は、シールド電極Ｓ
Ｈの電位変化ΔＶｓｈで決まる。このΔＶｓｈは第２実
施例の場合、次の式３で表現される。

【０１４０】 ΔＶｓｈ＝ΔＶｄ（ｍ）×Ｃｓｈ３÷（Ｃｓｈ１×２＋Ｃｓｈ２×２＋Ｃｓｈ ３×２） ・・・・ （式３） すなわち、シールド電極同士を接続することで、ΔＶｓ
ｈを第１実施例の場合よりも小さくできる。結局、この
シールド電極ＳＨの作用によりノイズ電界が十分小さく
なる。

【０１４１】これにより、ノイズ電界による画素の輝度
変化が小さくなり、縦方向のクロストークを十分小さく
できる。

【０１４２】この場合、接続するシールド電極の数は３
以上でも同様にΔＶｓｈを第１実施例の場合よりもさら
に小さくでき、結果的に縦方向のクロストークをさらに
小さくできる。

【０１４３】この実施例によっても同様に、シールド電
極ＳＨを設けることにより、表示のクロストークを抑制
し、高品質の画像表示を得ることができた。

【０１４４】（実施例３）本発明の第３実施例は前記第
２実施例と共通部分が多いので、特徴的な部分について
述べ、共通部分については説明を省略する。

【０１４５】図２３は本発明の第３の実施例の特徴的で
あるシールド電極の接続構造を示す要部平面模式図であ
る。

【０１４６】図２３は２つのシールド電極接続部ＳＨ２
を使用して３つの画素に属するシールド電極を周期的に
接続した状態を示す。画面のほぼ全面において、シール
ド電極をこのような周期的配置とした。この配置は、次
の通りである。

【０１４７】すなわち、画素の位置を図のように、横方
向は１，２，２，・・・，ｊ，ｊ＋１，ｊ＋２，・・・
・と定義し、縦方向は１，２，３，・・・，ｋ，ｋ＋
１，ｋ＋２，・・・・と定義する。便宜上、画素の座標
を（ｘ，ｙ）で表現するものとする。また、周期の次数
（整数) をｋとする。

【０１４８】このとき，接続するシールド電極は、ｎ，
ｍを整数とすると、ｙ＝ｋｎの列の画素について、ｘ＝
ｋｍとｘ＝ｋｍ＋１とｘ＝ｋｍ＋２ト・・・・とｘ＝ｋ
ｍ＋ｋ−２とｘ＝ｋｍ＋ｋ−１の画素に属するシールド
電極同士を接続し、ｙ＝ｋｎ＋１の列の画素について、
ｘ＝ｋｍ＋１とｘ＝ｋｍ＋２とｘ＝ｋｍ＋３と・・・と
ｘ＝ｋｍ＋ｋ−１とｘ＝ｋｍ＋ｋの画素に属するシール
ド電極同士を接続し、ｙ＝ｋｎ＋（ｋ−１）の列の画素
について、ｘ＝ｋｍ＋（ｋ−１）とｘ＝ｋｍ＋ｋとｘ＝
ｋｍ＋ｋ＋１と・・・とｘ＝ｋｍ＋ｋ−１とｘ＝ｋｍ＋
ｋの画素に属するシールド電極同士を接続している。

【０１４９】本実施例では、次数ｋを３とした場合であ
り、ｙ＝３ｎの列の画素について、ｘ＝３ｍとｘ＝３ｍ
＋１とｘ＝３ｍ＋２の画素に属するシールド電極同士を
接続し、ｙ＝３ｎ＋１の列の画素について、ｘ＝３ｍ＋
１とｘ＝３ｍ＋２とｘ＝３ｍ＋３の画素に属するシール
ド電極同士を接続し、ｙ＝３ｎ＋２の列の画素につい
て、ｘ＝３ｍ＋２とｘ＝３ｍ＋３とｘ＝３ｍ＋４の画素
に属するシールド電極同士を接続した。

【０１５０】このように、本実施例によれば、シールド
電極同士を周期的に接続することにより、特定パターン
を表示した場合の表示むらを劇的に低減することができ
た。なお、上記した第２実施例および第３実施例の液晶
表示装置をパッケージしたモジュールは図２１で説明し
たものと同様である。

【０１５１】

【発明の効果】以上説明したように、本発明によれば、
映像信号線上にシールド電極を設け、このシールド電極
を対向電極と走査信号線の２つのうち１つ以上とオーバ
ラップする領域を設け、またシールド電極を他の画素に
属するシールド電極と接続し、あるいはシールド電極同
士の接続を周期的とすることにより、クロストークが抑
制され、ブラウン管並の視野角と高画質のアクティブマ
トリクス型液晶表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るアクティブ・マトリ
クス方式カラー液晶表示装置の１画素とその周辺を示す
平面図である。

【図２】図１における１画素近傍の等価回路図である。

【図３】図１の６−６線に沿って切断した断面図であ
る。

【図４】図１の７−７線に沿って切断した薄膜トランジ
スタＴＦＴ部分の断面図である。

【図５】図１の８−８線に沿って切断した蓄積容量Ｃｓ
ｔｇ部分の断面図である。

【図６】印加電界の方向と液晶の初期配向方向および偏
光板透過軸の関係の説明図である。

【図７】上下のガラス基板ＳＵＢ１，ＳＵＢ２を含む表
示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を
示す図である。

【図８】表示パネルの縁部分の構成を説明する断面図で
ある。

【図９】表示マトリクスの走査信号線ＧＬからその外部
接続端子ＧＴＭまでの接続構造図である。

【図１０】表示マトリクスの走査信号線ＤＬからその外
部接続端子ＤＴＭまでの接続構造図である。

【図１１】対向電圧信号線ＣＬ（ｇ３）からその外部接
続端子ＣＴＭ１までの接続を示す構成図である。

【図１２】対向電圧信号線ＣＬ（ｇ３）のもう一方の端
からその外部接続端子ＣＴＭ２までの接続を示す構成図
である。

【図１３】表示マトリクス部の等価回路とその周辺回路
の結線図である。

【図１４】本発明の第１実施例の液晶表示装置の駆動波
形図である。

【図１５】本発明の第１実施例の液晶表示装置の基板Ｓ
ＵＢ１側の製造方法の説明図である。

【図１６】本発明の第１実施例の液晶表示装置の基板Ｓ
ＵＢ１側の製造方法の図１５に続く説明図である。

【図１７】本発明の第１実施例の液晶表示装置の基板Ｓ
ＵＢ１側の製造方法の図１６に続く説明図である。

【図１８】図７等に示した表示パネルＰＮＬに映像信号
駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す上面
図である。

【図１９】走査信号駆動回路Ｖや映像信号駆動回路Ｈを
構成する集積回路チップＣＨＩがフレキシブル配線基板
に搭載されたテープキャリアパッケージＴＣＰの断面構
造図である。

【図２０】図１９に示したテープキャリアパッケージＴ
ＣＰを液晶表示パネルの走査信号回路用端子ＧＴＭに接
続した状態を示す要部断面図である。

【図２１】本発明の第１実施例の液晶表示装置をパッケ
ージした液晶表示モジュールＭＤＬの各構成部品を示す
分解斜視図である。

【図２２】本発明の第２実施例の特徴を表わす液晶表示
装置の一画素とその周辺を示す平面図である。

【図２３】本発明の第３の実施例の特徴的であるシール
ド電極の接続構造を示す要部平面模式図である。

【図２４】本発明のアクティブ・マトリクス方式カラー
液晶表示装置の一画素とその周辺を示す平面図である。

【符号の説明】

ＳＵＢ１，ＳＵＢ２ 基板 ＧＬ 走査信号線 ＤＬ 映像信号線 ＣＬ 対向電圧信号線 ＰＸ 画素電極 ＣＴ 対向電極 ＧＩ 絶縁膜 ＧＴ ゲート電極 ＡＳ ｉ型半導体層 ＳＤ ソース電極またはドレイン電極 ＳＨ シールド電極 ＰＳＶ 保護膜 ＢＭ 遮光膜 ＬＣ 液晶 ＴＦＴ 薄膜トランジスタ ｇ３、ｄ３ 導電膜 Ｃｓｔｇ 蓄積容量 ＡＯ 陽極酸化マスク ＧＴＭ ゲート端子 ＤＴＭ ドレイン端子 ＣＢ 共通バスライン ＤＴＭ 共通電極端子 ＳＨＤ シールドケース ＰＮＬ 液晶表示パネル ＳＰＢ 光拡散板 ＬＣＢ 導光体 ＢＬ バックライト蛍光管 ＬＣＡ バックライトケース ＲＭ 反射板 （以上、添字省略）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 伸之 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (5)

【特許請求の範囲】
1. 【請求項１】一対の基板に正の誘電率異方性を有する液
   晶組成物層を挟持し、電圧無印加時に前記液晶組成物層
   中の略全ての液晶分子の光軸を基板面に配向させ、前記
   液晶組成物層に前記一対の基板の基板面に略平行な電界
   を印加することにより前記液晶組成物層を透過する光の
   透過率を変調して前記一対の基板の基板面に略平行な電
   界を発生させ得る一対の電極を有し、 前記一対の電極の一方および他方は前記一対の基板のう
   ちの一方に形成させると共に、多数の走査信号線と多数
   の映像信号線および前記走査信号線と前記映像信号線の
   交点に形成された薄膜トランジスタ素子を有し、 前記映像信号線上にシールド電極を設け、 前記一対の電極の一方と前記走査信号線の少なくとも１
   つ以上と、前記シールド電極がオーバラップする領域を
   設けたことを特徴とする液晶表示装置。
2. 【請求項２】隣接する２本の前記走査信号線と隣接する
   ２本の前記映像信号線で囲まれた領域を画素と定義し、
   １つの前記画素に１つの前記シールド電極を設けたこと
   を特徴とする請求項１に記載の液晶表示装置。
3. 【請求項３】隣接する２本の前記走査信号線と、隣接す
   る２本の前記映像信号線で囲まれた領域を画素と定義
   し、複数個の前記画素に１つの前記シールド電極を設け
   たことを特徴とする請求項１に記載の液晶表示装置。
4. 【請求項４】画面のほとんどの領域における１つの前記
   シールド電極に属する前記画素を周期的な繰り返しで配
   置したことを特徴とする請求項３に記載の液晶表示装
   置。
5. 【請求項５】前記シールド電極を透明導電膜で形成した
   ことを特徴とする請求項１乃至４に記載の液晶表示装
   置。