CN104051471A - 画素数组基板及显示面板 - Google Patents

Abstract

本发明涉及一种画素数组基板，包括具有画素区及周边区的基板、配置于画素区的多个画素结构与配置于周边区的导电结构。导电结构包括依序堆栈第一导电图案、第一绝缘层、第二导电图案、第二绝缘层及第三导电图案。第一绝缘层具有暴露出部分第一导电图案的第一开口。第二导电图案具有与第一开口切齐的第二开口。第二绝缘层的第三开口暴露出部份第二导电图案及部分第一导电图案。第三导电图案覆盖部份第二导电图案并填入第一开口及第二开口，以电性连接第二导电图案与第一导电图案。此外，一种包括上述画素数组基板的显示面板亦被提出。

Description

画素数组基板及显示面板

技术领域

本发明是有关于一种电子组件，且特别是有关于一种画素数组基板以及一种显示面板。 

背景技术

显示面板包括画素数组基板、相对于画素数组基板的对向基板以及位于画素数组基板与对向基板之间的显示介质。一般而言，画素数组基板的周边区上多设有导电结构，以电性连接分别属于二个不同膜层的画素数组基板的多个构件。

图1为习知技术的导电结构的上视示意图。图2为根据图1的剖线A-A’所绘示的导电结构的剖面示意图。请参照图1及图2，习知的导电结构C’包括依序堆栈于基板1上的第一导电图案2、第一绝缘层3、第二导电图案4、第二绝缘层5及第三导电图案6。第一绝缘层3具有暴露出部分第一导电图案2的开口3a。第二绝缘层5具有二开口5a、5b。开口5a与开口3a重迭。开口5b与开口3a、5a分隔开且暴露出部分第二导电图案4。第三导电图案6覆盖第二绝缘层5并填入开口5b、3a、5a，以电性连接第二导电图案4与第一导电图案2。

然而，如图2所示，在导电结构C’中的电流i需跨过开口5b与开口5a之间的部份第二绝缘层5方能够由第一导电图案2传递至第二导电图案4。换言之，在导电结构C’中的电流i的传递路径长。意即，导电结构C’的阻值高，而不利于画素数组基板及显示面板性能的提升。此外，如图1所示，在导电结构C’中的电流i仅能朝有限的方向(如大致上向左的方向)由第一导电图案2传递至第二导电图案4，而不利于导电结构C’的电性稳定。

发明内容

本发明提供一种画素数组基板及一种显示面板，其性能佳。

本发明的画素数组基板包括基板、多个画素结构以及至少一导电结构。基板具有画素区以及画素区外的周边区。多个画素结构配置于画素区上。导电结构配置于周边区上。导电结构包括第一导电图案、第一绝缘层、第二导电图案、第二绝缘层以及第三导电图案。第一导电图案位于第一绝缘层与基板之间。第一绝缘层具有第一开口。第一开口暴露出部分第一导电图案。第一绝缘层位于第二导电图案与第一导电图案之间。第二导电图案具有第二开口。第二开口实质上与第一开口切齐。第二导电图案位于第二绝缘层与第一绝缘层之间。第二绝缘层具有第三开口。第三开口暴露出部份的第二导电图案以及被第一开口暴露出的部分第一导电图案。第三导电图案覆盖被第三开口暴露出的部份第二导电图案并填入第一开口以及第二开口，以电性连接第二导电图案与第一导电图案。

本发明的显示面板包括上述的画素数组基板、相对于画素数组基板的对向基板以及位于画素数组基板与对向基板之间的显示介质。

在本发明的一实施例中，上述的第三开口在基板上的正投影完全地覆盖第一开口在基板上的正投影以及第二开口在基板上的正投影。

在本发明的一实施例中，上述的第一开口的几何中心、第二开口的几何中心以及第三开口的几何中心位于同一直线，此直线的延伸方向与基板的承载第一导电图案的承载面的法线方向平行。

在本发明的一实施例中，上述的被第二绝缘层的第三开口暴露出的部份第二导电图案呈一环形区域。此环形区域定义出第二开口。第三导电图案完全地且直接地覆盖第二导电图案的环形区域以及被第一开口暴露出的部分第一导电图案。

在本发明的一实施例中，上述的第二导电图案具有面向基板的底面、相对于底面的顶面以及连接顶面与底面且定义出第二开口的侧面。侧面与第三导电图案电性接触。

在本发明的一实施例中，上述的导电结构与至少一个画素结构电性连接。

在本发明的一实施例中，上述的导电结构电性独立于画素结构。

基于上述，在本发明一实施例的画素数组基板以及显示面板中，由于第二导电图案的第二开口实质上与第一绝缘层的第一开口切齐，且第二绝缘层的第三开口同时暴露出部份第二导电图案以及被第一、二开口暴露出的部份第一导电图案，因此相较于习知技术的第三导电图案，本发明一实施例的第三导电图案无需越过第二绝缘层便可电性连接第一导电图案与第二导电图案。如此一来，电流便可沿着第三导电图案以较短的路径由第一导电图案传递至第二导电图案。换言之，本发明一实施例的导电结构的整体阻值低，而有助于画素数组基板及显示面板性能的提升。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为习知技术的导电结构的上视示意图。

图2为根据图1的剖线A-A’所绘示的导电结构的剖面示意图。

图3为本发明一实施例的画素数组基板的上视示意图。

图4为图3的局部区域R的放大图。

图5为根据图4的剖线B-B’绘示的导电结构的剖面示意图。

图6为本发明一实施例的显示面板的剖面示意图。

其中，1、110：基板

2、120：第一导电图案

3、130：第一绝缘层

3a、5a、5b：开口

4、140：第二导电图案

5、150：第二绝缘层

6、160：第三导电图案

100：画素数组基板

110a：画素区

110b：周边区

110c：承载面

120a：部分第一导电图案

130a：第一开口

140a：第二开口

140b：部份第二导电图案

140c：底面

140d：顶面

140e：侧面

150a：第三开口

200：对向基板

300：显示介质

1000：显示面板

A-A’、B-B’：剖线

C、C’：导电结构

C1：第一开口的几何中心

C2：第二开口的几何中心

C3：第三开口的几何中心

DL：资料线

d：法线方向

i：电流

PE：画素电极

R：区域

SL：扫描线

T：主动组件

U：画素结构。

具体实施方式

图3为本发明一实施例的画素数组基板的上视示意图。请参照图3，画素数组基板100包括基板110、多个画素结构U、以及至少一导电结构C。就光学特性而言，基板110可为透光基板或不透光/反射基板。透光基板的材质可选自玻璃、石英、有机聚合物、其它适当材料或其组合。不透光/反射基板的材质可选自导电材料、金属、晶圆、陶瓷、其它适当材料或其组合。需说明的是，若基板110的材质为导电材料时，则需在基板110搭载画素结构U以及导电结构C之前，先于基板110上形成一绝缘层(未绘示)，以免基板110与画素结构U之间或者基板110与导电结构C之间发生短路问题。就机械特性而言，基板110可为刚性基板或可挠性基板。刚性基板的材质可选自玻璃、石英、导电材料、金属、晶圆、陶瓷、其它适当材料或其组合。可挠性基板的材质可选自超薄玻璃、有机聚合物(例如塑料)、其它适当材料或其组合。

基板110具有画素区110a以及画素区110a外的周边区110b。多个画素结构U配置于基板110的画素区110a。至少一导电结构C配置于基板110的周边区110b。在本实施例中，画素区110a可以是未延伸至基板110边缘的一内部区域，而周边区110b可以是环绕此内部区域且延伸至基板110边缘的一环状区域。然而，本发明不限于此，在其它实施例中，画素区110a与周边区110b亦可呈其它适当样态。

在本实施例中，每一画素结构U可包括主动组件T以及与主动组件T电性连接的画素电极PE。举例而言，主动组件T可为具有源极(source)、闸极(gate)与汲极(drain)的薄膜晶体管(thin film transistor，TFT)。每一画素结构U可进一步包括数据线DL及扫描线SL。数据线DL与主动组件T的源极电性连接。扫描线SL与主动组件T的闸极电性连接。画素电极PE与主动组件T的汲极电性连接。需说明的是，上述画素结构U是用以举例说明本发明而非用以限制本发明，在其它实施例中，画素结构U亦可为其它适当结构。

图4为图3的局部区域R的放大图。图5为根据图4的剖线B-B’绘示的导电结构的剖面示意图。请参照图4及图5，导电结构C包括第一导电图案120、第一绝缘层130、第二导电图案140、第二绝缘层150及第三导电图案160。第一绝缘层130覆盖第一导电图案120。第一导电图案120位于第一绝缘层130与基板110之间。第二导电图案140覆盖第一绝缘层130。第一绝缘层130位于第二导电图案140与第一导电图案120之间。第二绝缘层150覆盖第二导电图案140。第二导电图案140位于第二绝缘层150与第一绝缘层130之间。第三导电图案160可选择性地覆盖第二绝缘层150。第三导电图案160覆盖第二导电图案140以及第一导电图案120。第二绝缘层150可位于第三导电图案160与第二导电图案140之间。简言之，在本实施例中，第一导电图案120、第一绝缘层130、第二导电图案140、第二绝缘层150以及第三导电图案160可沿着远离基板110的方向依序地堆栈在基板110上。第一绝缘层130以及第二绝缘层150的材质可选自无机材料(例如氧化硅、氮化硅、氮氧化硅、其它合适的材料或上述至少二种材料的堆栈层)、有机材料、其它合适的材料、或上述的组合。

在本实施例中，第一导电图案120可选择性地与图3的主动组件T的闸极属于同一膜层，第二导电图案140可选择性地与图3的主动组件T的源极与汲极属于同一膜层，而第三导电图案160可选择性地与图3的画素结构U的画素电极PE属于同一膜层。需说明的是，上述的第一导电图案120、第二导电图案140、第三导电图案160与画素结构U各构件间的膜层关系是用以举例说明本发明而非用以限制本发明。在其它实施例中，第一导电图案120、第二导电图案140、第三导电图案160与画素结构U各构件间的膜层关系亦可为其它适当关系。

在本实施例中，第一导电图案120以及第二导电图案140可采用金属材料，但本发明不限于此，在其它实施例中，第一导电图案120以及第二导电图案140亦可以使用其它导电材料(例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等)、或是金属材料与其它导电材料的堆栈层。第三导电图案160例如为透明导电图案。透明导电图案的材质可包括金属氧化物，例如铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、其它合适的氧化物、或者是上述至少二者的堆栈层。然而，本发明不限于此，在其它实施例中，第三导电图案160亦可为不透明/反射导电图案，其材质可为金属或其它适当的导电材料。

请参照图3及图4，在本实施例中，导电结构C可选择性地与画素结构U电性连接。举例而言，导电结构C的第二导电图案140可与画素结构U的数据线DL电性连接。更进一步地说，导电结构C的第二导电图案140可为数据线DL延伸至周边区110b的一部分。导电结构C可为位于周边区110b的一源极短路电路(source shorting circuit)的一部分。源极短路电路的功能是，当一静电荷传递至画素数组基板100时，静电荷可分散至源极短路电路中，进而使画素结构U不易受损。然而，本发明不限于此，在其它实施例中，导电结构C亦可利用其它方式与画素结构U电性连接。举例而言，在另一实施例中，导电结构C的第一导电图案120可与画素结构U的扫描线SL电性连接。导电结构C可为位于周边区110b的一闸极短路电路(gate shorting circuit)的一部分。闸极短路电路的功能与源极短路电路的功能类似，于此便不再重述。需说明的是，本发明并不限制导电结构C一定要和画素结构U电性连接，在本发明又一实施例中，导电结构C亦可电性独立于画素结构U。举例而言，导电结构C亦可为与画素结构U分离开的一测试结构。

请参照图4及图5，在本实施例中，第一导电图案120可为覆盖部分基板110的导电图案，而未完全地覆盖区域R。举例而言，第一导电图案120可为一矩形导电图案，但本发明不以此为限，在其它实施例中，第一导电图案120亦可为其它适当形状。第一绝缘层130具有暴露出部分第一导电图案120a的第一开口130a。除了第一开口130a所在处，第一绝缘层130可覆盖基板110的区域R的其余部份。第二导电图案140为配置在第一导电图案120上方的一导电图案，而未完全地覆盖基板110的区域R。第二导电图案140具有第二开口140a。特别是，第二导电图案140的第二开口140a实质上与第一绝缘层130的第一开口130a切齐。意即，第二开口140a与第一开口130a实质上对齐且相重合。第二开口140a与第一开口130a皆暴露出相同的部分第一导电图案120a。

第二绝缘层150具有第三开口150a。除了第三开口150a所在处，第二绝缘层150可覆盖基板110的区域R的其余部份。第三开口150a暴露出部份第二导电图案140b以及被第一、二开口130a、140a暴露出的部分第一导电图案120a。更进一步地说，在本实施例中，第三开口150a在基板110上的正投影可完全地覆盖第一开口130a在基板110上的正投影以及第二开口140a在基板110上的正投影。换言之，第一开口130a的边缘以及第二开口140a的边缘可完全地在第三开口150a的边缘以内。此外，在本实施例中，第一开口130a、第二开口140a以及第三开口150a可选择性地对齐。意即，第一开口130a的几何中心C1(标示于图4)、第二开口140a的几何中心C2(标示于图4)以及第三开口150的几何中心C3(标示于图4)可选择性地位于同一直线(例如其延伸方向与图4的纸面的法线方向平行的一直线)上，此直线的延伸方向与基板110的承载第一导电图案120的承载面110c(标示于图5)的法线方向d(标示于图5)平行。更进一步地说，无论基板110的承载面110c呈现平面、曲面或其组合，上述法线方向d是指通过第一导电图案120且与承载面110c相切的一切平面的法线方向。然而，本发明不限于此，在其它实施例中，第一开口130a、第二开口140a以及第三开口150a亦可呈其它适当的相对位置。

第三导电图案160覆盖被第三开口150a暴露出的部份第二导电图案140b并填入第一开口130a与第二开口140a，以电性连接第二导电图案140与第一导电图案120。更进一步地说，如图4所示，在本实施例中，第三开口150a暴露出的部份第二导电图案140b可呈一环形区域。部份第二导电图案140b定义出第二开口140a且不与第二绝缘层150重迭。第三导电图案160可完全地且直接地覆盖部份第二导电图案140b以及被第一开口130a暴露出的部分第一导电图案120a。换言之，第三导电图案160可呈一完整图案且同时与部份第二导电图案140b以及部分第一导电图案120a电性接触，而使第二导电图案140与第一导电图案120电性连接。

值得一提的是，在本实施例的导电结构C中，由于第二导电图案140的第二开口140a实质上与第一绝缘层130的第一开口130a切齐，且第二绝缘层150的第三开口150a同时暴露出部份第二导电图案140b以及被第一、二开口130a、140a暴露出的部份第一导电图案120a，因此相较于习知技术的图2的第三导电图案6，本实施例的图5的第三导电图案160无需越过第二绝缘层150便可电性连接第一导电图案120与第二导电图案140。藉此，导电结构C中的电流i相较于习知技术的图2的导电结构C’中的电流i可以较短的路径由第一导电图案120传递至第二导电图案140。换言之，导电结构C的整体阻值低，而有助于画素数组基板100性能的提升。

请参照图1及图4，在本实施例的导电结构C中，第三导电图案160是填入互相重迭的第一开口130a、第二开口140a及第三开口150a以电性连接第一导电图案120与第二导电图案140，而不像习知技术的第三导电图案6般是填入彼此分离的多个开口5b、3a，以电性第一导电图案2与第二导电图案4。因此，相较于习知技术的导电结构C’的第三导电图案6，本实施例的导电结构C的第三导电图案160的面积能够设计的较小，进而使画素数组基板的布局(layout)更具弹性。

此外，如图4所示，在本实施的导电结构C中，由于第三开口150a暴露出的部分第二导电图案140b为一环形区域，且第三导电图案160完全地覆盖此环形区域以及被第一、二开口130a、140a暴露出的部分第一导电图案120a。因此，电流i能够藉由第三导电图案160向四面八方由第一导电图案120传递至第二导电图案140，而不像在习知技术之图1的电流i仅能朝有限的方向由第一导电图案2传递至第二导电图案4。换言之，在本实施的导电结构C中，电流i可沿多个路径从第一导电图案120传递至第二导电图案140，从而本实施的导电结构C相较习知技术之图1的导电结构C更具有电性稳定的优点。

再者，如图5所示，在本实施的导电结构C中，第二导电图案140具有面向基板110的底面140c、相对于底面140c的顶面140d以及连接顶面140d与底面140c且定义出第二开口140a的侧面140e。第二绝缘层150的第三开口150a暴露出第二导电图案140的侧面140e。如此一来，当第三导电图案160填入第一、二开口130a、140a时，第三导电图案160除了与第二导电图案140的顶面140d以及部份第一导电图案120a电性接触外更可与第二导电图案140的侧面140e电性接触。换言之，第三导电图案160与第二导电图案140的接触面积可增加，而使导电结构C的整体阻值可更进一步地降低。

图6为本发明一实施例的显示面板的剖面示意图。请参照图6，显示面板1000包括上述的画素数组基板100、相对于画素数组基板的对向基板200以及位于画素数组基板100与对向基板200之间的显示介质300。显示介质300可包括液晶分子、有机发光层、电泳显示介质、或是其它可适用的介质。由于显示面板1000采用包括导电结构C的画素数组基板100，因此显示面板1000亦具有与画素数组基板100相同的优点，于此便不再重述。

综上所述，在本发明一实施例的画素数组基板以及显示面板中，由于第二导电图案的第二开口实质上与第一绝缘层的第一开口切齐，且第二绝缘层的第三开口同时暴露出部份第二导电图案以及被第一、二开口暴露出的部份第一导电图案，因此相较于习知技术的第三导电图案，本发明一实施例的第三导电图案无需越过第二绝缘层便可电性连接第一导电图案与第二导电图案。如此一来，电流便可沿着第三导电图案以较短的路径由第一导电图案传递至第二导电图案。换言之，本发明一实施例的导电结构的整体阻值低，而有助于画素数组基板及显示面板性能的提升。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。 

Claims (10)

1. 一种画素数组基板，其特征在于包括：

一基板，具有一画素区以及该画素区外的一周边区；

多个画素结构，配置于该画素区上；以及

至少一导电结构，配置于该周边区上，该导电结构包括：

一第一导电图案；

一第一绝缘层，该第一导电图案位于该第一绝缘层与该基板之间，该第一绝缘层具有一第一开口，该第一开口暴露出部分的该第一导电图案；

一第二导电图案，该第一绝缘层位于该第二导电图案与该第一导电图案之间，该第二导电图案具有一第二开口，该第二开口与该第一绝缘层的该第一开口切齐；

一第二绝缘层，该第二导电图案位于该第二绝缘层与该第一绝缘层之间，该第二绝缘层具有一第三开口，该第三开口暴露出部份的该第二导电图案以及被该第一开口暴露出的该部分的该第一导电图案；以及

一第三导电图案，覆盖被该第三开口暴露出的该部份的该第二导电图案并填入该第一开口以及该第二开口，以电性连接该第二导电图案与该第一导电图案。

2. 根据权利要求1所述的画素数组基板，其特征在于：该第三开口在该基板上的正投影完全地覆盖该第一开口在该基板上的正投影以及该第二开口在该基板上的正投影。

3.根据权利要求1所述的画素数组基板，其特征在于：该第一开口的几何中心、该第二开口的几何中心以及该第三开口的几何中心位于同一直线，该直线的延伸方向与该基板的承载该第一导电图案的一承载面的法线方向平行。

4. 根据权利要求1所述的画素数组基板，其特征在于：被该第二绝缘层的该第三开口暴露出的该部份的该第二导电图案呈一环形区域，该环形区域定义出该第二开口，该第三导电图案完全地且直接地覆盖该第二导电图案的该环形区域以及被该第一开口暴露出的该部分的该第一导电图案。

5. 根据权利要求1所述的画素数组基板，其特征在于：该第二导电图案具有面向该基板的一底面、相对于该底面的一顶面以及连接该顶面与该底面且定义出该第二开口的一侧面，该侧面与该第三导电图案电性接触。

6. 根据权利要求1所述的画素数组基板，其特征在于：该导电结构与至少一该画素结构电性连接。

7. 根据权利要求1所述的画素数组基板，其特征在于：该导电结构电性独立于该些画素结构。

8. 一种显示面板，其特征在于包括：

一画素数组基板，包括：

一基板，具有一画素区以及该画素区外的一周边区；

多个画素结构，配置于该画素区上；以及

至少一导电结构，配置于该周边区上，该导电结构包括：

一第一导电图案；

一第一绝缘层，该第一导电图案位于该第一绝缘层与该基板之间，该第一绝缘层具有一第一开口，该第一开口暴露出部分的该第一导电图案；

一第二导电图案，该第一绝缘层位于该第二导电图案与该第一导电图案之间，该第二导电图案具有一第二开口，该第二开口实质上与该第一绝缘层的该第一开口切齐；

一第二绝缘层，该第二导电图案位于该第二绝缘层与该第一绝缘层之间，该第二绝缘层具有一第三开口，该第三开口暴露出部份的该第二导电图案以及被该第一开口暴露出的该部分的该第一导电图案；以及

一第三导电图案，覆盖被该第三开口暴露出的该部份的该第二导电图案并填入该第一开口以及该第二开口，以电性连接该第二导电图案与该第一导电图案；

一对向基板，相对于该画素数组基板；以及

一显示介质，位于该画素数组基板与该对向基板之间。

9. 根据权利要求8所述的显示面板，其中该第三开口在该基板上的正投影完全地覆盖该第一开口在该基板上的正投影以及该第二开口在该基板上的正投影。

10. 根据权利要求8所述的显示面板，其中被该第二绝缘层的该第三开口暴露出的该部份的该第二导电图案呈一环形区域，该环形区域定义出该第二开口，该第三导电图案完全地且直接地覆盖该第二导电图案的该环形区域以及被该第一开口暴露出的该部分的该第一导电图案。