CN105470263B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN105470263B
CN105470263B CN201510896983.6A CN201510896983A CN105470263B CN 105470263 B CN105470263 B CN 105470263B CN 201510896983 A CN201510896983 A CN 201510896983A CN 105470263 B CN105470263 B CN 105470263B
Authority
CN
China
Prior art keywords
electrically connected
line
display panel
dot structure
signal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510896983.6A
Other languages
English (en)
Other versions
CN105470263A (zh
Inventor
张哲嘉
庄铭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105470263A publication Critical patent/CN105470263A/zh
Application granted granted Critical
Publication of CN105470263B publication Critical patent/CN105470263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

本公开提供一种显示面板，包括基板、像素阵列、第一电源线以及第二电源线。基板具有显示区以及环绕显示区的非显示区。像素阵列位于基板的显示区内并包括多个像素单元。像素单元包括扫描线、数据线、像素结构、存储元件、第一信号线以及第二信号线。像素结构与扫描线以及数据线电性连接，像素结构包括驱动元件以及反射电极。存储元件与像素结构电性连接，且与第一信号线以及第二信号线电性连接。第一电源线位于基板的非显示区，且第一信号与第一电源线电性连接。第二电源线位于基板的非显示区，且第二信号线与第二电源线电性连接。第一电源线以及第二电源线与像素结构的反射电极属于同一膜层且具有相同的材质，可用以节省线路的配置空间。

Description

显示面板
技术领域
本发明涉及一种显示面板，且特别涉及一种具有像素存储器(Memory in Pixel；MIP)的显示面板。
背景技术
目前多功能的便携式产品已经被广泛地运用于各种不同的领域中。举例来说，在市面上已设计出具有通信、计数、且具备多媒体显示功能的智能手表。在智能手机市场逐渐饱和的状况下，由于智能手表具有更为轻薄短小且可以直接配戴在身上等优点，因此，智能手表等穿戴装置的研发已成为热门的研究主题。就现有技术来说，为了使智能手表具备多媒体显示功能，其像素设计需要运用到多条电源线。然而，运用过多的电源线会使的线路配置过为复杂，因此，现有的穿戴式产品的外观设计会受到诸多限制。举例来说，市面上的智能手表的显示面板大多为具有方形外观的设计。因此，为了因应市场上的要求，有必要改善现有的线路配置关系以使得穿戴式产品的外观更具多样化。
发明内容
本发明提供一种显示面板，可用以节省线路的配置空间，以满足多样的外观需求。
本发明的显示面板包括基板、像素阵列、第一电源线以及第二电源线。基板具有显示区以及环绕显示区的非显示区。像素阵列位于基板的显示区内，其中，像素阵列包括多个像素单元。每一像素单元包括扫描线、数据线、像素结构、存储元件、第一信号线以及第二信号线。像素结构与扫描线以及数据线电性连接，像素结构包括驱动元件以及与驱动元件电性连接的反射电极。存储元件与像素结构电性连接。第一信号线以及第二信号线与存储元件电性连接。第一电源线位于基板的非显示区，其中第一电源线与每一像素结构的反射电极属于同一膜层且具有相同的材质。每一像素结构的第一信号线延伸至非显示区中与第一电源线电性连接。第二电源线位于基板的非显示区，其中第二电源线与每一像素结构的反射电极属于同一膜层且具有相同的材质。每一像素结构的第二信号线延伸至非显示区中与第二电源线电性连接。基于上述，本发明的第一电源线以及第二电源线位于基板的非显示区，且与每一像素结构的反射电极属于同一膜层且具有相同的材质。因此，可用以节省线路的配置空间，以满足多样的外观需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图说明书附图作详细说明如下。
附图说明
图1为本发明一实施例的显示面板示意图。
图2为本发明一实施例的像素结构的剖面示意图。
图3A为本发明一实施例的像素单元等效电路图。
图3B为本发明一实施例的像素单元等效电路图。
图4A为本发明另一实施例的像素单元等效电路图。
图4B为本发明另一实施例的像素单元等效电路图。
附图标记说明：
100：显示面板
110：像素单元
112：像素结构
114：存储元件
115：切换电路
116：存储单元
120：扫描驱动电路
130：数据驱动电路
DR：显示区
NR：非显示区
SL：扫描线
DL：数据线
Vcom：共通线
Vdd：第一信号线
Vss：第二信号线
Vp：第三信号线
XVp：第四信号线
PL1：第一电源线
PL2：第二电源线
SS1：第一周边信号线
SS2：第二周边信号线
CW1、CW2、CW3、CW4：接触窗
Sub：基板
TFT：驱动元件
SR：源极区
DR：漏极区
CH：通道
GI：栅极绝缘层
G：栅极
IL：介电层
SE：源极
DE：漏极
PL1：第一覆盖层
PL2：第二覆盖层
EL1：电极层
RL：反射电极
Clc：液晶电容
Cst：存储电容
EN：切换控制信号
SW1：第一晶体管
SW2：第二晶体管
SW3：第三晶体管
SW4：第四晶体管
SW5：第五晶体管
SW6：第六晶体管
具体实施方式
图1为本发明一实施例的显示面板示意图。图2为本发明一实施例的像素结构的剖面示意图。请同时参照图1及图2。本实施例的显示面板100包括基板Sub、像素阵列、第一电源线PL1以及第二电源线PL2。基板Sub具有显示区DR以及环绕显示区DR的非显示区NR。所述像素阵列位于基板Sub的显示区DR内，其中，像素阵列包括多个像素单元110。为了清楚地说明本发明的实施例，图1仅绘示出像素阵列中的三个像素单元110。
承上所述，每个像素单元110包括扫描线SL、数据线DL、像素结构112、存储元件114、第一信号线Vdd以及第二信号线Vss。特别是，像素单元110的存储元件114与像素结构112电性连接。第一信号线Vdd以及第二信号线Vss与存储元件114电性连接。另外，第一信号线Vdd以及第二信号线Vss与数据线DL平行设置且与像素结构112电性连接。关于像素单元110中的电性连接关系将于后文中详细地描述。
在本实施例中，扫描线SL与数据线DL彼此交越设置。换言之，扫描线SL的延伸方向与数据线DL的延伸方向不平行，较佳的是，扫描线SL的延伸方向与数据线DL的延伸方向垂直。基于导电性的考量，扫描线SL与数据线DL一般是使用金属材料。然，本发明不限于此，根据其他实施例，扫描线SL与数据线DL也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。
像素结构112与扫描线SL以及数据线DL电性连接。如图2所示，像素结构112包括驱动元件TFT以及与驱动元件TFT电性连接的反射电极RL。详细来说，像素结构112的驱动元件TFT包括半导体层、栅极绝缘层GI、栅极G、介电层IL、源极SE以及漏极DE。所述半导体层是设置在基板Sub上方，并包括源极区SR、漏极区DR以及通道CH。在本实施例中，半导体层的材料是多晶硅，且含有掺杂物(dopant)以形成所述源极区SR以及漏极区DR。但是本发明不限于此。在其他实施例中，半导体层的材料包括非晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟锗锌氧化物或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。
栅极绝缘层GI是设置在半导体层的上方，并覆盖半导体层。栅极G位于栅极绝缘层GI的上方。介电层IL覆盖栅极G。另外，源极SE以及漏极DE位于介电层IL上且分别与半导体层的源极区SR以及漏极区DR电性连接。驱动元件TFT的栅极G与扫描线SL连接，且驱动元件TFT的源极SE与数据线DL连接。在本实施例中，是以顶部栅极型薄膜晶体管为例来进行说明。但本发明不限于此，根据其他实施例，驱动元件TFT也可以是底部栅极型薄膜晶体管。
接着，请继续参考图2，第一覆盖层PL1覆盖驱动元件TFT。电极层EL1位于覆盖层PL1上方，并通过第一覆盖层PL1的开口与驱动元件TFT的漏极DE电性连接。第二覆盖层PL2覆盖电极层EL1。反射电极RL位于第二覆盖层PL2上方，并通过第二覆盖层PL2的开口与电极层EL1以及驱动元件TFT电性连接。
在本实施例中，第一电源线PL1位于基板Sub的非显示区NR中。第一电源线PL1与每一像素结构112的反射电极RL属于同一膜层且具有相同的材质，也就是第一电源线PL1与每一像素结构112的反射电极RL系由图案化同一导电层所形成。须特别说明的是，每一像素结构112的第一信号线Vdd是延伸至非显示区NR中与第一电源线PL1电性连接。详细来说，第一电源线PL1环绕显示区DR内的像素阵列的周围，且每一像素结构112的第一信号线Vdd的两端与第一电源线PL1通过接触窗CW1电性连接。另外，虽然本实施例的第一信号线Vdd通过两端的接触窗CW1与第一电源线PL1电性连接，但本发明不限于此。举例来说，在另一实施例中，每一像素结构112的第一信号线Vdd的一端与第一电源线PL1通过一接触窗CW1电性连接。
第二电源线PL2位于基板Sub的非显示区NR中，且平行于第一电源线PL1设置。第二电源线PL2与每一像素结构112的反射电极RL属于同一膜层且具有相同的材质，也就是第二电源线PL2与每一像素结构112的反射电极RL由图案化同一导电层所形成。须特别说明的是，每一像素结构112的第二信号线Vss延伸至非显示区NR中与第二电源线PL2电性连接。详细来说，第二电源线PL2环绕显示区DR内的像素阵列的周围，且每一像素结构112的第二信号线Vss的两端与第二电源线PL2通过接触窗CW2电性连接。另外，虽然本实施例的第二信号线Vss通过两端的接触窗CW2与第二电源线PL2电性连接，但本发明不限于此。举例来说，在另一实施例中，每一像素结构112的第二信号线Vss的一端与第二电源线PL2通过一接触窗CW2电性连接。
在本实施例中，每一像素单元110还包括第三信号线Vp以及第四信号线XVp与扫描线SL平行设置且与存储元件114电性连接。另外，显示面板100还包括第一周边信号线SS1以及第二周边信号线SS2。
承上所述，第一周边信号线SS1位于基板Sub的非显示区NR中，且平行于第二电源线PL2设置。第一周边信号线SS1与每一像素结构112的反射电极RL属于同一膜层且具有相同的材质，且每一像素结构112的第三信号线Vp延伸至非显示区NR中与第一周边信号线SS1电性连接。详细来说，第一周边信号线SS1环绕显示区DR的像素阵列的周围，且每一像素结构112的第三信号线Vp的两端与第一周边信号线SS1通过接触窗CW3电性连接。另外，虽然本实施例的第三信号线Vp通过两端的接触窗CW3与第一周边信号线SS1电性连接，但本发明不限于此。举例来说，在另一实施例中，每一像素结构112的第三信号线Vp的一端与第一周边信号线SS1通过一接触窗CW3电性连接。
另外，第二周边信号线SS2位于基板Sub的非显示区NR中且平行于第一周边信号线SS1设置。第二周边信号线SS2与每一像素结构112的反射电极RL属于同一膜层且具有相同的材质，且每一像素结构112的第四信号线XVp延伸至非显示区NR中与第二周边信号线SS2电性连接。详细来说，第二周边信号线SS2环绕显示区DR的像素阵列的周围，且每一像素结构112的第四信号线XVp的两端与第二周边信号线SS2通过接触窗CW4电性连接。另外，虽然本实施例的第四信号线XVp是通过两端的接触窗CW4与第二周边信号线SS2电性连接，但本发明不限于此。举例来说，在另一实施例中，每一像素结构112的第四信号线XVp的一端与第二周边信号线SS2通过一接触窗CW4电性连接。
接者，请继续参考图1及图2，显示面板100还包括扫描驱动电路120位于基板Sub的非显示区NR中。详细来说，每一像素单元110的扫描线SL与扫描驱动电路120电性连接。特别是，扫描驱动电路120与第一周边信号线SS1或第二周边信号线SS2重叠。另外，扫描驱动电路120位于基板Sub以及第一周边信号线SS1之间，还可位于基板Sub以及第二周边信号线SS2之间。
另外，在本实施例中，显示面板100还包括数据驱动电路130位于基板Sub的非显示区NR中。详细来说，每一像素单元110的数据线DL与数据驱动电路130电性连接，其中，数据驱动电路130的宽度的延伸方向不与显示区DR相交。特别是，数据驱动电路的线路间的间距为10米至40微米。
在上述的实施例中，显示区DR的轮廓，也就是显示区DR的边缘形状是以圆形表示，但本发明不限于此。举例来说，显示区DR的轮廓或/和基板Sub也可为椭圆形、八边形、六边形或三角形。换言之，本发明的显示区DR可依据需求改变其边框形状，以满足多样的外观设计。
图3A为本发明一实施例的像素单元等效电路图。图3B为本发明一实施例的像素单元等效电路图。接着，请同时参考图3A及图3B。在本实施例中，存储元件114整合于显示面板100的每一像素单元110中。特别是，显示面板100具有由多个扫描线SL以及多个数据线DL以及多个像素单元110所组成的像素阵列。为了便于叙述本发明的像素单元110的电性连接关系，图3A及图3B仅绘示一个像素单元110。
如图3A所示，像素单元110包括驱动元件TFT。图3A以及图3B所示的驱动元件TFT与图2像素结构112中的驱动元件TFT相同，因此不再赘述。驱动元件TFT与对应的扫描线SL以及数据线DL电性连接。另外，像素单元110也包含液晶电容Clc及存储电容Cst。液晶电容Clc具有第一端点及第二端点，其中，第一端点电性连接至驱动元件TFT，第二端点电性连接至第一信号线Vdd。存储电容Cst具有第一端点及第二端点，且存储电容的第二端点电性连接至第二信号线Vss。另外，存储元件114电性连接至液晶电容Clc的第一端点以及存储电容Cst的第一端点之间。
具体而言，如图3B所示，存储元件114具有切换电路115以及存储单元116。切换电路115包括第一晶体管SW1以及第二晶体管SW2。第一晶体管SW1具有栅极、源极以及漏极。第一晶体管SW1的栅极用以接收切换控制信号EN，且第一晶体管SW1的漏极电性连接至液晶电容Clc的第一端点。第二晶体管SW2具有栅极、源极以及漏极。第二晶体管SW2用以接收切换控制信号EN。第二晶体管SW2的源极电性连接至存储电容Cst的第一端点，且第二晶体管SW2的漏极电性连接至液晶电容Clc的第一端点。在本实施例中，第一晶体管SW1例如为n型薄膜晶体管，而第二晶体管SW2例如为p型薄膜晶体管。
存储单元116包括第三晶体管SW3以及第四晶体管SW4。第三晶体管SW3具有栅极、源极以及漏极。第三晶体管SW3的栅极电性连接至存储电容Cst的第一端点，且第三晶体管SW3的源极电性连接至第三信号线Vp，并用以接收存储信号。第三晶体管SW3的漏极电性连接至第一晶体管SW1的源极。第四晶体管SW4具有栅极、源极以及漏极。第四晶体管SW4的栅极电性连接至第三晶体管SW3的栅极，且第四晶体管SW4的源极电性连接至第四信号线XVp，并用以接收存储信号。第四晶体管SW4的漏极电性连接至第三晶体管SW3的漏极。在本实施例中，第三晶体管SW3为n型薄膜晶体管或p型薄膜晶体管，同时第四晶体管SW4为n型薄膜晶体管或p型薄膜晶体管。简而言之，本发明显示面板100的一实施例中，可具有上述存储元件114整合于每一像素单元110中。
图4A为本发明另一实施例的像素单元等效电路图。图4B为本发明另一实施例的像素单元等效电路图。请同时参考图4A及图4B。图4A、图4B的实施例与图3A、图3B的实施例类似，因此，相同元件以相同标号表示，且不予赘述。图4A、图4B的像素单元110与图3A、图3B的像素单元110差异在于电路连接的方式不同。
详细来说，图4A、图4B的像素单元110具有存储元件114电性连接至液晶电容Clc的第一端点。液晶电容Clc的第二端点连接至共通线Vcom。存储元件114具有切换电路115以及存储单元116。切换电路115包括第一晶体管SW1以及第二晶体管SW2。第一晶体管SW1具有栅极、源极以及漏极。第一晶体管SW1的源极电性连接至第三信号线Vp，且漏极电性连接至液晶电容Clc的第一端点。第二晶体管SW2具有栅极、源极以及漏极。第二晶体管SW2的源极电性连接至液晶电容Clc的第一端点，且漏极电性连接至第四信号线XVp。
存储单元116包括第三晶体管SW3、第四晶体管SW4、第五晶体管SW5以及第六晶体管SW6。第三晶体管SW3以及第五晶体管SW5各自包括栅极、源极以及漏极。第三晶体管SW3以及第五晶体管SW5的漏极是分别电性连接至第一信号线Vdd。第四晶体管SW4以及第六晶体管SW6各自包括栅极、源极以及漏极。第四晶体管SW4以及第六晶体管SW6的源极是分别电性连接至第二信号线Vss。另外，第四晶体管SW4的漏极是电性连接至第三晶体管SW3的源极，且第六晶体管SW6的漏极是电性连接至第五晶体管SW5的源极。简而言之，本发明显示面板100的另一实施例中，可具有上述存储元件114整合于每一像素单元110中。
综上所述，本发明的显示面板为一种具有像素存储器的显示面板。特别是，显示面板包括第一电源线、第二电源线、第一周边信号线以及第二周边信号线位于基板的非显示区中。另外，第一电源线、第二电源线、第一周边信号线以及第二周边信号线与每一像素结构的反射电极属于同一膜层且具有相同的材质。更详细的，第一电源线、第二电源线、第一周边信号线以及第二周边信号线环绕显示区的像素阵列的周围。因此，本发明的显示面板设计可用以节省线路的配置空间，以使显示面板满足多样的外观需求。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (18)

1.一种显示面板，其特征在于，包括：
一基板，具有一显示区以及环绕该显示区的一非显示区；
一像素阵列，位于该基板的该显示区内，其中该像素阵列包括多个像素单元，每一像素单元包括：
一扫描线以及一数据线；
一像素结构，与该扫描线以及该数据线电性连接，该像素结构包括一驱动元件以及与该驱动元件电性连接的一反射电极；
一存储元件，与该像素结构电性连接；以及
一第一信号线以及一第二信号线，与该存储元件电性连接；
一第一电源线，位于该基板的该非显示区，其中该第一电源线与每一像素结构的该反射电极属于同一膜层且具有相同的材质，且每一像素结构的该第一信号线延伸至该非显示区中与该第一电源线电性连接；以及
一第二电源线，位于该基板的该非显示区，其中该第二电源线与每一像素结构的该反射电极属于同一膜层且具有相同的材质，且每一像素结构的该第二信号线延伸至该非显示区中与该第二电源线电性连接。
2.如权利要求1所述的显示面板，其特征在于，该第一电源线环绕该像素阵列的周围。
3.如权利要求2所述的显示面板，其特征在于，每一像素结构的该第一信号线的一端与该第一电源线通过一接触窗电性连接。
4.如权利要求2所述的显示面板，其特征在于，每一像素结构的该第一信号线的两端与该第一电源线通过一接触窗电性连接。
5.如权利要求1所述的显示面板，其特征在于，该第二电源线环绕该像素阵列的周围。
6.如权利要求5所述的显示面板，其特征在于，每一像素结构的该第二信号线的一端与该第二电源线通过一接触窗电性连接。
7.如权利要求5所述的显示面板，其特征在于，每一像素结构的该第二信号线的两端与该第二电源线通过一接触窗电性连接。
8.如权利要求1所述的显示面板，其特征在于，每一像素单元还包括一第三信号线以及一第四信号线，与该扫描线平行设置且与该存储元件电性连接，且该显示面板还包括：
一第一周边信号线，位于该基板的该非显示区，其中该第一周边信号线与每一像素结构的该反射电极属于同一膜层且具有相同的材质，且每一像素结构的该第三信号线延伸至该非显示区中与该第一周边信号线电性连接；以及
一第二周边信号线，位于该基板的该非显示区且平行该第一周边信号线设置，其中该第二周边信号线与每一像素结构的该反射电极属于同一膜层且具有相同的材质，且每一像素结构的该第四信号线延伸至该非显示区中与该第二周边信号线电性连接。
9.如权利要求8所述的显示面板，其特征在于，该第一周边信号线环绕该像素阵列的周围。
10.如权利要求9所述的显示面板，其特征在于，每一像素结构的该第三信号线的一端与该第一周边信号线通过一接触窗电性连接。
11.如权利要求9所述的显示面板，其特征在于，每一像素结构的该第三信号线的两端与该第一周边信号线通过一接触窗电性连接。
12.如权利要求8所述的显示面板，其特征在于，该第二周边信号线环绕该像素阵列的周围。
13.如权利要求12所述的显示面板，其特征在于，每一像素结构的该第四信号线的一端与该第二周边信号线通过一接触窗电性连接。
14.如权利要求12所述的显示面板，其特征在于，每一像素结构的该第四信号线的两端与该第二周边信号线通过一接触窗电性连接。
15.如权利要求8所述的显示面板，其特征在于，还包括一扫描驱动电路，位于该基板的该非显示区，其中每一像素单元的该扫描线与该扫描驱动电路电性连接，该扫描驱动电路系与该第一周边信号线或该第二周边信号线重叠，该扫描驱动电路系位于该基板以及该第一周边信号线之间。
16.如权利要求15所述的显示面板，其特征在于，该扫描驱动电路还位于该基板以及该第二周边信号线之间。
17.如权利要求1所述的显示面板，其特征在于，该显示区的一轮廓为圆形、椭圆形、八边形、六边形或三角形。
18.如权利要求1所述的显示面板，其特征在于，还包括一数据驱动电路，位于该基板的该非显示区，其中每一像素单元的该数据线与该数据驱动电路电性连接，该数据驱动电路的宽度的延伸方向不与该显示区相交，该数据驱动电路的线路间的间距为10微米至40微米。
CN201510896983.6A 2015-09-25 2015-12-08 显示面板 Active CN105470263B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104131952A TWI560506B (en) 2015-09-25 2015-09-25 Display panel
TW104131952 2015-09-25

Publications (2)

Publication Number Publication Date
CN105470263A CN105470263A (zh) 2016-04-06
CN105470263B true CN105470263B (zh) 2018-08-03

Family

ID=55607803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510896983.6A Active CN105470263B (zh) 2015-09-25 2015-12-08 显示面板

Country Status (2)

Country Link
CN (1) CN105470263B (zh)
TW (1) TWI560506B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107561799B (zh) * 2017-08-25 2021-07-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
US20190206894A1 (en) * 2017-12-28 2019-07-04 a.u. Vista Inc. Display systems with non-display areas
KR20200078806A (ko) 2018-12-21 2020-07-02 삼성디스플레이 주식회사 디스플레이 장치
CN110544711B (zh) * 2019-08-13 2022-09-27 深圳市华星光电半导体显示技术有限公司 显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408534B2 (en) * 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
CN102402084A (zh) * 2011-09-09 2012-04-04 友达光电股份有限公司 显示面板以及显示面板的配向方法
CN103730088A (zh) * 2012-10-15 2014-04-16 乐金显示有限公司 驱动有机发光显示装置的设备和方法
CN103871360A (zh) * 2012-12-17 2014-06-18 乐金显示有限公司 有机发光显示装置及其驱动方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP2002014366A (ja) * 2000-06-30 2002-01-18 Minolta Co Ltd 表示パネル、電子機器、および装着型電子機器
TWI225172B (en) * 2000-08-17 2004-12-11 Hannstar Display Corp Defect repair method of liquid crystal display and structure thereof
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408534B2 (en) * 1998-06-17 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Reflective type semiconductor display device
CN102402084A (zh) * 2011-09-09 2012-04-04 友达光电股份有限公司 显示面板以及显示面板的配向方法
CN103730088A (zh) * 2012-10-15 2014-04-16 乐金显示有限公司 驱动有机发光显示装置的设备和方法
CN103871360A (zh) * 2012-12-17 2014-06-18 乐金显示有限公司 有机发光显示装置及其驱动方法

Also Published As

Publication number Publication date
TWI560506B (en) 2016-12-01
CN105470263A (zh) 2016-04-06
TW201712418A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
US20220308754A1 (en) Electronic device, image display method, program, and display system
US9851776B2 (en) Semiconductor device
JP2021089440A (ja) 表示装置
CN104777653B (zh) 阵列基板、液晶显示面板和液晶显示装置
JP7058111B2 (ja) 表示装置
CN111785853B (zh) 一种显示面板及显示装置
CN105470263B (zh) 显示面板
JP6930889B2 (ja) 入出力パネル
CN106129097B (zh) 像素结构及其显示面板
CN104865762A (zh) 像素结构及显示面板
CN102193259B (zh) 液晶显示装置
CN106547127A (zh) 阵列基板、液晶显示面板和显示装置
JP7411746B2 (ja) 半導体装置
CN107037618A (zh) 宽窄视角可控的液晶显示装置
CN107527600A (zh) 一种显示面板及显示装置
JP2017227886A (ja) 表示装置、表示モジュールおよび電子機器
CN106298809B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
TW202009902A (zh) 半導體基板及驅動方法
CN105159002B (zh) 像素结构
JP6738681B2 (ja) 半導体装置、電子部品、及び電子機器
CN105223726B (zh) 彩色滤光片基板及制作方法和液晶显示装置及驱动方法
JP6965065B2 (ja) 表示装置
CN107817638B (zh) 阵列基板、显示面板与显示装置
JP2016006640A (ja) 検知器、入力装置、入出力装置
CN100401148C (zh) 半透射型液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant