JP5992675B2 - 薄膜トランジスター表示板およびその製造方法 - Google Patents

薄膜トランジスター表示板およびその製造方法 Download PDF

Info

Publication number
JP5992675B2
JP5992675B2 JP2011252622A JP2011252622A JP5992675B2 JP 5992675 B2 JP5992675 B2 JP 5992675B2 JP 2011252622 A JP2011252622 A JP 2011252622A JP 2011252622 A JP2011252622 A JP 2011252622A JP 5992675 B2 JP5992675 B2 JP 5992675B2
Authority
JP
Japan
Prior art keywords
silicon nitride
thin film
film transistor
gate insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011252622A
Other languages
English (en)
Other versions
JP2012151443A (ja
Inventor
兪　炯　碩
炯 碩 兪
周 漢 金
周 漢 金
制 勳 李
制 勳 李
聖 訓 金
聖 訓 金
政 奎 李
政 奎 李
敞 午 鄭
敞 午 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2012151443A publication Critical patent/JP2012151443A/ja
Application granted granted Critical
Publication of JP5992675B2 publication Critical patent/JP5992675B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

本発明は、薄膜トランジスター表示板およびその製造方法に関する。
一般に、薄膜トランジスター（ｔｈｉｎ−ｆｉｌｍ−ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）は、液晶表示装置や有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ）等のフラット表示装置において、各画素をそれぞれ別々に駆動するためのスイッチング素子として用いられる。薄膜トランジスターを含む薄膜トランジスター表示板は、薄膜トランジスターおよびここに連結されている画素電極に加えて、薄膜トランジスターにゲート信号を伝達するゲート線と、データ信号を伝達するデータ線などを備える。
薄膜トランジスターは、ゲート線に連結されているゲート電極と、データ線に連結されているソース電極と、画素電極に連結されているドレイン電極およびソース電極とドレイン電極との間のゲート電極の上に位置する半導体層などからなり、ゲート線からのゲート信号に基づいて、データ線からのデータ信号を画素電極に伝達する。
このとき、薄膜トランジスターの半導体層は、多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ、ｐｏｌｙｓｉｌｉｃｏｎ）、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）または酸化物半導体からなる。
薄膜トランジスターのゲート絶縁膜または保護膜は、酸化シリコン膜または窒化シリコン膜を形成することができる。
しかしながら、酸化シリコン膜は、蒸着速度が遅く、ドライエッチングに際してエッチング時間が長くかかる他、エッチングに際して多量のパーティクルが発生してしまうという問題点がある。
また、窒化シリコン膜は、蒸着時に水素の還元作用により酸化物半導体の酸化物が還元されて、薄膜トランジスターの電気的特性が悪化してしまうという問題点がある。
従って、本発明の目的は、薄膜トランジスターの電気的特性が減少しない薄膜トランジスター表示板およびその製造方法を提供することにある。
本発明の実施形態による薄膜トランジスター表示板は、絶縁基板と、前記絶縁基板の上に位置するゲート線と、前記ゲート線と交差するデータ線と、半導体を含み前記ゲート線およびデータ線と連結されている薄膜トランジスターと、前記薄膜トランジスターのゲート電極と前記薄膜トランジスターの半導体との間に位置するゲート絶縁膜と、前記薄膜トランジスターと連結されている画素電極と、前記画素電極と前記薄膜トランジスターとの間に位置する保護膜と、を備え、前記ゲート絶縁膜および前記保護膜のうちの少なくとも一方は、窒化シリコン膜を含み、前記窒化シリコン膜は、２×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3以下または４ａｔｏｍｉｃ％以下にて水素を含む。
前記窒化シリコン膜の屈折率は、１．８６〜２．０であってもよい。
前記窒化シリコン膜は、薄膜の密度が異なる第１の窒化シリコン膜および第２の窒化シリコン膜からなる薄膜であってもよい。
前記第１の窒化シリコン膜は、前記第２の窒化シリコン膜よりも、前記半導体に隣接するように位置していてもよい。
前記第１の窒化シリコン膜の密度が、前記第２の窒化シリコン膜の密度よりも高くてもよい。
前記酸化物半導体は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）のうちのいずれか一種からなっていてもよい。
前記窒化シリコン膜はほぼ1.４×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含んでもよい。
前記窒化シリコン膜はほぼ1.５×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含んでもよい。
前記他の課題を達成するための本発明による薄膜トランジスター表示板の製造方法は、絶縁基板の上にゲート線を形成するステップと、前記ゲート線と交差するデータ線を形成するステップと、前記ゲート線およびデータ線と連結される薄膜トランジスターを形成するステップと、前記薄膜トランジスターの上に保護膜を形成するステップと、前記保護膜の上に位置し、且つ、前記薄膜トランジスターと連結される画素電極を形成するステップと、を含み、前記保護膜および前記薄膜トランジスターのゲート電極と半導体の間に位置するゲート絶縁膜のうちの少なくとも一つは、窒化シリコン膜を含み、前記窒化シリコン膜は、蒸着チャンバーの圧力を１、５００ｍＴｏｒｒ以下に維持し、且つ、Ｎ２／ＳｉＨ４の流量比を８０以上に維持して形成する。
前記窒化シリコン膜は、水素が２×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3以下、または４ａｔｏｍｉｃ％以下にて含まれるように形成してもよい。
前記窒化シリコン膜は、屈折率が１．８６〜２．０になるように形成してもよい。
前記ゲート絶縁膜または前記保護膜は、密度が異なる第１の窒化シリコン膜および第２の窒化シリコン膜を含むように形成してもよい。
前記第１の窒化シリコン膜の密度は、第２の窒化シリコン膜の密度より高くてもよい。
前記第１の窒化シリコン膜の密度は、第２の窒化シリコン膜の密度より低くてもよい。
前記半導体は、酸化物半導体から形成してもよい。
前記酸化物半導体は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）のうちのいずれか一種から形成してもよい。
前記窒化シリコン膜はほぼ1.５×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含んでもよい。
前記窒化シリコン膜はほぼ1.４×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含んでもよい。
前記課題を達成するための本発明による他の薄膜トランジスター表示板は基板と、基板上に形成されている制御電極、入力電極及び出力電極と、制御電極、入力電極及び出力電極と連結されている半導体と、制御電極と前記半導体との間に位置するゲート絶縁膜とを含み、前記ゲート絶縁膜は水素を２×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3以下で含む窒化シリコン膜を含む。
前記窒化シリコン膜は密度が互いに異なる第１の窒化シリコン膜と第２の窒化シリコン膜とを含んでもよい。
本発明でのように、ゲート絶縁膜の水素含有量を調節すれば、酸化ケイ素からなるゲート絶縁膜を用いることなく、窒化ケイ素からなるゲート絶縁膜でも、酸化ケイ素からなるゲート絶縁膜レベルの薄膜トランジスターの電気的特性を向上させることができる。
また、酸化ケイ素からなるゲート絶縁膜または保護膜を用いないため、エッチングに際してパーティクルの発生も低減することができて、高品質の薄膜トランジスター表示板を提供することができる。
本発明の一実施形態による薄膜トランジスターを示す図である。 図１に示す薄膜トランジスターを製造する方法を工程順に示す工程断面図である。 図１に示す薄膜トランジスターを製造する方法を工程順に示す工程断面図である。 本発明および従来の技術により形成した窒化シリコン膜内に含まれる水素含有量を測定したＦＴ−ＩＲ分析グラフである。 従来の技術により形成したゲート絶縁膜および保護膜を含む薄膜トランジスターのＩｄｓグラフである。 本発明の一実施形態により形成したゲート絶縁膜および保護膜を含む薄膜トランジスターのＩｄｓグラフである。 本発明の一実施形態により形成したゲート絶縁膜および保護膜を含む薄膜トランジスターのＩｄｓグラフである。 本発明の一実施形態による薄膜トランジスター表示板のレイアウト図である。 図８に示すＩＸ−ＩＸ線に沿って切り取った断面図である。
以下、図面に基づき、本発明の好適な実施形態について詳述する。しかしながら、本発明はここで説明される実施形態に限定されるものではなく、他の形態に具体化可能である。むしろ、ここで紹介される実施形態は、開示された内容が徹底且つ完全たるものになるように、そして当業者に本発明の思想が十分に伝えられるようにするために提供されるものである。図中、層及び領域の厚さは、明確性を図るために誇張されている。また、層が他の層または基板の外にあると言及される場合に、それは他の層または基板の上に直接的に形成されてもいてもよく、これらの間に第３の層が介在されていてもよい。明細書全般に亘って同じ参照番号が付されている部分は、同じ構成要素であることを意味する。
以下、添付図面に基づき、本発明による薄膜トランジスターおよびその製造方法について具体的に説明する。
図１は、本発明の一実施形態による薄膜トランジスターを示す図である。
同図に示すように、基板１００の上にゲート電極１２４が形成されており、ゲート電極１２４の上にゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は窒化シリコン膜を含み、窒化シリコン膜内の水素含有量は、２×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ 3 以下、または４ａｔｏｍｉｃ％以内である。なお、窒化シリコン膜の屈折率は１．８６〜２．０であってもよい。
ゲート絶縁膜１４０の上には、酸化物半導体１５４が位置する。酸化物半導体１５４は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物であるか、あるいは、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）からなってもよい。
酸化物半導体は、非晶質シリコンに比べて、電荷の有効移動度（ｅｆｆｅｃｔｉｖｅ ｍｏｂｉｌｉｔｙ）が大きく、安定性（ｓｔａｂｉｌｉｔｙ）に優れた特性を有する。このような酸化物半導体は、後述するソース電極およびドレイン電極とのオーミック接触特性が良好であるため、別途の抵抗性接触部材を形成しないこともある。
ゲート絶縁膜１４０の上には、酸化物半導体１５４と重なり合い、且つ、向かい合うソース電極１７３およびドレイン電極１７５が位置する。ソース電極１７３およびドレイン電極１７５は、酸化物半導体とオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成可能な物質から形成してもよく、低抵抗金属を含めて複数層に形成してもよい。
ソース電極１７３およびドレイン電極１７５の上には、保護膜１８０が形成されている。保護膜１８０は、ゲート絶縁膜１４０と同じ物質から形成してもよく、誘電率が４．０以下の低誘電率有機物質から形成してもよい。
以下、このような薄膜トランジスターの製造方法につき、図２および図３と既説の図１に基づき具体的に説明する。
図２および図３は、図１に示す薄膜トランジスターを製造する方法を工程順に示す工程断面図である。
まず、図２に示すように、基板１００の上に金属膜を形成した後、パターニングしてゲート電極１２４を形成する。
そして、ゲート電極１２４の上にゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０は、反応性化学気相蒸着法、反応性スパッタリング法などにより形成することができ、好ましくは、低温化学気相蒸着法または低温反応性スパッタリング法などにより形成することができる。
ゲート絶縁膜１４０は窒化シリコン膜を含み、窒化シリコン膜は、蒸着工程中に発生し得る水素（Ｈ）ラジカルの数を最小化できるように工程条件を調節し、窒化シリコン膜内に水素が２×１０２２ｃｍ３以下、または４ａｔｏｍｉｃ％以下にて含まれるようにする。このとき、窒化シリコン膜におけるＳｉ−Ｈ拡張面積（ｓｔｒｅｔｃｈｉｎｇ ａｒｅａ）／Ｎ−Ｈ拡張面積の比率は、１以上であることが好ましい。
例えば、低温化学気相蒸着法により形成するとき、パワーを１、０００Ｗ、圧力を１、０００ｍＴ、温度を２８０℃に設定する。そして、注入される窒素（Ｎ２）ガスを８、０００ｓｃｃｍ、ＳｉＨ４を１００ｓｃｃｍにすれば、ゲート絶縁膜内の水素の含有量は約１．５×１０２２ｃｍ３にすることができる。
これとは異なり、ＳｉＨ４を８０ｓｃｃｍにして注入するときに、水素の含有量は約１．４×１０２２ｃｍ３であってもよい。
図４は、本発明および従来の技術により形成した窒化シリコン膜内に含まれる水素含有量を測定したＦＴ−ＩＲ分析グラフである。一点鎖線は、本発明による窒化シリコン膜内の水素含有量を測定したグラフであり、実線は、従来の技術による窒化シリコン膜内の水素含有量を測定したグラフである。
図４から明らかなように、本発明によるグラフのＮ−Ｈのピークが、従来の技術によるＮ−Ｈピークよりも減少している。
次いで、図３に示すように、ゲート絶縁膜１４０の上に酸化物半導体１５４を形成する。このとき、酸化物半導体１５４は、酸化物半導体物質を塗布した後にパターニングして形成することができる。また、酸化物半導体物質は、溶液でインクジェット方式により形成することもできる。インクジェット方式により酸化物半導体を形成するとき、酸化物半導体を閉じ込むための隔壁などを形成してもよい。
次いで、酸化物半導体１５４の上に金属膜を蒸着した後にパターニングして、ソース電極１７３およびドレイン電極１７５を形成する。
次いで、図１に示すように、ソース電極１７３およびドレイン電極１７５の上に保護膜１８０を形成する。
保護膜１８０は、窒化シリコン膜または窒化シリコン膜を含む二重膜構造に形成してもよい。窒化シリコン膜は、ゲート絶縁膜１４０の窒化シリコン膜と同じ方法により形成して、窒化シリコン膜内に水素が２×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3以下、または４ａｔｏｍｉｃ％以下にて含まれるようにする。このとき、窒化シリコン膜におけるＳｉ−Ｈ拡張面積／Ｎ−Ｈ拡張面積の比率は、１以上であることが好ましい。
本発明での方法により窒化シリコン膜を含むゲート絶縁膜または保護膜を形成すれば、従来よりも薄膜トランジスターの電気的特性が向上した薄膜トランジスター表示板を得ることができる。
図５は、従来の技術により形成したゲート絶縁膜および保護膜を含む薄膜トランジスターのＩｄｓグラフであり、図６および図７は、本発明の一実施形態により形成したゲート絶縁膜および保護膜を含む薄膜トランジスターのＩｄｓグラフである。図５〜図７には複数回の実験を行った結果を示している。
このとき、ゲート絶縁膜および保護膜は二重膜構造に形成してもよく、漏れ電流を低減するために、チャンネルと隣接する部分には高密度の薄膜を形成し、チャンネルと接触しない部分には蒸着時間が短い低密度の薄膜を形成する。
図５に示すゲート絶縁膜は、３７０℃において４、０００Åの厚さに形成した低密度の窒化シリコン膜からなる第１のゲート絶縁膜と、３７０℃において５００Åの厚さに形成した高密度の窒化シリコン膜からなる第２のゲート絶縁膜と、を含む。そして、保護膜は、２４５℃において２、０００Åの厚さに形成した窒化シリコン膜からなる保護膜を含む。
このとき、従来の技術による図５のゲート絶縁膜は、窒素（Ｎ２）ガスが３、０００〜８、０００ｓｃｃｍであり、ＳｉＨ４が１００超え１４０以下であり、且つ、Ｎ２／ＳｉＨ４の比率は８０未満である。
そして、図６に示すゲート絶縁膜は、３７０℃において４、０００Åの厚さに形成した低密度の窒化シリコン膜からなる第１のゲート絶縁膜、３７０℃において５００Åの厚さに形成した高密度の窒化シリコン膜からなる第２のゲート絶縁膜を含む。さらに、保護膜は、１５０℃において２、０００Åの厚さに形成した高密度の窒化シリコン膜からなる第１の保護膜および２４５℃において１、０００Åの厚さに形成した低密度の窒化シリコン膜からなる第２の保護膜を含む。
加えて、図７に示すゲート絶縁膜は、３７０℃において４、０００Åの厚さに形成した低密度の窒化シリコン膜からなる第１のゲート絶縁膜、３７０℃において５００Åの厚さに形成した高密度の窒化シリコン膜からなる第２のゲート絶縁膜を含む。そして、保護膜は、２４５℃において２、０００Åの厚さに形成した高密度の窒化シリコン膜からなる第１の保護膜および２４５℃において１、０００Åの厚さに形成した低密度の窒化シリコン膜からなる第２の保護膜を含む。
このとき、本発明の一実施形態によって形成した図６の第２のゲート絶縁膜と図７の第１の保護膜は、窒素（Ｎ2）ガスを８、０００ｓｃｃｍ、ＳｉＨ4を８０ｓｃｃｍ〜１００ｓｃｃｍにし、且つ、Ｎ2／ＳｉＨ4の比率が８０以上になるように注入して形成した薄膜であり、第２のゲート絶縁膜内の水素含有量は約１．５×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3である。
図５を参照すれば、従来の技術による薄膜トランジスターは、半導体の特性を示さず、導体の特性を示す。しかしながら、図６および図７を参照すれば、Ｖ−Ｉグラフが正常的なＶ−Ｉグラフを描いており、実施形態１から９のグラフの偏差が激しくないことが分かる。
以下、既説した薄膜トランジスターを含む薄膜トランジスター表示板について具体的に説明する。
図８は、本発明の一実施形態による薄膜トランジスター表示板のレイアウト図であり、図９は、図８のＩＸ−ＩＸ線に沿って切り取った断面図である。
図８および図９に示すように、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は横方向に伸びており、ゲート電極１２４を含む。
ゲート線１２１の上にはゲート絶縁膜１４０が形成されており、ゲート絶縁膜１４０は窒化シリコン膜からなる単層であってもよいが、漏れ電流および蒸着時間を考慮して、薄膜の密度が異なる二重膜構造に形成してもよい。すなわち、蒸着速度が速いものの、低密度である窒化シリコン膜を形成し、低密度窒化シリコン膜の上に、蒸着速度は遅いものの、高密度にて漏れ電流を減少させる高密度窒化シリコン膜を形成することができる。ゲート絶縁膜１４０は、２、０００Å〜５、０００Åの厚さに形成することができ、窒化シリコン膜の水素含有量は、約１．４×１０22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3であることが好ましい。複層に形成するとき、上部に位置する膜の水素含有量が、下部に位置する膜の水素含有量よりも低いこともある。
ゲート絶縁膜１４０の上には、ゲート電極１２４と重なり合い、且つ、島状を呈する酸化物半導体１５４が形成されている。
酸化物半導体１５４は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物を用いてもよく、これらの複合酸化物である酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ４）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）を用いてもよい。
酸化物半導体１５４およびゲート絶縁膜１４０の上には、複数のデータ線１７１および複数のドレイン電極１７５が形成されている。
データ線１７１は縦方向に伸びてゲート線１２１と交差してデータ電圧を伝達し、各データ線１７１は、酸化物半導体１５４と重なり合うソース電極１７３を含む。
ドレイン電極１７５は、酸化物半導体１５４と重なり合い、且つ、ゲート電極１２４を中心としてソース電極１７３と向かい合う。
ゲート電極１２４、ソース電極１７３およびドレイン電極１７５は、酸化物半導体１５４と共に薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスターのチャンネル（ｃｈａｎｎｅｌ）は、ソース電極１７３とドレイン電極１７５との間の酸化物半導体１５４に形成される。
データ線１７１およびドレイン電極１７５の上には、チャンネルを保護する保護膜１８０が形成されている。保護膜１８０は、窒化ケイ素からなる窒化シリコン膜を含む。
保護膜１８０は、ゲート絶縁膜１４０と同様に形成されてもよく、単層または複層からなってもよい。
保護膜１８０は、ドレイン電極１７５を露出するコンタクトホール１８５を含む。
保護膜１８０の上には、コンタクトホール１８５を介してドレイン電極１７５と連結される画素電極１９１が形成されている。画素電極１９１は、透明な導電物質からなる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、下記の請求の範囲において定義している本発明の基本概念を用いた当業者の種々の変形および改良形態もまた本発明の権利範囲に属するものである。
１１０：絶縁基板
１２４：ゲート電極
１４０：ゲート絶縁膜
１５４：酸化物半導体
１７３：ソース電極
１７５：ドレイン電極
１９１：画素電極

Claims (13)

  1. 絶縁基板と、
    前記絶縁基板の上に位置するゲート線と、
    前記ゲート線と交差するデータ線と、
    半導体を含み、前記ゲート線およびデータ線と連結されている薄膜トランジスターと、
    前記薄膜トランジスターのゲート電極と前記薄膜トランジスターの半導体との間に位置するゲート絶縁膜と、
    前記薄膜トランジスターと連結されている画素電極と、
    前記画素電極と前記薄膜トランジスターとの間に位置する保護膜と、
    を備え、
    前記ゲート絶縁膜および前記保護膜のうちの少なくとも一方は、前記半導体に接触する第１窒化シリコン膜及び前記第１窒化シリコン膜よりも前記半導体から離れている第２窒
    化シリコン膜を有する窒化シリコン膜を含み、
    前記第１窒化シリコン膜は、２×１０22ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3以下または４ａｔｏｍｉｃ％以下にて水素を含み、
    前記第２窒化シリコン膜の水素濃度は、前記第１窒化シリコン膜の水素濃度よりも高く、
    前記第１窒化シリコン膜の密度は前記第２窒化シリコン膜の密度よりも高い、薄膜トランジスター表示板。
  2. 前記窒化シリコン膜の屈折率は、１．８６〜２．０である、請求項１に記載の薄膜トランジスター表示板。
  3. 前記半導体は、酸化物半導体から形成され、
    前記酸化物半導体は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、これらの複合酸化物のうち、少なくとも１つを含む、請求項１又は２に記載の薄膜トランジスター表示板。
  4. 前記半導体は、酸化物半導体から形成され、
    前記酸化物半導体は、酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ4）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）のうち、少なくとも１つを含む、請求項１〜３のいずれかに記載の薄膜トランジスター表示板。
  5. 絶縁基板の上にゲート線を形成するステップと、
    前記ゲート線と交差するデータ線を形成するステップと、
    前記ゲート線およびデータ線と連結される薄膜トランジスターを形成するステップと、
    前記薄膜トランジスターの上に保護膜を形成するステップと、
    前記保護膜の上に位置し、且つ、前記薄膜トランジスターと連結される画素電極を形成するステップと、
    を含み、
    前記保護膜および前記薄膜トランジスターのゲート電極と半導体の間に位置するゲート絶縁膜のうちの少なくとも一つは、窒化シリコン膜を含み、
    前記ゲート絶縁膜は、前記半導体に接する第１ゲート絶縁膜と、前記第１ゲート絶縁膜よりも前記半導体から離れている第２ゲート絶縁膜とを有し、
    前記ゲート絶縁膜は、２×１０ 22 ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ 3 以下または４ａｔｏｍｉｃ％以下にて水素を含む窒化シリコン膜を含み、
    前記第２ゲート絶縁膜の水素濃度は、前記第１ゲート絶縁膜の水素濃度よりも高く、
    前記第１ゲート絶縁膜の密度は前記第２ゲート絶縁膜の密度よりも高く、
    前記ゲート絶縁膜は、蒸着チャンバーの圧力を１、５００ｍＴｏｒｒ以下に維持し、且つ、Ｎ2／ＳｉＨ4の流量比を８０以上に維持して形成する、薄膜トランジスター表示板の製造方法。
  6. 前記窒化シリコン膜の屈折率は１．８６〜２．０になるように形成する、請求項５に記載の薄膜トランジスター表示板の製造方法。
  7. 前記半導体は、酸化物半導体から形成する、請求項５又は６に記載の薄膜トランジスター表示板の製造方法。
  8. 前記酸化物半導体は、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、錫（Ｓｎ）またはインジウム（Ｉｎ）を基本とする酸化物、これらの複合酸化物のうち、少なくとも１つを含む、請求項７に記載の薄膜トランジスター表示板の製造方法。
  9. 前記酸化物半導体は、酸化亜鉛（ＺｎＯ）、インジウム−ガリウム−亜鉛酸化物（ＩｎＧａＺｎＯ4）、インジウム−亜鉛酸化物（Ｚｎ−Ｉｎ−Ｏ）、または亜鉛−錫酸化物（Ｚｎ−Ｓｎ−Ｏ）のうち、少なくとも１つを含む、請求項７又は８に記載の薄膜トランジスター表示板の製造方法。
  10. 前記第１窒化シリコン膜は、１．５×１０22ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含む、請求項１〜４のいずれかに記載の薄膜トランジスター表示板。
  11. 前記第１窒化シリコン膜は、１．４×１０22ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含む、請求項１〜４のいずれかに記載の薄膜トランジスター表示板。
  12. 前記ゲート絶縁膜は、１．５×１０22ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含む、請求項５〜９のいずれかに記載の薄膜トランジスター表示板の製造方法。
  13. 前記ゲート絶縁膜は、１．４×１０22ａｔｏｍ ｎｕｍｂｅｒｓ／ｃｍ3の水素を含む、請求項５〜９のいずれかに記載の薄膜トランジスター表示板の製造方法。
JP2011252622A 2011-01-19 2011-11-18 薄膜トランジスター表示板およびその製造方法 Expired - Fee Related JP5992675B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0005482 2011-01-19
KR1020110005482A KR101832361B1 (ko) 2011-01-19 2011-01-19 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2012151443A JP2012151443A (ja) 2012-08-09
JP5992675B2 true JP5992675B2 (ja) 2016-09-14

Family

ID=46490106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011252622A Expired - Fee Related JP5992675B2 (ja) 2011-01-19 2011-11-18 薄膜トランジスター表示板およびその製造方法

Country Status (4)

Country Link
US (1) US20120181533A1 (ja)
JP (1) JP5992675B2 (ja)
KR (1) KR101832361B1 (ja)
CN (1) CN102610618A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061528A1 (ja) * 2011-10-24 2013-05-02 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
KR20210109658A (ko) * 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
CN102800709B (zh) 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
JP5779161B2 (ja) * 2012-09-26 2015-09-16 株式会社東芝 薄膜トランジスタおよび表示装置
KR102029986B1 (ko) 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
TWI515912B (zh) * 2013-05-08 2016-01-01 友達光電股份有限公司 半導體元件
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
JP6357665B2 (ja) * 2014-12-05 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及びその製造方法
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
CN106571399A (zh) * 2016-11-08 2017-04-19 深圳市华星光电技术有限公司 一种薄膜晶体管及薄膜晶体管的制作方法
CN107516662B (zh) * 2017-07-31 2020-08-11 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN109887934A (zh) * 2019-02-28 2019-06-14 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管及其阵列基板、显示面板
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN117157768A (zh) * 2022-03-30 2023-12-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100811A (ja) * 1998-09-18 2000-04-07 Rohm Co Ltd 半導体装置の製造方法
JP3948365B2 (ja) * 2002-07-30 2007-07-25 株式会社島津製作所 保護膜製造方法および有機ｅｌ素子
JP4170120B2 (ja) * 2003-03-19 2008-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090255759A1 (en) * 2008-04-10 2009-10-15 Barnes Gregory K Ladder stabilizing and standoff system
CN100446274C (zh) * 2005-07-07 2008-12-24 友达光电股份有限公司 像素电极的开关元件及其制造方法
JP2007048571A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 有機ｅｌ装置の製造方法、電子機器
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
WO2008123264A1 (en) * 2007-03-23 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008282903A (ja) * 2007-05-09 2008-11-20 Nec Electronics Corp 半導体装置およびその製造方法
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus
CN101104925A (zh) * 2007-08-21 2008-01-16 西安电子科技大学 电子回旋共振等离子体化学汽相淀积氮化硅薄膜的方法
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2010150446A1 (ja) * 2009-06-24 2010-12-29 シャープ株式会社 薄膜トランジスタおよびその製造方法、アクティブマトリクス基板、表示パネル、ならびに表示装置
WO2011001704A1 (ja) * 2009-07-03 2011-01-06 シャープ株式会社 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
CN102610618A (zh) 2012-07-25
KR20120084133A (ko) 2012-07-27
JP2012151443A (ja) 2012-08-09
US20120181533A1 (en) 2012-07-19
KR101832361B1 (ko) 2018-04-16

Similar Documents

Publication Publication Date Title
JP5992675B2 (ja) 薄膜トランジスター表示板およびその製造方法
USRE48290E1 (en) Thin film transistor array panel
US10192992B2 (en) Display device
US10861978B2 (en) Display device
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
WO2018054122A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
KR102112283B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN102664194B (zh) 薄膜晶体管
KR102169861B1 (ko) 어레이기판 및 이의 제조방법
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100031374A (ko) 박막 트랜지스터 기판 및 그 제조 방법
TW201005950A (en) Thin film transistor and method of manufacturing the same
KR20090119666A (ko) 반도체소자 및 그 제조방법
KR20110072808A (ko) 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
KR102488959B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TW201310646A (zh) 半導體裝置及其製造方法
KR20110104299A (ko) 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
US9123588B2 (en) Thin-film transistor circuit substrate and method of manufacturing the same
JP6286453B2 (ja) 半導体装置およびその製造方法
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
KR101250371B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN107004603A (zh) 半导体装置及其制造方法
US9660099B2 (en) Thin film transistor substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees