CN1897285B - 薄膜晶体管阵列面板及制造方法 - Google Patents

薄膜晶体管阵列面板及制造方法 Download PDF

Info

Publication number
CN1897285B
CN1897285B CN200610098474XA CN200610098474A CN1897285B CN 1897285 B CN1897285 B CN 1897285B CN 200610098474X A CN200610098474X A CN 200610098474XA CN 200610098474 A CN200610098474 A CN 200610098474A CN 1897285 B CN1897285 B CN 1897285B
Authority
CN
China
Prior art keywords
conducting film
ohmic contact
photoresist pattern
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610098474XA
Other languages
English (en)
Other versions
CN1897285A (zh
Inventor
金湘甲
李禹根
金时烈
周振豪
金彰洙
皇甫尙佑
吴旼锡
柳慧英
秦洪基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1897285A publication Critical patent/CN1897285A/zh
Application granted granted Critical
Publication of CN1897285B publication Critical patent/CN1897285B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板的制造方法，包括：在基板上形成栅极线；在该栅极线上形成栅极绝缘层、半导体层和欧姆接触；在该欧姆接触上形成含Mo的第一导电膜、含Al的第二导电膜和含Mo的第三导电膜；在该第三导电膜上形成第一光刻胶图样；使用该第一光刻胶图样作为掩模，蚀刻第一、第二和第三导电膜、欧姆接触、以及半导体层；将该第一光刻胶图样除去预定厚度，以便形成第二光刻胶图样；使用该第二光刻胶图样作为掩模，蚀刻该第一、第二和第三导电膜，以便暴露欧姆接触的一部分；以及使用含Cl气体和含F气体蚀刻暴露的欧姆接触。

Description

薄膜晶体管阵列面板及制造方法
相关申请交叉引用
本申请要求于2005年7月12日提交至韩国知识产权局的韩国专利申请第10-2005-0062730号的优先权和权益，其内容结合于此以供参考。
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器(LCD)是应用最广泛的平板显示器之一。LCD包括插入两个面板之间的液晶(LC)层，其中，一个面板(称为“薄膜晶体管阵列面板”)具有以矩阵形式排列的多个像素电极，另一个面板(称为“共用电极面板”)具有覆盖整个面板表面的共电极。LCD通过向场致电极(field-generating electrode)施加电压以在LC层中产生电场来显示图像，该电场决定LC分子在LC层中的取向以便调节入射光的偏振。将具有三个端子的薄膜晶体管(TFT)连接到像素电极。在薄膜晶体管阵列面板上形成栅极线和数据线，栅极线传送用于控制薄膜晶体管的信号，数据线传送施加到像素电极的电压。薄膜晶体管阵列面板包括多个具有导电膜(例如栅极线和数据线)的薄膜、半导体层、以及绝缘层。使用单独的掩模将相应的薄膜图样化。
对于每个单独的掩模，重复进行各种图样化步骤，例如采用光刻掩模、曝光、显影、以及清除，从而使得制造方法昂贵并且耗费时间。因此，优选减少所需掩模的数量。然而，当采用相同的掩模蚀刻数据线的金属层和半导体时，由于从半导体区域的漏光，一些半导体层留在蚀刻的金属层下的整个表面上，而产生余像(afterimage)。
发明内容
根据本发明，尽管使用相同的光刻胶图案蚀刻了由Al膜和下层Mo膜构成的多层数据线的金属图案以及本征半导体(纯半导体)，但是消除了余像问题。将Mo扩散(diffudion)到半导体中，以及从下部的Al膜中将杂质分离出来，防止了在湿蚀刻时半导体通道的污染。在形成通道区时，将含氯气体和含氟气体的流量比控制在预定的比率内。
附图说明
通过阅读随后的描述以及附图，本发明的上述目的和特点将会变得更加明显，附图中：
图1为根据本发明实施例的TFT阵列面板的布局图；
图2和图3为图1中所示的TFT阵列面板沿线II-II′和III-III′的剖视图；
图4、图15和图18为根据本发明实施例在TFT阵列面板制造方法的中间步骤中的TFT阵列面板的布局图；
图5和图6为图4中所示的TFT阵列面板沿线V-V′和VI-VI′的剖视图；
图7至图14为顺序示出根据本发明实施例的TFT阵列面板的制造方法的剖视图；
图16和图17为图15中所示的TFT阵列面板沿线XVI-XVI′和XVII-XVII′的剖视图；
图19和图20为图18中所示的TFT阵列面板沿线XIX-XIX′和XX-XX′的剖视图；以及
图21A和图21B为表明根据Cl的供应量的TFT的特征的曲线图。
具体实施方式
以下将参照附图详细描述本发明的典型实施例。正如本领域的技术人员认识到的，在不背离本发明的精神和保护范围的条件下，可以用各种不同的方式对所描述的实施例进行修改。在附图中，为了清楚起见，层、膜、面板、区域等的厚度被放大。在整个说明书中，相同的附图标记表示相同的元件。应当理解：当提及一个元件(例如层、区域或基片)“在”另一个元件“上”时，其可以直接在另一个元件上或者也可以存在介于中间的元件。相反，当提及一个元件“直接在”另一个元件“上”时，则不存在介于中间的元件。
将参照图1至图3详细描述根据本发明实施例的TFT阵列面板。图1为根据本发明实施例的TFT阵列面板的布局图，图2和图3为图1中所示的TFT阵列面板沿线II-II′和III-III′的剖视图。
多个栅极线121和多个存储电极线131形成于在绝缘基板110上，该绝缘基板由诸如透明玻璃或塑料的材料制成。栅极线121传送选通信号(gate signal)并基本上沿横向方向延伸。每个栅极线121包括多个向下伸出(突出)的栅电极124、以及端部129，该端部129具有大的面积以便和其它层或外部驱动电路相接触。栅极驱动电路(未示出)产生选通信号并且可以安装在柔性印刷线路(FPC)膜(未示出)上，FPC膜可以附着在基板110上、直接安装在基板110上、或者结合到基板110中。栅极线121可以连接到驱动电路上，该驱动电路可以结合到基板110中。
用预定的电压给存储电极线131供电，每个存储电极线131包括基本平行于栅极线121延伸的干线(stem)以及从该干线分支的多对存储电极133a和133b。每个存储电极线131排布在两个相邻的栅极线121之间，并且干线靠近两个相邻的栅极线121中的较低的栅极线。每个存储电极133a和133b具有与干线相连的固定端部和与之反向排布的自由端部。存储电极133b的固定端部具有大的面积，它的自由端部分支为直线分支(linear branch)和曲线分支(curved branch)。然而，存储电极线131可以具有各种形状和排布。
栅极线121和存储电极线131包括下部膜124p、131p、133ap、和133bp(包括含Al金属，例如Al或Al合金)，以及上部膜124q、131q、133aq、133bq(包括含Mo金属，例如Mo或Mo合金)。Al-Nd(以预定量把Nd添加到Al中)可以用作含Al金属。下部膜124p、131p、133ap、133bp的厚度可以为约至而上部膜124q、131q、133aq、133bq的厚度可以为约
Figure G200610098474XD00043
至
在图2和图3中，对于栅极124和存储电极线131，其下部膜和上部膜分别用附加符号p和q标明。栅极线121和存储电极线131的侧面相对于基板110的表面倾斜，其倾斜角在约30～80度的范围内。优选由氮化硅(SiNx)或氧化硅(SioX)制成的栅极绝缘层140在栅极线121和存储电极线131上形成.优选由氢化非晶硅(简写为“a-Si)或多晶硅制备的多个半导体条带(stripe)151在栅极绝缘层140上形成.每个半导体条带151基本沿纵向延伸，并且包括多个朝向栅电极124扩展出的突出部154.半导体条带151在靠近栅极线121和存储电极线131处变宽，以致半导体条带151覆盖栅极线121和存储电极线131的很大面积.
多个欧姆接触条带(stripe，带)和岛(island)161和165在半导体管151上形成。欧姆接触条带和岛161和165优选由重掺有n型杂质(例如磷P)的n+氢化a-Si制备，或者它们可以由硅化物制备。每个欧姆接触条带161包括多个突出部163，并且该突出部163和欧姆接触岛165成对地位于半导体条带151的突出部154上。半导体条带151以及欧姆接触161和165的侧面相对于基板110的表面倾斜，其倾斜角优选在30～80度的范围内。
多个数据线171和多个漏电极175在欧姆接触161和165以及栅极绝缘层140上形成。数据线171传送数据信号，并且基本沿纵向延伸以与栅极线121相交。每个数据线171还与存储电极线131相交，并且在相邻存储电极对133a和133b之间延伸。每个数据线171包括多个向栅电极124伸出的源电极173以及端部179，该端部179具有大面积用于和其它层或外部驱动电路接触。用于产生数据信号的数据驱动电路(未示出)可以安装在FPC膜(未示出)上，FPC可以附着在基板110上、直接安装在基板110上或者结合到基板110中。数据线171可以延伸以连接到驱动电路，该驱动电路可以结合到基板110中。
漏电极175与数据线171分离，并且关于栅电极124设置在源电极173的对面。每个漏电极175包括宽端部和窄端部。宽端部覆盖在存储电极线131上，而窄端部部分地被源电极173包围。
栅电极124、源电极173、以及漏电极175连同半导体条带151的突出部154构成TFT，TFT在源电极173和漏电极175之间的突出部154中具有通道。
数据线171和漏电极175具有三层结构，包括下部膜171p和175p、中间膜171q和175q、以及上部膜171r和175r。下部膜171p和175p优选由Mo或Mo合金的含Mo金属(例如MoN、MoNb、MoV、MoTi和MoW)制成，中间膜171q和175q优选由低电阻率金属Al或含Al金属(例如AlNd)制成，而上部膜171r和175r由具有与ITO或IZO良好的接触特性的Mo或Mo合金的含Mo金属(例如MoN、MoNb、MoV、MoTi和MoW)制成。
在图2和图3中，源电极173和端部179的下部膜、中间膜和上部膜分别用附加符号p、q和r表示。数据线171和漏电极175具有倾斜约30～80度角度的边缘外形。
欧姆接触161和165仅置于下面的半导体条带151与上面的导体171和175之间，以便减少它们之间的接触电阻。
除了其上形成有TFT的突出部154外，半导体条带151具有与数据线171和漏电极175以及下面的欧姆接触161和165几乎相同的平面形状。即，半导体条带151形成在数据线171和漏电极175以及下面的欧姆接触161、163和165之下，并包括一些没有被数据线171和漏电极175覆盖的暴露部分，例如位于源电极173和漏电极175之间的部分。
钝化层180形成在数据线171、漏电极175、以及半导体条带151的暴露部分之上.钝化层180可以由无机绝缘体(例如氮化硅和氧化硅)、有机绝缘体、或低介电绝缘体制成，它可以具有平坦的上表面.有机绝缘体和低介电绝缘体可以具有低于约4.0的介电常数.低介电绝缘体的实例包括通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F.有机绝缘体可以呈现光敏性.钝化层180可以包括无机绝缘体的下部膜和有机绝缘体的上部膜，以使其呈现有机绝缘体的优异的绝缘性能，同时防止半导体条带151的暴露部分被有机绝缘体损坏.
钝化层180具有多个接触孔182和185，其分别暴露数据线171和漏电极175的端部179。钝化层180和栅极绝缘层140具有多个接触孔181和多个接触孔184，接触孔181暴露栅极线121的端部129，接触孔184暴露靠近存储电极133a和133b的固定端部的部分或存储电极线131的自由端部的部分。
多个像素电极191、多个跨接线(overpass)84以及多个接触辅助件(contact assistant)81和82在钝化层180上形成。它们优选由透明导体(例如ITO或IZO)、或者反射导体(例如Ag、Al、或其合金)制成。通过接触孔185将像素电极191物理连接和电连接至漏电极175，以致像素电极191接收来自漏电极175的数据电压。供应有数据电压的像素电极191与供应有共用电压的相对放置的显示器面板(未示出)的共用电极配合产生电场。该电压决定放置在两个电极之间的液晶层(未示出)的液晶分子(未示出)的方向。像素电极191和共用电极形成电容(器)，称为“液晶电容(器)”，其在TFT关闭后存储施加的电压。
像素电极191覆盖包括存储电极133a和133b的存储电极线131。像素电极191、连接到其上的漏电极175、以及存储电极线131形成附加电容器，称为“存储电容器”，其增强了液晶电容的电荷存储能力。
接触辅助件81和82通过接触孔181和182分别连接至栅极线121的端部129以及数据线171的端部179。接触辅助件81和82保护端部129和179，并增强端部和外部设备之间的附着力。
跨接线84跨越栅极线121，并通过一对接触孔184分别连接到存储电极线131的暴露部分以及存储电极133b自由端部的暴露端部上，这对接触孔关于栅极线121彼此相对地设置。包括存储电极133a和133b的存储电极线131与跨接线84一起可以用于修复在栅极线121、数据线171或TFT上的缺陷。
将参考图4至图20以及图1至图3详细描述根据本发明实施例的示于图1至图3中的TFT阵列面板的制造方法。如图4至图6所示，将AlNd的下部膜和含Mo金属的上部膜顺序沉积在绝缘基板110上，绝缘基板110由诸如透明玻璃或塑料的材料制成。
接着，通过湿蚀刻上部膜和下部膜，形成包括栅电极124和端部129的多个栅极线121以及包括存储电极133a和133b的存储电极线131。
如图7和图8所示，将由诸如SiNx的材料制成的栅极绝缘层140、本征(纯)a-Si层150、以及非本征(含杂质)a-Si层160通过PECVD法依次沉积在栅极线121和存储电极线131上。本征a-Si层150由氢化非晶硅制成，非本征a-Si层160由重掺有诸如磷P的n型杂质的n+氢化a-Si制备。
顺序地，将由含Mo金属制成的下部Mo膜170p、由含Al膜制成的中间Al膜170q、以及由含Mo膜制成的上部Mo膜170r通过溅射顺序沉积，从而形成数据金属层170。
将光刻胶涂覆在上部Mo膜170r上.通过曝光掩模(未示出)将光刻胶曝光，并且如图9和10所示，显影的光刻胶具有取决于位置的厚度.显影的光刻胶包括多个第一至第三部分54和52.第一部分54位于通道区域B，而第二部分52位于数据线区域A.没有给位于保留区域C的第三部分标示附图标号，因为它们的厚度基本为零.根据后续加工步骤的加工条件，调节第一部分54和第二部分52的厚度比.优选第一部分54的厚度等于或小于第二部分52的厚度的一半.
通过若干技术可获得光刻胶的取决于位置的厚度，例如，通过提供在曝光掩模上的半透明区域以及透明区域和光阻挡不透明区域。半透明区域可以具有狭缝型图样、栅格型图样、具有中等透射率或中等厚度的薄膜。当使用狭缝型图样时，优选狭缝的宽度或狭缝之间的距离小于用于光刻的投光器的分辨率。另一个实施例使用可回流的(reflowable)光刻胶。详细地说，通过使用仅具有透明区域和不透明区域的普通曝光掩模，一旦形成由可回流材料制成的光刻胶图样，它就发生回流过程以流动到没有光刻胶的区域，从而形成薄的部分。
参考图11和12，采用湿蚀刻法将在保留区域C上的数据金属层170的暴露部分蚀刻，使数据金属层170的部分174和179被留在数据区域A和通道区域B上。接着，通过干蚀刻法将在保留区域C上的非本征a-Si层160的暴露部分和本征半导体层150的下层部分除去，使得形成半导体图样161、164、151和154。
接着，通过回蚀刻工艺(etch back process)将通道区域B上的光刻胶图样54除去。同时，将光刻胶图样52的厚度减少预定量。
参考图13和图14，采用光刻胶图样52作为掩模，将暴露的数据金属图样174湿蚀刻，以便把数据金属图样174分成源电极173和漏电极175，并使的在源电极173和漏电极175之间的通道区域上的非本征半导体图样164暴露。
采用光刻胶图样52作为掩模，将通道区域上的非本征半导体图样164干蚀刻。此时，将含氯气体或含氟气体用于干蚀刻。含氯气体可以为含有氯原子的气体，例如Cl2、HCl、BCl3、CCl4、或SiCl2H2。可以供应预定量的含氟气体以便提高下层的本征半导体154的性能，而且可以包含氟原子(例如SF6或CF4)。可以随同用于干蚀刻的含氯气体和含氟气体一起供应惰性气体，例如H2和He。干蚀刻是在约100mT至800mT的压力下进行的。
当含氯气体为HCl时，例如，使用HCl+SF6+He作为蚀刻气体时，含氟气体与HCl气体的流量比优选约1∶4至1∶10。当含氯气体为Cl2时，例如，使用Cl2+SF6+He作为蚀刻气体时，含氟气体与Cl2气体的流量比优选约1∶1至1∶10。流量比具有能够改善TFT性能但不影响干蚀刻的范围。尤其，由于Cl2具有的键裂解能小于HCl的键裂解能，容易发生原子团(radical)或离子发射，使得干蚀刻的气体消耗量减少。含氯气体改善了TFT的性能。
详细地说，当使用相同的光刻胶图样蚀刻数据金属图样171、174和179以及本征半导体150时，包括源电极173和端部179的数据线171与包括突出部154的半导体151具有基本相同的平面形状。半导体151暴露于来自光源(例如背光装置)的光的区域变宽，并提高了光漏电流(photo leakage current)。光漏电流显著影响具有Al膜和下层Mo膜的多层结构的数据线171。即，在湿蚀刻中，Mo扩散到半导体151，从下Al膜分解(split，分离)出来的杂质污染半导体通道。因此，降低了截止电流(off-current)、阈值电压的TFT特性，发生余像。
然而，在蚀刻非本征半导体图样164时，即，在形成通道区域时，将含氯气体与含氟气体的流量比控制在预定比例内，以便减少上述缺点.在形成通道区域时，当使用在该范围内的含氯气体时，剩余的Cl原子残留在半导体151的突出部154中.
表1示出测试实例，其表明在形成通道区域时，当含氯气体的流量与含氟气体的流量不同时，余像减少。在每个试验实例中，压力、功率、以及He供应量分别为170mT、3400W、以及900sccm。另外，在每个试验实例中，SF6的流量设定为150sccm，基于SF6的流量从约0至预定比例控制Cl2或HCl的流量，以提供合适的流量。
余像特性测试如下。首先，制备用于测试的显示器面板，其包括由具有各自相应流量比的蚀刻气体形成的通道区域。每个显示器面板都包括多个在其上排列为矩阵的像素。将代表在白灰(whitegray)与黑灰(black gray)之间的中等灰(intermediate gray)的其中之一的数据电压施加到显示器面板，以便分别测量显示器面板的显示屏幕的亮度。接着，将对应于黑灰和白灰的数据电压在横向和纵向交替施加，以显示灰和白灰约十小时。然后，在再施加对应于中等灰的数据电压之后，检测显示屏幕的亮度，以测量余像度(afterimage degree)。
表1
  流量比(SF<sub>6</sub>∶Cl<sub>2</sub>)   余像改善   蚀刻特性   流量比(SF<sub>6</sub>∶HCl)   余像改善   蚀刻特性
  1∶0   ×   ◎   1∶0   ×   ◎
  1∶0.3   ×   ◎   1∶1.12   ×   ◎
  1∶0.7   △   ◎   1∶3   ×   ◎
  1∶1   ○   ◎   1∶3.5   △   ◎
  1∶4   ○   ◎   1∶4   ○   ◎
  1∶6   ◎   ◎   1∶6.5   ○   ◎
  1∶8.2   ◎   ◎   1∶9   ◎   ◎
  1∶9.4   ◎   ○   1∶9.5   ◎   ○
  1∶10   ◎   ○   1∶10   ◎   ○
  1∶11.2   ◎   △   1∶11.2   ◎   △
  1∶13   ◎   △   1∶13   ◎   △
◎：优异/○：好/△：一般/×：差
如表1所示，当SF6∶Cl2或SF6∶HCl的流量比分别为1∶1或更高，或者1∶4或更高时，显著改善了余像。由于与HCl相比Cl2的键裂解能较小，使得容易发射原子团或离子，Cl2的流量比小于HCl的流量比。然而，当SF6∶Cl2或SF6∶HCl的流量比大于1∶10时，蚀刻特性受到影响.
根据使用次级离子质谱(SIMS)法的分析结果，测得残留在半导体的通道区域上的Cl原子的量为约3.0％至20％(原子个数)。
图21a和图21b为详细示出TFT的性能随Cl供应量的变化的曲线图。图21a为示出当SF6∶HCl的流量比为390sccm∶470sccm，即1∶1时，漏电流Id随栅极电压Vg的变化，图21b示出当SF6∶HCl的流量比为150sccm∶750sccm，即1∶5时，漏电流Id随栅极电压Vg的变化。用标号A标明的曲线代表在暗室中测量漏电流Id的情形，而用标号B标明的曲线代表在光照射的亮室中测量漏电流Id的情形。
如曲线图所示，图21a中的光漏电流大于图21b中的光漏电流。光漏电流包括漏电压的电压降，以产生余像。再参考图15至图17，将剩余的光刻胶图样52除去。如图18至图20所示，钝化层180在暴露的栅极绝缘层140、数据线171和漏电极175、以及半导体151的暴露的突出部154上形成。
接着，通过光蚀刻将钝化层180除去，以便形成多个接触孔181、182、184和185。最后，如图1至图3所示，通过溅射，在钝化层180上形成透明导电材料(例如ITO或IZO)，并使其图样化，以形成像素电极191、接触辅助件(contact assistant)81和82、以及跨接线84。
根据本发明，数据线由包括Al膜和Mo膜的多层结构形成，而使用预定流量比的蚀刻气体形成通道区域。从而，改善了TFT的性能，并降低了余像的发生。
尽管已经结合被认为是实践的典型实施方式描述了本发明，但是应该理解，对于本领域的技术人员，各种改变和等效布置将显而易见并可以进行实施，而不背离本发明的精神和保护范围。

Claims (14)

1.一种薄膜晶体管阵列面板，包括：
基板；
在所述基板上形成的栅极线；
在所述基板上形成的栅极绝缘层；
在所述基板上形成的半导体层；
数据线，所述数据线在所述半导体层上形成并且具有源电极；
漏电极，所述漏电极在所述半导体层上形成并且设置为与所述源电极相对；以及
连接至所述漏电极的像素电极，
其中，所述数据线具有含Al导电膜和含Mo导电膜，所述含Mo导电膜在所述含Al导电膜的上侧和下侧的至少其中之一上形成，所述半导体层包括第一部分和第二部分，所述第一部分具有与所述数据线以及所述漏电极基本相同的平面形状，所述第二部分设置并暴露在所述源电极和所述漏电极之间，并且
所述第二部分含有原子个数百分比为3.0％至20％的Cl原子。
2.根据权利要求1所述的薄膜晶体管阵列面板，进一步包括在所述半导体层和所述数据线之间形成的欧姆接触。
3.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述含Mo导电膜为选自Mo、MoN、MoNb、MoV、MoTi和MoW中的一种。
4.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述含Al导电膜由AlNd制成。
5.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述数据线包括含Mo的第一导电膜、含Al的第二导电膜、以及含Mo的第三导电膜。
6.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述栅极线包括含Al导电膜和含Mo导电膜。
7.一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成栅极线；
在所述栅极线上形成栅极绝缘层、半导体层和欧姆接触；
在所述欧姆接触上形成含Mo第一导电膜、含Al第二导电膜、以及含Mo第三导电膜；
在所述第三导电膜上形成第一光刻胶图样；
使用所述第一光刻胶图样作为掩模，蚀刻所述第一、第二和第三导电膜、所述欧姆接触、以及所述半导体层；
将所述第一光刻胶图样除去预定厚度，以便形成第二光刻胶图样；
使用所述第二光刻胶图样作为掩模，蚀刻所述第一、第二和第三导电膜，以便暴露所述欧姆接触的一部分；以及
使用含Cl气体和含F气体蚀刻暴露的所述欧姆接触；
其中，所述含Cl气体为HCl，并且所述含F气体与所述HCl气体的流量比为1∶4至1∶10。
8.一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成栅极线；
在所述栅极线上形成栅极绝缘层、半导体层和欧姆接触；
在所述欧姆接触上形成含Mo第一导电膜、含Al第二导电膜、以及含Mo第三导电膜；
在所述第三导电膜上形成第一光刻胶图样；
使用所述第一光刻胶图样作为掩模，蚀刻所述第一、第二和第三导电膜、所述欧姆接触、以及所述半导体层；
将所述第一光刻胶图样除去预定厚度，以便形成第二光刻胶图样；
使用所述第二光刻胶图样作为掩模，蚀刻所述第一、第二和第三导电膜，以便暴露所述欧姆接触的一部分；以及
使用含Cl气体和含F气体蚀刻暴露的所述欧姆接触；
其中，所述含Cl气体是选自Cl2、CCl4、BCl3和SiCl2H2中的至少一种。
9.根据权利要求8所述的方法，其中，所述含Cl气体为Cl2，并且所述含F气体与所述Cl2气体的流量比为1∶1至1∶10。
10.根据权利要求7或8所述的方法，其中，所述含F气体为SF6或CF4。
11.根据权利要求7或8所述的方法，其中，所述暴露的欧姆接触的蚀刻是在100mT至800mT压力下进行的。
12.根据权利要求7或8所述的方法，其中，所述第一光刻胶图样包括第一部分和第二部分，所述第二部分的厚度大于所述第一部分的厚度。
13.根据权利要求12所述的方法，其中，所述第二光刻胶图样的形成包括除去所述第一部分。
14.根据权利要求7或8所述的方法，其中，所述第一、第二和第三导电膜的蚀刻是通过湿蚀刻进行的。
CN200610098474XA 2005-07-12 2006-07-07 薄膜晶体管阵列面板及制造方法 Expired - Fee Related CN1897285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050062730 2005-07-12
KR10-2005-0062730 2005-07-12
KR1020050062730A KR101189271B1 (ko) 2005-07-12 2005-07-12 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1897285A CN1897285A (zh) 2007-01-17
CN1897285B true CN1897285B (zh) 2010-05-12

Family

ID=37609731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610098474XA Expired - Fee Related CN1897285B (zh) 2005-07-12 2006-07-07 薄膜晶体管阵列面板及制造方法

Country Status (5)

Country Link
US (3) US7371621B2 (zh)
JP (1) JP5156203B2 (zh)
KR (1) KR101189271B1 (zh)
CN (1) CN1897285B (zh)
TW (1) TWI402988B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5247070B2 (ja) * 2007-06-12 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶表示パネル及びその製造方法
CN101593756B (zh) * 2008-05-28 2011-05-18 群康科技(深圳)有限公司 薄膜晶体管基板、薄膜晶体管基板制造方法及显示装置
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101345047B1 (ko) * 2011-03-30 2013-12-26 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스 기판의 제조 방법
CN102184966B (zh) * 2011-04-15 2013-02-13 福州华映视讯有限公司 晶体管数组基板
CN102508385A (zh) * 2011-11-17 2012-06-20 华映视讯（吴江）有限公司 像素结构、阵列基板及其制作方法
WO2014054487A1 (ja) * 2012-10-02 2014-04-10 シャープ株式会社 液晶パネル、及び製造方法
US20140199833A1 (en) * 2013-01-11 2014-07-17 Applied Materials, Inc. Methods for performing a via reveal etching process for forming through-silicon vias in a substrate
CN103811327A (zh) * 2014-02-14 2014-05-21 上海和辉光电有限公司 薄膜晶体管的制作方法
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR20210052696A (ko) 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치, 패턴 형성 방법 및 표시 장치의 제조 방법
KR20220065949A (ko) * 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
CN1434428A (zh) * 2002-01-25 2003-08-06 三洋电机株式会社 显示器
CN1501153A (zh) * 2002-08-27 2004-06-02 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2558995B2 (ja) * 1992-07-14 1996-11-27 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH06267983A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd 薄膜トランジスタ及びその製法
US5923050A (en) * 1995-02-08 1999-07-13 Samsung Electronics Co., Ltd. Amorphous silicon TFT
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
KR100552283B1 (ko) 1998-01-22 2006-06-23 삼성전자주식회사 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
JP2000056284A (ja) 1998-08-10 2000-02-25 Toshiba Corp 液晶表示装置の製造方法
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100321227B1 (ko) 2000-03-18 2004-09-07 테크노세미켐 주식회사 액정표시장치의전극용식각액
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2004119923A (ja) 2002-09-30 2004-04-15 Seiko Epson Corp 半導体装置およびその製造方法
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR101160823B1 (ko) * 2004-08-24 2012-06-29 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR101117979B1 (ko) * 2004-12-24 2012-03-06 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
CN1434428A (zh) * 2002-01-25 2003-08-06 三洋电机株式会社 显示器
CN1501153A (zh) * 2002-08-27 2004-06-02 三星电子株式会社 薄膜晶体管阵列面板及其制造方法

Also Published As

Publication number Publication date
JP5156203B2 (ja) 2013-03-06
US8173493B2 (en) 2012-05-08
US20070012967A1 (en) 2007-01-18
TW200715561A (en) 2007-04-16
US20080203393A1 (en) 2008-08-28
KR101189271B1 (ko) 2012-10-09
US7888675B2 (en) 2011-02-15
TWI402988B (zh) 2013-07-21
US20100203715A1 (en) 2010-08-12
US7371621B2 (en) 2008-05-13
JP2007027735A (ja) 2007-02-01
CN1897285A (zh) 2007-01-17
KR20070008868A (ko) 2007-01-18

Similar Documents

Publication Publication Date Title
CN1897285B (zh) 薄膜晶体管阵列面板及制造方法
CN100365478C (zh) 液晶显示器及其薄膜晶体管阵列面板
CN102315166B (zh) 具有低电阻总线结构的薄膜晶体管基板及其制造方法
CN100465704C (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
CN100413077C (zh) 薄膜晶体管阵列面板
US8067774B2 (en) Thin film transistor panel and method of manufacturing the same
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7371592B2 (en) Manufacturing method of thin film transistor array panel using an optical mask
CN100419552C (zh) 薄膜晶体管阵列面板
KR101909139B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7572658B2 (en) Method of manufacturing display panel for flexible display device
CN101436569B (zh) 薄膜晶体管阵列基板的制造方法及显示装置
US7758760B2 (en) Thin film transistor array panel and method of manufacturing the same
CN100458533C (zh) 薄膜晶体管阵列面板及其制造方法
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
CN100543927C (zh) 薄膜晶体管阵列面板及其制造方法
US20070080350A1 (en) Panel for flexible display device and manufacturing method thereof
CN1808266B (zh) 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法
KR20080030798A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060136215A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20170707

CF01 Termination of patent right due to non-payment of annual fee