KR20090100186A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20090100186A
KR20090100186A KR1020080032382A KR20080032382A KR20090100186A KR 20090100186 A KR20090100186 A KR 20090100186A KR 1020080032382 A KR1020080032382 A KR 1020080032382A KR 20080032382 A KR20080032382 A KR 20080032382A KR 20090100186 A KR20090100186 A KR 20090100186A
Authority
KR
South Korea
Prior art keywords
metal
substrate
seed layer
layer
trench
Prior art date
Application number
KR1020080032382A
Other languages
English (en)
Inventor
김장섭
강윤호
배양호
윤필상
정창오
임순권
박홍식
닝홍롱
김도현
정승재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US12/357,207 priority Critical patent/US20090236627A1/en
Publication of KR20090100186A publication Critical patent/KR20090100186A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 형성 방법에 관한 것이다.
본 발명은 트렌치를 형성하기 위해 기판 상부에 형성되는 감광막 패턴의 적어도 일부분을 소수성화시키고 금속 잉크를 도포하여 시드층을 형성한 후 금속층을 형성한다. 또한, 감광막 패턴을 마스크로 트렌치를 형성한 후 금속 에어로졸을 분사하여 시드층을 형성한 후 금속층을 형성한다.
따라서, 시드층 형성시 감광막 패턴 상부에 금속 박막이 형성되지 않도록 함으로써 금속 물질의 낭비를 방지할 수 있다. 따라서, 제조 원가를 대폭 절감할 수 있다.
금속 배선, 소수성막, 불소 플라즈마, M3D, 금속 잉크, 금속 에어로졸

Description

금속 배선 형성 방법{Method of forming a metal line}
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 매몰형(buried type) 금속 배선 형성 방법에 관한 것이다.
평판형 표시 장치의 하나인 액정 표시 장치(Liquid Crystal Display; LCD)는 게이트 라인, 데이터 라인, 화소 전극, 박막 트랜지스터 등이 형성된 하부 기판과 공통 전극 등이 형성된 상부 기판, 그리고 이들 사이에 형성된 액정층을 포함한다. 이러한 액정 표시 장치는 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 대면적 및 고해상도를 구현하기 위해 금속 배선의 저항을 낮추는 것이 절대적으로 요구되고 있다. 따라서, 구리(Cu), 은(Ag) 등의 비저항이 낮은 물질을 이용하여 금속 배선을 형성하고 있다. 그런데, 이러한 저저항 물질을 이용해서도 금속 배선의 저항을 더욱 낮추기 위해서는 금속 배선의 폭을 증가시키거나 금속 배선의 두께를 증가시켜야 한다.
그러나, 금속 배선의 폭을 증가시키면 그에 따라 화소 영역의 폭이 그만큼 좁아져 개구율이 저하되게 된다. 또한, 금속 배선의 두께를 증가시키면, 예를들어 4000∼5000Å 또는 그 이상의 두께로 게이트 전극을 포함한 게이트 라인을 형성하게 되면 기판과 게이트 라인 사이에 큰 단차가 발생하게 된다. 이러한 단차는 이후 게이트 전극과 중첩되도록 형성되는 소오스 및 드레인 전극에 의해 더욱 커지게 된다. 하부 기판에 이렇게 큰 단차가 발생되면 액정 충진이 불량하게 되고, 이에 따라 액정 분자의 배향이 일정하지 않아 투과율이 고르지 못하게 되며, 표시 품질이 저하되게 된다.
따라서, 기판에 트렌치를 형성하고, 트렌치에 금속 배선을 형성하는 매몰형 금속 배선을 형성하는 방법이 제시되었다. 이러한 매몰형 금속 배선은 기판 상부에 감광막 패턴을 형성한 후 습식 식각 공정으로 트렌치를 형성하고, 트렌치 바닥면에 스퍼터링(sputtering) 방법으로 시드층을 형성한 후 구리 등을 도금 공정으로 형성하게 된다.
그런데, 시드층의 스퍼터링 공정시 감광막 패턴 상부에도 시드층의 두께와 유사한 두께의 금속 박막이 형성되고, 감광막의 리프트오프시 제거된다. 따라서, 금속 재료의 낭비가 심해 제조 단가가 상승하는 단점이 있다. 또한, 트렌치 깊이를 깊게 하는 경우 감광막 패턴 상부에 형성되는 금속 박막의 두께도 두꺼워져 리프트오프 공정에 의해 쉽게 제거되지 않게 되는 문제가 발생한다.
본 발명은 금속 재료의 낭비를 방지하여 제조 단가를 절감시킬 수 있는 메몰형 금속 배선 형성 방법을 제공한다.
본 발명은 시드층 형성시 감광막 패턴 상부에 금속 박막이 형성되지 않도록 하여 금속 재료의 낭비를 방지할 수 있는 메몰형 금속 배선 형성 방법을 제공한다.
본 발명의 일 양태에 따른 금속 배선 형성 방법은 기판 상부에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로 상기 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치내에 금속을 함유하는 유동성 물질을 도포하여 시드층을 형성하는 단계; 및 상기 시드층상에 금속층을 형성하는 단계를 포함한다.
상기 감광막 패턴은 적어도 일부가 소수성화되고, 상기 감광막 패턴 표면을 불소 플라즈마 또는 옥타데실 트리클로로 실란을 이용하여 소수성 처리한다.
상기 감광막 패턴은 옥타데실 트리클로로 실란을 포함하여 형성된다.
상기 금속이 함유된 유동성 물질은 금속 잉크를 포함하며, 상기 금속 잉크를 도포한 후 열처리하는 단계를 더 포함한다.
상기 금속이 함유된 유동성 물질은 금속 에어로졸을 포함하고, 상기 금속 에어로졸은 금속 물질을 초음파 변환기 또는 공기압 분무기를 이용하여 에어로졸화함으로써 생성되며, 상기 금속 에어로졸은 상기 기판 또는 분사관중 적어도 어느 하나를 이동시키면서 분사한다. 그리고, 상기 금속 에어로졸을 도포한 후 열처리하는 단계를 더 포함한다.
상기 금속층은 전기 도금, 금속 잉크 또는 금속 에어로졸을 이용하여 형성한다.
본 발명의 다른 양태에 따른 금속 배선 형성 방법은 기판 상부에 절연막 및 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로 상기 절연막을 식각하여 트렌치를 형성하는 단계; 상기 트렌치내에 금속을 함유하는 유동성 물질을 도포하여 시드층을 형성하는 단계; 및 상기 시드층상에 금속층을 형성하는 단계를 포함한다.
상기 감광막 패턴은 적어도 일부분이 소수성화되고, 불소 플라즈마 또는 옥타데실 트리클로로 실란을 이용하여 표면 처리되거나, 옥타데실 트리클로로 실란을 포함하여 형성된다.
상기 금속이 함유된 유동성 물질은 금속 잉크를 포함하고, 상기 금속 잉크를 도포한 후 열처리하는 단계를 더 포함한다.
상기 금속이 함유된 유동성 물질은 금속 에어로졸을 포함하고, 상기 금속 에어로졸을 도포한 후 열처리하는 단계를 더 포함한다.
상기 금속층은 전기 도금, 금속 잉크 또는 금속 에어로졸을 이용하여 형성한다.
본 발명에 의하면, 트렌치를 형성하기 위해 기판 상부에 형성되는 감광막 패턴의 적어도 일부분을 소수성화시키고 금속 잉크를 도포하여 시드층을 형성한 후 금속층을 형성한다. 또한, 감광막 패턴을 마스크로 트렌치를 형성한 후 금속 에어로졸을 분사하여 시드층을 형성한 후 금속층을 형성한다.
따라서, 시드층 형성시 감광막 패턴 상부에 금속 박막이 형성되지 않도록 함으로써 금속 물질의 낭비를 방지할 수 있어 제조 원가를 대폭 절감할 수 있다.
그리고, 단차가 발생되지 않고 다양한 두께로 금속 배선을 형성할 수 있으며, 저저항 금속 배선을 트렌치 내에 안정적으로 형성할 수 있다. 또한, 트렌치 내에만 금속 배선이 형성되므로 금속 배선의 폭을 정밀하게 조절할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1(a) 내지 도 1(d)는 본 발명의 제 1 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도이다.
도 1(a)를 참조하면, 기판(10) 상부에 감광막을 형성하고, 소정의 마스크(미도시)를 이용하여 감광막을 노광 및 현상하여 기판(10)의 소정 영역을 노출시키는 감광막 패턴(20)을 형성한다. 감광막 패턴(20)을 마스크로 이용한 식각 공정으로 기판(10)을 소정 깊이로 식각하여 트렌치(30)를 형성한다. 여기서, 기판(10)은 광 투과율이 80% 이상인 기판, 예를들어 유리 기판, 플라스틱 기판(PE, PES, PET, PEN 등) 등의 절연성 투명 기판을 이용할 수 있다. 그리고, 트렌치(30)는 이후 형성되는 금속층의 두께를 고려하여 깊이를 조절할 수 있는데, 예를들어 100∼25000Å 정도의 깊이로 형성한다. 또한, 트렌치(30)는 예를들어 NH4HF2 용액 또는 HF 용액을 이용한 습식 식각 공정으로 형성할 수 있다. 물론 식각 용액에 나트륨 이온(Na+)과, 칼륨 이온(K+)이 더 첨가될 수 있다. 여기서, 식각 용액의 산성도(pH)는 4∼5인 것이 바람직하고, 습식 식각 공정의 식각율은 0.2∼0.6㎛/min인 것이 효과적이다. 습식 식각율이 상기 범위보다 낮을 경우 식각 공정 시간이 증대되는 문제가 있고, 상기 범위보다 높을 경우 식각 공정 제어가 어려운 문제가 있다.
도 1(b)를 참조하면, 감광막 패턴(20)의 표면을 소수성화시킨다. 이를 위해 불소 함유 플라즈마를 감광막 패턴(20)에 조사하여 감광막 패턴(20)의 표면, 바람직하게는 노출된 감광막 패턴(20)의 표면에 소수성막(40)을 형성한다. 예를들어 플라즈마 챔버내에 감광막 패턴(20)이 형성된 기판(10)을 로딩시킨 후 상온∼75℃의 온도와 10∼50mTorr의 압력에서 불소 함유 가스를 5∼10sccm, 산소 가스를 5∼10sccm 유입시키고, 1000∼2000W의 고주파 파워와 100∼500W의 고주파 파워를 상부 전극 및 하부 전극에 각각 인가하여 플라즈마를 발생시키고, 이렇게 발생된 플라즈마에 의해 감광막 패턴(20)이 표면 처리되어 소수성막(40)이 형성된다. 또한, 스캔 방식으로 감광막 패턴(20) 표면을 플라즈마 처리할 수 있다. 예를들어 감광막 패턴(20)이 형성된 기판(10)이 수[m/min]의 속도로 이동하고, 플라즈마가 생성된 챔버내를 지나가도록 하여 감광막 패턴(20)의 표면이 플라즈마 처리된다. 소수성막(40)은 수Å 정도로 아주 얇게 형성된다. 또한, 불소 함유 가스로는 SF6, CF4, C2F6, C4F8 등을 이용할 수 있으나, 이 뿐만 아니라 불소가 함유된 다양한 가스를 이용할 수 있다.
도 1(c)를 참조하면, 소수성막(40)이 형성된 감광막 패턴(20)상에 잉크젯 방식으로 금속 잉크(50)를 도포한다. 그런데, 감광막 패턴(20)의 표면에 소수성막(40)이 형성되어 있기 때문에 잉크젯 방식으로 금속 잉크(50)를 적하(drop)하면 감광막 패턴(20)상에는 금속 잉크(50)가 도포되지 않고 트렌치(30) 바닥면에만 금속 잉크(50)가 도포된다. 여기서, 잉크젯 방식은 열(thermal) 방식 또는 피에조(piezo) 방식을 이용할 수 있다. 또한, 금속 잉크(50)는 약 3∼6㎚의 입자 크기를 갖는 금속 나노 파티클을 유기 용제 및 계면 활성제와 배합하여 제조한다. 여기서, 금속 잉크(50)의 점도는 1∼20cP, 표면 장력은 20∼50mN/m 정도이며, 잉크젯 헤드의 노즐 막힘을 방지하기 위해 저증기압을 가진 유기 용제를 사용한다. 이러한 금속 잉크(50)를 예를들어 분사 속도 최고 32㎑의 복수의 잉크젯 헤드를 통해 적하한다. 여기서, 금속 잉크(50)에 이용되는 금속 물질은 몰리브덴(Mo), 구리(Cu), 알 루미늄(Al), 티타늄(Ti), 은(Ag), 탄탈륨(Ta), 티타늄 나이트라이드(TiN) 또는 이들의 조합에 의한 합금 등을 포함한다. 또한, 금속 잉크(50)로서, 예를 들어 폴리 아세틸렌과 같은 전기 전도성을 가지는 유기 화합물, 및 금속과 탄소간 결합을 포함하는 유기금속화합물을 포함하는 유기 금속(organic metal)이 이용될 수 있다.
도 1(d)를 참조하면, 200∼300℃에서 20∼30분 동안 열처리하여 금속 잉크(50)의 용매를 제거하여 트렌치(30) 바닥면에 시드층(60)을 형성한다. 시드층(60)은 300∼700Å 정도의 두께로 형성한다. 열처리는 금속 팽창 또는 유기 물질의 연소를 유발할 수 있으며, 이에 따라 시드층(60)에 미세 기공이 형성될 수 있다.
도 1(e)를 참조하면, 리프트 오프(lift off) 공정을 실시하여 기판(10) 상부의 감광막 패턴(20)을 제거한다. 그리고, 도금 공정으로 트렌치(30)가 매립되도록 금속층(70)을 형성한다. 도금 공정은 전기 도금 또는 무전해 도금 공정으로 실시할 수 있다. 금속층(70)은 구리 이외에도 다양한 금속 물질 또는 합금 물질을 이용할 수 있다. 도금 공정을 실시하여 시드층(60)으로부터 금속층(70)이 성장하여 트렌치(30) 바닥면으로부터 기판(10)의 표면 높이까지 금속층(70)이 형성된다. 여기서, 금속층(70)은 기판(10)의 표면 높이와 같거나 기판의 높이보다 낮은 높이로 형성할 수 있으며, 예를들어 금속층(70)은 기판(10)의 표면 높이보다 약 500Å 낮은 높이로 형성한다.
상술한 바와 같이, 본 실시예에 따라 형성한 금속 배선은 기판(10) 중의 트렌치(30) 내에 형성된다. 또한, 열처리에 의해 시드층(60)에 미세 기공이 형성된 경우, 금속 배선은 미세 기공을 포함하는 시드층(60)과 금속층(70)으로 이루어질 수 있으며, 금속층(70)은 미세 기공을 포함하지 않을 수 있다.
상기 본 발명의 제 1 실시 예에서는 감광막 패턴(20)의 표면을 불소 함유 플라즈마 처리하여 소수성막(40)을 형성하였다. 그러나, 이에 국한되지 않고 감광막 패턴(20)을 CH3기 등을 포함하는 소수성 특성을 갖는 물질로 형성할 수도 있는데, 예를들어 옥타데실 트리클로로 실란(octadecyl trichloro silane, OTS) 등을 첨가하여 소수성 특성을 갖도록 할 수 있다. 또한, 감광막 패턴(20)을 친수성 물질로 형성한 경우에는 불소 함유 물질을 이용한 표면 처리뿐만 아니라 옥타데실 트리클로로 실란을 이용하여 표면 처리하여 감광막 패턴(20)이 소수성을 갖도록 할 수도 있다.
도 2(a) 내지 도 2(c)는 본 발명의 제 2 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도로서, 감광막 패턴을 소수성화시키지 않고 감광막 패턴 상부에 시드층이 형성되지 않도록 하는 방법이다. 이하에서는 상기 본 발명의 제 1 실시 예에서 설명된 내용과 중복되는 내용은 생략하기로 한다.
도 2(a)를 참조하면, 기판(10) 상부에 감광막을 형성하고, 소정의 마스크(미도시)를 이용하여 감광막을 노광 및 현상하여 기판(10)의 소정 영역을 노출시키는 감광막 패턴(20)을 형성한다. 감광막 패턴(20)을 마스크로 이용한 식각 공정으로 기판(10)을 소정 깊이로 식각하여 트렌치(30)를 형성한다.
도 2(b)를 참조하면, 금속 물질이 포함된 에어로졸(aerosol)(55)을 분사하는 무마스크 메조스케일 물질 증착(Maskless Mesoscale Material Deposition: 이하, "M3D"라 함) 공정으로 트렌치(30)내의 기판(10) 상부에 시드층(60)을 형성한다. 에어로졸(55)은 초음파 변환기 또는 공기압 분무기를 이용하여 금속 물질을 에어로졸화함으로써 생성된다. 여기서, 금속 물질은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 은(Ag), 탄탈륨(Ta), 티타늄 나이트라이드(TiN) 또는 이들의 조합에 의한 합금 등을 포함하는 금속 전구체, 금속 콜로이달, 금속 페이스트 또는 금속 미립자중 어느 하나를 이용할 수 있다. 또한, 에어로졸(55)로서, 예를 들어 폴리 아세틸렌과 같은 전기 전도성을 가지는 유기 화합물, 및 금속과 탄소간 결합을 포함하는 유기금속화합물을 포함하는 유기 금속(organic metal)이 이용될 수 있다. 또한, 에어로졸(55)은 분사관을 통해 분사되는데, 분사관의 직경은 대략 100∼500㎛이며, 에어로졸(55)은 분사관 직경의 1/5∼1/10으로 포커싱하여 분사되고, 분사관과 트렌치(30) 사이는 대략 3∼5㎜ 이격되어 있다. 그리고, 분사관을 이동시키거나 기판(10)을 이동시켜 에어로졸(55)을 분사한다. 이후 열처리 공정, 예를들어 200∼300℃의 온도에서 열처리 공정을 실시하여 시드층(60)을 형성한다. 이 경우, 열처리는 금속 팽창 또는 유기 물질의 연소를 유발할 수 있으며, 이에 따라 시드층(60)에 미세 기공이 형성될 수 있다. 따라서, 원하는 위치, 즉 트렌치(30)내의 기판(10) 상부에만 시드층(60)을 형성할 수 있다. 한편, 시드층(50)은 300∼700Å 정도의 두께로 형성한다.
도 2(c)를 참조하면, 리프트 오프(lift off) 공정을 실시하여 기판(10) 상부 의 감광막 패턴(20)을 제거한다. 그리고, 도금 공정으로 트렌치(30)가 매립되도록 금속층(70)을 형성한다. 여기서, 금속층(70)은 기판(10)의 표면 높이보다 낮은 높이로 형성하는 것이 바람직하며, 예를들어 금속층(70)은 기판(10)의 표면 높이보다 약 500Å 낮은 높이로 형성한다.
상술한 바와 같이, 본 실시예에 따라 형성한 금속 배선은 기판(10) 중의 트렌치(30) 내에 형성된다. 또한, 열처리에 의해 시드층(60)에 미세 기공이 형성된 경우, 금속 배선은 미세 기공을 포함하는 시드층(60)과 금속층(70)으로 이루어질 수 있으며, 금속층(70)은 미세 기공을 포함하지 않을 수 있다.
상기 본 발명의 제 2 실시 예에서는 감광막 패턴(20)이 형성된 상태에서 M3D 공정을 실시하여 트렌치(30) 바닥면에 시드층(60)을 형성하였다. 그러나, 감광막 패턴(20)을 제거한 후 M3D 공정을 실시할 수도 있다. 이 경우 트렌치(30)와 분사구의 간격을 더 좁게 하여 더욱 정밀한 공정이 가능하게 된다.
도 3(a) 내지 도 3(d)는 본 발명의 제 3 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 이하에서는 상기 본 발명의 제 1 및 제 2 실시 예과 중복되는 설명은 생략하기로 한다.
도 3(a)를 참조하면, 기판(10) 상부에 절연막(80)을 형성한 후 절연막(80)의 소정 영역을 노출시키는 감광막 패턴(20)을 형성한다. 여기서, 절연막(80)은 유기 절연막 또는 무기 절연막으로 형성할 수 있다. 유기 절연막으로는 셀룰로오스(cellulose) 유도체, 올레핀(olefin)계 수지, 아크릴(acryl)계 수지, 염화비닐계 수지, 스틸렌(styrene)계 수지, 폴리에스테르(polyester)계 수지, 폴리아미드(polyamide)계 수지, 폴리카보네이트(polycarbonate)계 수지, 폴리시클로올레핀(polycycloolefin) 수지, 에폭시(epoxt) 수지의 그룹으로부터 적어도 하나 선택될 수 있다. 또한, 무기 절연막으로는 산화 실리콘(SiO2)막 또는 질화 실리콘(SiNx)막을 이용할 수 있다. 또한 절연막(80)은 이후 형성되는 금속층의 두께를 고려하여 그 두께를 조절하여 형성할 수 있는데, 예를들어 100∼25000Å의 두께로 형성될 수 있다. 그리고, 감광막 패턴(20)을 식각 마스크로 이용한 식각 공정으로 절연막(80)을 식각하여 기판(10)의 소정 영역을 노출시키는 트렌치(30)를 형성한다. 절연막(80)은 건식 식각 또는 습식 식각 공정으로 식각할 수 있다.
도 3(b)를 참조하면, 예를들어 불소 함유 플라즈마를 감광막 패턴(20)에 조사하여 감광막 패턴(20)의 표면에 소수성막(40)을 형성한다. 불소 함유 가스로는 SF6, CF4, C2F6, C4F8 등을 이용할 수 있으나, 이 뿐만 아니라 불소가 함유된 다양한 가스를 이용할 수 있다. 그리고, 감광막 패턴(20)을 CH3기 등을 포함하는 소수성 특성을 갖는 물질로 형성할 수도 있는데, 예를들어 옥타데실 트리클로로 실란(octadecyl trichloro silane, OTS) 등을 첨가하여 소수성 특성을 갖도록 할 수 있다. 또한, 감광막 패턴(20)을 친수성 물질로 형성한 경우에는 불소 함유 물질을 이용한 표면 처리뿐만 아니라 옥타데실 트리클로로 실란을 이용하여 표면 처리하여 감광막 패턴(20)이 소수성을 갖도록 할 수도 있다.
도 3(c)를 참조하면, 소수성막(40)이 형성된 감광막 패턴(20)상에 잉크젯 방 식으로 금속 잉크를 도포한 후 열처리하여 절연막(80)에 의해 노출된 기판(10) 상부에 시드층(50)을 형성한다. 즉, 감광막 패턴(20)의 표면에 소수성막(40)이 형성되어 있기 때문에 잉크젯 방식으로 금속 잉크를 도포하면 감광막 패턴(20)상에는 금속 잉크가 도포되지 않고 기판(10) 상부에만 금속 잉크가 도포된다. 이후 열처리 공정으로 금속 잉크의 용매가 제거되어 시드층(60)이 형성된다.
도 3(d)를 참조하면, 리프트 오프(lift off) 공정을 실시하여 절연막(80) 상부의 감광막 패턴(20)을 제거하고, 도금 공정으로 시드층(60)으로부터 금속층(70)이 성장하여 절연막(80)의 표면 높이까지 금속층(70)이 형성되도록 한다.
상기 본 발명의 제 3 실시 예는 기판(10) 상부에 형성된 절연막(80) 사이에 시드층(60) 및 금속층(80)을 형성하기 위해 상기 제 1 실시 예에 따른 감광막 패턴(20)을 소수성화시키고 잉크젯 공정을 이용하였다. 그러나, 기판(10) 상부에 절연막(80)을 형성한 후 상기 제 2 실시 예에 따른 금속 물질의 에어로졸을 분사하는 M3D 공정을 이용하여 시드층(60)을 형성할 수 있다. 또한, 기판(10) 또는 분사구를 이동시키면서 시드층(60)을 형성하는 경우 시드층(60)을 먼저 형성한 후 절연막(80)을 형성하고 시드층(60)이 노출되도록 절연막(80)을 패터닝할 수도 있다. 그리고, 300℃ 이상의 온도에서 내열성을 갖는 감광막을 이용하는 경우 별도의 절연막(80)을 형성하지 않고 기판(10) 상부에 이러한 감광막을 형성한 후 이를 패터닝하고 패터닝된 감광막 사이에 시드층 및 금속층을 형성할 수 있다.
한편, 상기 실시 예들은 시드층(60)을 형성한 후 도금 공정으로 금속층(70) 을 형성하였지만, 시드층(60) 형성 후 잉크젯 공정 또는 M3D 공정을 이용하여 연속적으로 금속층(70)을 형성할 수도 있다. 금속층(70) 형성 공정은 리프트오프 공정 이전 또는 이후에 실시할 수 있다. 여기서, 잉크젯 공정 또는 M3D 공정을 이용하여 금속층(70)을 형성하는 경우 금속 잉크 또는 금속 에어로졸로 이용되는 금속 물질은 시드층(60)으로 이용되는 물질, 특히 구리(Cu)뿐만 아니라 크롬(Cr), 코발트(Co), 니켈(Ni), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZAO(Zinc Aluminum Oxide) 또는 이들의 조합에 의한 합금 등을 포함하는 금속 물질을 이용할 수 있다.
또한, 상기 실시 예들은 기판 상에 금속 배선을 형성하는 경우에 대해 설명하였으나, 이에 국한되지 않고 기판상에 형성된 소정의 구조물 상부에 금속 배선이 형성될 수 있다. 특히 상기 제 3 실시 예는 소정의 구조물 상부에 매몰형 금속 배선을 형성하기 위해 적용될 수 있다. 예를들어, 제 1 내지 제 3 실시 예에 따른 금속 배선 형성 방법은 게이트 전극을 형성하기 위해 이용되고, 제 3 실시 예에 따른 금속 배선 형성 방법은 소오스 전극 및 드레인 전극을 형성하기 위해 이용되어 박막 트랜지스터를 제조할 수 있다. 예를들어 제 1 실시 예에 따른 금속 배선 형성 방법으로 게이트 전극을 형성하고, 제 3 실시 예에 따른 금속 배선 형성 방법으로 소오스 전극 및 드레인 전극을 형성한 박막 트랜지스터를 도 4에 도시하였다.
도 4을 참조하면, 기판(10)의 소정 영역에 소정 깊이로 트렌치가 형성되고, 잉크젯 공정 또는 M3D 공정을 이용하여 트렌치내에 제 1 시드층(61)이 형성된다. 이 때, 잉크젯 공정을 이용하는 경우 트렌치를 형성하기 위한 감광막 패턴의 표면을 소수성화시킨다. 그리고, 도금 공정이나 연속적인 잉크젯 공정 또는 M3D 공정으로 제 1 금속층(71)을 형성한다. 이에 따라 매몰형 게이트 전극이 형성된다. 그리고, 제 1 금속층(71)이 형성된 기판(10) 상부에 게이트 절연막(130)이 형성되고, 게이트 절연막(130) 상부에 게이트 전극과 적어도 일부 중첩되도록 활성층(140)이 형성된다. 활성층(140) 상부에는 서로 이격되도록 패터닝된 오믹 콘택층(150)이 형성된다. 이후 전체 구조 상부에 절연막(80)이 형성되고, 절연막(80)을 패터닝하여 오믹 콘택층(150)을 노출시킨다. 절연막(80)에 의해 노출된 오믹 콘택층(150) 상부에 잉크젯 공정 또는 M3D 공정으로 제 2 시드층(62)이 형성된다. 이때, 잉크젯 공정을 이용하는 경우 절연막(80)을 식각하기 위한 감광막 패턴의 표면을 소수성화시킨다. 그리고, 도금 공정이나 연속적인 잉크젯 공정 또는 M3D 공정으로 제 2 금속층(72)을 형성한다. 이에 따라 매몰형 소오스 전극 및 드레인 전극이 형성된다.
한편, 상기 실시 예들에 따른 금속 배선은 액정 표시 장치에 이용될 수 있는데, 게이트 전극을 포함하는 게이트 라인과 유지 전극 라인, 그리고 소오스 전극 및 드레인 전극을 포함하는 데이터 라인에 이용될 수 있다. 특히 본 발명의 제 1 내지 제 3 실시 예에 따른 금속 배선 형성 방법은 게이트 전극을 포함하는 게이트 라인 및 유지 전극 라인을 형성하기 위해 이용될 수 있고, 본 발명의 제 3 실시 예에 따른 금속 배선 형성 방법은 소오스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하기 위해 이용될 수 있다. 이러한 금속 배선을 이용한 액정 표시 장치를 설명하면 다음과 같다.
도 5은 본 발명에 따른 금속 배선 형성 방법이 적용되는 액정 표시 장치의 평면도이고, 도 6, 도 7 및 도 8는 각각 도 5의 Ⅰ-Ⅰ' 라인, Ⅱ-Ⅱ' 라인 및 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도이다. 여기서, 게이트 전극을 포함한 게이트 라인 및 유지 전극 라인은 제 1 실시 예에 따른 금속 배선 방법에 의해 형성되고, 소오스 전극 및 드레인 전극을 포함하는 데이터 라인은 제 3 실시 예에 따른 금속 배선 형성 방법에 의해 형성되는 경우를 설명한다.
도 5, 도 6, 도 7 및 도 8을 참조하면, 본 발명의 일 실시 예에 따른 액정 표시 장치는 매몰형 게이트 라인(110), 매몰형 데이터 라인(160), 보호막(170), 화소 전극(180)을 포함하는 하부 기판(100)과, 컬러 필터(230) 및 공통 전극(240)을 포함하는 상부 기판(200)과, 이들 사이에 형성된 액정층(300)을 포함한다.
하부 기판(100)은 기판(101) 상에 서로 소정 간격 이격되어 일 방향으로 연장되며 기판(101)에 매몰되어 형성된 복수의 게이트 라인(110), 서로 소정 간격 이격되어 게이트 라인(110)과 교차되는 타 방향으로 연장 형성되며 절연막(80)에 매몰되어 형성된 복수의 데이터 라인(160), 데이터 라인(160) 상부에 형성된 보호막(170), 보호막(170) 상부에 형성된 화소 전극(180), 그리고 게이트 라인(110), 데이터 라인(160) 및 화소 전극(180)에 연결된 박막 트랜지스터(T)를 포함한다.
게이트 라인(110)은 일 방향, 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(110)의 일부가 상부 또는 하부로 돌출되어 게이트 전극(111)이 형성된다. 또한, 게이트 라인(110)은 기판(10)의 소정 영역에 형성된 트렌치가 매립되도 록 형성된다. 즉, 트렌치 바닥면에 잉크젯 공정 또는 M3D 공정에 의해 제 1 시드층(61)이 형성되고, 도금 공정이나 연속적인 잉크젯 공정 또는 M3D 공정에 의해 금속층(70)이 형성되어 게이트 라인(110)이 형성된다. 또한, 게이트 라인(110)은 기판(10)의 표면보다 낮게 형성되는데, 예를들어 게이트 라인(110)은 100∼25000Å 정도의 두께로 형성된다. 한편, 게이트 라인(110)은 소정의 굴곡 패턴을 갖도록 형성될 수 있다. 제 1 시드층(61)은 전기 전도성 유기 화합물 또는 유기 금속으로 이루어질 수 있으며, 열처리에 의해 형성된 미세 기공을 포함할 수 있다. 이후에 설명하는 유지 전극 라인(120)과 게이트 전극(111)도 미세 기공을 포함하는 제 1 시드층(61) 상에 형성될 수 있다.
게이트 라인(110)과 이격되어 유지 전극 라인(120)이 형성될 수 있다. 유지 전극 라인(120)은 두 게이트 라인(110) 사이에서 게이트 라인(110)과 평행하게 형성되며, 게이트 라인(110) 사이의 중앙부에 형성될 수도 있고, 일 게이트 라인(110)에 근접하게 형성될 수도 있다. 또한, 유지 전극 라인(120)은 게이트 라인(110)과 동일 공정에 의해 동일 두께로 형성되며, 동일 폭으로 형성될 수 있으나, 다른 폭으로도 형성될 수 있다.
여기서, 게이트 라인(110) 및 유지 전극 라인(120)은 알루미늄(Al), 구리(Cu), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성될 수 있는데, 구리(Cu)로 형성하는 것이 바람직하다.
게이트 절연막(130)은 게이트 라인(110) 및 유지 전극 라인(120)이 형성된 기판(10) 상부에 형성된다. 게이트 절연막(130)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등의 무기 절연막을 이용하여 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(111) 상부의 게이트 절연막(130) 상부에는 제 1 반도체 물질로 이루어진 활성층(140)이 형성되며, 활성층(140)의 상부에는 제 2 반도체 물질로 이루어진 오믹 콘택층(150)이 형성된다. 여기서, 제 1 반도체 물질은 비정질 실리콘 등을 포함하고, 제 2 반도체 물질은 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등을 포함한다.
게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한 기판(10) 전체 상부에 절연막(80)이 형성되고, 절연막(80)의 소정 영역이 식각되어 오믹 콘택층(150) 및 게이트 절연막(130)의 일부가 노출된다. 즉, 절연막(80)은 소오스 전극(161) 및 드레인 전극(162)을 포함하는 데이터 라인(160)이 형성될 영역이 노출되는 이격 공간을 가지도록 형성된다. 그리고, 절연막(80)에 의해 노출된 게이트 절연막(130) 및 오믹 콘택층(150) 상부에 잉크젯 공정 또는 M3D 공정으로 시드층(60)을 형성한다. 즉, 시드층(60)은 게이트 라인(110)과 교차되는 방향, 예를들어 세로 방향으로 연장 형성되며 서로 이격되도록 형성되고, 게이트 전극(111) 상부의 오믹 콘택층(150)과 일부 중첩되도록 형성된다.
데이터 라인(160)은 절연막(80)에 의해 노출된 제2 시드층(62)으로부터 도금 공정이나 연속적인 잉크젯 공정 또는 M3D 공정에 의해 금속층(70)이 성장되어 형성 된다. 따라서, 데이터 라인(160)은 게이트 라인(110)과 교차되는 세로 방향으로 연장되어 형성된다. 또한, 데이터 라인(160)으로부터 돌출되어 소오스 전극(161)이 형성되며, 소오스 전극(161)과 소정 간격 이격되어 드레인 전극(162)이 형성된다. 소오스 전극(161) 및 드레인 전극(162)을 포함한 데이터 라인(160)은 게이트 라인(110) 및 유지 전극 라인(120)을 형성하기 위해 이용하는 물질을 이용하여 형성할 수 있다. 또한, 데이터 라인(160)은 소정의 굴곡 패턴으로 형성될 수 있다. 제 2 시드층(62)은 전기 전도성 유기 화합물 또는 유기 금속으로 이루어질 수 있으며, 열처리에 의해 형성된 미세 기공을 포함할 수 있다. 소오스 전극(161) 및 드레인 전극(162)을 포함하는 데이터 라인(160)은 미세 기공을 포함하는 제 2 시드층(62) 상에 형성될 수 있다.
박막 트랜지스터(T)는 게이트 라인(110)에 공급되는 신호에 응답하여 데이터 라인(160)에 공급되는 화소 신호가 화소 전극(180)에 충전되도록 한다. 따라서, 박막 트랜지스터(T)는 게이트 라인(110)에 접속된 게이트 전극(111)과, 데이터 라인(160)에 접속된 소오스 전극(161)과, 화소 전극(180)에 접속된 드레인 전극(162)과, 게이트 전극(111)과 소오스 전극(161) 및 드레인 전극(162) 사이에 순차적으로 형성된 게이트 절연막(130), 활성층(140) 및 오믹 콘택층(150)을 포함한다. 이때, 오믹 콘택층(150)은 채널부를 제외한 게이트 절연막(130) 상에 형성될 수 있다.
박막 트랜지스터(T) 및 데이터 라인(160) 상부에는 평탄화 특성이 우수하며, 감광성을 갖는 유기 물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 저유전율 절연 물질 또는 질화 실리콘 등 의 무기 물질로 이루어진 보호막(170)이 형성된다. 보호막(170)의 일부가 제거되어 드레인 전극(162)을 노출시키는 콘택홀(191)이 형성된다.
화소 전극(180)은 보호막(170)상에 형성되며, 콘택홀(191)을 통해 드레인 전극(162)과 연결된다. 또한, 화소 전극(180)은 액정의 배열 방향을 조정하기 위한 도메인 규제수단으로 절개 패턴(미도시)을 가질 수도 있다. 화소 전극(180)은 액정 분자의 배향을 위한 도메인 규제수단으로 절개 패턴(미도시) 대신에 돌기를 포함할 수도 있다. 이때, 화소 전극(180)의 절개 패턴(미도시)은 후술할 공통 전극(240)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 분할하기 위해 형성될 수 있다.
한편, 상부 기판(200)은 제 2 절연 기판(210) 상에 형성된 선택적으로 형성된 블랙 매트릭스(220), 블랙 매트릭스(220) 사이에 형성된 컬러 필터(230) 및 전체 상부에 형성된 공통 전극(240)을 포함한다.
블랙 매트릭스(220)는 화소 영역 사이에 형성되며, 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(220)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다. 한편, 블랙 매트릭스(220)는 Cr, CrOx 등의 금속 물질을 이용할 수도 있다.
컬러 필터(230)는 블랙 매트릭스(220)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(230)는 광원으로부터 조사되어 액정층(300)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.
공통 전극(240)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(220) 및 컬러 필터(230) 상부에 형성된다. 공통 전극(240)은 하부 기판(100)의 화소 전극(180)과 함께 액정층에 전압을 인가한다. 공통 전극(240)에는 절개 패턴(미도시)이 형성될 수도 있는데, 공통 전극(240)의 절개 패턴(미도시)은 화소 전극(180)의 절개 패턴(미도시)과 함께 액정층을 다수의 도메인으로 나누는 역할을 한다.
또한, 상기 금속 배선은 LCD 이외에 다양한 표시 장치에 이용될 수 있고, 또한 반도체 소자의 매몰형 게이트 형성 공정 등에 이용될 수 있다. 예를들어 기판을 스틸(steel) 또는 플렉서블(flexible) 기판으로 대체할 경우 OLED(Organic Light Emitting Diodes) 또는 플렉서블 디스플레이에도 이용할 수 있다.
도 1(a) 내지 도 1(e)는 본 발명의 제 1 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 2(a) 내지 도 2(c)는 본 발명의 제 2 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 3(a) 내지 도 3(d)는 본 발명의 제 3 실시 예에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 4는 본 발명에 따른 금속 배선 형성 방법을 이용한 박막 트랜지스터의 단면도.
도 5는 본 발명에 따른 금속 배선 형성 방법을 이용한 액정 표시 장치의 평면도.
도 6은 도 5의 Ⅰ-Ⅰ' 라인을 절취한 상태의 단면도.
도 7은 도 5의 Ⅱ-Ⅱ' 라인을 절취한 상태의 단면도.
도 8은 도 5의 Ⅲ-Ⅲ' 라인을 절취한 상태의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : 감광막 패턴
30 : 트렌치 40 : 소수성막
50 : 금속 잉크 55 : 금속 에어로졸
60 : 시드층 70 : 금속층
80 : 절연막

Claims (27)

  1. 기판 상부에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 상기 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치내에 금속을 함유하는 유동성 물질을 도포하여 시드층을 형성하는 단계; 및
    상기 시드층상에 금속층을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 감광막 패턴은 적어도 일부가 소수성화된 금속 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 감광막 패턴 표면을 소수성 처리하는 금속 배선 형성 방법.
  4. 제 3 항에 있어서, 상기 소수성 처리는 불소 플라즈마 처리를 포함하는 금속 배선 형성 방법.
  5. 제 3 항에 있어서, 상기 소수성 처리는 옥타데실 트리클로로 실란을 이용한 표면 처리를 포함하는 금속 배선 형성 방법.
  6. 제 2 항에 있어서, 상기 감광막 패턴은 옥타데실 트리클로로 실란을 포함하여 형성된 금속 배선 형성 방법.
  7. 제 2 항에 있어서, 상기 금속이 함유된 유동성 물질은 금속 잉크를 포함하는 금속 배선 형성 방법.
  8. 제 7 항에 있어서, 상기 금속 잉크를 도포한 후 열처리하는 단계를 더 포함하는 금속 배선 형성 방법.
  9. 제 1 항에 있어서, 상기 금속이 함유된 유동성 물질은 금속 에어로졸을 포함하는 금속 배선 형성 방법.
  10. 제 9 항에 있어서, 상기 금속 에어로졸은 금속 물질을 초음파 변환기 또는 공기압 분무기를 이용하여 에어로졸화함으로써 생성되는 금속 배선 형성 방법.
  11. 제 10 항에 있어서, 상기 금속 에어로졸은 상기 기판 또는 분사관중 적어도 어느 하나를 이동시키면서 분사하는 금속 배선 형성 방법.
  12. 제 11 항에 있어서, 상기 금속 에어로졸을 도포한 후 열처리하는 단계를 더 포함하는 금속 배선 형성 방법.
  13. 제 1 항에 있어서, 상기 금속층은 전기 도금, 금속 잉크 또는 금속 에어로졸을 이용하여 형성하는 금속 배선 형성 방법.
  14. 기판 상부에 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴 사이 공간에 금속을 함유하는 유동성 물질을 도포하여 시드층을 형성하는 단계; 및
    상기 시드층상에 금속층을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  15. 제 14 항에 있어서, 상기 시드층을 형성하기 전에 절연막 패턴에 소수성 처리를 진행하는 금속 배선 형성 방법.
  16. 제 15 항에 있어서, 상기 소수성 처리는 불소 플라즈마 또는 옥타데실 트리클로로 실란을 이용하여 표면 처리하는 금속 배선 형성 방법.
  17. 제 15 항에 있어서, 상기 금속이 함유된 유동성 물질은 금속 잉크를 포함하는 금속 배선 형성 방법.
  18. 제 17 항에 있어서, 상기 금속 잉크를 도포한 후 열처리하는 단계를 더 포함 하는 금속 배선 형성 방법.
  19. 제 15 항에 있어서, 상기 금속이 함유된 유동성 물질은 금속 에어로졸을 포함하는 금속 배선 형성 방법.
  20. 제 19 항에 있어서, 상기 금속 에어로졸을 도포한 후 열처리하는 단계를 더 포함하는 금속 배선 형성 방법.
  21. 제 14 항에 있어서, 상기 금속층은 전기 도금, 금속 잉크 또는 금속 에어로졸을 이용하여 형성하는 금속 배선 형성 방법.
  22. 기판 내에 형성된 트렌치;
    상기 트렌치 내에 형성되고, 미세 기공을 포함하는 시드층; 및
    상기 트렌치 내의 상기 시드층 상부에 형성된 금속층을 포함하는 금속 배선.
  23. 제 22 항에 있어서,
    상기 금속층의 높이는 상기 기판의 표면 높이보다 낮거나 같은 금속 배선.
  24. 기판 상부에 서로 이격 공간을 가지도록 형성된 절연막 패턴;
    상기 이격 공간 내에 형성되고, 미세 기공을 포함하는 시드층; 및
    상기 이격 공간 내의 상기 시드층 상부에 형성된 금속층을 포함하는 금속 배선.
  25. 제 24 항에 있어서,
    상기 금속층의 높이는 상기 기판의 표면 높이보다 낮거나 같은 금속 배선.
  26. 기판 내에 일 방향으로 연장되어 형성된 트렌치;
    상기 트렌치 내에 형성되고 제1 미세 기공을 포함하는 제1 시드층;
    상기 트렌치 내의 상기 제1 시드층 상부에 형성된 게이트 라인; 및
    상기 기판 및 상기 게이트 라인 상부에 형성된 게이트 절연막을 포함하는 액정 표시 장치.
  27. 제 26 항에 있어서,
    상기 게이트 라인과 교차하는 이격 공간을 가지도록 상기 게이트 절연막 상에 형성된 절연막 패턴;
    상기 이격 공간 내에 형성되고 제2 미세 기공을 포함하는 제2 시드층; 및
    상기 이격 공간 내의 상기 제2 시드층 상부에 형성된 데이터 라인을 더 포함하는 액정 표시 장치.
KR1020080032382A 2008-03-19 2008-04-07 금속 배선 형성 방법 KR20090100186A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/357,207 US20090236627A1 (en) 2008-03-19 2009-01-21 Method of forming metal wiring

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080025537 2008-03-19
KR1020080025537 2008-03-19

Publications (1)

Publication Number Publication Date
KR20090100186A true KR20090100186A (ko) 2009-09-23

Family

ID=41358589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032382A KR20090100186A (ko) 2008-03-19 2008-04-07 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20090100186A (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592237B2 (en) 2010-07-07 2013-11-26 Lg Display Co., Ltd. Method of manufacturing a thin film transistor including forming bus line patterns in a substrate and filling with metal
KR20140033847A (ko) * 2012-09-11 2014-03-19 엘지디스플레이 주식회사 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
US9257456B2 (en) 2014-06-26 2016-02-09 Samsung Display Co., Ltd. Method of forming a metal pattern and method of manufacturing a display substrate
US9295161B2 (en) 2012-11-22 2016-03-22 Samsung Electronics Co., Ltd. Method of forming electric wiring using inkjet printing and inkjet printing apparatus
KR20160032777A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 패턴 형성 방법 및 이를 이용한 와이어 그리드 편광 소자의 제조방법
US9386708B2 (en) 2012-11-22 2016-07-05 Samsung Electronics Co., Ltd. Method of forming electric wiring using inkjet printing
KR20170048013A (ko) * 2015-10-26 2017-05-08 한국기계연구원 미세배선 형성 방법
KR20200024771A (ko) * 2017-05-08 2020-03-09 카본 나노튜브 테크놀로지스, 엘엘씨 탄소나노튜브 박막트랜지스터 백플레인의 제조 및 그 디스플레이 통합
US11069867B2 (en) 2016-01-04 2021-07-20 Atom H2O, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
US11177465B2 (en) 2013-11-21 2021-11-16 Atom H2O, Llc Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
KR20210147488A (ko) * 2020-05-29 2021-12-07 한국기계연구원 나노 구조를 이용한 소수성-친수성 복합 패턴 구조체
US11785791B2 (en) 2017-05-04 2023-10-10 Atom H2O, Llc Carbon enabled vertical organic light emitting transistors

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
US8592237B2 (en) 2010-07-07 2013-11-26 Lg Display Co., Ltd. Method of manufacturing a thin film transistor including forming bus line patterns in a substrate and filling with metal
KR20140033847A (ko) * 2012-09-11 2014-03-19 엘지디스플레이 주식회사 저저항 배선 형성방법 및 그를 이용한 박막 트랜지스터 제조방법
US9386708B2 (en) 2012-11-22 2016-07-05 Samsung Electronics Co., Ltd. Method of forming electric wiring using inkjet printing
US9295161B2 (en) 2012-11-22 2016-03-22 Samsung Electronics Co., Ltd. Method of forming electric wiring using inkjet printing and inkjet printing apparatus
US11177465B2 (en) 2013-11-21 2021-11-16 Atom H2O, Llc Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
US9257456B2 (en) 2014-06-26 2016-02-09 Samsung Display Co., Ltd. Method of forming a metal pattern and method of manufacturing a display substrate
KR20160032777A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 패턴 형성 방법 및 이를 이용한 와이어 그리드 편광 소자의 제조방법
KR20170048013A (ko) * 2015-10-26 2017-05-08 한국기계연구원 미세배선 형성 방법
US11069867B2 (en) 2016-01-04 2021-07-20 Atom H2O, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
US11785791B2 (en) 2017-05-04 2023-10-10 Atom H2O, Llc Carbon enabled vertical organic light emitting transistors
KR20200024771A (ko) * 2017-05-08 2020-03-09 카본 나노튜브 테크놀로지스, 엘엘씨 탄소나노튜브 박막트랜지스터 백플레인의 제조 및 그 디스플레이 통합
KR20220025950A (ko) * 2017-05-08 2022-03-03 아톰 에이치투오, 엘엘씨 탄소나노튜브 박막트랜지스터 백플레인의 제조 및 그 디스플레이 통합
KR20210147488A (ko) * 2020-05-29 2021-12-07 한국기계연구원 나노 구조를 이용한 소수성-친수성 복합 패턴 구조체

Similar Documents

Publication Publication Date Title
KR20090100186A (ko) 금속 배선 형성 방법
US20090236627A1 (en) Method of forming metal wiring
KR101124999B1 (ko) 반도체 장치와 그 제조 방법
US7704806B2 (en) Thin film transistor having silicon nanowire and method of fabricating the same
US7964452B2 (en) Liquid crystal display device and method for manufacturing the same
KR101174071B1 (ko) 전자기기, 반도체장치 및 그의 제작방법
TWI254340B (en) Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
US7826011B2 (en) Display and method of manufacturing the same
KR20090046300A (ko) 금속 배선 및 그 형성 방법
CN100506555C (zh) 印版,印版的制造方法及使用印版制造平板显示器的方法
US7767504B2 (en) Methods for forming film patterns by disposing a liquid within a plural-level partition structure
WO2006049288A1 (en) Organic transistor and manufacturing method thereof
US20110177639A1 (en) Method for manufacturing a thin film transistor array panel
CN101770127A (zh) 像素构造、有源矩阵基板、有源矩阵基板的制造方法、电光学装置以及电子设备
TW200803612A (en) Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
CN106597770A (zh) 一种阵列基板及其制作方法、显示装置
WO2018201709A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
KR102332948B1 (ko) 편광 소자 및 이를 포함하는 표시장치
CN1868073B (zh) 电致发光显示面板
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101211216B1 (ko) 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
US20080137019A1 (en) Liquid crystal display device and method of manufacture
JP2007280987A (ja) 金属配線形成方法及びアクティブマトリクス基板の製造方法
KR20180039227A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination