CN104614906A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN104614906A
CN104614906A CN201410458060.8A CN201410458060A CN104614906A CN 104614906 A CN104614906 A CN 104614906A CN 201410458060 A CN201410458060 A CN 201410458060A CN 104614906 A CN104614906 A CN 104614906A
Authority
CN
China
Prior art keywords
contact hole
electrode
drain electrode
film transistor
organic insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410458060.8A
Other languages
English (en)
Inventor
朴承铉
宋俊昊
宋溱镐
李宰学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202210423963.7A priority Critical patent/CN114709226A/zh
Priority to CN201911147544.XA priority patent/CN110888272B/zh
Publication of CN104614906A publication Critical patent/CN104614906A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板及其制造方法。根据本发明的示例性实施例的薄膜晶体管阵列面板包括：绝缘基板；栅极线，设置在绝缘基板上并且包括栅极焊盘部分；数据线，与栅极线交叉并绝缘，并且包括源电极和数据焊盘部分；漏电极，面对源电极；有机绝缘层，设置在数据线和漏电极上，并且包括第一接触孔；共电极，设置在有机绝缘层上，并且包括第二接触孔；钝化层，设置在共电极上，并且包括第三接触孔；以及像素电极，设置在钝化层上并且与漏电极接触，其中，第三接触孔被设置为与第一接触孔的一个表面相邻，以改善开口率并用于稳定的电极连接。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明的示例性实施例涉及一种薄膜晶体管阵列面板和一种制造薄膜晶体管阵列面板的方法。
背景技术
液晶显示器是当前使用的最普通类型的平板显示器中的一种，液晶显示器通常包括具有场产生电极(诸如像素电极和共电极)的两个显示面板以及设置在这两个显示面板之间的液晶层。液晶显示器通过向场产生电极施加电压而在液晶层中产生电场，确定液晶层的液晶分子的方向，并通过所产生的电场来控制入射光的偏振以显示图像。
在液晶显示器中，在液晶层中产生电场的两个场产生电极均可以设置在薄膜晶体管阵列面板中。
在薄膜晶体管阵列面板中设置两个场产生电极的情况下，多个绝缘层设置在薄膜晶体管和场产生电极之间，所述多个绝缘层中的至少一个层可以采用有机绝缘层。用于电连接薄膜晶体管和场产生电极的接触孔通常形成在所述多个绝缘层中。
发明内容
本发明致力于通过调整形成接触孔的位置来有效地防止薄膜晶体管阵列面板短路，并且改善包括薄膜晶体管阵列面板的显示装置的稳定性。
本发明的示例性实施例提供一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：绝缘基板；栅极线，设置在绝缘基板上并且包括栅极焊盘部分；数据线，与栅极线交叉并绝缘，并且包括源电极和数据焊盘部分；漏电极，面对源电极；有机绝缘层，设置在数据线和漏电极上，其中，第一接触孔限定为穿过有机绝缘层；共电极，设置在有机绝缘层上，其中，第二接触孔限定为穿过共电极；钝化层，设置在共电极上，其中，第三接触孔限定为穿过钝化层；以及像素电极，设置在钝化层上并且与漏电极接触，其中，第三接触孔被设置为与第一接触孔的一个表面相邻。
在示例性实施例中，第一接触孔可以小于第二接触孔，第三接触孔可以小于第二接触孔，第三接触孔的一部分可以与漏电极叠置。
在示例性实施例中，第三接触孔可以暴露漏电极的一端。
在示例性实施例中，第三接触孔的表面可以与有机绝缘层部分地叠置。
在示例性实施例中，第三接触孔的不与有机绝缘层叠置的一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离A、以及第三接触孔的其余表面和第一接触孔的与第三接触孔的所述其余表面面对的表面之间的距离B可以满足下面的不等式：A>1.2×B。
在示例性实施例中，第三接触孔的所述一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离可以在大约1微米(μm)至大约6μm的范围内。
在示例性实施例中，第三接触孔与漏电极的叠置部分的长度可以在大约1μm至大约6μm的范围内。
在示例性实施例中，第三接触孔的三个表面可以与有机绝缘层叠置。
在示例性实施例中，漏电极可以大体上在有机绝缘层与共电极部分地叠置的方向上延伸。
在示例性实施例中，第三接触孔可以设置在与漏电极延伸所沿的方向相反的方向上。
在示例性实施例中，像素电极可以与第三接触孔的一个表面叠置。
在示例性实施例中，通过第四接触孔暴露栅极焊盘部分的一部分，第四接触孔可以限定为穿过有机绝缘层，并且通过第五接触孔暴露数据焊盘部分的一部分，第五接触孔可以限定为穿过有机绝缘层。
在示例性实施例中，共电极和像素电极中的一个可以是平面状电极，而共电极和像素电极中的另一个可以是分支电极。
本发明的示例性实施例提供一种制造薄膜晶体管阵列面板的方法，所述方法包括：在绝缘基板上设置栅极线和包括漏电极的数据线；在栅极线和数据线上设置有机绝缘层，穿过有机绝缘层形成第一接触孔；在有机绝缘层上设置共电极，穿过共电极形成第二接触孔；在共电极上设置钝化层；穿过钝化层形成第三接触孔以暴露漏电极的一端；以及在钝化层上设置通过第三接触孔与漏电极连接的像素电极，其中，第三接触孔被形成为与第一接触孔的一个表面相邻。
在示例性实施例中，第三接触孔的表面可以与有机绝缘层部分地叠置。
在示例性实施例中，第三接触孔的不与有机绝缘层叠置的一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离A、以及第三接触孔的其余表面和第一接触孔的与第三接触孔的所述其余表面面对的表面之间的距离B可以满足下面的不等式：A>1.2×B。
在示例性实施例中，第三接触孔的所述一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离可以在大约1μm至大约6μm的范围内。
在示例性实施例中，第三接触孔与漏电极的叠置部分的长度可以在大约1μm至大约6μm的范围内。
在示例性实施例中，第三接触孔可以与有机绝缘层的三个表面叠置，并且像素电极可以与第三接触孔的一个表面叠置。
在示例性实施例中，漏电极可以在有机绝缘层与共电极部分地叠置的方向上延伸，并且第三接触孔可以设置在与漏电极延伸所沿的方向相反的方向上。
根据薄膜晶体管阵列面板的示例性实施例，如在此所述，接触孔被形成为允许接触孔的一侧在接触孔的制造工艺期间与电极连接，从而有效地防止短路。
在该实施例中，覆盖栅极线的阻光构件的宽度根据接触孔的位置而减小，从而提供具有改善的开口率和透射率的显示装置。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的上述和其他特征将变得更加清楚，在附图中：
图1是根据本发明的薄膜晶体管阵列面板的示例性实施例的俯视图；
图2是沿图1的II-II'线截取的剖视图；
图3是沿图1的线III-III'截取的剖视图；
图4是沿图1的线IV-IV'截取的剖视图；
图5是沿图1的线V-V'截取的剖视图；
图6是沿图1的线VI-VI'截取的剖视图；
图7A至图10B是示出根据本发明的薄膜晶体管阵列面板中的接触孔部分的可选示例性实施例的视图；
图11是根据本发明的薄膜晶体管阵列面板的示例性实施例的图像；
图12是根据对比示例的薄膜晶体管阵列面板的图像；
图13是根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的电流确认曲线图；
图14是根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的电流与电压的曲线图；
图15是根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的电流与时间的曲线图。
具体实施方式
现在，将在下文中参照其中示出了各种实施例的附图更充分地描述本发明。然而，本发明可以以许多不同形式实施，并不应被解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将把本发明的范围充分传达给本领域技术人员。相同的附图标记始终指示相同的元件。
将理解的是，当元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者在它们之间可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
将理解的是，虽然在这里可使用术语“第一”、“第二”、“第三”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，在不脱离这里的教导的情况下，下面讨论的第一元件、组件、区域、层和/或部分可以被称作第二元件、组件、区域、层和/或部分。
这里使用的术语仅用来描述具体的实施例，而不意图成为限制。如这里使用的，除非上下文另外明确指出，否则单数形式“一种”、“一个”和“该”也意图包括包含“至少一种(至少一个)”的复数形式。“或”意味着“和/或”。如这里使用的，术语“和/或”包括相关列出项中的一个或更多个项的任意组合和全部组合。还将理解的是，当术语“包括”和/或其变型，或者“包含”和/或其变型用在本说明书中时，说明存在陈述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他的特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
此外，在这里可以使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述附图中所示的一个元件与另一元件的关系。将理解的是，相对术语意图包含装置的除附图中所绘的方位之外的不同方位。例如，如果一幅附图中的装置被翻转，则被描述为在其他元件“下”侧的元件将随后被定向在其他元件“上”侧。因此，根据附图中的具体方位，示例性术语“下”可包括“下”和“上”两种方位。相似地，如果一幅附图中的装置被翻转，则被描述为在其他元件“下方”或“之下”的元件将随后被定向在其他元件“上方”。因此，示例性术语“下方”或“之下”可包括上方和下方两种方位。
这里所使用的“大约”或“近似”包括所述值并且意指在本领域的普通技术人员在顾及正在考虑的测量和与特定量的测量相关联的误差(即，测量系统的局限性)的情况下确定的对于特定值的偏差可接受范围内。例如，“大约”可以意指在一个或多个标准偏差内，或者在所述值的±30％、20％、10％、5％内。
除非另有定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与本公开所属领域的普通技术人员所通常理解的意思相同的意思。应该进一步理解，除非这里明确定义，否则术语诸如在通用字典中定义的术语应该被解释为具有与相关领域的背景下它们的意思一致的意思，而不应该理想地或者过于形式化地解释它们的意思。
在此，参照作为理想化实施例的示意图的剖视图来描述示例性实施例。如此，将预料到由于例如制造技术和/或公差导致的示图的形状变化。因此，这里描述的实施例不应被解释为局限于在此示出的区域的具体形状，而是包括由例如制造导致的形状偏差。例如，示出或描述为平坦的区域通常可具有粗糙的和/或非线性的特征。此外，示出的锐角可以被倒圆。因此，在附图中示出的区域本质上是示意性的，它们的形状并不意图示出区域的精确形状，也不意图限制权利要求的范围。
在下文中，将参照图1至图6详细描述根据本发明的薄膜晶体管阵列面板的示例性实施例。
图1是根据本发明的薄膜晶体管阵列面板的示例性实施例的俯视图，图2是沿图1的II-II'线截取的剖视图，图3是沿图1的III-III'线截取的剖视图，图4是沿图1的IV-IV'线截取的剖视图，图5是沿图1的V-V'线截取的剖视图，图6是沿图1的VI-VI'线截取的剖视图。
参照图1至图6，薄膜晶体管阵列面板的示例性实施例包括绝缘基板110和设置在绝缘基板110上的多条栅极线121。
每条栅极线121包括向上突出的多个栅电极124和用于与另一个层或外部驱动电路连接的具有宽区域的栅极焊盘部分129。产生栅极信号的栅极驱动电路(未示出)可以设置(例如，安装)在附着在绝缘基板110上的柔性印刷电路膜(未示出)上，或者直接安装在绝缘基板110上。
栅极线121可以具有单层结构，或者包括两个或更多个导电层的多层结构。
栅极绝缘层140设置在栅极线121上。栅极绝缘层140可以包括诸如以氮化硅(SiNx)或氧化硅(SiOx)为例的无机绝缘材料，或者可以由它们形成。
多个半导体151设置在栅极绝缘层140上。在根据本发明的液晶显示器的示例性实施例中，半导体151可以包括突起154。在该实施例中，突起154可以仅设置在栅电极124上。
例如，在一个示例性实施例中，半导体151可以包括非晶硅、多晶硅、氧化物半导体或它们的组合，或者可以由它们形成。
半导体151包括设置在数据焊盘部分179下方的端部159。
多个欧姆接触件161、163、165和169设置在半导体151上。欧姆接触件163和165可以设置成一对，同时基于栅电极124彼此面对以设置在半导体151的突起154上。欧姆接触件169设置在数据焊盘179的下方。
欧姆接触件161、163、165和169可以包括诸如以n+氢化非晶硅(其中以高浓度掺杂诸如磷的n型杂质)或硅化物为例的材料，或者可以由它们形成。在可选的示例性实施例中，可以省略欧姆接触件161、163、165和169。例如，在半导体151是氧化物半导体的一个示例性实施例中，可以省略欧姆接触件161、163、165和169。
包括多条数据线171和多个漏电极175的数据导体设置在欧姆接触件161、163、165和169上。
数据线171传输数据信号，并且大体上沿竖直方向延伸以与栅极线121交叉。每条数据线171包括朝向栅电极124延伸的多个源电极173和用于与另一个层或外部驱动电路连接的具有宽区域的数据焊盘部分179。产生数据信号的数据驱动电路(未示出)可以设置(例如，安装)在附着在绝缘基板110上的柔性印刷电路膜(未示出)上，或者直接安装在绝缘基板110上。
数据线171可以周期性地弯折，并相对于栅极线121的延伸方向具有倾斜角度。栅极线121的延伸方向和数据线171之间的倾斜角度可以等于或大于大约45°。在根据本发明的薄膜晶体管阵列面板的可选示例性实施例中，数据线171可以沿直线线性地延伸。
漏电极175包括杆状端(基于栅电极124而面对源电极173)和具有宽的区域的一端。
数据导体171和175可以具有单层结构，或者包括两个或更多个导电层的多层结构。
栅电极124、源电极173和漏电极175可以与半导体的突起154一起共同限定作为开关元件的薄膜晶体管(TFT)。除了其中设置有薄膜晶体管的半导体151的突起154之外，半导体151可以具有与数据线171、漏电极175以及欧姆接触件161、165和169的在数据线171和漏电极175下方的部分的形状基本相同的平面形状。
第一钝化层180x设置在数据线171、漏电极175以及半导体151的暴露部分上。例如，第一钝化层180x可以包括诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料，或者可以由它们形成。
有机绝缘层80设置在第一钝化层180x上。有机绝缘层80的表面可以是大体上平的。例如，有机绝缘层80可以包括感光性材料或非感光性材料，或者可以由它们形成。
在示例性实施例中，使漏电极暴露的第一接触孔185a被限定为穿过有机绝缘层80，第四接触孔181和第五接触孔182分别被限定为穿过栅极焊盘部分129和数据焊盘部分179中的有机绝缘层80。在该实施例中，可以通过将有机绝缘层80的一部分从与栅极焊盘部分129和数据焊盘部分179对应的区域去除，来形成穿过有机绝缘层80的接触孔。在该工艺中，可以在栅极焊盘部分129和数据焊盘部分179上应用有机绝缘层80，然后蚀刻以形成第四接触孔181、第五接触孔182等。
在示例性实施例中，有机绝缘层80的第一接触孔185a形成为暴露漏电极175的部分区域，用于以下将描述的漏电极175和像素电极191之间的物理连接和电连接，并且作为本发明的示例，漏电极175的一端是暴露的。
虽然未示出，但是在根据本发明的薄膜晶体管阵列面板的可选示例性实施例中，滤色器可以设置在有机绝缘层80的下方。在该实施例中，薄膜晶体管阵列面板还可以包括设置在有机绝缘层80上的层。例如，在一个示例性实施例中，薄膜晶体管阵列面板还可以包括设置在滤色器上的覆盖层，以防止滤色器的颜料流入液晶层中，例如，覆盖层可以包括诸如氮化硅(SiNx)的绝缘材料或者可以由其形成。
共电极131设置在有机绝缘层80上。共电极131可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料制成。在示例性实施例中，共电极131可以具有平面形状或板形状，但共电极131不限于此。在可选的示例性实施例中，共电极131可以具有分支形状。在共电极131具有分支形状的示例性实施例中，像素电极191可以具有平面形状。
在示例性实施例中，第二接触孔138被限定为在共电极131的边缘(即与漏电极175对应的区域)处穿过共电极131，并且第二接触孔138可以与蚀刻的有机绝缘层80的接触孔对应，或者与蚀刻的有机绝缘层80的接触孔叠置。在该实施例中，当从俯视图观察时，第二接触孔138可以等于或大于第一接触孔185a。参照图1，第二接触孔138与第一接触孔185a可以针对每个孔的边界隔开预定值或更大的上、下、左和右间隔。
共电极131通过另一或单独的接触孔(未示出)连接到设置在围绕显示区域的周边区域中的共电压线以接收共电压。
第二钝化层180y设置在共电极131和第一钝化层180x的部分区域上。例如，第二钝化层180y可以包括诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料，或者可以由它们形成。
第三接触孔185b被限定为穿过第二钝化层180y。第三接触孔185b暴露漏电极175的部分区域。例如，在一个示例性实施例中，第三接触孔185b暴露漏电极175的一端并且第三接触孔185b的一部分与漏电极175叠置。
参照图1，在示例性实施例中，第一接触孔185a与第二接触孔138根据平面针对每个孔的边界在上、下、左和右方向上彼此隔开预定距离。在该实施例中，如图1中所示，第三接触孔185b略微不对称地设置，例如，第三接触孔185b设置为邻近地偏置于第一接触孔185a的在下方向上的一个表面。在该实施例中，第三接触孔185b可以在下方向上与第一接触孔185a的边界叠置。在这里，限定在层中的接触孔的表面指的是该层的限定该层和接触孔之间的边界的内表面。
在示例性实施例中，如图3中所示，第一接触孔185a小于第二接触孔138并且第三接触孔185b小于第二接触孔138。
在该实施例中，第三接触孔185b设置为暴露漏电极175的一端。在该实施例中，第三接触孔185b设置为偏向于一个方向以暴露漏电极175的一端，在这种情况下，第三接触孔185b的一个表面可以设置在第一接触孔185a的外部并且与有机绝缘层80叠置。
在示例性实施例中，第三接触孔185b的至少一个表面与有机绝缘层80叠置，例如，第三接触孔185b的三个表面可以与有机绝缘层80叠置。第三接触孔185b的其余一个表面与有机绝缘层80隔开，像素电极191可以设置为穿过相应表面的隔开的空间并与漏电极175电连接。在该实施例中，像素电极191通过第三接触孔185b的一个表面与漏电极175接触。
在示例性实施例中，如图1中所示，漏电极175可以大体上沿一个方向延伸，即，说明书中的上方向。漏电极175的延伸部分可以与有机绝缘层80和共电极131叠置，并且第三接触孔185b可以沿与所述一个方向(即，漏电极175的延伸方向)相反的方向延伸以与漏电极175叠置。
在示例性实施例中，间隔限定在第三接触孔185b的不与有机绝缘层80叠置的一个表面和第一接触孔185a的与第三接触孔185b的所述一个表面面对的表面之间。在该实施例中，当将位于第三接触孔185b的一个表面和第一接触孔185a的与第三接触孔185b的所述一个表面面对的表面之间的间隔的距离称作A，并且将位于第三接触孔185b的其余表面和第一接触孔185a的与第三接触孔185b的所述其余表面面对的表面之间的距离称作B时，A与B可以满足下面的不等式：A>1.2×B。
这里，如图1中所示，A表示在漏电极175的延伸方向上第一接触孔185a和第三接触孔185b之间的隔开的间隔，并且像素电极191通过相应区域连接到漏电极。
这里，B表示第三接触孔185b的其中没有设置像素电极191或与有机绝缘层80叠置的表面和第一接触孔185a的与第三接触孔185b的所述表面面对的表面之间的间隔。
这里，当从俯视图观察时，可以将这些表面之间的所述间隔的距离限定为这些表面之间的最小长度。
例如，在一个示例性实施例中，A可以在大约1微米(μm)至大约6μm的范围，但不限于此。在该实施例中，其中通过第三接触孔185b连接到漏电极175的像素电极191与漏电极175叠置的间隔可以在大约1μm至大约6μm的范围内。当所述间隔过小时，电阻会增大，但本发明不限于具有该数值范围的间隔。
在示例性实施例中，第三接触孔185b的连接到像素电极191的一个表面和第一接触孔185a的与第三接触孔185b的所述一个表面面对的表面之间的间隔可以是位于第三接触孔185b的其余三个表面中的一个表面和第一接触孔185a的与第三接触孔185b的其余三个表面中的所述一个表面面对的表面之间的间隔的大约1.2倍大。第三接触孔185b通过不对称的位置关系被设置为靠近第一接触孔185a的任意一侧。
像素电极191设置在第二钝化层180y上。像素电极191可以包括诸如ITO或IZO的透明导电材料或由其制成。
像素电极191包括大体上彼此平行地延伸并且彼此隔开的多个分支电极193以及连接分支电极193的上端和下端的上水平部分和下水平部分192。像素电极191的分支电极193可以沿数据线171弯折。然而，在根据本发明的薄膜晶体管阵列面板的示例性实施例中，数据线171和像素电极191的分支电极193可以沿直线延伸。
在这里，示出了像素电极191是分支状形状，而共电极131是平面状形状，但本发明不限于此。在可选的示例性实施例中，像素电极191是平面状形状，而共电极131是分支状形状。
使栅极焊盘部分129的一部分暴露的第四接触孔181被限定在第一钝化层180x、第二钝化层180y和栅极绝缘层140中。例如，第四接触孔181的数量可以为至少一个，并且第四接触孔181的平面形状可以是诸如四边形的多边形、圆形或椭圆形。第一连接构件81设置在第四接触孔181中。第一连接构件81可以与像素电极191设置在同一层中。
使数据焊盘部分179的一部分暴露的第五接触孔182被限定在第一钝化层180x和第二钝化层180y中。例如，第五接触孔182的数量可以为至少一个，并且第五接触孔182的平面形状可以是诸如四边形的多边形、圆形或椭圆形。第二连接构件82设置在第五接触孔182中。第二连接构件82可以与像素电极191设置在同一层中。
在示例性实施例中，如上所述，薄膜晶体管阵列面板包括限定为向其一侧偏置的第三接触孔，即，第三接触孔设置在与像素电极191的纵向相反的一侧，从而减小用于覆盖像素电极191的阻光构件220的宽度，使得开口率和透射率得以改善，并通过开口率和透射率的改善降低功耗。在该实施例中，可以减少在用于设置与第三接触孔的一个表面接触的像素电极的工艺期间的缺陷。
在这里，描述了包括有机绝缘层80的示例性实施例，但本发明不限于此。在可选的示例性实施例中，可以省略有机绝缘层80。
在下文中，将参照图1至图6描述根据本发明的薄膜晶体管阵列面板的制造方法的示例性实施例。
在示例性实施例中，在绝缘基板110上设置(例如，形成)包括栅电极124和栅极焊盘部分129的栅极线121。在该实施例中，可以与栅极线121一起提供设置在周边区域中的共电压线。然后，在栅极线121和共电压线上顺序地设置(例如，堆叠)栅极绝缘层140、半导体151和用于形成欧姆接触件的层。在其上设置包括数据线171(包括源电极173和数据焊盘部分179)的数据导体和漏电极175。然后，利用数据导体作为掩模对形成欧姆接触件的层进行蚀刻以完成欧姆接触件161、163、165和169，并且暴露半导体151的突起154的一部分。例如，栅极绝缘层140可以由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。
接下来，在数据导体上设置(例如，堆叠)第一钝化层180x。例如，第一钝化层180x可以由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。
接下来，在第一钝化层180x上设置有机绝缘层80，并穿过有机绝缘层80形成第一接触孔185a。有机绝缘层80包括感光性材料和非感光性材料，有机绝缘层80的表面可以大体上是平的。有机绝缘层80还设置在与栅极焊盘部分129和数据焊盘部分179对应的区域中。
根据本发明的另一示例性实施例，可以在有机绝缘层的下方设置滤色器，并且在该实施例中，还可以在有机绝缘层上设置覆盖层。
接下来，在有机绝缘层80上设置(例如，堆叠)导电层以形成包括第二接触孔138的共电极131。例如，在一个示例性实施例中，共电极131可以是平面状形状。
接下来，在共电极131上形成第二钝化层180y，并穿过第二钝化层180y形成第三接触孔185b。
在示例性实施例中，第一接触孔185a形成为小于第二接触孔138，第三接触孔185b形成为小于第二接触孔138。在该实施例中，第三接触孔185b形成为暴露漏电极175的一端，因此第三接触孔185b形成为与第一接触孔185a的一个表面相邻，即，偏向于一侧。
在该实施例中，第三接触孔185b形成为偏向于一个方向以暴露漏电极175的一端，第三接触孔185b的一个表面设置在第一接触孔185a外部。第三接触孔185b的设置在第一接触孔185a外部的所述一个表面可以与有机绝缘层80叠置。
例如，在一个示例性实施例中，第三接触孔185b的一个表面与有机绝缘层80叠置。在示例性实施例中，第三接触孔185b的三个或更少个表面可以与有机绝缘层80叠置。在该实施例中，至少一个其余表面可以与有机绝缘层80隔开，并且像素电极191可以通过相应表面连接到漏电极175。
在该实施例中，漏电极175可以大体上沿一个方向延伸，例如，如图1中所示的上方向。漏电极175的延伸部分与有机绝缘层80和共电极131的部分叠置，并且第三接触孔185b形成为沿另一个方向(例如，与漏电极175的延伸方向相反的下方向)与漏电极175叠置。
在该实施例中，间隔限定在第三接触孔185b的不与有机绝缘层80叠置的一个表面和第一接触孔185a的与所述一个表面面对的表面之间。当将位于第三接触孔185b的所述一个表面和第一接触孔185a的所述表面之间的间隔的距离称作A，并且将位于第三接触孔185b的其余表面和第一接触孔185a的与第三接触孔185b的所述其余表面面对的表面之间的距离称作B时，A与B可以满足下面的不等式：A>1.2×B。
这里，如图1中所示，A表示在漏电极175的延伸方向上第一接触孔和第三接触孔之间的隔开的间隔，并且漏电极175和像素电极191通过相应区域彼此连接。
这里，B表示第三接触孔185b的其余表面中的一个表面(其中没有设置像素电极191或与有机绝缘层80叠置)和第一接触孔185a的与第三接触孔185b的剩余表面中的所述一个表面面对的表面之间的间隔。
在示例性实施例中，距离A可以在大约1μm至大约6μm的范围内，但不限于此。在该实施例中，第三接触孔185b和漏电极175的叠置部分的距离(其中，通过第三接触孔185b连接到漏电极175的像素电极191与漏电极175叠置)可以在大约1μm至大约6μm的范围内。当距离过小时，电阻会增大，但间隔不限于该数值范围。
最后，如图1至图6中所示，在第二钝化层180y上设置像素电极191、第一连接构件81和第二连接构件82。
第一连接构件81通过第四接触孔181覆盖栅极焊盘部分129的暴露部分，第二连接构件82通过第五接触孔182覆盖数据焊盘部分179的暴露部分。
像素电极191通过第三接触孔185b覆盖漏电极175的暴露部分，以物理地或电地连接到漏电极175。
根据薄膜晶体管阵列面板的制造方法的示例性实施例，第三接触孔在薄膜晶体管阵列面板中形成为偏向于一侧。在该实施例中，可以在像素电极191的纵向的相反侧设置第三接触孔，从而减小用于覆盖像素电极191的阻光构件220的宽度。通过阻光构件220的宽度的减小，改善了开口率和透射率，并且通过开口率和透射率的改善，降低了功耗。因此，在该实施例中，减少了在形成与第三接触孔的一个表面接触的像素电极的工艺期间的缺陷。
在下文中，将参照图7A至图10B描述薄膜晶体管阵列面板的可选示例性实施例的接触孔位置关系。
图7A至图10B是示出根据本发明的薄膜晶体管阵列面板中的接触孔部分的可选示例性实施例的视图。
利用与以上使用的用于描述图1至图6中示出的薄膜晶体管中的接触孔部分的示例性实施例的附图标记相同的附图标记来标示图7A至图10B中示出的相同或相似的元件，并且将在下文中省略或简化它们的任何重复性的详细说明。在每幅附图中，图7A、图8A、图9A和图10A是接触孔部分的可选示例性实施例的俯视图，而图7B、图8B、图9B和图10B是分别沿图7A、图8A、图9A和图10A的线b-b'截取的剖视图。
在示例性实施例中，参照图7A，源电极173(其是数据线171的一部分)可以与数据线171设置在同一条线上。漏电极175与源电极173大体上平行地延伸。因此，在该实施例中，漏电极175与数据线171的一部分大体上平行。
然而，漏电极175可以在大体上垂直于数据线171的方向上延伸，以在其延伸的一侧处与像素电极191接触。
栅电极124、源电极173和漏电极175与半导体154一起共同限定TFT，并且薄膜晶体管的沟道在源电极173和漏电极175之间形成在半导体154中。
根据本发明的薄膜晶体管阵列面板的示例性实施例可以包括与数据线171设置在同一条线上的源电极173以及与数据线171大体上平行地延伸的漏电极175，以在不增大数据导体所占据的面积的情况下，使薄膜晶体管的宽度增大，因此增大液晶显示器的开口率。
在该实施例中，如图7A中所示，当从平面图观察时，有机绝缘层80的第一接触孔185a和共电极131的第二接触孔138可以被形成为相对于所有的上、下、左和右方向具有预定值的间隔。
在该实施例中，如图7A中所示，第三接触孔185b可以相对于所有的上、下、左和右方向与第一接触孔185a和第二接触孔138不具有预定值(或更大)的间隔，并且不对称地设置为略偏向于一侧。在该实施例中，第三接触孔185b的一个表面形成为与第一接触孔185a叠置或在第一接触孔185a内部，使得有机绝缘层80可以与第三接触孔185b叠置。
在该实施例中，如图7B中所示，像素电极191没有设置在第三接触孔185b的与有机绝缘层80叠置的一个表面中，像素电极191通过与漏电极175叠置但不与有机绝缘层80叠置的另一表面而电连接到漏电极175。在该实施例中，像素电极191的连接因第三接触孔的一个表面中的绝缘层的底切而被切断。在该实施例中，像素电极191与漏电极175电连接的区域的距离由B'(称作电阻余量(resistance margin))表示，像素电极191与第二绝缘层180y叠置的区域由A'(称作接触余量(contact margin))表示。
参照图8A和图8B，在可选的示例性实施例中，漏电极175可以如图1中所示地延伸，其他构成元件的位置和尺寸与图1中示出的实施例大体上相同。然而，在图8中示出的示例性实施例中，第三接触孔185b的尺寸与图1中示出的示例性实施例相比可以更大。在使用具有低分辨率的曝光装置来制造的示例性实施例中，如图8A和图8B中所示，增大了第三接触孔185b的尺寸，并且与图7A和图7B中示出的示例性实施例不同，第三接触孔185b的三个表面可以与有机绝缘层80叠置。在该实施例中，第三接触孔185b可以形成为与共电极131的第二接触孔138叠置或在共电极131的第二接触孔138内部，使得第三接触孔185b的一个表面可以与共电极131叠置。
在如上所述的使用具有低分辨率的曝光装置的示例性实施例中，第三接触孔185b的三个表面与有机绝缘层80叠置，像素电极191和漏电极175通过第三接触孔185b的不与有机绝缘层80叠置的一个表面彼此连接。在该实施例中，第三接触孔185b的一个表面可以与共电极131叠置，并且第三接触孔185b的其余三个表面可以不与共电极131叠置。在该实施例中，像素电极191与漏电极175电连接的区域的长度由B'(称作电阻余量)表示，像素电极191与第二绝缘层180y的叠置部的距离由A'(称作接触余量)表示。
因此，像素电极191可以在漏电极175的至少一个表面上与漏电极175连接，从而即使当在使用低分辨率的曝光装置的工艺中发生缺陷时，也能有效地运行。
在另一可选的示例性实施例中，参照图9A和图9B，第三接触孔185b可以被设置为沿对角线方向偏置。在示例性实施例中，如图9A所示，第三接触孔185b可以被设置为沿倾斜方向对角线地偏置。在该实施例中，第三接触孔185b可以在其左下表面中与有机绝缘层80叠置，并且像素电极191可以设置在第三接触孔185b的右上表面中以连接到漏电极175。在该实施例中，像素电极191与漏电极175电连接的区域的长度由B'(称作电阻余量)表示，像素电极191与第二绝缘层180y的叠置部分的长度由A'(称作接触余量)表示。
因此，在如图9A中所示的第三接触孔185b沿对角方向偏置的该实施例中，像素电极191有效地连接到漏电极175，以具有预定值(或更大)的电阻余量，从而高效地运行。
在另一可选的示例性实施例中，参照图10A和图10B，漏电极175的宽度可以大于第一接触孔185a的宽度，并且可以使用具有低分辨率的曝光装置。
在该实施例中，第三接触孔185b的一个表面与共电极131叠置，并且第三接触孔185b的其余三个表面不与共电极131叠置。在该实施例中，第三接触孔185b的三个表面可以与有机绝缘层80叠置，并且第三接触孔185b的其余一个表面不与有机绝缘层80叠置。在该实施例中，第三接触孔185b被设置为暴露漏电极175的一端。
通过第三接触孔185b暴露的漏电极175通过第三接触孔185b的不与有机绝缘层80叠置的其余一个表面连接到像素电极191。在该实施例中，像素电极191与漏电极175电连接的区域的长度由B'(称作电阻余量)表示，像素电极191与第二绝缘层180y的叠置部的长度由A'(称作接触余量)表示。
在该实施例中，如图10A和图10B中所示，漏电极和有机绝缘层通过第三接触孔的一个表面彼此连接。
接下来，将参照图11和图12描述根据本发明的薄膜晶体管的示例性实施例的开口率和对比示例的开口率。图11是根据本发明的薄膜晶体管阵列面板的示例性实施例的图像，图12是根据对比示例的薄膜晶体管阵列面板的图像。
参照图11，在示例性实施例中，由于与栅极线平行地形成的阻光构件的宽度略小，因此通过像素电极来显示的显示区域大。然而，如图12中所示，在对比示例中，与栅极线平行的阻光构件的宽度实质上大，使得按像素面积的开口率与如图11中示出的示例性实施例相比更小。
将参照下面的表1对此进行详细描述。
表1
本发明的示例性实施例 对比示例
阻光构件的宽度(μm) 22 29.6
开口率(％) 58.25 45.5
透射率(％) 4.2 3.4
如表1中所示，在示例性实施例中，阻光构件的宽度与根据对比示例的薄膜晶体管阵列面板相比减小了大约7.6微米(μm)。这对应于大约26％的减小量，从而在示例性实施例中实质上减小了阻光构件的宽度。
在示例性实施例中，与根据对比示例的薄膜晶体管阵列面板相比，开口率从45.5％至58.25％增大了约13％，并且透射率从3.4％增大至4.2％。
因此，在根据本发明的薄膜晶体管阵列面板的示例性实施例中，开口率和透射率得以改善，因此还降低了功耗。
接下来，将参照图13至图15描述根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的实验曲线图。图13是根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的电流确认图，图14是根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的电流与电压的曲线图，图15是根据本发明的薄膜晶体管阵列面板的示例性实施例和根据对比示例的薄膜晶体管阵列面板的电流与时间的曲线图。
首先，参照图13，图13是示出根据像素电极与第三接触孔接触的表面的数量的电流的流量的曲线图。根据接触面积和接触表面的数量，分开地示出了电流的流量。实例1、1'、1″是像素电极与第三接触孔接触的表面的数量为1并且像素电极分别以大约5μm×5μm、大约6μm×6μm和大约7μm×7μm的接触面积与第三接触孔的一个表面接触的实例。实例2、2'、2″是像素电极与第三接触孔接触的表面的数量为2并且像素电极分别以大约5μm×5μm、大约6μm×6μm和大约7μm×7μm的接触面积与第三接触孔的三个表面接触的实例。实例3、3'、3″是像素电极与第三接触孔接触的表面的数量为3并且像素电极分别以大约5μm×5μm、大约6μm×6μm和大约7μm×7μm的接触面积与第三接触孔的四个表面接触的实例。
当向栅极施加的电压为大约-6伏特(V)时，两条曲线之间在下面的曲线表示loff，当向栅极施加的电压为大约20V时，在上面的曲线表示lon。如图13的曲线图中所示，尽管在每个实例中接触表面的数量或接触面积不同，但loff和lon大体上是一致的。因此，在示例性实施例中，尽管如上所述地改变像素电极与第三接触孔接触的表面，但显示装置的性能并没有因此受到实质性的影响。
此外，图14示出通过施加电压是否根据电压的增大而在接触孔中发生了缺陷。多条曲线中的最下面的曲线(实例5)表示根据本发明的薄膜晶体管阵列面板的示例性实施例。在图14中，具有最大倾斜度的实例1和实例2是根据对比示例的薄膜晶体管阵列面板的实例，在该对比示例中，像素电极与接触孔在四个表面接触，实例3是根据对比示例的薄膜晶体管阵列面板的实例，在该对比示例中，像素电极与一个接触孔或多个接触孔在一个表面接触，实例4是根据对比示例的薄膜晶体管阵列面板的实例，在该对比示例中，像素电极与接触孔在两个表面接触。
在根据对比示例的薄膜晶体管阵列面板的曲线图中，随着电压增加，电流并没有在比预定值高的电压下增加，但在示例性实施例中，如图14的示例5中所示，即使当电压根据电压的施加而增大时，电流也均匀地增加而没有具体缺陷或断开。即，根据本发明的示例性实施例，即使在像素电极与接触孔仅在一个表面接触的情况下，显示装置的性能也没有异常。
图15表示当在预定的条件下施加电压时根据时间(t)的流逝的电流，实例1是一个像素电极与接触孔在一个表面接触并且施加大约10V的电压的实例，实例2是一个像素电极与接触孔在四个表面接触并且施加大约5V的电压的实例，实例是多个像素电极与接触孔在四个表面接触并且施加大约50V的电压的实例，实例4是多个像素电极与接触孔在一个表面接触并且施加大约50V的电压的实例。
参照图15，像素电极与接触孔在一个表面接触的实例1和实例4展现出特定程度的均匀电流。在示例性实施例中，如实例4所示，与根据对比示例(其中像素电极与接触孔在四个表面接触)的薄膜晶体管阵列面板对应的实例2和实例3的电流相比，实例4展现出略低的电流，但随着时间的流逝，实例4呈现大体上均匀的电流。
因此，在根据本发明的薄膜晶体管阵列面板的示例性实施例中，像素电极与接触孔在一个表面接触，可以有效地保持显示装置的性能。
在根据本发明的薄膜晶体管阵列面板的示例性实施例中，如在此所述，根据接触孔的不对称地偏置的位置，像素电极大体上与接触孔在一个表面接触，因此即使有工艺误差或缺陷，像素电极也可以有效地连接到漏电极。
虽然已经结合当前被认为是实践性的示例性实施例的内容描述了本发明，但是要理解，本发明不限于所公开的实施例，而是相反，本发明意图涵盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (20)

1.一种薄膜晶体管阵列面板，其特征在于，所述薄膜晶体管阵列面板包括：
绝缘基板；
栅极线，设置在绝缘基板上并且包括栅极焊盘部分；
数据线，与栅极线交叉并绝缘，并且包括源电极和数据焊盘部分；
漏电极，面对源电极；
有机绝缘层，设置在数据线和漏电极上，其中，第一接触孔限定为穿过有机绝缘层；
共电极，设置在有机绝缘层上，其中，第二接触孔限定为穿过共电极；
钝化层，设置在共电极上，其中，第三接触孔限定为穿过钝化层；以及
像素电极，设置在钝化层上并且与漏电极接触，
其中，第三接触孔被设置为与第一接触孔的一个表面相邻。
2.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，第一接触孔小于第二接触孔，第三接触孔小于第二接触孔，第三接触孔的一部分与漏电极叠置。
3.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，第三接触孔暴露漏电极的一端。
4.根据权利要求3所述的薄膜晶体管阵列面板，其特征在于，第三接触孔的表面与有机绝缘层部分地叠置。
5.根据权利要求4所述的薄膜晶体管阵列面板，其特征在于，第三接触孔的不与有机绝缘层叠置的一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离A、以及第三接触孔的其余表面和第一接触孔的与第三接触孔的所述其余表面面对的表面之间的距离B满足下面的不等式：
A>1.2×B。
6.根据权利要求5所述的薄膜晶体管阵列面板，其特征在于，第三接触孔的所述一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离在1微米至6微米的范围内。
7.根据权利要求5所述的薄膜晶体管阵列面板，其特征在于，第三接触孔与漏电极的叠置部分的长度在1微米至6微米的范围内。
8.根据权利要求3所述的薄膜晶体管阵列面板，其特征在于，第三接触孔的三个表面与有机绝缘层叠置。
9.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，漏电极大体上在有机绝缘层与共电极部分地叠置的方向上延伸。
10.根据权利要求9所述的薄膜晶体管阵列面板，其特征在于，第三接触孔设置在与漏电极延伸所沿的方向相反的方向上。
11.根据权利要求10所述的薄膜晶体管阵列面板，其特征在于，像素电极与第三接触孔的一个表面叠置。
12.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，
通过第四接触孔暴露栅极焊盘部分的一部分，第四接触孔限定为穿过有机绝缘层，
通过第五接触孔暴露数据焊盘部分的一部分，第五接触孔限定为穿过有机绝缘层。
13.根据权利要求1所述的薄膜晶体管阵列面板，其特征在于，共电极和像素电极中的一个是平面状电极，而共电极和像素电极中的另一个是分支电极。
14.一种制造薄膜晶体管阵列面板的方法，其特征在于，所述方法包括：
在绝缘基板上设置栅极线和包括漏电极的数据线；
在栅极线和数据线上设置有机绝缘层，穿过有机绝缘层形成第一接触孔；
在有机绝缘层上设置共电极，穿过共电极形成第二接触孔；
在共电极上设置钝化层；
穿过钝化层形成第三接触孔，以暴露漏电极的一端；以及
在钝化层上设置像素电极，以通过第三接触孔与漏电极连接，
其中，第三接触孔被形成为与第一接触孔的一个表面相邻。
15.根据权利要求14所述的方法，其特征在于，第三接触孔的表面与有机绝缘层部分地叠置。
16.根据权利要求14所述的方法，其特征在于，第三接触孔的不与有机绝缘层叠置的一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离A、以及第三接触孔的其余表面和第一接触孔的与第三接触孔的所述其余表面面对的表面之间的距离B满足下面的不等式：
A>1.2×B。
17.根据权利要求16所述的方法，其特征在于，第三接触孔的所述一个表面和第一接触孔的与第三接触孔的所述一个表面面对的表面之间的距离在1微米至微米的范围内。
18.根据权利要求16所述的方法，其特征在于，第三接触孔与漏电极的叠置部分的长度在1微米至6微米的范围内。
19.根据权利要求14所述的方法，其特征在于，第三接触孔与有机绝缘层的三个表面叠置，像素电极与第三接触孔的一个表面叠置。
20.根据权利要求14所述的方法，其特征在于，漏电极大体上在有机绝缘层与共电极部分地叠置的方向上延伸，第三接触孔设置在与漏电极延伸所沿的方向相反的方向上。
CN201410458060.8A 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法 Pending CN104614906A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210423963.7A CN114709226A (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法
CN201911147544.XA CN110888272B (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0132962 2013-11-04
KR1020130132962A KR102198111B1 (ko) 2013-11-04 2013-11-04 박막 트랜지스터 표시판 및 그 제조 방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201911147544.XA Division CN110888272B (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法
CN202210423963.7A Division CN114709226A (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法

Publications (1)

Publication Number Publication Date
CN104614906A true CN104614906A (zh) 2015-05-13

Family

ID=53006365

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410458060.8A Pending CN104614906A (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法
CN201911147544.XA Active CN110888272B (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法
CN202210423963.7A Pending CN114709226A (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201911147544.XA Active CN110888272B (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法
CN202210423963.7A Pending CN114709226A (zh) 2013-11-04 2014-09-10 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (3) US9837447B2 (zh)
JP (1) JP6510779B2 (zh)
KR (1) KR102198111B1 (zh)
CN (3) CN104614906A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653698A (zh) * 2017-01-20 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107577091A (zh) * 2016-07-04 2018-01-12 三星显示有限公司 液晶显示器设备
CN109904172A (zh) * 2017-12-11 2019-06-18 乐金显示有限公司 接触结构和包括该接触结构的显示装置
CN112928124A (zh) * 2019-12-06 2021-06-08 群创光电股份有限公司 连接结构及包括其的显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102415807B1 (ko) * 2015-09-17 2022-07-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20180068549A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR20180068552A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
TWI605284B (zh) * 2016-12-30 2017-11-11 友達光電股份有限公司 畫素結構
JP2019184695A (ja) * 2018-04-04 2019-10-24 株式会社ジャパンディスプレイ 表示装置
US11164894B2 (en) 2019-10-16 2021-11-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
CN110853509B (zh) * 2019-10-16 2021-04-27 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122980A1 (en) * 2001-12-28 2003-07-03 Hyun-Suk Jin Liquid crystal display device with scattering layer and fabricating method thereof
CN101165581A (zh) * 2006-10-20 2008-04-23 Lg.菲利浦Lcd株式会社 面内切换模式液晶显示器件及其制造方法
WO2013073619A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5640216A (en) * 1994-04-13 1997-06-17 Hitachi, Ltd. Liquid crystal display device having video signal driving circuit mounted on one side and housing
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
JPWO2002025365A1 (ja) * 2000-09-20 2004-09-24 株式会社日立製作所 液晶表示装置
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
KR101287215B1 (ko) 2006-11-28 2013-07-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101319324B1 (ko) 2006-12-29 2013-10-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP4905136B2 (ja) 2007-01-05 2012-03-28 ソニー株式会社 液晶装置
JP5183091B2 (ja) 2007-04-27 2013-04-17 パナソニック液晶ディスプレイ株式会社 表示装置
CN101295721B (zh) * 2008-06-06 2011-04-13 友达光电股份有限公司 显示面板的像素结构及其制作方法
CN101706637B (zh) * 2009-04-03 2011-07-13 深超光电（深圳）有限公司 高显示质量的画素电极结构
KR101772511B1 (ko) 2010-06-22 2017-08-30 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101848063B1 (ko) * 2010-11-17 2018-04-12 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102156369B (zh) * 2011-01-18 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
KR20120132853A (ko) 2011-05-30 2012-12-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20120136239A (ko) 2011-06-08 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5417383B2 (ja) 2011-06-13 2014-02-12 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
TWI487120B (zh) * 2011-08-16 2015-06-01 群創光電股份有限公司 薄膜電晶體基板與其所組成之顯示裝置
KR101953832B1 (ko) * 2011-09-07 2019-03-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
US8760595B2 (en) * 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20130033676A (ko) 2011-09-27 2013-04-04 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP2013127562A (ja) 2011-12-19 2013-06-27 Japan Display East Co Ltd 液晶表示装置及びその製造方法
CN102707523A (zh) 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
US9853164B2 (en) * 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2014054558A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
JP6073928B2 (ja) * 2012-12-27 2017-02-01 シャープ株式会社 表示素子
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122980A1 (en) * 2001-12-28 2003-07-03 Hyun-Suk Jin Liquid crystal display device with scattering layer and fabricating method thereof
CN101165581A (zh) * 2006-10-20 2008-04-23 Lg.菲利浦Lcd株式会社 面内切换模式液晶显示器件及其制造方法
WO2013073619A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107577091A (zh) * 2016-07-04 2018-01-12 三星显示有限公司 液晶显示器设备
CN106653698A (zh) * 2017-01-20 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106653698B (zh) * 2017-01-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN109904172A (zh) * 2017-12-11 2019-06-18 乐金显示有限公司 接触结构和包括该接触结构的显示装置
CN109904172B (zh) * 2017-12-11 2023-11-28 乐金显示有限公司 接触结构和包括该接触结构的显示装置
US11901371B2 (en) 2017-12-11 2024-02-13 Lg Display Co., Ltd. Contact structure and display device including the same
CN112928124A (zh) * 2019-12-06 2021-06-08 群创光电股份有限公司 连接结构及包括其的显示装置

Also Published As

Publication number Publication date
CN114709226A (zh) 2022-07-05
US10431605B2 (en) 2019-10-01
KR20150051464A (ko) 2015-05-13
US20200052006A1 (en) 2020-02-13
JP6510779B2 (ja) 2019-05-08
JP2015090495A (ja) 2015-05-11
KR102198111B1 (ko) 2021-01-05
CN110888272A (zh) 2020-03-17
US9837447B2 (en) 2017-12-05
US20180090519A1 (en) 2018-03-29
US20150123113A1 (en) 2015-05-07
CN110888272B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
CN104614906A (zh) 薄膜晶体管阵列面板及其制造方法
JP6382496B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN104102057B (zh) 薄膜晶体管阵列面板及其制造方法
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
CN105629591A (zh) 一种阵列基板、其制备方法及液晶显示面板
CN112034656B (zh) 阵列基板和显示装置
CN103915448A (zh) 薄膜晶体管阵列面板
US9269726B2 (en) Thin film transistor array panel and manufacturing method thereof
CN106154653A (zh) 液晶显示装置
CN103926770A (zh) 薄膜晶体管阵列面板及其制造方法
US9429804B2 (en) Display device and manufacturing method thereof
JP5637629B2 (ja) 表示装置
CN102043273A (zh) 常黑模式液晶显示器装置
US20140071514A1 (en) Electronic paper active substrate and method of forming the same and electronic paper display panel
CN105319785A (zh) 液晶显示器
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN104932146A (zh) 液晶显示器
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102354376B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102490030B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070088044A (ko) 액정표시장치의 어레이 기판 및 그 제조방법
US9224867B2 (en) Thin film transistor array panel and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200508