CN109904172A - 接触结构和包括该接触结构的显示装置 - Google Patents

接触结构和包括该接触结构的显示装置 Download PDF

Info

Publication number
CN109904172A
CN109904172A CN201810575575.4A CN201810575575A CN109904172A CN 109904172 A CN109904172 A CN 109904172A CN 201810575575 A CN201810575575 A CN 201810575575A CN 109904172 A CN109904172 A CN 109904172A
Authority
CN
China
Prior art keywords
layer
contact
insulating layer
contact hole
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810575575.4A
Other languages
English (en)
Other versions
CN109904172B (zh
Inventor
金延燮
沈鍾植
姜秉旭
黄盛焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202311439251.5A priority Critical patent/CN117438433A/zh
Publication of CN109904172A publication Critical patent/CN109904172A/zh
Application granted granted Critical
Publication of CN109904172B publication Critical patent/CN109904172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

在根据本发明示例性实施方式的接触结构和包括该接触结构的显示装置中，通过将接触孔的尺寸(或面积)设计成大于接触面积并根据下部层的特性应用不同的结构，可与接触孔的尺寸无关地设计像素。因此，接触孔的尺寸增加，使得可很容易应用半色调掩模，且可有利地减少掩模的数量。此外，像素设计中金属的自由度增加，使得可以以高分辨率模式设计像素，且在不需要电极裕度的条件增加了下开口率。接触结构包括：下部层；位于下部层上的至少第一绝缘层，第一绝缘层具有预定接触孔以暴露下部层的一部分；和位于第一绝缘层上以通过接触孔与下部层接触的上部层，其中接触孔具有比接触面积相对大的面积，其中接触面积为上部层和下部层彼此接触的接触面积。

Description

接触结构和包括该接触结构的显示装置
相关申请的交叉引用
本申请要求于2017年12月11日在韩国知识产权局提交的韩国专利申请No.10-2017-0169193的优先权，通过引用将该专利申请的公开内容结合在此。
技术领域
本发明涉及一种接触结构和包括接触结构的显示装置，尤其涉及一种在高分辨率模式中可有利于像素设计的接触结构和显示装置。
背景技术
当前，随着进入全面信息时代，在视觉上呈现电信息信号的显示装置的领域快速发展，并且进行持续研究来改善各种显示装置的性能，比如薄厚度、轻重量和低功耗。
代表性的显示装置可包括液晶显示装置(LCD)、场发射显示装置(FED)、电润湿显示装置(EWD)和有机发光显示装置(OLED)。
其中，包括有机发光显示装置在内的电致发光显示装置是自发光显示装置，使得单独的光源是不必要的，这与液晶显示装置不同。因此，电致发光显示装置可被制得薄且轻。此外，由于更低的电压驱动，场发射显示装置不仅在功耗方面是有利的，而且在色实现、响应速度、视角和对比度(CR)方面也是有利的，因此有望应用在各种领域中。
电致发光显示装置是通过在称为阳极和阴极的两个电极之间设置使用有机材料的发光层来配置的。当阳极中的空穴注入到发光层中并且阴极中的电子注入到发光层中时，注入的空穴和电子在发光层中重组并形成激子，以发光。
这种发光层包括基质材料和掺杂剂材料，使得在两种材料之间发生相互作用。基质用于从电子和空穴产生激子并将能量传输给掺杂剂。掺杂剂是染料有机材料，添加少量的掺杂剂，以从基质接收能量并将能量转换为光。
为了增加显示装置的尺寸并实现高分辨率，必须确保高开口率。此外，用于修复栅极线的水平线与数据线/电源线的垂直线之间的短路故障的栅极冗余图案会导致问题。
在水平线和垂直线的交叉部分之间仅插入层间绝缘层，使得由于较短的距离而导致静电故障，并且可导致由于杂质而引起的水平线与垂直线之间的短路或由于栅极线上方的绝缘层状态而引起的故障。因此，需要在像素中设计用于修复的结构，以提高产率。因此，在相关技术中，对水平线和垂直线彼此交叉的位置应用栅极冗余图案。栅极冗余图案形成为占据栅极线上方和下方的预定区域，使得其导致像素中开口率的降低。此外，由于在像素中增加栅极冗余图案，所以很难以高分辨率模式设计像素。
发明内容
本发明的发明人注意到，在水平线和垂直线的交叉部分之间仅插入层间绝缘层，使得易出现短路故障，短路故障受配线之间的距离影响，层间绝缘层的厚度影响电容器的容量，使得很难增加厚度。然而，发明人注意到，栅极绝缘层和缓冲层的厚度可增加，而与电容器的容量无关，因而发明了一种结构，在该结构中，通过将数据线/电源线设置在与相关技术不同的层上，栅极绝缘层和缓冲层插入在水平线与垂直线之间，以抑制短路故障。
就是说，数据线和/或电源线的垂直线设置在与作为最下层的遮光层相同的层上，并且栅极线的水平线设置在与栅极电极相同的层上，使得从垂直线分出的电极或配线设置在与源极/漏极电极相同的层上。因此，栅极绝缘层和缓冲层可插入在垂直线与水平线之间。在这种情形中，栅极绝缘层/缓冲层与电容器的容量无关，使得在不使用栅极冗余图案的情况下，通过增加栅极绝缘层和/或缓冲层的厚度，可抑制在垂直线和水平线的交叉部分处导致的短路故障。
因此，本发明要实现的一个目的是提供一种在不使用栅极冗余图案的情况下可抑制在垂直线与水平线之间产生的短路故障的显示装置。
同时，相关技术的接触结构具有如下结构：其中接触孔被上部层和下部层，例如，上部电极和下部电极覆盖。在这种情形中，接触孔的尺寸(或面积)与上部电极和下部电极彼此接触(或连接)的接触面积相同。
在这种情形中，由于用于图案化接触孔的最小尺寸，在像素设计中存在限制。
此外，在下部电极与接触孔之间以及在上部电极与接触孔之间的交叠裕度(overlay margin)是必要的，因而像素设计中金属的自由度降低。就是说，因为上部电极需要覆盖接触孔，使得下部电极不被上部电极的蚀刻剂损坏，所以上部电极的裕度是必要的。此外，为了将接触孔图案化为不偏离下部电极，下部电极的裕度也是必要的。如上所述，相关技术的接触结构对于上部电极和下部电极来说需要裕度，使得像素设计中金属的自由度降低。
因此，本发明的发明人注意到：产生接触孔的裕度是因为接触孔的尺寸(或面积)等于接触面积，当考虑到下部层的特性应用不同的接触孔结构时，可在不对接触孔的尺寸进行限制的条件下设计像素。因此，发明人发明了一种接触结构，其中通过将接触孔的尺寸(或面积)设计成大于接触面积并根据下部层的特性应用不同的结构，可与接触孔的尺寸无关地设计像素。
就是说，接触孔的尺寸(或面积)设计成大于接触面积，并且根据下部层的特性将两个现有的接触孔组合，接触部分形成在金属的一侧上，或者上部电极形成为以包覆(clad)的形式包围下部电极。因此，可与接触孔的尺寸无关地设计像素。如上所述，当接触孔的尺寸(或面积)设计成大于接触面积时，上述上部交叠裕度和下部交叠裕度是不必要的，使得可与接触孔的尺寸无关地设计像素。
因此，本发明要实现的另一个目的是提供一种在高分辨率模式中可有利于像素设计的接触结构和包括接触结构的显示装置。
本发明的目的不限于上述目的，所属领域技术人员通过下面的描述将清楚理解到上面未提到的其他目的。
根据本发明的一个方面，一种接触结构包括：下部层；位于所述下部层上的至少第一绝缘层，所述第一绝缘层具有预定接触孔以暴露所述下部层的一部分；和位于所述第一绝缘层上以通过所述接触孔与所述下部层接触的上部层，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述上部层和所述下部层彼此接触的接触面积。
根据本发明的另一个方面，一种接触结构包括：位于基板上的至少第一绝缘层，所述第一绝缘层具有预定接触孔；和位于所述接触孔的内部并且依次叠置且彼此接触的下部层和上部层，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述上部层和所述下部层彼此接触的接触面积。
根据本发明的又一个方面，一种显示装置包括上述的接触
根据本发明的又一个方面，一种显示装置包括：位于所述基板上且在第一方向上的数据线；位于所述数据线上的第一绝缘层；位于所述第一绝缘层上的有源层；栅极线，所述栅极线位于所述第一绝缘层上且在与所述第一方向交叉的第二方向上，以与所述数据线一起划分像素区域，其中在所述栅极线与所述第一绝缘层之间插入有至少一个第二绝缘层；位于所述有源层的上方的栅极电极，在所述栅极电极与所述有源层之间插入有所述第二绝缘层；位于所述栅极电极和所述栅极线上的第三绝缘层；位于所述第三绝缘层上的源极电极和漏极电极；位于所述源极电极和所述漏极电极上的第四绝缘层；位于所述第四绝缘层的上方且在所述像素区域的发光单元中的发光二极管；和接触孔，所述接触孔配置在所述第一绝缘层到所述第四绝缘层之中的至少一个绝缘层中，以使得所述至少一个绝缘层的上方和下方的部件彼此接触，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述至少一个绝缘层的上方和下方的部件彼此接触的接触面积。
在一个或多个实施方式中，在所述数据线和所述栅极线之间可插入有所述第一绝缘层和所述第二绝缘层。
在一个或多个实施方式中，所述显示装置还可包括位于所述基板的最下层上的遮光层，其中所述数据线位于与所述遮光层相同的层上，并且所述栅极线位于与所述栅极电极相同的层上。
在一个或多个实施方式中，所述第三绝缘层可具有比所述第一绝缘层和所述第二绝缘层的每一个更小的厚度。
根据本发明的又一个方面，一种显示装置包括：位于所述基板上且在第一方向上的数据线和电源线；位于所述数据线上的第一绝缘层；位于所述第一绝缘层上的有源层；栅极线，所述栅极线位于所述第一绝缘层上且在与所述第一方向交叉的第二方向上，以与所述数据线一起划分像素区域，其中在所述栅极线与所述第一绝缘层之间插入有第二绝缘层；位于所述有源层的上方的栅极电极，在所述栅极电极与所述有源层之间插入有所述第二绝缘层；位于所述栅极电极和所述栅极线上的第三绝缘层；位于所述第一绝缘层和所述第三绝缘层之间的层间绝缘层；位于所述层间绝缘层上的桥接线；位于所述第三绝缘层上的源极电极和漏极电极；位于所述源极电极和所述漏极电极上的第四绝缘层；位于所述第四绝缘层的上方且在所述像素区域的发光单元中的发光二极管；和接触孔，所述接触孔配置在所述第一绝缘层到所述第四绝缘层以及所述层间绝缘层之中的至少一个绝缘层中，以使得所述至少一个绝缘层的上方和下方的部件彼此接触，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述至少一个绝缘层的上方和下方的部件彼此接触的接触面积。
在一个或多个实施方式中，所述桥接线可延伸至在与所述第二方向平行的方向上相邻的像素区域。
在一个或多个实施方式中，在相邻像素区域中延伸的桥接线可通过所述接触孔连接至相邻像素区域的源极电极。
在一个或多个实施方式中，所述桥接线的一侧可沿所述电源线垂直延伸，以通过所述接触孔连接至下方的电源线。
在一个或多个实施方式中，在所述数据线和所述栅极线之间可插入有所述第一绝缘层和所述第二绝缘层。
在一个或多个实施方式中，所述显示装置还可包括位于所述基板的最下层上的遮光层，其中所述数据线和所述电源线位于与所述遮光层相同的层上，并且所述栅极线位于与所述栅极电极相同的层上。
在一个或多个实施方式中，所述第三绝缘层和所述层间绝缘层的每一个可具有比所述第一绝缘层和所述第二绝缘层的每一个更小的厚度。
实施方式的其他细节包括在详细描述和附图中。
根据本发明，数据线和/或电源线的垂直线设置在与作为最下层的遮光层相同的层上，并且栅极线的水平线设置在与栅极电极相同的层上，从而可避免在垂直线与水平线之间产生的短路故障。因此，可去除像素中的栅极冗余图案，从而提高了高分辨率模式中的产率提高并且还另外确保了开口率。
此外，根据本发明，通过将接触孔的尺寸(或面积)设计成大于接触面积并根据下部层的特性应用不同的结构，可与接触孔的尺寸无关地设计像素。因此，接触孔的尺寸增加，使得可很容易应用半色调掩模，并且可有利地减少掩模的数量。此外，像素设计中金属的自由度增加，使得能够以高分辨率模式进行像素设计，并且在不需要电极裕度的条件下增加了开口率。
本发明的效果不限于上面举例说明的内容，本申请中包括更多的各种效果。
附图说明
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的方面、特征和其他优点，其中：
图1是示意性图解根据本发明示例性实施方式的电致发光显示装置的框图；
图2是根据本发明示例性实施方式的电致发光显示装置中包括的像素的电路图；
图3是示意性图解根据本发明示例性实施方式的电致发光显示装置的平面图；
图4到6是示意性图解图3中所示的根据本发明示例性实施方式的电致发光显示装置的剖面结构的示图；
图7A和7B是作为示例图解根据比较例的接触结构的平面图和剖面图；
图8A和8B是作为示例图解根据本发明示例性实施方式的接触结构的平面图和剖面图；
图9A和9B是示意性图解根据本发明示例性实施方式的接触结构的示例的平面图和剖面图；
图10是图解根据比较例的接触结构的示例的平面图；
图11A和11B是示意性图解根据本发明示例性实施方式的接触结构的另一示例的平面图和剖面图；
图12是图解根据比较例的接触结构的另一示例的平面图；
图13A和13B是示意性图解根据本发明示例性实施方式的接触结构的又一示例的平面图和剖面图；
图14是图解根据比较例的接触结构的又一示例的平面图；以及
图15A和15B是示意性图解根据本发明示例性实施方式的接触结构的再一示例的平面图和剖面图。
具体实施方式
本发明的优点和特点及实现这些优点和特点的方法通过参考下面与附图一起详细描述的示例性实施方式将更加清楚。然而，本发明不限于在此公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供这些示例性实施方式，以便所属领域普通技术人员能够充分理解本发明的公开内容和本发明的范围。因此，本发明将仅由所附权利要求书的范围限定。
为了描述本发明的示例性实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明并不限于此。此外，在本发明下面的描述中，可省略对已知相关技术的详细解释，以避免不必要地使本发明的主题模糊不清。在此使用的诸如“包括”、“具有”、和“包含”之类的术语一般旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。
即使没有明确说明，要素仍被解释为包含通常的误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两部分之间的位置关系时，可在这两个部分之间设置一个或多个部分，除非这些术语与术语“紧接”或“直接”一起使用。
当一要素或层设置在其他要素或层“上”时，其是指另一层或另一要素可直接设置在其他要素上，或者可在之间插入第三部分。
尽管使用术语“第一”、“第二”等描述各种部件，但这些部件不受这些术语限制。这些术语仅仅是用于区分一个部件与其他部件。因此，在本发明的技术构思内，下面提到的第一部件可以是第二部件。
在整个申请中相似的参考标记一般表示相似的要素。
为了便于描述而描绘出图中所示的每个部件的尺寸和厚度，本发明不限于示出的部件的尺寸和厚度。
本发明各实施方式的特征能够彼此部分或整体地结合或组合，并且能够以所属领域技术人员理解的各种技术方式进行互锁和操作，且这些实施方式能够独立地或彼此相关联地实施。
下文中，将参照附图详细描述本发明的各示例性实施方式。
图1是示意性图解根据本发明示例性实施方式的电致发光显示装置的框图。
参照图1，根据本发明示例性实施方式的电致发光显示装置100可包括显示面板110、数据驱动集成电路(IC)130、栅极驱动集成电路150、图像处理单元170和时序控制器180。
显示面板110可包括多个子像素160。多个子像素160以矩阵形式设置在行方向和列方向上。例如，如图1中所示，多个子像素160可设置在m行和n列中。下文中，为了便于描述，在多个子像素160之中，设置在行方向上的一组子像素160定义为行子像素，设置在列方向上的一组子像素160定义为列子像素。
多个子像素160可分别实现具体颜色的光。例如，多个子像素160可由实现红色光的红色子像素、实现绿色光的绿色子像素和实现蓝色光的蓝色子像素构成。在这种情形中一组红色子像素、绿色子像素和蓝色子像素可称为一个像素。
显示面板110的多个子像素160可连接至栅极线GL1到GLm和数据线DL1到DLn。例如，第一行子像素连接至第一栅极线GL1，第一列子像素连接至第一数据线DL1。此外，第二到第m行子像素可分别连接至第二到第m栅极线GL2到GLm。此外，第二到第n列子像素可分别连接至第二到第n数据线DL2到DLn。多个子像素160可配置成基于从栅极线GL1到GLm传输的栅极电压和从数据线DL1到DLn传输的数据电压进行操作。
图像处理单元170可输出数据使能信号DE以及从外部提供的数据信号(图像数据)DATA。除了数据使能信号DE以外，图像处理单元170还可输出垂直同步信号、水平同步信号和时钟信号中的一个或多个。
时序控制器180可被提供来自图像处理单元170的包括垂直同步信号、水平同步信号、数据使能信号DE和时钟信号的各种时序信号以及数据信号DATA。时序控制器180从图像处理单元170接收数据信号DATA，即，输入图像数据，以将数据信号转换为适合于可在数据驱动集成电路130中被处理的数据信号格式，以输出数据信号DATA，即，输出图像数据。此外，为了控制数据驱动集成电路130和栅极驱动集成电路150，时序控制器180接收诸如垂直同步信号、水平同步信号、数据使能信号(DE)和时钟信号之类的时序信号，以产生各种控制信号比如数据控制信号DCS或栅极控制信号GCS并将控制信号输出至数据驱动集成电路130和栅极驱动集成电路150。
例如，为了控制栅极驱动集成电路150，时序控制器180输出包括栅极起始脉冲GSP、栅极移位时钟GSC和栅极输出使能信号GOE的各种栅极控制信号GCS。
在此，栅极起始脉冲控制构成栅极驱动集成电路150的一个或多个栅极电路的操作起始时序。栅极移位时钟是共同地输入至一个或多个栅极电路并且控制扫描信号(栅极脉冲)的移位时序的时钟信号。栅极输出使能信号指定一个或多个栅极电路的时序信息。
此外，为了控制数据驱动集成电路130，时序控制器180输出包括源极起始脉冲SSP、源极采样时钟SSC和源极输出使能信号SOE的各种数据控制信号DCS。
在此，源极起始脉冲控制构成数据驱动集成电路130的一个或多个数据电路的数据采样起始时序。源极采样时钟是控制每个数据电路中的数据的采样时序的时钟信号。源极输出使能信号控制数据驱动集成电路130的输出时序。
栅极驱动集成电路150根据时序控制器180的控制向栅极线GL1到GLm依次提供导通电压(on-voltage)或截止电压(off-voltage)的扫描信号，以依次驱动栅极线GL1到GLm。
根据驱动方法，栅极驱动集成电路150可仅位于显示面板110的一侧，或者如果需要的话可位于显示面板110的两侧。
栅极驱动集成电路150可通过带式自动接合(TAB)方法或玻上芯片(COG)方法连接至显示面板110的接合焊盘。栅极驱动集成电路150也可以以面板内栅极(CIP)型实现，以直接设置在显示面板110中，或者如果需要的话可集成在显示面板110中。
栅极驱动集成电路150可包括移位寄存器或电平移位器。
当具体栅极线导通时，数据驱动集成电路130将从时序控制器180接收的输出图像数据DATA转换为模拟数据电压，以将转换后的模拟数据电压提供至数据线DL1到DLn，由此驱动数据线DL1到DLn。
数据驱动集成电路130通过带式自动接合方法或玻上芯片方法连接至显示面板110的接合焊盘或者可直接设置在显示面板110上。如果需要的话，数据驱动集成电路130可集成在显示面板110中。
数据驱动集成电路130可以以膜上芯片(COF)方式实现。在这种情形中，数据驱动集成电路130的一端接合至至少一个源极印刷电路板，另一端接合至显示面板110。
数据驱动集成电路130可包括逻辑单元、数字模拟转换器(DAC)和输出缓存器，逻辑单元包括各种电路，比如电平移位器或锁存单元。
将参照图2和3描述像素160的详细结构。
图2是根据本发明示例性实施方式的电致发光显示装置中包括的像素的电路图。下文中，为了便于描述，将描述当根据本发明示例性实施方式的电致发光显示装置是2T(晶体管)1C(电容器)的像素电路时的结构和操作，但本发明不限于此。
参照图2，在根据本发明示例性实施方式的电致发光显示装置100中，一个像素可包括开关晶体管ST、驱动晶体管DT、补偿电路(未示出)和发光二极管LE。
发光二极管LE可根据通过驱动晶体管DT形成的驱动电流进行操作以发光。
开关晶体管ST可响应于通过栅极线117提供的栅极信号执行开关操作，使得通过数据线116提供的数据信号作为数据电压存储在电容器C中。
驱动晶体管DT可响应于存储在电容器C中的数据电压进行操作，以在高电位电源线VDD与低电位电源线VSS之间流动恒定驱动电流。
在此，补偿电路是用于补偿驱动晶体管DT的阈值电压的电路并且包括一个或多个薄膜晶体管和电容器。补偿电路的构造可根据补偿方法而变化。
如上所述，在根据本发明示例性实施方式的电致发光显示装置100中，一个像素由2T1C结构构成，2T1C结构包括开关晶体管ST、驱动晶体管DT、电容器C和发光二极管LE。然而，当添加补偿电路时，一个像素可以以各种方式，比如3T1C、4T2C、5T2C、6T1C、6T2C、7T1C或7T2C配置。
图3是示意性图解根据本发明示例性实施方式的电致发光显示装置的平面图。图4到6是示意性图解图3中所示的根据本发明示例性实施方式的电致发光显示装置的剖面结构的示图。
在这种情形中，图3示意性图解了根据本发明示例性实施方式的电致发光显示装置100中的两个相邻像素的平面结构。为了便于描述，图3作为示例图解了一个像素配置成具有包括开关晶体管、驱动晶体管、电容器和发光二极管的2T1C结构。然而，如上所述，当添加补偿电路时，一个像素可以以各种方式，比如3T1C、4T2C、5T2C、6T1C、6T2C、7T1C或7T2C配置。
图4到6示意性图解了沿图3中所示的根据本发明示例性实施方式的电致发光显示装置100中的线I-I’、II-II’、III-III’和IV-IV’截取的剖面的一部分。其中，图4作为示例图解了包括驱动晶体管和电容器的电路单元的一部分、包括发光二极管的发光单元的一部分、以及栅极线116和数据线117的交叉部分的一部分。图5作为示例图解了电路单元的一部分，其中驱动晶体管的第一栅极电极121a和开关晶体管的第二漏极电极123b进行连接。图6作为示例图解了电路单元的一部分，其中数据线116和开关晶体管的第二源极电极122b进行连接。
在这种情形中，图3作为示例图解了根据本发明示例性实施方式的接触结构应用于根据本发明示例性实施方式的电致发光显示装置100的一部分(见图5和6)，但本发明不限于此。下面将描述本发明的接触结构。
参照图3到6，在根据本发明示例性实施方式的电致发光显示装置100中，栅极线(或扫描线)117、数据线116和电源线(或电源电压线)119在基板110上交叉以划分像素区域。此外，可进一步设置感测控制线或基准线。
数据线116和电源线119在第一方向上设置于基板110上。此外，栅极线117设置在与第一方向交叉的第二方向上，以与数据线116和电源线119一起划分像素区域。在这种情形中，为了便于描述，一个像素区域可划分为其中发光二极管发光的发光单元、以及由多个驱动电路构成以向发光二极管提供驱动电流的电路单元。
可针对一个或多个像素区域设置电源线119，但本发明不限于此。
与数据线116和电源线119一起，基准线可在第一方向上设置在与数据线116和电源线119相同的层上。
多个像素区域由红色子像素区域、绿色子像素区域、蓝色子像素区域和白色子像素区域构成，以形成单位像素。在图3中，作为示例仅图解了其中两个任意的子像素，但本发明不限于此。红色子像素区域、绿色子像素区域、蓝色子像素区域和白色子像素区域的每一个包括发光二极管和独立驱动发光二极管的多个像素驱动电路。像素驱动电路可包括开关晶体管、驱动晶体管、电容器和感测晶体管。
可针对一个或多个像素区域设置电源线119，但本发明不限于此。
与数据线116和电源线119一起，基准线可在第一方向上设置在与数据线116和电源线119相同的层上。
当扫描脉冲提供至栅极线117时，开关晶体管导通，以将提供至数据线116的数据信号提供至电容器和驱动晶体管的第一栅极电极121a。开关晶体管包括连接至栅极线117的第二栅极电极121b、通过第七接触孔140g连接至数据线116的第二源极电极122b、通过第六接触孔140f连接至第一栅极电极121a的第二漏极电极123b、以及第二有源层124b。
驱动晶体管根据充入在电容器中的驱动电压控制从电源线119提供的电流，以向发光二极管提供与驱动电压成比例的电流，由此使发光二极管发光。驱动晶体管包括通过第六接触孔140f连接至第二漏极电极123b的第一栅极电极121a、通过第八接触孔140h连接至电源线119的第一源极电极122a、通过第三接触孔140c连接至发光二极管的第一漏极电极123a、以及第一有源层124a。
电源线119可经由桥接线119a连接至相邻像素区域中的第一源极电极122a。桥接线119a可延伸至在与第二方向平行的方向上相邻的像素区域。如上所述，在相邻像素区域中延伸的桥接线119a可通过第九接触孔140i连接至相邻像素区域的第一源极电极122a。
桥接线119a的一侧沿电源线119垂直延伸，以通过第八接触孔140h连接至下方的电源线119。
图4到6中所示的薄膜晶体管是驱动晶体管和开关晶体管，例如，顶栅结构薄膜晶体管，具体地说，第一栅极电极121a和第二栅极电极121b设置在第一有源层124a和第二有源层124b上方的共面薄膜晶体管。然而，本发明不限于此，也可应用栅极电极设置在有源层下方的底栅结构薄膜晶体管。
开关晶体管和驱动晶体管的第一栅极电极121a和第二栅极电极121b可分别与第一有源层124a和第二有源层124b交叠，并且在第一栅极电极121a与第一有源层124a之间以及在第二栅极电极121b与第二有源层124b之间具有栅极绝缘层115b，栅极绝缘层115b具有大致与相应的第一栅极电极121a和第二栅极电极121b相同的形状。
具体地说，第一有源层124a和第二有源层124b可设置在基板110上。
在这种情形中，遮光层125可设置在第一有源层124a的下方，并且缓冲层115a可设置在第一有源层124a与遮光层125之间。
遮光层125可抑制第一有源层124a受外部或周围的发光二极管的光的影响，遮光层125可设置在基板110的最下层上。
本发明的数据线116和电源线119可在第一方向上设置在与遮光层125相同的层上。就是说，本发明的数据线116和电源线119与遮光层125一起设置在基板的最下层上。如此，数据线116和电源线119的垂直线设置在与相关技术不同的层上，使得层间绝缘层115c以外的其他绝缘层，例如，缓冲层115a和栅极绝缘层115b插入在数据线116和电源线119的垂直线与栅极线117的水平线之间，以避免短路故障。
缓冲层115a可设置在基板110上，以覆盖遮光层125、数据线116和电源线119。
第一有源层124a和第二有源层124b形成为分别与栅极绝缘层115b上的第一栅极电极121a和第二栅极电极121b交叠，使得可在第一源极电极122a与第一漏极电极123a之间以及在第二源极电极122b与第二漏极电极123b之间形成沟道。
栅极绝缘层115b可由无机材料的硅氮化物SiNx或硅氧化物SiOx的单层或者无机材料的硅氮化物SiNx或硅氧化物SiOx的多层形成。
图4到6作为示例图解了栅极绝缘层115b仅形成在第一栅极电极121a和第二栅极电极121b的下方，但本发明不限于此。栅极绝缘层115b可形成在其上形成有第一有源层124a和第二有源层124b的整个基板110上。在这种情形中，在栅极绝缘层115b中，可形成将第一源极电极122a和第一漏极电极123a连接至第一有源层124a的源极区域和漏极区域的接触孔。此外，在栅极绝缘层115b中，可形成将第二源极电极122b和第二漏极电极123b连接至第二有源层124b的源极区域和漏极区域的接触孔。
栅极线117可设置在与第一栅极电极121a和第二栅极电极121b相同的层上。在这种情形中，上述栅极绝缘层115b可设置在栅极线117的下方。然而，本发明不限于此。
第一栅极电极121a和第二栅极电极121b以及栅极线117可由各种导电材料，例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的任意之一、或这些材料中的两种或更多种的合金、或其多层构成。
可使用包括选自Zn、Cd、Ga、In、Sn、Hf和Zr中的一种或多种金属的氧化物半导体构成第一有源层124a和第二有源层124b，或者可通过非晶硅(a-Si)、多晶硅(poly-Si)或有机半导体构成第一有源层124a和第二有源层124b。
第一源极电极122a和第二源极电极122b可分别通过穿过层间绝缘层115c的第一接触孔140a和第四接触孔140d连接至第一有源层124a和第二有源层124b的源极区域。第一漏极电极123a和第二漏极电极123b可分别通过穿过层间绝缘层115c的第二接触孔140b和第五接触孔140e连接至第一有源层124a和第二有源层124b的漏极区域。
层间绝缘层115c可由无机材料的硅氮化物SiNx或硅氧化物SiOx的单层或者无机材料的硅氮化物SiNx或硅氧化物SiOx的多层形成。如图4到6中所示，层间绝缘层115c可形成在整个基板110上或仅形成在像素区域中，但本发明不限于此。
第一源极电极122a和第二源极电极122b以及第一漏极电极123a和第二漏极电极123b可由各种导电材料，例如，钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的任意之一、或这些材料中的两种或更多种的合金、或其多层构成。
开关晶体管的第二漏极电极123b向上延伸，以电连接至驱动晶体管的第一栅极电极121a。具体地说，第二漏极电极123b可通过穿过层间绝缘层115c的第六接触孔140f连接至第一栅极电极121a。
第一漏极电极123a可通过穿过保护层115d和平坦化层115e的第三接触孔140c和孔H连接至发光二极管的阳极126。
如上所述，在根据本发明示例性实施方式的电致发光显示装置100中，数据线116和电源线119的垂直线在第一方向上设置在基板110上，并且栅极线117的水平线设置在与第一方向交叉的第二方向上，以与垂直线一起驱动像素区域。
在根据本发明示例性实施方式的电致发光显示装置100中，数据线116和电源线119的垂直线设置在与作为最下层的遮光层125相同的层上，并且栅极线117的水平线设置在与第一栅极电极121a和第二栅极电极121b相同的层上。因此，栅极绝缘层115b和缓冲层115a而不是相关技术的层间绝缘层115c，可插入在垂直线与水平线之间。在这种情形中，栅极绝缘层115b和缓冲层115a与电容器的容量无关，使得栅极绝缘层115b和/或缓冲层115a的厚度增加，以避免在垂直线和水平线的交叉部分处产生的短路故障。
就是说，在相关技术中，需要形成栅极冗余图案来修复栅极线的水平线与数据线/电源线的垂直线之间的短路故障。然而，在水平线和垂直线的交叉部分之间仅插入层间绝缘层，使得由于较短的距离而导致静电故障，并且可导致由于杂质而引起的水平线与垂直线之间的短路或由于栅极线上方的绝缘层状态而引起的故障。因此，需要在像素中设计用于修复的结构，以提高产率。因此，在相关技术中，对水平线和垂直线彼此交叉的位置应用栅极冗余图案。栅极冗余图案形成为占据栅极线上方和下方的预定区域，从而导致像素中开口率的降低。此外，由于在像素中增加栅极冗余图案，所以很难以高分辨率模式设计像素。
根据本发明的示例性实施方式，注意到：在水平线和垂直线的交叉部分之间仅插入层间绝缘层115c，使得交叉部分易受短路故障影响，短路故障受线之间的间隔距离影响。因此，数据线116和电源线119设置在与相关技术不同的层上，使得不是相关技术中的层间绝缘层115c，而是栅极绝缘层115b和缓冲层115a可插入在水平线与垂直线之间。在这种情形中，栅极绝缘层115b和缓冲层115a与电容器的容量无关，使得栅极绝缘层115b和/或缓冲层115a的厚度增加，以避免在垂直线和水平线的交叉部分处产生的短路故障。
因此，可省略像素中的栅极冗余图案，使得在高分辨率模式中可易于设计像素并提高产率，并且另外确保了开口率。
如上所述，在水平线和垂直线的交叉部分之间仅插入层间绝缘层，使得由于较短的距离而导致静电故障，并且可导致由于杂质而引起的水平线与垂直线之间的短路或由于栅极线上方的绝缘层状态而引起的故障。因此，需要在像素中设计用于修复的结构，以提高产率。因此，在相关技术中，对水平线和垂直线彼此交叉的位置应用栅极冗余图案。栅极冗余图案形成为占据栅极线上方和下方的预定区域，使得像素中的开口单元减小。
这是因为在垂直线与水平线之间需要插入层间绝缘层并且需要增加层间绝缘层的厚度，以去除栅极冗余图案，但为了确保电容器的容量，很难增加层间绝缘层的厚度。
相比之下，如上所述，根据本发明的示例性实施方式，数据线116和电源线119的垂直线设置在与遮光层125相同的层上，使得栅极绝缘层115b和缓冲层115a这两个绝缘层插入在垂直线与水平线之间。在这种情形中，栅极绝缘层115b和缓冲层115a与电容器的容量无关，使得栅极绝缘层115b和/或缓冲层115a的厚度增加，以避免在垂直线和水平线的交叉部分处产生的短路故障。因此，可去除像素中的栅极冗余图案，使得开口单元A可扩大栅极冗余图案那么大的尺寸，可有利于高分辨率模式中的像素设计，并且可提高产率。
接下来，保护层115d和平坦化层115e可设置在薄膜晶体管上。保护层115d保护薄膜晶体管、设置在像素区域外部的栅极驱动器、以及其他配线。平坦化层115e是通过使基板110上的台阶变平缓而将基板110的上部平坦化的绝缘层。
平坦化层115e可由有机绝缘材料形成。就是说，平坦化层115e可由丙烯酸树脂、环氧树脂、苯酚树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯和光刻胶的任意之一形成，但不限于此。
在电路单元的预定区域中，平坦化层115e被去除，以形成孔H，孔H暴露保护层115d的表面的一部分以及经由第三接触孔140c暴露的其下方的第二漏极电极123a。
参照图4，发光二极管可设置在平坦化层115e上。例如，作为有机发光二极管，发光二极管包括形成在平坦化层115e上以电连接至晶体管的第一漏极电极123a的阳极126、设置在阳极126上的有机发光层127、以及形成在有机发光层127上的阴极128。
阳极126可设置在孔H的内部以及平坦化层115e上并且通过形成在保护层115d和平坦化层115e中的第三接触孔140c和孔H电连接至第一漏极电极123a。阳极126可由具有高功函数的导电材料形成，以向有机发光层127提供空穴。例如，阳极126可由透明导电材料，比如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)形成。
设置在孔H的内部的阳极126与保护层115d下方的第二漏极电极123b的一部分(为了方便，称为存储电极)交叠并且保护层115d插入在它们之间，以构成第一电容器。此外，第二漏极电极123b的一部分，即，存储电极，与层间绝缘层115c下方的第一有源层124a的一部分交叠并且层间绝缘层115c插入在它们之间，以构成第二电容器。如上所述，根据本发明的示例性实施方式，第一电容器和第二电容器并联连接，以增加整个电容器的容量。同时，如上所述，保护层115d和层间绝缘层115c的厚度减小，使得与相关技术相比，可增加第一电容器和第二电容器的容量。例如，根据本发明示例性实施方式的保护层115d和层间绝缘层115c可具有比栅极绝缘层115b和缓冲层115a更小的厚度。
在图3和4中，例如，图解了阳极126电连接至驱动晶体管的第一漏极电极123a，但本发明不限于此。因此，根据薄膜晶体管的类型和驱动电路的设计方法，阳极126可电连接至驱动晶体管的第一源极电极122a。
有机发光层127是发射具体颜色的光的有机层，有机发光层127可包括红色有机发光层、绿色有机发光层、蓝色有机发光层和白色有机发光层的任意之一。此外，有机发光层127可进一步包括各种有机发光层，比如空穴传输层、空穴注入层、电子注入层或电子传输层。在图4中，图解了有机发光层127针对每一个像素被图案化，但本发明不限于此，有机发光层127可以是针对多个像素共同地形成的公共层。
阴极128可设置在有机发光层127上。阴极128可向有机发光层127提供电子。阴极128可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)和氧化锡(TO)之类的透明导电氧化物或镱(Yb)合金形成。可选地，阴极128可由导电材料形成。
接着，参照图4到6，堤部115f可设置在阳极126和平坦化层115e上。堤部115f可覆盖有机发光二极管的阳极126的一部分或配线的一部分。堤部115f可设置成在像素区域中划分相邻的像素。
堤部115f可由有机绝缘材料形成。例如，堤部115f可由聚酰亚胺、压克力(acryl)或苯并环丁烯(BCB)树脂形成，但本发明不限于此。
堤部115f可设置在平坦化层115e上，以围绕发光单元，并且堤部115f可设置成覆盖下方的桥接线119a。
用于保护易受湿气影响的有机发光二极管从而使其不暴露于湿气的封装单元(未示出)可形成在如上所述配置的有机发光二极管的上方。例如，封装单元可具有无机层和有机层交替层压的结构，但本发明不限于此。
同时，与上述有机电致发光显示装置类似，接触孔形成在绝缘层中，使得位于绝缘层上方和下方的部件(之间插入有至少一个绝缘层)彼此接触(或连接)。同时，相关技术的接触结构具有接触孔被上部部件和下部部件，例如，上部电极和下部电极覆盖的结构。在这种情形中，接触孔的尺寸(或面积)与上部电极和下部电极彼此接触的接触面积相同。
在这种情形中，在相关技术中，由于用于图案化接触孔的最小尺寸，在像素设计中存在限制。
此外，在下部电极与接触孔之间以及在上部电极与接触孔之间的交叠裕度是必要的，因而像素设计中金属的自由度降低。就是说，因为上部电极需要覆盖接触孔，使得下部电极不被上部电极的蚀刻剂损坏，所以上部电极的裕度是必要的。此外，为了将接触孔图案化为不偏离下部电极，下部电极的裕度也是必要的。如上所述的相关技术的接触结构对于上部电极和下部电极来说需要裕度，使得像素设计中金属的自由度降低。
因此，根据本发明的示例性实施方式，注意到：产生接触孔的上述裕度的原因是因为接触孔的尺寸(或面积)等于接触面积，当考虑到下部层的特性应用不同的接触孔结构时，可与接触孔的尺寸无关地设计像素。因此，本发明公开了一种接触结构，其中通过将接触孔的尺寸(或面积)设计成大于接触面积并根据下部层的特性应用不同的结构，可与接触孔的尺寸无关地设计像素。
就是说，接触孔的尺寸(或面积)设计成大于接触面积，并且根据下部层的特性将两个现有的接触孔组合，接触部分形成在金属的一侧上，或者上部电极形成为以包覆的形式包围下部电极。因此，可与接触孔的尺寸无关地设计像素。就是说，当接触孔的尺寸(或面积)设计成大于接触面积时，上述上部电极的裕度和下部电极的裕度是不必要的，使得可与接触孔的尺寸无关地设计像素。下文中，将参照附图详细描述将本发明的接触结构实现到上述电致发光显示装置的示例。
如上所述，根据本发明示例性实施方式的接触结构应用于图3、5和6中所示的根据本发明示例性实施方式的电致发光显示装置100的一部分。
图7A和7B是作为示例图解根据比较例的接触结构的平面图和剖面图。图8A和8B是作为示例图解根据本发明示例性实施方式的接触结构的平面图和剖面图。
图7B示意性图解了沿图7A中所示的根据比较例的接触结构中的线a-a’截取的剖面的一部分。图8B示意性图解了沿图8A中所示的根据示例性实施方式的接触结构中的线b-b’截取的剖面的一部分。
参照图7A和7B，根据比较例的接触结构包括位于基板10上的下部层24；层间绝缘层15c，层间绝缘层15c设置在下部层24上并且具有接触孔40以暴露下部层24的一部分；以及上部层22，上部层22设置在层间绝缘层15c上，以通过接触孔40与下部层24接触。
在这种情形中，缓冲层15a进一步设置在下部层24下方。
下部层24是由半导体形成的有源层，上部层22是由导电材料形成的源极电极。
根据比较例的接触结构具有上部部件和下部部件，例如，上部层22和下部层24覆盖接触孔40的结构。在这种情形中，接触孔40的尺寸(或面积)与上部层22和下部层24彼此接触的接触面积相同。理解到，图7B的长度l是接触孔40的宽度，其等于上部层22和下部层24彼此接触的接触部分的宽度。
在这种情形中，在相关技术中，由于用于图案化接触孔40的最小尺寸，在像素设计中存在限制。
此外，在上部层22与接触孔40之间以及在下部层24与接触孔40之间交叠裕度m1和m2是必要的，使得像素设计中金属的自由度降低。就是说，因为上部层22需要覆盖接触孔40，使得下部层24不被上部层22的蚀刻剂损坏，所以上部交叠裕度m1是必要的。此外，为了将接触孔40图案化为不偏离下部层24，交叠裕度m2对于下部层24来说也是必要的。如上所述，在比较例的接触结构中，对于上部层22和下部层24来说交叠裕度m1和m2是必要的，使得像素设计中金属的自由度降低。
参照图8A和8B，根据本发明示例性实施方式的接触结构包括位于基板110上的下部层124；层间绝缘层115c，层间绝缘层115c设置在下部层124上并且具有接触孔140以暴露下部层124的一部分；以及上部层122，上部层122设置在层间绝缘层115c上，以通过接触孔140与下部层124接触。
在这种情形中，缓冲层115a可进一步设置在下部层124的下方。接触孔140具有暴露未与上部层122接触的下部层124的一部分的开口。然后，保护层115d形成在基板110上以填充(或内置)在开口中。
下部层124是由半导体形成的有源层，上部层122是由导电材料形成的源极电极，但本发明不限于此。
在这种情形中，本发明的示例性实施方式公开了一种接触结构，其中接触孔140的尺寸(或面积)设计成大于接触面积并且根据下部层124的特性应用不同的结构，使得可与接触孔140的尺寸无关地设计像素。就是说，例如，理解到图8B的长度L1是接触孔140的宽度，其相对长于上部层122和下部层124彼此接触的接触部分的宽度L2。如上所述，当接触孔的尺寸(或面积)设计成大于接触面积时，上述上部交叠裕度和下部交叠裕度是不必要的，使得可与接触孔140的尺寸无关地设计像素。
接触孔140可暴露下部层124的上表面的一部分以及缓冲层115a的上表面的一部分。此外，上部层122可与下部层124的上表面的暴露部分和缓冲层115a的上表面的暴露部分接触。
上述情形可适用于当蚀刻上部层122时，下部层124不被损坏的情形。如果下部层被损坏，则可应用另一结构。
下文中，将详细描述基于下部层的特性的具体接触结构。
为了便于描述，根据上部层和下部层的类型，接触孔可分为三个类型。A类型是指源极/漏极电极与有源层之间的接触，G类型是指栅极电极与源极/漏极电极之间的接触，L类型是指垂直线与源极/漏极电极之间的接触。
此外，根据下部层的类型和特性，接触孔分为四种情形。
第一种情形是上述A类型，作为下部层的有源层对作为上部层的源极/漏极电极的蚀刻剂不作出反应。在这种情形中，接触孔的面积可设计成大于接触面积。
接下来，在第二种情形中，相关技术中使用的两个接触孔组合为一个接触孔，例如第二种情形可应用于L类型。
接下来，第三种情形和第四种情形可应用于上述G类型，即使当上部层和下部层由诸如铜之类的相同材料形成时也可应用。因此，可增加金属的自由度。
其中，在第三种情形中，接触部分形成在下部层的一侧，使得可减小接触孔的面积。此外，第四种情形是上部层以包覆的形式包围下部层并且适于保护下部层的结构。
图9A和9B是示意性图解根据本发明示例性实施方式的接触结构的示例的平面图和剖面图。图10是图解根据比较例的接触结构的示例的平面图。
在这种情形中，图9A和9B作为示例图解了A类型的第一种情形，第一种情形可应用于图3中所示的第四接触孔140d。图9B示意性图解了沿图9A中所示的根据示例性实施方式的接触结构中的线A-A’截取的剖面的一部分。
参照图9A和9B，根据本发明示例性实施方式的接触结构包括位于基板110上的下部层，例如第二有源层124b；层间绝缘层115c，层间绝缘层115c设置在第二有源层124b上并且具有第四接触孔140d以暴露第二有源层124b的一部分；以及上部层，例如，第二源极电极122b，第二源极电极122b设置在层间绝缘层115c上，以通过第四接触孔140d与第二有源层124b接触。
在这种情形中，缓冲层115a可进一步设置在第二有源层124b的下方。第四接触孔140d具有暴露未与第二源极电极122b接触的第二有源层124b的一部分的开口。然后，保护层115d形成在基板110上以填充(或内置)在开口中。
第二有源层124b可由半导体构成，第二源极电极122b可由导电材料构成。
根据本发明示例性实施方式的第四接触孔140d可具有比第二源极电极122b和第二有源层124b彼此接触(或连接)的接触面积相对大的面积。
在这种情形中，第四接触孔140d可暴露第二有源层124b的上表面的一部分和侧部、以及缓冲层115a的上表面的一部分。此外，第二源极电极122b可与第二有源层124b的上表面的暴露部分和侧部、以及缓冲层115a的上表面的暴露部分接触。
上述第一种情形适合于当蚀刻上部层时，下部层不被损坏的情形。
相比之下，参照图10，在比较例中，理解到第四接触孔40d的尺寸等于第二源极电极22b和第二有源层24b彼此接触(或连接)的接触面积。在这种情形中，如上所述，上部交叠裕度和下部交叠裕度对于形成第四接触孔40d来说是必要的。
图11A和11B是示意性图解根据本发明示例性实施方式的接触结构的另一示例的平面图和剖面图。图12是图解根据比较例的接触结构的另一示例的平面图。
在这种情形中，图11A和11B作为示例图解了L类型的第二种情形，第二种情形可应用于图3中所示的第七接触孔140g。图11B示意性图解了沿图11A中所示的根据示例性实施方式的接触结构中的线B-B’截取的剖面的一部分。
参照图11A和11B，作为另一示例，根据本发明示例性实施方式的接触结构包括位于基板110上的下部层，例如，数据线116；缓冲层115a，缓冲层115a设置在数据线116上并且具有第七接触孔140g以暴露数据线116的一部分；层间绝缘层115c；以及上部层，例如，第二源极电极122b，第二源极电极122b设置在层间绝缘层115c上，以通过第七接触孔140g与数据线116接触。
数据线116由第一导电材料构成，第二源极电极122b可由第二导电材料构成。在这种情形中，第一导电材料和第二导电材料可由不同的材料形成。第七接触孔140g具有暴露未与第二源极电极122b接触的基板110的一部分的开口。然后，保护层115d形成在基板110上以填充(或内置)在开口中。
根据本发明示例性实施方式的第七接触孔140g可具有比第二源极电极122b和数据线116彼此接触(或连接)的接触面积相对大的面积。
在这种情形中，数据线116可构成两条相邻的配线，并且每个第二源极电极122b可通过一个第七接触孔140g连接至每条数据线116。
第七接触孔140g可暴露每条数据线116的上表面的一部分、数据线116的一个侧部、以及两条数据线116之间的基板的上表面。
在这种情形中，每个第二源极电极122b可与数据线116的上表面的暴露部分接触。相比之下，数据线116的、未与第二源极电极122b接触的一个侧部可被暴露，而未被缓冲层115a和层间绝缘层115c覆盖。
上述第二种情形适用于将两个接触孔组合为一个接触孔。
相比之下，参照图12，理解到在比较例中，第七接触孔40g的尺寸等于第二源极电极22b和数据线16彼此接触(或连接)的接触面积。第七接触孔40g单独应用于第二源极电极22b和数据线16的接触。
图13A和13B是示意性图解根据本发明示例性实施方式的接触结构的又一示例的平面图和剖面图。图14是图解根据比较例的接触结构的又一示例的平面图。
在这种情形中，图13A和13B作为示例图解了G类型的第四种情形，第四种情形可应用于图3中所示的第六接触孔140f。图13B示意性图解了沿图13A中所示的根据示例性实施方式的接触结构中的线C-C截取的剖面的一部分。
参照图13A和13B，作为另一示例，根据本发明示例性实施方式的接触结构包括位于基板110上的下部层，例如，第一栅极电极121a；层间绝缘层115c，层间绝缘层115c设置在第一栅极电极121a上，并且层间绝缘层115c的一些部分被去除从而使得层间绝缘层115c具有第六接触孔140f以暴露第一栅极电极121a；以及上部层，例如，第二漏极电极123b，第二漏极电极123b在第六接触孔140f的内部与第一栅极电极121a接触。下部层和上部层可依次叠置在第六接触孔140f的内部。
第一栅极电极121a可由第一导电材料构成。第二漏极电极123b可由第二导电材料构成。在这种情形中，第一导电材料和第二导电材料可由相同材料形成。然而，本发明不限于此，第一导电材料和第二导电材料可由不同材料形成。
缓冲层115a可设置在第一栅极电极121a的下方并且在缓冲层115a与第一栅极电极121a之间插入栅极绝缘层115b。第六接触孔140f具有暴露未与第二漏极电极123b接触的缓冲层115a的一部分的开口。然后，保护层115d形成在基板110上以填充(或内置)在开口中。
根据本发明示例性实施方式的第六接触孔140f可具有比第一栅极电极121a和第二漏极电极123b彼此接触(或连接)的接触面积相对大的面积。
在这种情形中，例如，第六接触孔140f可暴露第一栅极电极121a的上表面、第一栅极电极121a的两个侧部、以及缓冲层115a的上表面的一部分和栅极绝缘层115b的两个侧部。
在这种情形中，第二漏极电极123b可与第一栅极电极121a的暴露上表面、第一栅极电极121a的两个侧部、以及缓冲层115a的上表面的暴露部分和栅极绝缘层115b的两个侧部接触。
此外，第二漏极电极123b可具有覆盖并包围第一栅极电极121a的暴露上表面和第一栅极电极121a的两个侧部的包覆结构。
即使当上部层和下部层由相同的材料形成，使得增加金属的自由度时，也可应用上述第四种情形。此外，下部层被上部层以包覆的形式包围，使得适于对下部层的保护。
相比之下，参照图14，在比较例中，理解到第六接触孔40f的尺寸等于第一栅极电极21a和第二漏极电极23b彼此接触(或连接)的接触面积。
图15A和15B是示意性图解根据本发明示例性实施方式的接触结构的再一示例的平面图和剖面图。
在这种情形中，图15A和15B作为示例图解了G类型的第三种情形，第三种情形也可应用于图3中所示的第六接触孔。图15B示意性图解了沿图15A中所示的根据示例性实施方式的接触结构中的线D-D’截取的剖面的一部分。
参照图15A和15B，作为另一示例，根据本发明示例性实施方式的接触结构包括位于基板210上的下部层，例如，第一栅极电极221a；层间绝缘层215c，层间绝缘层215c设置在第一栅极电极221a上并且具有第六接触孔240f以暴露第一栅极电极221a的一部分；以及上部层，例如，第二漏极电极223b，第二漏极电极223b通过第六接触孔240f与第一栅极电极221a接触。
第一栅极电极221a可由第一导电材料构成。第二漏极电极223b可由第二导电材料构成。在这种情形中，第一导电材料和第二导电材料可由相同材料形成。然而，本发明不限于此，第一导电材料和第二导电材料可由不同材料形成。
缓冲层215a可设置在第一栅极电极221a下方并且在缓冲层215a与第一栅极电极221a之间插入栅极绝缘层215b。第六接触孔240f具有暴露未与第二漏极电极223b接触的缓冲层215a的一部分的开口。然后，保护层215d形成在基板210上以填充(或内置)在开口中。
根据本发明示例性实施方式的第六接触孔240f可具有比第一栅极电极221a和第二漏极电极223b彼此接触(或连接)的接触面积相对大的面积。
在这种情形中，作为示例，第六接触孔240f可暴露第一栅极电极221a的上表面的一部分和侧部、栅极绝缘层215b的侧部的一部分、以及缓冲层215a的上表面的一部分。
在这种情形中，第二漏极电极223b可与第一栅极电极221a的上表面的暴露部分和侧部、缓冲层215a的上表面的暴露部分、以及栅极绝缘层215b的侧部的暴露部分接触。
即使当上部层和下部层由相同的材料形成，使得增加金属的自由度时，也可应用上述第三种情形。因此，可减小面积。
本发明的示例性实施方式还可描述如下：
根据本发明示例性实施方式的接触结构包括：下部层；位于所述下部层上的至少第一绝缘层，所述第一绝缘层具有预定接触孔以暴露所述下部层的一部分；和位于所述第一绝缘层上以通过所述接触孔与所述下部层接触的上部层，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述上部层和所述下部层彼此接触的接触面积。
根据本发明的另一个方面，所述接触结构还可包括：位于所述下部层的下方的第二绝缘层。
根据本发明的另一个方面，所述下部层可由半导体构成，并且所述上部层可由导电材料构成。
根据本发明的另一个方面，所述接触孔可暴露所述下部层的上表面的一部分和侧部、以及所述第二绝缘层的上表面的一部分。
根据本发明的另一个方面，所述上部层可与所述下部层的上表面的暴露部分和侧部、以及所述第二绝缘层的上表面的暴露部分接触。
根据本发明的另一个方面，所述下部层可由第一导电材料构成，并且所述上部层可由第二导电材料构成。
根据本发明的另一个方面，所述第一导电材料和所述第二导电材料可由不同的材料制成。
根据本发明的另一个方面，所述下部层可构成两条相邻配线，并且所述上部层可构成通过所述接触孔分别与所述配线连接的两个电极。
根据本发明的另一个方面，所述接触孔可暴露每条配线的上表面的一部分和侧部、以及位于两条配线之间的所述基板的上表面。
根据本发明的另一个方面，每个电极可与每条配线的上表面的暴露部分接触。
根据本发明的另一个方面，所述配线的未与所述上部层接触的一个侧部可被暴露。
根据本发明的另一个方面，所述第一导电材料和所述第二导电材料可由相同的材料制成。
根据本发明的另一个方面，所述接触结构还可包括：插入在所述下部层与所述第一绝缘层之间的第二绝缘层。
根据本发明示例性实施方式的接触结构包括：位于基板上的至少第一绝缘层，所述第一绝缘层具有预定接触孔；和位于所述接触孔的内部并且依次叠置且彼此接触的下部层和上部层，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述上部层和所述下部层彼此接触的接触面积。
根据本发明的另一个方面，所述接触孔可还可包括位于所述基板上并且位于所述第一绝缘层的下方的第二绝缘层，所述接触孔暴露所述上部层的上表面和两个侧部、以及所述第二绝缘层的上表面的一部分。
根据本发明的另一个方面，所述上部层可与所述下部层的上表面和两个侧部、以及所述第二绝缘层的上表面的部分接触。
根据本发明的另一个方面，所述上部层可由包覆结构构成，所述包覆结构覆盖并包围所述下部层的上表面以及所述下部层的两个侧部。
根据本发明的另一个方面，所述接触结构还可包括位于所述下部层的下方的第三绝缘层，所述接触孔可暴露所述下部层的上表面的一部分和侧部、所述第二绝缘层的上表面的一部分、以及所述第三绝缘层的侧部的一部分。
根据本发明的另一个方面，所述上部层可与所述下部层的上表面的暴露部分和侧部、所述第二绝缘层的暴露部分、以及所述第三绝缘层的侧部的暴露部分接触。
根据本发明示例性实施方式的显示装置包括：位于所述基板上且在第一方向上的数据线；位于所述数据线上的第一绝缘层；位于所述第一绝缘层上的有源层；栅极线，所述栅极线位于所述第一绝缘层上且在与所述第一方向交叉的第二方向上，以与所述数据线一起划分像素区域，其中在所述栅极线与所述第一绝缘层之间插入有至少一个第二绝缘层；位于所述有源层的上方的栅极电极，在所述栅极电极与所述有源层之间插入有所述第二绝缘层；位于所述栅极电极和所述栅极线上的第三绝缘层；位于所述第三绝缘层上的源极电极和漏极电极；位于所述源极电极和所述漏极电极上的第四绝缘层；位于所述第四绝缘层的上方且在所述像素区域的发光单元中的发光二极管；和接触孔，所述接触孔配置在所述第一绝缘层到所述第四绝缘层之中的至少一个绝缘层中，以使得所述至少一个绝缘层的上方和下方的部件彼此接触，其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述至少一个绝缘层的上方和下方的部件彼此接触的接触面积。
尽管已参照附图详细描述了本发明的示例性实施方式，但本发明并不限于此，在不背离本发明的技术构思的情况下，可以以许多不同的形式实施。因此，提供本发明的示例性实施方式仅是为了举例说明的目的，而不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是举例说明性的，并不限制本发明。应当基于所附的权利要求书解释本发明的保护范围，其等同范围内的所有技术构思都应当解释为落入本发明的范围内。

Claims (18)

1.一种接触结构，包括：
下部层；
位于所述下部层上的至少第一绝缘层，所述第一绝缘层具有预定接触孔以暴露所述下部层的一部分；和
位于所述第一绝缘层上以通过所述接触孔与所述下部层接触的上部层，
其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述上部层和所述下部层彼此接触的接触面积。
2.根据权利要求1所述的接触结构，还包括：
位于所述下部层的下方的第二绝缘层。
3.根据权利要求2所述的接触结构，其中所述下部层由半导体构成，并且所述上部层由导电材料构成。
4.根据权利要求3所述的接触结构，其中所述接触孔暴露所述下部层的上表面的一部分和侧部、以及所述第二绝缘层的上表面的一部分。
5.根据权利要求4所述的接触结构，其中所述上部层与所述下部层的上表面的暴露部分和侧部、以及所述第二绝缘层的上表面的暴露部分接触。
6.根据权利要求1所述的接触结构，其中所述下部层由第一导电材料构成，并且所述上部层由第二导电材料构成。
7.根据权利要求6所述的接触结构，其中所述下部层构成两条相邻配线，并且所述上部层构成通过所述接触孔分别与所述配线连接的两个电极。
8.根据权利要求7所述的接触结构，其中所述接触孔暴露每条配线的上表面的一部分和侧部、以及位于两条配线之间的所述基板的上表面。
9.根据权利要求8所述的接触结构，其中每个电极与每条配线的上表面的暴露部分接触。
10.根据权利要求9所述的接触结构，其中所述配线的未与所述上部层接触的一个侧部被暴露。
11.根据权利要求6至10的任一项所述的接触结构，还包括：
插入在所述下部层与所述第一绝缘层之间的第二绝缘层。
12.一种接触结构，包括：
位于基板上的至少第一绝缘层，所述第一绝缘层具有预定接触孔；和
位于所述接触孔的内部并且依次叠置且彼此接触的下部层和上部层，
其中所述接触孔具有比接触面积相对大的面积，其中所述接触面积为所述上部层和所述下部层彼此接触的接触面积。
13.根据权利要求12所述的接触结构，还包括位于所述基板上且位于所述第一绝缘层的下方的第二绝缘层，其中所述接触孔暴露所述上部层的上表面和两个侧部、以及所述第二绝缘层的上表面的一部分。
14.根据权利要求13所述的接触结构，其中所述上部层与所述下部层的暴露上表面和两个侧部、以及所述第二绝缘层的上表面的暴露部分接触。
15.根据权利要求13所述的接触结构，其中所述上部层由包覆结构构成，所述包覆结构覆盖并包围所述下部层的上表面以及所述下部层的两个侧部。
16.根据权利要求13所述的接触结构，还包括位于所述下部层的下方的第三绝缘层，其中所述接触孔暴露所述下部层的上表面的一部分和侧部、所述第二绝缘层的上表面的一部分、以及所述第三绝缘层的侧部的一部分。
17.根据权利要求16所述的接触结构，其中所述上部层与所述下部层的上表面的暴露部分和侧部、所述第二绝缘层的暴露部分、以及所述第三绝缘层的侧部的暴露部分接触。
18.一种显示装置，包括根据权利要求1至17的任一项所述的接触结构。
CN201810575575.4A 2017-12-11 2018-06-06 接触结构和包括该接触结构的显示装置 Active CN109904172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311439251.5A CN117438433A (zh) 2017-12-11 2018-06-06 接触结构和包括该接触结构的显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0169193 2017-12-11
KR1020170169193A KR102052434B1 (ko) 2017-12-11 2017-12-11 컨택 구조 및 이를 이용한 전계발광 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311439251.5A Division CN117438433A (zh) 2017-12-11 2018-06-06 接触结构和包括该接触结构的显示装置

Publications (2)

Publication Number Publication Date
CN109904172A true CN109904172A (zh) 2019-06-18
CN109904172B CN109904172B (zh) 2023-11-28

Family

ID=66697232

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311439251.5A Pending CN117438433A (zh) 2017-12-11 2018-06-06 接触结构和包括该接触结构的显示装置
CN201810575575.4A Active CN109904172B (zh) 2017-12-11 2018-06-06 接触结构和包括该接触结构的显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311439251.5A Pending CN117438433A (zh) 2017-12-11 2018-06-06 接触结构和包括该接触结构的显示装置

Country Status (3)

Country Link
US (4) US10985189B2 (zh)
KR (1) KR102052434B1 (zh)
CN (2) CN117438433A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111684602B (zh) * 2019-01-11 2024-04-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR20220021947A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220158130A (ko) * 2021-05-20 2022-11-30 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10115841A (ja) * 1996-10-08 1998-05-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6040589A (en) * 1996-06-18 2000-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole
CN103424915A (zh) * 2012-05-24 2013-12-04 乐金显示有限公司 用于液晶显示器的阵列基板及其制造方法
CN104614906A (zh) * 2013-11-04 2015-05-13 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
KR20150072118A (ko) * 2013-12-19 2015-06-29 엘지디스플레이 주식회사 콘택홀 형성 방법 및 이를 적용한 어레이 기판
KR20160127459A (ko) * 2015-04-27 2016-11-04 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR102180067B1 (ko) * 2014-08-07 2020-11-17 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
KR102296733B1 (ko) * 2014-11-06 2021-09-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102415807B1 (ko) * 2015-09-17 2022-07-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040589A (en) * 1996-06-18 2000-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole
JPH10115841A (ja) * 1996-10-08 1998-05-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN103424915A (zh) * 2012-05-24 2013-12-04 乐金显示有限公司 用于液晶显示器的阵列基板及其制造方法
CN104614906A (zh) * 2013-11-04 2015-05-13 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
KR20150072118A (ko) * 2013-12-19 2015-06-29 엘지디스플레이 주식회사 콘택홀 형성 방법 및 이를 적용한 어레이 기판
KR20160127459A (ko) * 2015-04-27 2016-11-04 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US11488986B2 (en) 2022-11-01
US20190181156A1 (en) 2019-06-13
KR102052434B1 (ko) 2019-12-05
KR20190068927A (ko) 2019-06-19
US20230018904A1 (en) 2023-01-19
CN117438433A (zh) 2024-01-23
US10985189B2 (en) 2021-04-20
US20210202533A1 (en) 2021-07-01
US11901371B2 (en) 2024-02-13
US20240128277A1 (en) 2024-04-18
CN109904172B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
US11901371B2 (en) Contact structure and display device including the same
KR102653781B1 (ko) 표시장치 및 그의 제조방법
CN109994513A (zh) 显示装置及制造该显示装置的方法
US10861927B2 (en) Electro-luminescent display device with improved contact structure
CN109727566A (zh) 显示面板和显示设备
KR102513990B1 (ko) 전계발광 표시장치 및 그의 제조방법
US11837627B2 (en) Display apparatus, display panel and method for manufacturing the same
KR20220078932A (ko) 디스플레이 장치
KR20210085731A (ko) 표시장치
KR102059950B1 (ko) 전계발광 표시장치
KR102512779B1 (ko) 전계발광 표시장치
EP4216278A2 (en) Display panel and display device
EP4207977A1 (en) Organic light emitting display device and organic light emitting display panel
US20240258491A1 (en) Display device
US20240221686A1 (en) Display Device
KR20240107489A (ko) 표시 장치
KR20240117204A (ko) 표시 장치
KR20240107989A (ko) 표시 장치
KR20240117885A (ko) 게이트 구동부를 구비한 표시 장치
KR20240119711A (ko) 발광표시장치
KR20240120207A (ko) 표시 장치
KR20240108062A (ko) 표시 장치 및 이의 구동 방법
KR20240114444A (ko) 표시 장치
KR20240119710A (ko) 발광표시장치
KR20240133097A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment