CN111684602B - 阵列基板及其制作方法、显示面板 - Google Patents
阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN111684602B CN111684602B CN201980000058.7A CN201980000058A CN111684602B CN 111684602 B CN111684602 B CN 111684602B CN 201980000058 A CN201980000058 A CN 201980000058A CN 111684602 B CN111684602 B CN 111684602B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- electrode
- array substrate
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 168
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000463 material Substances 0.000 claims description 29
- 238000005452 bending Methods 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 230000035939 shock Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 231
- 238000000034 method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 238000000059 patterning Methods 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- -1 polyethylene Polymers 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000011777 magnesium Substances 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920000573 polyethylene Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种阵列基板及其制作方法,该阵列基板包括用于提供阵列排布的像素单元的显示像素区,所述阵列基板还包括:衬底基板、第一绝缘层、第二绝缘层和第一导电图案层。第一绝缘层设置于衬底基板上,且第一绝缘层中设置有凹槽,该凹槽设置于该显示像素区;第二绝缘层设置在第一绝缘层上,且第二绝缘层还填充入凹槽中;第一导电图案层设置在第二绝缘层上。该阵列基板通过设置该凹槽可以具有更好的抗冲击性能和耐弯折性能。
Description
技术领域
本公开实施例涉及一种阵列基板及其制作方法、显示面板。
背景技术
在显示领域,有机发光二极管(OLED)显示面板具有自发光、对比度高、能耗低、视角广、响应速度快、可用于挠曲性面板、使用温度范围广、制造简单等特点,具有广阔的发展前景。随着柔性电子技术的发展,具有可折叠性能的柔性显示装置逐渐受到人们的青睐。例如,为了实现显示装置的窄边框甚至无边框显示,可以对显示装置的非显示区进行弯折处理;或者为了便于携带,也可以对显示装置进行弯曲处理。如何优化显示面板的制作工艺是本领域关注的问题。
发明内容
本公开的一些实施例提供一种阵列基板,包括用于提供阵列排布的像素单元的显示像素区,所述阵列基板还包括:衬底基板,第一绝缘层,设置于所述衬底基板上,且所述第一绝缘层中设置有凹槽,所述凹槽设置于所述显示像素区;第二绝缘层,设置在所述第一绝缘层上,且所述第二绝缘层还填充入所述凹槽中;第一导电图案层,设置在所述第二绝缘层上。
在至少一个示例中,所述第二绝缘层为有机绝缘层。
在至少一个示例中,所述凹槽暴露所述衬底基板。
在至少一个示例中,所述第一导电图案层包括用于所述显示像素区的栅线或所述栅线的部分。
在至少一个示例中,所述凹槽包括第一部分,所述凹槽的第一部分平行于所述栅线或与所述栅线在垂直于所述衬底基板的方向上重叠。
在至少一个示例中,所述像素单元包括第一晶体管,所述第一晶体管包括第一栅极,所述第一栅极在所述第二绝缘层靠近所述衬底基板的一侧,且通过所述第二绝缘层中的第一过孔与所述栅线电连接。
在至少一个示例中,所述阵列基板还包括栅连接电极,所述栅连接电极位于所述第二绝缘层与所述第一导电图案层之间,所述第一栅极通过所述栅连接电极与所述栅线电连接。
在至少一个示例中,所述第一晶体管还包括第一源极和第一漏极,所述第一源极和所述第一漏极与所述栅连接电极同层设置且材料相同。
在至少一个示例中,所述阵列基板还包括用于所述显示像素区的数据线,所述数据线与所述第一源极及所述第一漏极同层设置且材料相同;所述凹槽还包括第二部分,所述凹槽的第二部分与所述数据线平行或在垂直于所述衬底基板的方向与所述数据线重叠。
在至少一个示例中,所述像素单元还包括第二晶体管,所述第二晶体管包括第二栅极,所述第二栅极与所述第一晶体管的第一源极或第一漏极连接。
在至少一个示例中,所述凹槽围绕所述第二栅极分布。
在至少一个示例中,所述凹槽还包括第三部分,所述第三部分与所述第二栅极平行且对应设置;在所述第三凹槽的长度方向上,所述第三部分的长度大于所述第二栅极的长度。
在至少一个示例中,所述第二晶体管包括第二源极和第二漏极,在垂直于所述衬底基板的方向上,所述第二源极和第二漏极位于所述第二绝缘层与所述第一导电图案层之间。
在至少一个示例中,所述阵列基板还包括第三绝缘层,在垂直于所述衬底基板的方向上,所述第三绝缘层位于所述第二源极和第二漏极与所述第一导电图案层之间。
在至少一个示例中,所述阵列基板还包括层叠设置于所述第一导电图案层之上的第四绝缘层和像素电极,所述第二源极或第二漏极通过所述第四绝缘层中的第二过孔与所述像素电极电连接。
在至少一个示例中,所述第一导电图案层还包括驱动连接电极,所述第二源极或第二漏极通过所述驱动连接电极与所述像素电极连接。
在至少一个示例中,所述阵列基板还包括第一电容电极,在垂直于所述衬底基板的方向上,所述第一电容电极设置于所述第一绝缘层和所述第二绝缘层之间。
在至少一个示例中,所述阵列基板还包括第二电容电极,所述第二电容电极与所述第一栅极同层设置且与所述第一电容电极正对形成电容。
本公开的一些实施例还提供一种显示面板,包括上述阵列基板。
本公开的一些实施例还提供一种阵列基板的制作方法,所述阵列基板包括用于提供阵列排布的像素单元的显示像素区,所述制作方法包括提供衬底基板;在所述衬底基板上形成第一绝缘层,并在所述第一绝缘层上形成凹槽,所述凹槽形成于所述显示像素区;在所述第一绝缘层上形成第二绝缘层,且所述第二绝缘层还填充入所述凹槽中;在所述第二绝缘层上形成第一导电图案层。
在至少一个示例中,所述第一绝缘层为有机绝缘层。
在至少一个示例中,形成所述第一导电图案层包括:形成用于所述显示像素区的栅线或形成所述栅线的部分。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1是本公开一实施例提供的一种阵列基板的平面示意图;
图2是本公开一实施例提供的阵列基板的局部放大示意图;
图3是图2沿剖面线A-A’的剖面示意图;
图4是本公开一实施例提供的一种显示面板的示意图;
图5是本公开一实施例提供的一种阵列基板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
用于显示装置的阵列基板或具有该显示装置的电子装置在外界应力作用下容易发生损伤。另外,随着技术的发展以及消费者的需求的变化,厂商将推出具有可折叠显示屏的柔性电子装置。例如,柔性电子装置包括柔性基板以及在该柔性基板上制备的各种电路结构以及电子器件等。根据需要,柔性电子装置的一些部分(例如显示区、焊盘区等)可被折叠并固定,或者在使用过程中根据需要弯折以调整不同部分之间的位置关系(例如多屏手机)。由于弯折应力,衬底基板上的层结构容易发生断裂而脱落,从而引发器件结构发生不良的风险。
本公开的一些实施例提供一种阵列基板,包括衬底基板和显示像素区,所述显示像素区用于提供阵列排布的像素单元,且包括:第一绝缘层、第二绝缘层和第一导电图案层,其中,第一绝缘层设置于所述衬底基板上,且第一绝缘层中设置有凹槽;第二绝缘层设置在所述第一绝缘层上,且第二绝缘层还填充入凹槽中;第一导电图案层设置在所述第二绝缘层上。
本公开的一些实施例,通过在阵列基板的显示像素区中的第一绝缘层中设置凹槽,并使得第二绝缘层填充入该凹槽中,可以增加第二绝缘层与第一绝缘层的接触面积,从而释放了在阵列基板被弯曲的过程中发生在第二绝缘层中易于导致断裂的内应力,并使得应力作用下的应变主要发生在该凹槽区域(应变吸收区);此外,如果在阵列基板被弯曲的过程中,如果在阵列的叠层结构中产生裂纹,该凹槽还可以阻隔裂纹的延展。因此,本公开上述实施例的这种设置可以减少或者消除该第二绝缘层以及其上结构(如第一导图案层)在阵列基板弯曲过程中的脱落风险,提高了阵列基板显示像素区的器件的抗冲击性能和耐弯折性能,从而提高了产品的性能和良率。
需要说明的是,该凹槽结构是指根据需要而设置的结构,区别于常规的制作方法中无法避免而出现的表面不平整结构,也区别于起连接作用的过孔结构。
图1为本公开一些实施例提供的一种阵列基板的平面示意图。如图所示,阵列基板200包括显示像素区210,显示像素区210用于提供阵列排布的多个像素单元201。该阵列基板还包括沿第一方向D1延伸的多条栅线71、沿第二方向D2延伸的多条数据线61,该多条栅线和数据线彼此交叉定义出多个像素区,多个像素单元201一一对应分布于多个像素区内。
例如,该阵列基板还可以包括数据驱动电路6和栅极驱动电路7,该数据驱动电路用于为像素单元201提供数据信号;该栅极驱动电路用于为像素单元201提供扫描信号;此外,该阵列基板还可以包括其他电路或器件以进一步用于提供其他各种控制信号。该数据驱动电路和栅极驱动电路分别通过数据线61和栅线71与像素单元201连接,每个像素单元201与栅线61、数据线71等连接以接收相应的电信号以进行发光,实现显示操作。
例如,该阵列基板可以是有机发光二极管(OLED)阵列基板,也可以是用于液晶显示的阵列基板。以下以该阵列基板为有机发光二极管阵列基板为例对本公开的实施例进行具体描述,但本公开实施例对此不作限制。
例如,每个像素单元201包括发光元件(即OLED)以及驱动该发光元件发光的像素电路。例如,该像素电路可以包括常规的2T1C像素电路,即包括两个晶体管和一个电容,该两个晶体管一个为开关晶体管,另一个为驱动晶体管。又例如,该像素电路还可以为其他结构的像素电路,例如基于前述2T1C像素的3T1C或进一步包括补偿功能、复位功能等的像素电路等,本公开的实施例对此不作限制。
图2是一个实施例的具体示例的阵列基板中一个像素单元的布图的部分放大示意图;图3为图2沿剖面线A-A’的剖面示意图。为了清楚起见,图2仅示意出了阵列基板中的半导体层240、栅极层250以及凹槽区域,并示意性地示意出栅线71和数据线61,图3中仅示出了像素单元中的发光元件300、第一晶体管110和第二晶体管120。例如,第一晶体管110为开关晶体管,主要起开关作用,在栅线71的控制下控制数据信号的传输;第二晶体管120为驱动晶体管,主要起驱动作用,为作为发光元件的阴极或阳极的像素电极提供驱动电流。
需要说明的是,本公开的实施例对第一晶体管和第二晶体管以及发光元件之间的具体连接方式不作限制。
请一并参照图2和图3,阵列基板200包括衬底基板211、以及依次层叠设置于衬底基板211上的第一绝缘层212、第二绝缘层214和第一导电图案层213。第一绝缘层212中设置有凹槽220,该凹槽220设置于该像素显示区210,且第二绝缘层214还填充入该凹槽220中;例如,更进一步,第二绝缘层214可以具有平坦表面,起到平坦化的作用。
例如,第二绝缘层214为有机绝缘层。有机绝缘材料相对于无机绝缘材料具有更好的柔韧性,因而可以更进一步提高阵列基板200的抗冲击性能和耐弯折性能。
例如,第二绝缘层214的材料为聚甲基丙烯酸甲酯、聚碳酸酯、聚苯乙烯、环氧树脂、聚酰亚胺、聚乙烯中的至少一种。
例如,第一绝缘层212可以是有机绝缘材料,如聚酰亚胺等树脂材料;也可以是无机绝缘材料,如硅的氧化物、硅的氮化物或硅的氮氧化物或金属氧化物绝缘材料。
例如,第一导电图案层213的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料;或者导电金属氧化物材料,例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如,该凹槽220可以设置于该第一绝缘层212中任何没有设置过孔。本公开实施例对于凹槽220的设置区域不作限制,也即不影响器件结构的形成即可。例如,在至少一个实施例中,凹槽220可以向下延伸直至暴露出衬底基板211,即衬底基板211的表面通过凹槽220暴露。
例如,本公开对该凹槽200在在平行于衬底基板211的方向上的平面形状不作限制,包括圆形、三角形、矩形、椭圆形、T形、条状、折线状,或者其它由周边器件结构所限定的形状。例如,该凹槽220的长度方向与阵列基板200的弯折轴(未示出)平行,从而当阵列基板200沿着该弯折轴弯折时,可以提高阵列基板200的耐弯折性能。
在至少一个实施例中,例如,如图2所示,相对于衬底基板所在的平面,凹槽220的至少一部分环绕第二晶体管120分布。例如,凹槽220环绕第二晶体管120的第二栅极121分布,也即所述第二栅极121的四周都分布有该凹槽220的至少部分。例如,凹槽220设置于第二栅极121的至少两侧,例如在衬底基板上,凹槽220的延伸方向与第二栅极121的延伸方向彼此平行。在本实施例中,第二晶体管120作为像素单元的驱动晶体管,通常而言,驱动晶体管在像素单元中所占的面积较大,而且其性能相比于开关晶体管对于显示效果有更为重要的影响,因此保持其性能的稳定也较为重要,上述设置可以有效保护第二晶体管120在外力作用或弯折下不易受损。例如,如图2所示,相对于衬底基板所在的平面,凹槽220的至少一部分还可以设置在第一晶体管110和第二晶体管120之间,例如设置在第一晶体管110的第一有源层112和第二晶体管120的第二有源层122之间;或者凹槽220设置在第一晶体管110的第一栅极111和第二晶体管120的第二栅极121之间。
例如,第一导电图案层213包括用于显示像素区210的栅线71或栅线71的部分。将栅线71设置在第二绝缘层214远离衬底基板211的一侧,因而使得凹槽220的设置不受栅线71的限制,由此凹槽220的设置位置可以更加灵活以及设置面积可以更大。
第一绝缘层212和第二绝缘层214依次层叠设置于衬底基板211与该第一导电层213之间,可以根据具体的阵列基板结构进行布局,而并不限定于特定的绝缘层结构。
例如,该第二绝缘层214为最靠近该衬底基板211的有机绝缘层。在凹槽220暴露衬底基板211的情形下,这种设置可以使得在垂直于衬底基板211的方向上、对应于凹槽220的位置的绝缘材料均为有机绝缘材料,因而可以更好地提高阵列基板200的抗冲击性能和耐弯折性能。
例如,凹槽220包括第一部分221,该第一部分221平行于栅线71(如图2)或与栅线71在垂直于衬底基板211的方向上重叠。例如,该第一部分221的长度方向与栅线的延伸方向平行。需要说明的是,本公开中图案的延伸不限于沿直线延伸,还可以沿曲线延伸,如蛇形延伸。
例如,栅极层250包括第一晶体管110的第一栅极111。
例如,栅极层250还包括第二晶体管120的第二栅极121。
例如,半导体层240位于栅极层250靠近衬底基板211的一侧,包括第一晶体管110的第一有源层112和第二晶体管120的第二有源层122。
例如,如图2所示,该凹槽220还包括第三部分223,第三部分223与第二晶体管的第二栅极121平行且对应设置,在第三凹槽223的长度方向(即第一方向D1)上,该第三部分223的长度大于与该第二栅极121的长度,从而对作为像素驱动晶体管的第二晶体管120形成有效保护。例如,由于半导体层240中被栅极覆盖的区域通常作为晶体管的沟道区,因此,将该凹槽的第三部分223设置为在第一方向D1上的长度大于该第二栅极121的长度,也即大于该第二晶体管120的沟道区长度,可以有效保护该沟道区。
例如,凹槽220的不同部分可以具有不同的深度,可以根据实际可用空间灵活设计,本公开实施例对此不作限制。
在一些示例中,例如,凹槽220可以围绕第二栅极121形成口字状。由于半导体层240的存在,凹槽220可以在与半导体层240重叠(相对于衬底基板)的位置的深度较浅,例如凹槽220在纵向上贯穿至半导体层240的表面,这样可以避免对半导体层240造成损伤。
以上对凹槽的描述主要以第二晶体管为示例,在基板中空间允许的情形下,可以对每个像素中的每个晶体管作类似的设置,例如,每个晶体管的栅极周围都对应设置有上述凹槽。
例如,栅极层250在第二绝缘层214靠近衬底基板211的一侧。
例如,第一晶体管110的第一栅极111通过第二绝缘层214中的第一过孔241与栅线71电连接。
例如,在垂直于衬底基板的方向(参见图3中的方向D)上,栅极层250也可以位于第一绝缘层212和第二绝缘层214之间,例如第一绝缘层212充当第一晶体管110和第二晶体管120的栅极绝缘层。本公开的实施例对此不作限制。
例如,栅极层250的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料;或者导电金属氧化物材料,例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
例如,半导体层240的材料包括但不限于硅基材料(非晶硅a-Si、多晶硅p-Si等)、金属氧化物半导体(IGZO、ZnO、AZO、IZTO等)以及有机物材料(六噻吩,聚噻吩等)。
在本公开的一些实施例中,第一晶体管110和第二晶体管120均为顶栅型结构,在其它一些实施例中,第一晶体管110和第二晶体管120也可以是底栅结构。例如,第一晶体管110为顶栅结构,第二晶体管120为底栅结构。顶栅型结构的晶体管具有较小的寄生电容从而能具有更快的开启速度;底栅型结构的晶体管具有较大的开态电流和电学稳定性能,从而具有更强的驱动能力。例如,第一晶体管110和第二晶体管120为薄膜晶体管。本公开实施例对于第一晶体管110和第二晶体管120的具体结构和类型不作限制。
例如,第一晶体管110包括第一源极113和第一漏极114。例如,第一源极113或第一漏极114与第二晶体管120的第二栅极121电连接。
例如,第一源极113、第一漏极114与数据线61同层设置且材料相同,由此可以通过同一构图工艺得到。例如,第一源极113或第一漏极114与数据线61电连接以接收用于发光的数据信号。例如,第一源极113和第一漏极114中不与第二晶体管120的第二栅极121电连接的电极与数据线61电连接。
例如,凹槽220还可以包括第二部分222,第二部分222与数据线61平行或在垂直于衬底基板211的方向上与数据线重叠。例如,第二部分222的长度方向与数据线61的延伸方向平行(如图2)。
例如,阵列基板200还包括栅连接电极72,栅连接电极72位于栅极层250与第一导电图案层213之间,用于连接第一栅极111和栅线71。由于过孔深度过大容易使得填充入过孔中的导电材料产生褶皱或发生断裂(尤其是在弯折状态下)而导致接触电阻过大或接触不良,通过设置栅连接电极连接第一栅极111和栅线71,可以避免直接连接第一栅极111和栅线71的连续过孔的深度过深,有助于提高阵列基板的良率和耐弯折性能。
例如,栅连接电极72可以与栅极层250与第一导电图案层213之间的任一导电层同层设置且材料相同,由此可以通过同一构图工艺得到。
例如,栅连接电极72位于第二绝缘层214与第一导电图案层213之间;例如,阵列基板还包括设置于栅连接电极72与第一导电图案层213之间的第三绝缘层216。例如,栅连接电极72通过第二绝缘层214中的第一过孔241与第一栅极111电连接,并通过第三绝缘层216中的第二过孔261与栅线71电连接,从而使得栅线71与第一栅极111电连接。
例如,栅连接电极72与第一晶体管110的第一源极113、第一漏极114同层设置且材料相同,由此可以通过同一构图工艺得到。例如,在垂直于衬底基板的方向上,第三绝缘层216位于第二源极123和第二漏极124以及第一导电图案层213之间。
例如,第二晶体管120还包括第二源极123和第二漏极124。例如,第二源极123和第二漏极124位于第二绝缘层214与第一导电图案层213之间。例如,第二源极123和第二漏极124与第一源极113、第一漏极114同层设置且材料相同,由此可以通过同一构图工艺得到。
例如,发光元件300包括第一电极301、发光层302和第二电极303。这里第一电极301为像素电极,而第二电极303为公共电极。第一电极301和第二电极303之一为阳极,另一个为阴极。例如,在至少一个示例中,发光元件300除了发光层302之外还可以包括空穴注入层、空穴传输层、电子注入层、电子传输层等至少之一。
例如,第二晶体管120的第二源极123或第二漏极124与发光元件300的第一电极301(像素电极)电连接。
例如,发光元件300位于第一导电图案层213远离衬底基板211的一侧。例如,阵列基板200还包括位于第一导电图案层213上的第四绝缘层218,发光元件300形成于第四绝缘层218上,第二晶体管120的第二源极123或第二漏极124与发光元件300的第一电极301通过第四绝缘层218中的第三过孔281电连接。
例如,阵列基板200还包括驱动连接电极230,驱动连接电极230位于第二晶体管120的第二源极123(或第二漏极124)与发光元件300的像素电极之间,并连接第二晶体管120的第二源极123(或第二漏极124)与发光元件300的像素电极。该驱动连接电极230除了具有类似于栅连接电极72的降低过孔深度的效果,还可以提高阵列基板200的像素分布密度并降低第二晶体管120与像素电极之间的电阻。
例如,如图3所示,驱动连接电极230与凹槽220在垂直于衬底基板221的方向重叠。
例如,如图2所示,驱动连接电极230与栅线71同层设置且材料相同,由此可以通过同一构图工艺得到,也即第一导电图案层213还包括驱动连接电极230。驱动连接电极230通过第三绝缘层216中的第四过孔264与第二晶体管120的第二源极123或第二漏极124电连接,并通过第三过孔281与发光元件300的第一电极301电连接。
例如,发光元件300可以为顶发射、底发射或双面发射结构。例如,发光元件300为顶发射结构,第一电极301具有反射性而第二电极303具有透射性或半透射性,例如第一电极301为氧化铟锡(ITO)等透明导电氧化物材料。例如,第一电极301为高功函数的材料以充当阳极,例如为ITO/Ag/ITO叠层结构;第二电极303为低功函数的材料以充当阴极,例如为半透射的金属或金属合金材料,例如为Ag/Mg合金材料。
例如,该第三绝缘层216和第四绝缘层218为平坦化层。例如,该第三绝缘层216和第四绝缘层218均为有机材料,例如为聚酰亚胺(PI)等树脂。
例如,该阵列基板200还包括存储电容Cst,例如用于在像素电路的工作过程中存储数据信号。该存储电容的设置方式和连接方式可以根据具体的像素电路结构进行调整。例如,如图3所示,在垂直于衬底基板的方向上,该存储电容的第一电容电极411设置于第一绝缘层212和第二绝缘层214之间;第二电容电极412例如与第一晶体管110的第一栅极111同层设置且材料相同,由此可以通过同一构图工艺得到,第一电容电极411和第二电容电极412正对设置构成该存储电容Cst。
例如,相对于衬底基板所在的平面,凹槽220的至少一部分设置于第二晶体管120和存储电容Cst之间。
例如,阵列基板200还包括设置于发光元件300的第一电极301上的像素界定层215,用于隔离相邻的发光元件的发光层,从而在显示操作中防止串色。像素界定层215在对应于第一电极301的位置形成开口以至少部分暴露出第一电极301,在该开口中形成发光层302。在发光层302以及像素界定层上形成第二电极303。例如,该像素界定层215为树脂等有机材料或氧化硅等无机材料。
例如,阵列基板200还包括设置于像素界定层215上的隔垫层217。例如,隔垫层217用于在蒸镀形成有机发光层302时支撑蒸镀掩膜板,从而将像素界定层215与蒸镀掩膜板进行隔离以对像素界定层215形成保护;隔垫层217还可以起到进一步隔离相邻有机发光层的作用。隔垫层217通常包括由间隔的多个隔垫物(Spacer),隔垫物的形状通常为长方体、柱状、球状、半球状或不限于此。
例如,阵列基板200还包括设置于该第二电极303之上的保护层219。保护层219例如为无机保护层或有机保护层,或无机保护层和有机保护层的叠层。此外,保护层219中还可以包括还原性材料和/或吸湿性材料,以避免氧/水汽对发光元件300的不利影响。
例如,阵列基板200还包括设置于栅极层250与半导体层240之间的栅极绝缘层207。
例如,栅极绝缘层207的材料为硅的氧化物、硅的氮化物或硅的氮氧化物。
例如,在至少一个实施例中,凹槽220还贯穿栅极绝缘层207以暴露衬底基板211。
例如,在垂直于衬底基板的方向上,阵列基板200还包括设置于衬底基板211与半导体层240之间的缓冲层(未示出)。该缓冲层用于使的衬底基板211的表面更为平整,还可以防止衬底基板211中的有害杂质进入像素电路。例如,该凹槽220可暴露该缓冲层而不再穿过该缓冲层以暴露衬底基板。
例如,该阵列基板200为柔性阵列基板。例如,该衬底基板211为有机柔性材料,例如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等。
如图4所示,本公开的一些实施例还提供一种显示面板20,该显示面板20包括上述阵列基板200。例如,该显示面板为OLED显示面板,相应地其包括的阵列基板为OLED阵列基板,像素单元包括的发光元件为OLED。例如,该显示面板还包括设置于阵列基板200上的封装层501和盖板502,该封装层501配置为对发光元件300进行密封以防止外界的湿气和氧向该发光元件及像素电路的渗透而造成对器件的损坏。例如,封装层501包括有机薄膜或者包括有机薄膜及无机薄膜交替层叠的结构。例如,该封装层501与阵列基板200之间还可以设置吸水层(未示出),配置为吸收发光元件300在前期制作工艺中残余的水汽或者溶胶。盖板502例如为玻璃盖板。例如,盖板502和封装层501可以为一体的结构。
在另一个示例中,显示面板20为液晶显示面板,该显示面板20还包括与该阵列基板对置的彩膜基板以及设置于该阵列基板与彩膜基板之间的液晶层。
本公开的一些实施例还提供一种显示装置,包括上述阵列基板或显示面板。该显示装置例如可以为液晶显示装置、OLED显示装置或电子纸、数码相框、智能手环、智能手表、手机、平板电脑、显示器、笔记本电脑、导航仪等具有任何显示功能的产品或者部件。
本公开的一些实施例还提供一种阵列基板的制造方法,所述阵列基板包括用于提供阵列排布的像素单元的显示像素区。所述制作方法包括:提供衬底基板;在所述衬底基板上形成第一绝缘层,并在所述第一绝缘层上形成凹槽,所述凹槽形成于所述显示像素区;在所述第一绝缘层上形成第二绝缘层,且所述第二绝缘层还填充入所述凹槽中;在所述第二绝缘层上形成第一导电图案层。
图5为本公开一实施例提供的阵列基板的制作方法的流程图。以下将结合图1、图3和图5对本公开实施例提供的阵列基板的制作方法进行示例性说明,形成该阵列基板的制作方法至少包括步骤S51至步骤S53。
步骤S51:提供衬底基板,并在所述衬底基板上形成第一绝缘层,并在所述第一绝缘层上形成凹槽,所述凹槽形成于所述显示像素区;
步骤S52:在所述第一绝缘层上形成第二绝缘层,且所述第二绝缘层还填充入所述凹槽中;以及
步骤S53:在所述第二绝缘层上形成第一导电图案层。
在步骤S51的一个示例中,先提供衬底基板211,然后在衬底基板211上形成第一绝缘层212并在第一绝缘层212中形成凹槽220。例如,在形成第一绝缘层212之前在衬底基板211上依次形成半导体层240、栅极绝缘层207以及栅极层250。
例如,衬底基板211为有机柔性材料,例如聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜等。
例如,形成栅极层包括形成第一导电层并对该导电层进行构图工艺形成第一晶体管110的栅极111和第二晶体管120的第二栅极121。
例如,该第一导电层的材料为金属材料,例如为铜、铝、镁、钼、铬以及上述金属的合金等。
例如,形成凹槽220包括对第一绝缘层212进行刻蚀。
例如,凹槽220与半导体层240及栅极层250在垂直于衬底基板211的方向上均不重叠。
例如,凹槽220还贯穿栅极绝缘层207以暴露衬底基板211。
例如,第一绝缘层212可以是有机绝缘材料,如聚酰亚胺等树脂材料;也可以是无机绝缘材料,如硅的氧化物、硅的氮化物或硅的氮氧化物或者金属氧化物绝缘材料。
例如,在形成过程中可以采用常规的例如溅射工艺的物理气相沉积(例如形成导电层)、化学气相淀积工艺(例如形成绝缘层)、旋涂工艺(例如形成有机层)、光刻工艺(例如进行构图工艺)等。
在步骤S52的一个示例中,第二绝缘层212的材料为有机绝缘材料,例如为聚甲基丙烯酸甲酯、聚碳酸酯、聚苯乙烯、环氧树脂、聚酰亚胺、聚乙烯中的至少一种。例如,第二绝缘层212的形成方法包括旋涂或喷墨打印。例如,第二绝缘层212的形成方法还包括固化。
有机绝缘材料相对于无机绝缘材料具有更好的柔韧性,因而可以更进一步提高阵列基板200的抗冲击性能和耐弯折性能。
例如,步骤S52还包括对第二绝缘层214进行刻蚀以形成第一过孔241以及第一晶体管110和第二晶体管120的源漏极接触孔。该第一过孔241还贯穿第一绝缘层212以暴露出栅极层250的至少部分。该源漏极接触孔还贯穿第一绝缘层212以及栅极绝缘层207以分别暴露出半导体层240的至少部分。
在步骤S53的一个示例中,该步骤还包括在形成第一导电图案层213之前在第二绝缘层214上依次形成第二导电层以及第三绝缘层216。例如,对该第二导电层进行构图工艺形成第一晶体管110的第一源极113和第一漏极114、第二晶体管120的第二源极123和第二漏极124。例如,对该第二导电层进行构图工艺还形成栅连接电极72和数据线61,栅连接电极72经第一过孔241并与第一栅极111电连接。第一晶体管110的第一源极113和第一漏极114分别经源漏极接触孔与第一有源层112接触形成电连接,第二晶体管120的第二源极123和第二漏极124分别经源漏极接触孔与第二有源层122接触形成电连接。
例如,步骤S53还包括对第三绝缘层216进行构图工艺形成第二过孔261和第四过孔262。第二过孔261暴露出栅连接电极72的至少部分;第四过孔262暴露出第二晶体管120的第二源极123或第二漏极124的至少部分。
例如,形成第一导电图案层213包括形成第三导电层并对该第三导电层进行构图工艺形成栅线71及驱动连接电极230。栅线71经第二过孔261与栅连接电极72电连接。驱动连接电极230经第四过孔262与第二晶体管120的第二源极123或第二漏极124电连接。
例如,该阵列基板的制作方法还包括在第一导电图案层213上形成发光元件300,形成发光元件300包括依次形成第一电极301、发光层302和第二电极303,该第一电极301与驱动连接电极230电连接。
例如,该阵列基板的制作方法还包括形成第四绝缘层218、像素界定层215、隔垫层217和保护层219。此处不再赘述。
例如,上述导电层的材料可以包括金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钨(W)以及以上金属组合而成的合金材料;或者导电金属氧化物材料,例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锌铝(AZO)等。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (18)
1.一种阵列基板,包括显示像素区,所述显示像素区用于提供阵列排布的像素单元,所述像素单元包括第一晶体管,所述第一晶体管包括第一栅极,所述阵列基板还包括:
衬底基板,
第一绝缘层,设置于所述衬底基板上,且所述第一绝缘层中设置有凹槽,所述凹槽设置于所述显示像素区;
第二绝缘层,设置在所述第一绝缘层上,且所述第二绝缘层还填充入所述凹槽中;
第一导电图案层,设置在所述第二绝缘层上,所述第一导电图案层包括用于所述显示像素区的栅线;
所述第一栅极位于所述第二绝缘层靠近所述衬底基板的一侧,且通过所述第二绝缘层中的第一过孔与所述栅线电连接。
2.如权利要求1所述的阵列基板,其中,所述第二绝缘层为有机绝缘层。
3.如权利要求1所述的阵列基板,其中,所述凹槽暴露所述衬底基板。
4.如权利要求1所述的阵列基板,所述凹槽包括第一部分,其中,所述凹槽的第一部分平行于所述栅线或与所述栅线在垂直于所述衬底基板的方向上重叠。
5.如权利要求1所述的阵列基板,
所述阵列基板还包括栅连接电极,其中,所述栅连接电极位于所述第二绝缘层与所述第一导电图案层之间,所述第一栅极通过所述栅连接电极与所述栅线电连接。
6.如权利要求5所述的阵列基板,其中,所述第一晶体管还包括第一源极和第一漏极,所述阵列基板还包括用于所述显示像素区的数据线,
所述第一源极和所述第一漏极及所述数据线与所述栅连接电极同层设置且材料相同。
7.如权利要求6所述的阵列基板,
所述凹槽还包括第二部分,所述凹槽的第二部分与所述数据线平行或在垂直于所述衬底基板的方向与所述数据线重叠。
8.如权利要求7所述的阵列基板,其中,所述像素单元还包括第二晶体管,
所述第二晶体管包括第二栅极,所述第二栅极与所述第一晶体管的第一源极或第一漏极连接。
9.如权利要求8所述的阵列基板,其中,所述凹槽围绕所述第二栅极分布。
10.如权利要求8所述的阵列基板,其中,所述凹槽还包括第三部分,所述第三部分与所述第二栅极平行且对应设置;
在所述第三部分的长度方向上,所述第三部分的长度大于所述第二栅极的长度。
11.如权利要求8所述的阵列基板,所述第二晶体管包括第二源极和第二漏极,所述阵列基板还包括第三绝缘层;
其中,在垂直于所述衬底基板的方向上,所述第二源极和第二漏极位于所述第二绝缘层与所述第一导电图案层之间;在垂直于所述衬底基板的方向上,所述第三绝缘层位于所述第二源极和第二漏极与所述第一导电图案层之间。
12.如权利要求11所述的阵列基板,还包括层叠设置于所述第一导电图案层之上的第四绝缘层和像素电极,
其中,所述第二源极或第二漏极通过所述第四绝缘层中的第二过孔与所述像素电极电连接。
13.如权利要求12所述的阵列基板,其中,所述第一导电图案层还包括驱动连接电极,
所述第二源极或第二漏极通过所述驱动连接电极与所述像素电极连接。
14.如权利要求5-13任一所述的阵列基板,还包括第一电容电极,其中,在垂直于所述衬底基板的方向上,所述第一电容电极设置于所述第一绝缘层和所述第二绝缘层之间。
15.如权利要求14所述的阵列基板,还包括第二电容电极,其中,所述第二电容电极与所述第一栅极同层设置且与所述第一电容电极正对形成电容。
16.一种显示面板,包括如权利要求1-15任一所述的阵列基板。
17.一种阵列基板的制作方法,所述阵列基板包括用于提供阵列排布的像素单元的显示像素区,所述像素单元包括第一晶体管,所述第一晶体管包括第一栅极,
其中,所述制作方法包括:
提供衬底基板,
在所述衬底基板上形成第一绝缘层,并在所述第一绝缘层上形成凹槽,所述凹槽形成于所述显示像素区中;
在所述第一绝缘层上形成第二绝缘层,且所述第二绝缘层还填充入所述凹槽中;
在所述第二绝缘层上形成第一导电图案层,所述第一导电图案层包括用于所述显示像素区的栅线;
其中,所述第一栅极位于所述第二绝缘层靠近所述衬底基板的一侧,且通过所述第二绝缘层中的第一过孔与所述栅线电连接。
18.如权利要求17所述的制作方法,其中,所述第一绝缘层为有机绝缘层。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/071347 WO2020143024A1 (zh) | 2019-01-11 | 2019-01-11 | 阵列基板及其制作方法、显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111684602A CN111684602A (zh) | 2020-09-18 |
CN111684602B true CN111684602B (zh) | 2024-04-26 |
Family
ID=71520211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980000058.7A Active CN111684602B (zh) | 2019-01-11 | 2019-01-11 | 阵列基板及其制作方法、显示面板 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20210217781A1 (zh) |
CN (1) | CN111684602B (zh) |
WO (1) | WO2020143024A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113241343A (zh) * | 2021-04-30 | 2021-08-10 | 上海天马微电子有限公司 | Led显示面板和显示装置 |
CN113809112A (zh) * | 2021-08-06 | 2021-12-17 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN114464757B (zh) * | 2022-02-09 | 2024-03-26 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
CN114512524A (zh) * | 2022-02-16 | 2022-05-17 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456849A (zh) * | 2010-10-27 | 2012-05-16 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
CN107658333A (zh) * | 2017-10-31 | 2018-02-02 | 京东方科技集团股份有限公司 | 一种柔性显示面板及其制造方法、柔性显示装置 |
CN109166896A (zh) * | 2018-09-03 | 2019-01-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
KR102357392B1 (ko) * | 2017-04-26 | 2022-02-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR102052434B1 (ko) * | 2017-12-11 | 2019-12-05 | 엘지디스플레이 주식회사 | 컨택 구조 및 이를 이용한 전계발광 표시장치 |
CN108598113B (zh) * | 2018-04-24 | 2022-02-22 | 云谷(固安)科技有限公司 | 阵列基板及显示屏 |
-
2019
- 2019-01-11 CN CN201980000058.7A patent/CN111684602B/zh active Active
- 2019-01-11 WO PCT/CN2019/071347 patent/WO2020143024A1/zh active Application Filing
- 2019-01-11 US US16/643,233 patent/US20210217781A1/en not_active Abandoned
-
2023
- 2023-03-02 US US18/116,689 patent/US20230207578A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102456849A (zh) * | 2010-10-27 | 2012-05-16 | 三星移动显示器株式会社 | 有机发光显示装置及其制造方法 |
CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
CN107658333A (zh) * | 2017-10-31 | 2018-02-02 | 京东方科技集团股份有限公司 | 一种柔性显示面板及其制造方法、柔性显示装置 |
CN109166896A (zh) * | 2018-09-03 | 2019-01-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210217781A1 (en) | 2021-07-15 |
CN111684602A (zh) | 2020-09-18 |
WO2020143024A1 (zh) | 2020-07-16 |
US20230207578A1 (en) | 2023-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431637B2 (en) | Touch display panel and display apparatus | |
CN111684602B (zh) | 阵列基板及其制作方法、显示面板 | |
US10153322B2 (en) | Organic light emitting display device | |
US11385749B2 (en) | Touch display device | |
CN112071882A (zh) | 显示基板及其制备方法、显示装置 | |
KR20150066326A (ko) | 터치패널을 구비한 유기전계 발광장치 및 그 제조방법 | |
US11908870B2 (en) | Thin film transistor array substrate having metal layer bridging structure and display panel including the same | |
US11043545B2 (en) | Display substrate, fabricating method thereof, and display device | |
EP4141942A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US11974473B2 (en) | Display substrate, manufacturing method thereof and display device | |
JP2017198992A (ja) | バックプレーン基板及びそれを用いた有機発光表示装置 | |
KR20220051065A (ko) | 표시 장치 | |
KR20210021218A (ko) | 표시 장치 | |
CN113066821A (zh) | 具有触摸传感器的显示装置 | |
KR20210074549A (ko) | 유기발광 표시장치 | |
KR20210083841A (ko) | 터치 디스플레이 장치 | |
KR20210033581A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
KR20210024368A (ko) | 표시 장치 | |
KR20220072067A (ko) | 표시 장치 및 이의 제조 방법 | |
KR20200104475A (ko) | 표시 장치 | |
US11567604B2 (en) | Display module and display device | |
CN217606819U (zh) | 显示装置 | |
CN115413370B (zh) | 显示基板及显示装置 | |
US12004365B2 (en) | Display device | |
US20230380208A1 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |