KR20210083841A - 터치 디스플레이 장치 - Google Patents

터치 디스플레이 장치 Download PDF

Info

Publication number
KR20210083841A
KR20210083841A KR1020190176522A KR20190176522A KR20210083841A KR 20210083841 A KR20210083841 A KR 20210083841A KR 1020190176522 A KR1020190176522 A KR 1020190176522A KR 20190176522 A KR20190176522 A KR 20190176522A KR 20210083841 A KR20210083841 A KR 20210083841A
Authority
KR
South Korea
Prior art keywords
touch
layer
disposed
buffer layer
encapsulation
Prior art date
Application number
KR1020190176522A
Other languages
English (en)
Inventor
원상혁
김민주
이선희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190176522A priority Critical patent/KR20210083841A/ko
Priority to US17/134,375 priority patent/US11221702B2/en
Publication of KR20210083841A publication Critical patent/KR20210083841A/ko
Priority to US17/547,850 priority patent/US11599217B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제조 비용을 저감하면서도 제품 수율 및 제품 신뢰성을 향상시킬 수 있는 터치 디스플레이 장치에 관한 것으로, 일 실시예에 따른 터치 디스플레이 장치는 액티브 영역에 배치되는 복수의 픽셀을 포함하는 디스플레이부, 디스플레이 상에 배치되고 복수의 픽셀을 밀봉하는 봉지부; 봉지부 상에 배치된 유기 버퍼층과, 액티브 영역에서 유기 버퍼층 상에 배치되는 복수의 터치 센서를 포함하는 터치 센서부를 포함하고, 액티브 영역과 인접한 베젤 영역에 유기 버퍼층의 단부와 봉지부의 단부가 계단형 단부 프로파일을 갖도록 배치되고, 터치 센서부의 복수의 터치 센서와 접속되고 베젤 영역에 배치되는 복수의 터치 라우팅 라인 각각은 유기 버퍼층의 단부와 봉지부의 단부의 계단형 단부 프로파일을 따라 배치된다.

Description

터치 디스플레이 장치{TOUCH DISPLAY DEVICE}
본 발명은 제조 비용을 저감하면서도 제품 수율 및 제품 신뢰성을 향상시킬 수 있는 터치 디스플레이 장치에 관한 것이다.
디스플레이의 화면 상에서 사용자의 터치로 정보 입력이 가능한 터치 센서는 스마트 폰, 태블릿 등과 같은 휴대용 정보 기기뿐만 아니라 노트북, 모니터, 가전 제품 등의 다양한 디스플레이 장치에 적용된다.
터치 센서는 터치 패널 형태로 제작되어 디스플레이 패널 상에 터치 패널을 부착하는 방식이 일반적이었으나, 디스플레이 장치의 단순화와 제조 비용 저감을 위해 디스플레이 패널 내에 터치 센서를 내장하는 방식으로 발전하고 있다.
터치 센서를 내장한 디스플레이 장치는 제조 비용을 저감하면서도 제품 수율을 향상시킬 수 있고 제품 신뢰성을 향상시킬 수 있는 방안이 요구된다.
본 발명은 제조 비용을 저감하면서도 제품 수율 및 제품 신뢰성을 향상시킬 수 있는 터치 디스플레이 장치를 제공한다.
일 실시예에 따른 터치 디스플레이 장치는 액티브 영역에 배치되는 복수의 픽셀을 포함하는 디스플레이부, 디스플레이 상에 배치되고 복수의 픽셀을 밀봉하는 봉지부; 봉지부 상에 배치된 유기 버퍼층과, 액티브 영역에서 유기 버퍼층 상에 배치되는 복수의 터치 센서를 포함하는 터치 센서부를 포함하고, 액티브 영역과 인접한 베젤 영역에 유기 버퍼층의 단부와 봉지부의 단부가 계단형 단부 프로파일을 갖도록 배치되고, 터치 센서부의 복수의 터치 센서와 접속되고 베젤 영역에 배치되는 복수의 터치 라우팅 라인 각각은 유기 버퍼층의 단부와 봉지부의 단부의 계단형 단부 프로파일을 따라 배치된다.
각 터치 라우팅 라인은 유기 버퍼층의 단부를 따라 배치되는 상부 라우팅 라인과, 봉지부의 단부를 따라 배치되는 하부 라우팅 라인을 포함하고, 상부 라우팅 라인과 하부 라우팅 라인은 터치 센서부에 속하는 적어도 한 절연층의 컨택홀을 통해 접속된다.
터치 센서부는 복수의 터치 센서를 구성하는 연결 금속층 및 센서 금속층과; 연결 금속층 및 센서 금속층 사이에 위치하는 터치 절연층과; 센서 금속층 상의 터치 보호층을 포함한다. 터치 절연층의 단부 프로파일은 유기 버퍼층의 단부 및 상기 봉지부의 단부의 계단형 단부 프로파일을 따라 결정된다.
상부 라우팅 라인은 터치 절연층 상에 배치되고, 하부 라우팅 라인은 터치 절연층 아래에 배치되며, 컨택홀은 터치 절연층에 형성된다.
터치 센서부는 연결 금속층 아래에서, 유기 버퍼층이 형성된 봉지부를 덮는 터치 버퍼층을 추가로 포함할 수 있다. 터치 버퍼층의 단부 프로파일은 유기 버퍼층의 단부 및 봉지부 단부의 계단형 단부 프로파일을 따라 결정된다.
상부 라우팅 라인은 터치 절연층 상에 배치되고, 하부 라우팅 라인은 봉지부의 단부 상에서 터치 버퍼층의 아래에 배치되며, 컨택홀은 터치 절연층 및 터치 버퍼층에 형성될 수 있다.
상부 라우팅 라인은 터치 절연층 상에 배치되고, 하부 라우팅 라인은 봉지부의 단부 상에서 터치 버퍼층 상에 배치되며, 컨택홀은 터치 절연층에 형성될 수 있다.
컨택홀은 봉지부의 단부 중 상면 상에 위치할 수 있다.
베젤 영역에서 각 터치 라우팅 라인과 접속되는 터치 패드는, 터치 라우팅 라인과 접속되는 하부 터치 패드와; 터치 센서부의 적어도 한 절연층에 형성된 컨택홀을 통해 하부 터치 패드와 접속되는 상부 터치 패드를 포함할 수 있다.
하부 터치 패드는 하부 라우팅 라인과 동일 층에 동일 금속층으로 형성되고, 상부 터치 패드는 상부 라우팅 라인과 동일 층에 동일 금속층으로 형성되고, 터치 센서부의 적어도 한 절연층은 터치 절연층 또는 터치 절연층 및 터치 버퍼층을 포함할 수 있다.
디스플레이부와 접속된 디스플레이 패드는 디스플레이부에 속하는 어느 하나의 금속층과 동일 층에 동일 금속층으로 형성되는 하부 디스플레이 패드와; 터치 센서부의 적어도 한 절연층에 형성된 컨택홀을 통해 하부 디스플레이 패드와 접속된 상부 디스플레이 패드를 구비하고, 상부 디스플레이 패드는 상부 라우팅 라인과 동일 층에 동일 금속층으로 형성될 수 있다.
디스플레이 패드는 하부 라우팅 라인과 동일 층에 동일 금속층으로 형성되고, 하부 디스플레이 패드를 덮으면서 디스플레이 패드의 컨택홀을 통해 상부 디스플레이 패드와 접속되는 중간 디스플레이 패드를 더 포함할 수 있다.
터치 보호층은 베젤 영역에서 유기 버퍼층의 단부와 오버랩하고, 상하부 라우팅 라인을 접속하는 컨택홀과 오버랩하며, 봉지부의 단부와 부분적으로 오버랩하며, 디스플레이부 및 터치 센서부의 패드 영역과 오버랩하지 않게 배치된다.
디스플레이부는 봉지층에 속하는 유기 봉지층의 단부를 구속하는 댐부를 포함하고, 터치 보호층의 단부는 베젤 영역에서 댐부와 오버랩없이 댐부 보다 내측에 배치된다.
센서 금속층은 각 터치 센서를 구성하는 제1 및 제2 터치 전극과, 인접한 제2 터치 전극을 연결하는 제2 연결 전극을 포함하고, 연결 금속층은 인접한 제1 터치 전극을 연결하는 제1 연결 전극을 포함한다. 제1 연결 전극은 터치 절연층을 사이에 두고 제2 터치 전극 또는 제2 연결 전극과 부분적으로 오버랩할 수 있다. 제1 터치 전극, 제2 터치 전극과, 제1 및 제2 연결 전극 중 적어도 하나의 연결 전극은 복수의 픽셀의 비발광 영역과 오버랩하는 메쉬 패턴 형상을 갖을 수 있다. 제2 연결 전극은 메쉬 패턴 형상을 갖고, 제1 연결 전극은 비발광 영역과 오버랩하는 라인 패턴 형상을 갖을 수 있다.
유기 버퍼층은 봉지부와 유사한 고두께를 갖을 수 있다.
유기 버퍼층이 배치되는 평면적은 봉지부가 배치되는 평면적보다 작다.
봉지부는 액티브 영역에 배치되고 베젤 영역에 연장되어 배치된다. 유기 버퍼층은 액티브 영역에 배치되고 베젤 영역에 연장되어 배치되되, 유기 버퍼층의 단부는 봉지부의 단부보다 내측에 위치한다.
유기 버퍼층의 단부는 그 유기 버퍼층의 상면 일부와 그 유기 버퍼층의 상면으로부터 두께가 점진적으로 감소하는 측면을 갖는다. 봉지부의 단부는 유기 버퍼층의 단부보다 외측에 위치하는 봉지부의 상면 일부와 그 봉지부의 상면로부터 두께가 점진적으로 감소하는 측면을 갖는다.
일 실시예에 따른 터치 디스플레이 장치는 액티브 영역의 봉지부 상에 고두께의 유기 버퍼층을 사이에 두고 터치 센서부가 배치됨으로써, 터치 패널의 부착 방식보다 제조 공정을 단순화하여 제조 비용을 저감하면서도, 터치 센서부와 디스플레이부 간의 기생 커패시턴스를 저감하여, 터치 센능 성능을 향상시킬 수 있고 제품 신뢰성을 향상시킬 수 있다.
일 실시예에 따른 터치 디스플레이 장치는 터치 센서부와 디스플레이부 사이에 고두께의 유기 버퍼층의 단부와 고두께의 봉지부의 단부가 계단형 단부 프로파일을 갖고, 각 터치 라우팅 라인은 유기 버퍼층의 단부를 따라 배치된 상부 라우팅 라인과, 봉지부의 단부를 따라 배치된 하부 라우팅 라인의 접속 구조로 형성됨으로써 유기 버퍼층 및 봉지부의 고단차 영역에 터치 라우팅 라인을 단선 불량없이 형성하여 제품 수율 및 제품 신뢰성을 향상시킬 수 있다.
도 1은 일 실시예에 따른 터치 디스플레이 장치에서 디스플레이부 및 봉지부의 평면도이다.
도 2는 일 실시예에 따른 터치 디스플레이 장치에서 터치 센서부의 평면도이다.
도 3은 일 실시예에 따른 터치 전극을 확대한 평면도이다.
도 4는 도 2에 도시된 일 실시예에 따른 연결 전극 부분(A)을 확대한 평면도이다.
도 5는 일 실시예에 따른 터치 디스플레이 장치에서 도 4에 도시된 일점 쇄선 II-II'를 따른 단면도이다.
도 6은 일 실시예에 따른 터치 디스플레이 장치에서 도 4에 도시된 일점 쇄선 II-II"를 따른 단면과, 도 2에 도시된 일점 쇄선 I-I'를 따른 단면을 함께 나타낸 도면이다.
도 7은 일 실시예에 따른 터치 디스플레이 장치에서 도 4에 도시된 일점 쇄선 II-II"를 따른 단면과, 도 2에 도시된 일점 쇄선 I-I'를 따른 단면을 함께 나타낸 도면이다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 터치 디스플레이 장치에서 디스플레이부, 봉지부 및 터치 센서부를 개략적으로 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 터치 디스플레이 장치(10)는 영상 표시 및 터치 센싱 기능을 갖는 액티브 영역(AA)과, 액티브 영역(AA)의 외측부에 위치하는 베젤 영역(NA)을 포함한다. 액티브 영역(AA)은 표시 영역이나 픽셀 매트릭스 영역 또는 터치 센싱 영역으로 표현될 수 있다. 베젤 영역(NA)은 비액티브 영역이나 비표시 영역 또는 터치 비센싱 영역으로 표현될 수 있다.
터치 디스플레이 장치(10)는 영상 표시를 위해 복수의 TFT(Thin Film Transistor)를 포함하는 회로 소자층과, 복수의 발광 소자를 포함하는 발광 소자층이 적층된 디스플레이부(DP), 그 디스플레이부(DP) 상에 발광 소자층을 밀봉하도록 배치되는 봉지부(Encapsulation layer)(300), 봉지부(300) 상에 고두께의 유기 버퍼층을 사이에 두고 배치되고 터치 센싱 기능을 갖는 터치 센서부(400)를 포함하는 패널 구조를 갖는다. 고두께의 유기 버퍼층의 단부와 고두께의 봉지부(300)의 단부는 계단형으로 배치되어 계단형 단부 프로파일을 갖는다. 또한, 터치 디스플레이 장치(10)는 터치 센서부(400) 상에 부착되는 편광 필름 등을 포함하는 광학 기능 필름, 광학 투명 접착제(Optical Clear Adhesive; OCA), 커버 기판, 보호 필름 등을 더 포함할 수 있다.
디스플레이부(DP)의 액티브 영역(AA)에는 영상 표시를 위한 복수의 서브픽셀(SP)과 복수의 배선을 포함하는 픽셀 어레이가 배치된다. 복수의 서브픽셀(SP)은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀을 포함하고, 휘도 향상을 위한 백색 서브픽셀을 더 포함할 수 있다. 각 서브픽셀(SP)은 게이트 라인(GL), 데이터 라인(DL), 전원 라인(PL)을 포함하는 복수의 신호 라인과 접속된다. 각 서브픽셀(SP)은 발광 소자와, 발광 소자를 독립적으로 구동하는 픽셀 회로를 포함한다. 발광 소자는 유기 발광 다이오드(Organic Light Emitting Diode), 퀀텀닷 발광 다이오드(Quantum-dot Light Emitting Diode), 또는 무기 발광 다이오드(Inorganic Light Emitting Diode)가 적용될 수 있으며, 이하에서는 유기 발광 다이오드를 예로 들어 설명한다. 픽셀 회로는 구동 TFT, 스위칭 TFT를 적어도 포함하는 복수의 TFT와 스토리지 커패시터를 포함할 수 있다. 디스플레이부(DP)는 액티브 영역(AA)에 배치된 복수의 픽셀 회로를 포함하는 회로 소자층과, 액티브 영역(AA)에 배치된 복수의 발광 소자를 포함하는 발광 소자층이 적층된 구조를 갖는다.
디스플레이부(DP)의 베젤 영역(NA)에는 액티브 영역(AA)과 접속된 복수의 신호 라인 및 복수의 디스플레이 패드(D-PD)를 포함하는 회로 소자층이 위치한다. 베젤 영역(NA)의 신호 라인들은 액티브 영역(AA)의 신호 라인들(GL, DL, PL 등)과 각각 접속된 링크 라인, 전원 공급 라인 등을 포함할 수 있다. 베젤 영역(NA)의 일측부에 마련된 패드 영역에는 베젤 영역(NA)의 신호 라인들과 디스플레이 구동부의 접속을 위한 복수의 디스플레이 패드(D-PD)가 배치된다. 한편, 디스플레이부(DP)는 디스플레이 패드(D-PD) 중 하부 패드를 포함하고, 후술하는 터치 센서부(400)에 배치되는 상부 패드와 접속된 구조를 가질 수 있다.
디스플레이부(DP)의 베젤 영역(NA)의 일측 또는 양측에는 액티브 영역(AA)의 복수의 게이트 라인(GL)을 구동하는 게이트 구동부(GIP)가 배치될 수 있다. 복수의 TFT를 포함하는 게이트 구동부(GIP)는 액티브 영역(AA)의 TFT 어레이와 함께 회로 소자층에 형성될 수 있다. 게이트 구동부(GIP)는 베젤 영역(NA)에 배치된 신호 라인들(GCL) 및 패드들(D-PD)을 통해 디스플레이 구동부로부터 제어 신호들을 공급받는다.
디스플레이 구동부는 디스플레이 패드들(D-PD)이 위치하는 패드 영역에 상에 실장되거나, 회로 필름에 실장되고, 이방성 도전 필름을 통해 디스플레이 패드들(D-PD)과 접속될 수 있다. 회로 필름은 COF(Chip On Film), FPC(Flexible Printed Circuit), FFC(Flexible Flat Cable) 중 어느 하나일 수 있다. 디스플레이 구동부는 타이밍 컨트롤러, 감마 전압 생성부, 데이터 구동부 등을 포함할 수 있다.
디스플레이부(DP) 상에 배치되는 봉지부(300)는 액티브 영역(AA) 전체와 오버랩하고, 그 베젤 영역(NA)으로 연장되어, 베젤 영역(NA)에 배치된 댐부(DAM)와 오버랩하게 배치될 수 있다. 봉지부(300)는 디스플레이부(DP)의 발광 소자층을 밀봉하여 보호할 수 있다. 봉지부(300)는 수분 및 산소 침투를 차단하는 복수의 무기 봉지층과, 파티클 유입이나 유동을 차단하는 적어도 하나의 유기 봉지층의 적층 구조를 포함할 수 있다. 봉지부(300)는 저두께의 무기 봉지층들 사이에 파티클을 충분히 덮을 정도의 고두께를 갖는 유기 봉지층이 배치된 구조를 갖는다. 유기 봉지층은 파티클 커버층(Particle Cover Layer; PCL)으로 불릴 수 있다.
댐부(DAM)는 베젤 영역(NA)에 배치되어 봉지부(300) 중 유기 봉지층의 단부를 구속함으로써 유기 봉지층의 흘러내림이나 무너짐을 방지할 수 있다. 예를 들면, 댐부(DAM)는 디스플레이부(DP)의 액티브 영역(AA)과 게이트 구동부(GIP)를 포함하는 영역을 둘러싸는 폐루프 형태의 복수의 댐(DAM1, DAM2)을 포함할 수 있다.
봉지부(300) 상의 터치 센서부(400)는 사용자의 터치에 의한 커패시턴스 변화량이 반영된 신호를 터치 구동부에 제공하는 커패시턴스 방식을 이용할 수 있다. 터치 센서부(400)는 각 터치 전극의 커패시턴스 변화량이 반영된 신호를 터치 구동부에 독립적으로 제공하는 셀프 커패시턴스(Self-Capacitance) 방식이나, 제1 및 제2 터치 전극 간의 커패시턴스 변화량이 반영된 신호를 터치 구동부에 제공하는 뮤추얼 커패시턴스(Mutual Capacitance) 방식을 이용할 수 있다.
셀프 커패시턴스(Self-Capacitance) 방식의 터치 센서부(400)를 구성하는 복수의 터치 전극들 각각은 그 터치 전극 자체에 형성된 커패시턴스를 포함하므로, 사용자의 터치에 의한 커패시턴스 변화를 감지하는 셀프 커패시턴스(Self-Capacitance) 방식의 터치 센서로 이용된다. 복수의 터치 전극들 각각은 복수의 터치 라인과 개별적으로 접속된다. 즉, 복수의 터치 전극들 각각은 그 터치 전극들을 가로지르는 복수의 터치 라인들 중 어느 하나와 전기적으로 접속되며 나머지 터치 라인들과 전기적으로 절연된다. 예를 들어, 제m(여기서, m은 자연수)번째 터치 전극은 적어도 하나의 터치 컨택홀을 통해 제m 번째 터치 라인과 전기적으로 접속되며, 제m 번째 터치 라인을 제외한 나머지 터치 라인과 전기적으로 절연된다. 제m+1 번째 터치 전극은 적어도 하나의 터치 컨택홀을 통해 제m+1 번째 터치 라인과 전기적으로 접속되며 제 m+1 번째 터치 라인을 제외한 나머지 터치 라인과 전기적으로 절연된다. 여기서, 터치 전극과 터치 라인은 터치 절연층을 사이에 두고 서로 다른 층에 형성되고, 그 터치 절연층을 관통하는 컨택홀을 통해 연결되어 형성될 수 있다.
이하의 실시예들에서는 뮤추얼 커패시턴스 방식의 터치 센서부(400)를 예로 들어 설명한다.
터치 센서부(400)는 액티브 영역(AA)에 배치되어 커패시턴스 방식의 터치 센서들을 제공하는 복수의 터치 전극(TE1, TE2) 및 복수의 연결 전극(BE1, BE2)을 포함한다. 터치 센서부(400)는 베젤 영역(NA)에 배치된 복수의 터치 라우팅 라인(RL1, RL2, RL3) 및 복수의 터치 패드(T-PD)를 포함한다. 터치 센서부(400) 형성시 디스플레이 패드들(D-PD) 중 상부 패드들이 터치 패드들(T-PD)의 상부 패드와 동일 층에 동일 금속 재질로 형성될 수 있고, 터치 전극(TE1, TE2)과 동일 층에 동일 금속 재질로 형성될 수 있다.
터치 센서부(400)는 액티브 영역(AA)에 제1 방향(X축 방향, 가로 방향)으로 배열되면서 전기적으로 연결된 복수의 제1 터치 전극들(TE1)이 접속되어 구성된 복수의 제1 터치 전극 채널(TX1~TXn)과, 제2 방향(Y축 방향, 세로 방향)으로 배열된 복수의 제2 터치 전극들(TE2)이 접속되어 구성된 복수의 제2 터치 전극 채널(RX1~RXm)을 포함한다. 인접한 제1 및 제2 터치 전극(TE1, TE2)이 뮤추얼 커패시턴스(Mutual Capacitance) 방식의 각 터치 센서를 구성할 수 있다.
각 제1 터치 전극 채널(TXi, i=1~n)에서 제1 방향(X)으로 배열된 제1 터치 전극들(TE1) 각각은 제1 연결 전극(BE1)을 통해 인접한 제1 터치 전극(TE1)과 접속된다. 각 제2 터치 전극 채널(RXi, i=1~m)에서 제2 방향(Y)으로 배열된 제2 터치 전극들(TE2) 각각은 제2 연결 전극(BE2)을 통해 인접한 제2 터치 전극(TE2)과 접속된다. 제1 터치 전극(TE1)은 송신(Tx) 전극으로, 제2 터치 전극(TE2)는 수신(Rx) 전극으로 불릴 수 있다. 제1 터치 전극 채널(TX1~TXn)은 송신 채널로, 제2 터치 전극 채널(RX1~RXm)은 수신 채널 또는 리드아웃 채널로 불릴 수 있다. 제1 및 제2 터치 전극(TE1, TE2) 각각은 주로 마름모형으로 형성되나, 다른 다양한 다각형 형상으로 형성될 수 있다.
터치 센서부(400)의 베젤 영역(NA)에는 액티브 영역(AA)의 터치 전극 채널들(TX1~TXn, RX1~RXm)과 접속된 복수의 터치 라우팅 라인(RL1, RL2, RL3)과, 복수의 터치 라우팅 라인(RL1, RL2, RL3)과 접속된 복수의 터치 패드(T-PD)가 배치될 수 있다. 복수의 터치 라우팅 라인(RL1, RL2, RL3)은 액티브 영역(AA)을 둘러싸는 베젤 영역(NA)에서 봉지부(300)와 오버랩할 수 있다. 터치 구동부는 회로 필름 상에 실장되고 베젤 영역(NA)에 배치된 터치 패드들(T-PD)과 이방성 도전 필름을 통해 접속될 수 있다.
액티브 영역(AA)에 배치된 복수의 제1 터치 전극 채널(TX1~TXn)의 일측단은 베젤 영역(NA)에 배치된 복수의 제1 터치 라우팅 라인(RL1) 및 터치 패드(T-PD)를 통해 터치 구동부와 접속될 수 있다. 복수의 제1 터치 라우팅 라인(RL1)은 좌측 및 우측 베젤 영역(NA) 중 어느 하나와 하측 베젤 영역(NA)을 경유하여 그 하측 베젤 영역(NA)에 배치된 터치 패드들(T-PD)과 개별적으로 접속될 수 있다.
액티브 영역(AA)에 배치된 복수의 제2 터치 전극 채널(RX1~RXm)의 양측단은 베젤 영역(NA)에 배치된 복수의 제2 터치 라우팅 라인(RL2) 및 복수의 제3 터치 라우팅 라인(RL3)과 터치 패드(T-PD)를 통해 터치 구동부와 접속될 수 있다. 리드아웃 채널로 이용될 수 있는 제2 터치 전극 채널(RX1~RXm)이 제1 터치 전극 채널(TX1~TXn) 보다 길기 때문에 각 제2 터치 전극 채널(RXi)의 양측단이 제2 및 제3 터치 라우팅 라인(RL2, RL3)을 통해 터치 구동부와 접속되어 RC 딜레이를 저감하고 터치 센싱 성능을 향상시킬 수 있다.
예를 들면, 복수의 제2 터치 라우팅 라인(RL2)은 상측 베젤 영역(NA)에서 제2 터치 전극 채널(RX1~RXm)의 일측단과 접속되고 좌측 및 우측 베젤 영역(NA) 중 다른 하나와 하측 베젤 영역(NA)을 경유하여 그 하측 베젤 영역(NA)에 배치된 터치 패드들(T-PD)과 개별적으로 접속될 수 있다. 복수의 제3 터치 라우팅 라인(RL3)은 하부 베젤 영역(NA)에서 제2 터치 전극 채널(RX1~RXm)의 타측단과 접속되고, 하측 베젤 영역(NA)을 경유하여 그 하측 베젤 영역(NA)에 배치된 터치 패드들(T-PD)과 개별적으로 접속될 수 있다.
터치 구동부는 복수의 제1 터치 전극 채널(TX1~TXn)을 구동하고, 복수의 제2 터치 전극 채널(RX1~RXm)로부터 출력되는 리드아웃 신호들을 공급받을 수 있고, 리드아웃 신호들을 이용하여 터치 센싱 데이터를 생성할 수 있다. 예를 들면, 터치 구동부는 인접한 2개 채널의 리드아웃 신호를 차동 증폭기를 통해 비교하여 터치 여부를 나타내는 터치 센싱 신호를 생성하고 터치 센싱 데이터로 디지털 변환하여 터치 컨트롤러로 출력할 수 있다. 터치 컨트롤러는 터치 센싱 데이터를 토대로 터치 영역의 터치 좌표를 검출하여 호스트 시스템에 제공할 수 있다.
일 실시예에 따른 터치 센서부(400)는 액티브 영역(AA)에서 봉지부(300)와 유사한 고두께를 갖는 유기 버퍼층을 사이에 두고 봉지부(300) 상에 배치된다. 이에 따라, 터치 패널의 부착 방식보다 제조 공정을 단순화하여 제조 비용을 저감할 수 있으면서도, 터치 센서부(400)와 디스플레이부(DP) 간의 기생 커패시턴스를 저감하여 터치 센능 성능을 향상시킬 수 있으므로 제품 신뢰성을 향상시킬 수 있다.
유기 버퍼층의 단부와 봉지부의 단부가 계단형으로 배치되어 고두께의 유기 버퍼층 및 봉지부의 단부는 계단형 단차 프로파일을 갖는다. 터치 라우팅 라인들(RL1, RL2, RL3)은 유기 버퍼층 및 봉지부(300)의 계단형 단부를 따라 배치된다. 특히, 터치 라우팅 라인들(RL1, RL2, RL3) 각각은 봉지부의 단부를 따라 배치되는 하부 라우팅 라인과, 유기 버퍼층의 단부를 따라 배치되고 봉지부의 단부 상에서 컨택홀을 통해 하부 라우팅 라인과 접속되는 상부 라우팅 라인을 포함할 수 있다. 이에 따라, 터치 라우팅 라인들(RL1, RL2, RL3)은 유기 버퍼층 및 봉지부의 계단형 단부 영역에 단선 불량없이 안정적으로 형성됨으로써 제품 수율 및 제품 신뢰성을 향상시킬 수 있다. 이에 대한 구체적인 실시예들은 후술하기로 한다.
도 3은 일 실시예에 따른 터치 전극을 확대한 평면도이며, 도 4는 도 2에 도시된 일 실시예에 따른 연결 전극을 포함하는 A 부분을 확대한 평면도이다.
도 3 및 도 4를 참조하면, 제1 및 제2 터치 전극(TE1, TE2)에 각각 적용되는 터치 전극(TE)은 복수의 서브픽셀(SP)을 포함하는 크기의 마름모 형상을 갖고, 각 서브픽셀(SP)의 비발광 영역과 오버랩하는 메쉬 패턴 형상을 갖는다. 터치 전극(TE)은 마름도 형상 이외에도 사각형, 원형 등과 같은 다양한 형상 중 어느 하나를 가질 수 있다. 메쉬 패턴 형상의 터치 전극(TE)은 복수 서브픽셀(SP)의 발광 영역(EA)을 각각 노출하는 복수의 개구부(OA)를 갖고, 복수의 개구부(OA)는 매트릭스 형태로 배치될 수 있다. 제1 및 제2 연결 전극(BE1, BE2)도 각 서브픽셀(SP)의 비발광 영역과 오버랩하는 라인 패턴 또는 메쉬 패턴 형상을 갖는다. 이에 따라, 메쉬 패턴 형상의 터치 전극(TE1, TE2)과, 메쉬 패턴 또는 라인 패턴 형상의 연결 전극(BE1, BE2)은 서브픽셀(SP)의 비발광 영역에만 배치되므로 픽셀의 개구율 및 투과율 저하를 방지할 수 있다.
제1 및 제2 터치 전극(TE1, TE2)은 동일한 센서 금속층으로 구성되고 서로 이격되어 배치된다. 제1 및 제2 연결 전극(BE1, BE2) 중, 어느 한 층의 연결 전극들은 터치 전극(TE1, TE2)과 동일한 센서 금속층으로 구성되고, 다른 층의 연결 전극들은 터치 전극(TE1, TE2)과 다른 연결 금속층으로 구성된다. 예를 들면, 인접한 제2 터치 전극(TE2)을 연결하는 제2 연결 전극(BE2)은 제2 터치 전극(TE2)과 일체화된 센서 금속층으로 구성되고 메쉬 패턴 형상을 갖을 수 있다. 인접한 제1 터치 전극(TE1)을 연결하는 제1 연결 전극(BE1)은 터치 절연층을 사이에 둔 연결 금속층으로 구성되고, 제1 터치 전극(TE1)의 일부와 오버랩하여 터치 절연층의 컨택홀(431)을 통해 제1 터치 전극(TE1)과 접속된다. 제1 연결 전극(BE1)은 터치 절연층을 사이에 두고 제2 연결 전극(BE2) 또는 제2 터치 전극(TE)과 부분적으로 오버랩하되 절연되는 라인 패턴이나 메쉬 패턴 형상을 가질 수 있다.
각 터치 전극(TE)의 메쉬 패턴은 안쪽에서 그 메쉬 패턴이 부분적으로 단선되어 전기적으로 플로팅된 적어도 하나의 더미 패턴(DM)을 더 포함할 수 있고, 적어도 하나의 더미 패턴(DM)도 메쉬 패턴 형상을 갖을 수 있다. 플로팅된 더미 패턴(DM)은, 액티브 영역(AA)에서 봉지부(300) 및 터치 버퍼층을 사이에 두고 오버랩하는 터치 센서부(400)와 디스플레이부(DP) 사이의 기생 커패시턴스를 더욱 감소시킴으로써 터치 센싱 성능을 향상시킬 수 있다. 예를 들면, 플로팅된 더미 패턴(DM)에 의해 터치 전극(TE)의 메쉬 패턴과 발광 소자층의 공통 전극 사이의 기생 커패시턴스를 감소시킬 수 있다.
복수의 서브픽셀(SP)은 적색(R), 녹색(G), 청색(B) 서브픽셀을 포함하고, 휘도 향상을 위해 백색(W) 서브픽셀을 더 포함할 수 있다. 각 서브픽셀(SP)의 발광 영역(EA)의 면적은 동일할 필요는 없다. 예를 들면, 각 서브픽셀(SP)의 발광 영역(EA)은 청색(B)>적색(R)>녹색(G) 순서로 작을 수 있다.
각 서브픽셀(SP)은 발광 영역(EA)에 배치되는 발광 소자(OLED)와, 그 발광 소자(OLED)를 독립적으로 구동하며 발광 영역(EA) 및 비발광 영역에 걸쳐 배치되며 복수의 TFT 및 적어도 하나의 커패시터를 포함하는 픽셀 회로를 구비한다. 픽셀 회로의 구성은 2T1C(2개 TFT, 1개 커패시터), 3T1C(3개 TFT, 1개 커패시터), 7T1C(7개 TFT, 1개 커패시터) 등과 같이 다양한 구성이 적용될 수 있다.
도 5는 일 실시예에 따른 디스플레이 장치에서 도 4에 도시된 일점 쇄선 II-II'를 따른 단면도이고, 도 6 및 도 7 각각은 일 실시예에 따른 디스플레이 장치에서 도 4에 도시된 일점 쇄선 II-II"를 따른 단면과, 도 2에 도시된 일점 쇄선 I-I'를 따른 단면을 함께 나타낸 도면이다.
도 5 내지 도 7을 참조하면, 디스플레이 장치는 복수의 TFT(120)를 포함하는 회로 소자층(100)과, 회로 소자층(100) 상에 배치된 복수의 발광 소자(210)를 포함하는 발광 소자층(200)과, 발광 소자층(200)을 밀봉하도록 회로 소자층(100) 상에 배치된 봉지부(300)와, 봉지부(300) 상에 터치 버퍼층(410, 420)을 사이에 두고 배치된 복수의 터치 센서를 포함하는 터치 센서부(400)를 포함한다.
회로 소자층(100)은 베이스 기판(110) 상에 배치된 복수의 TFT(120)를 포함하고, 복수의 TFT(120)는 액티브 영역(AA)의 각 픽셀에 포함되며, 베젤 영역(NA)에 배치되는 게이트 구동부 등과 같은 구동 회로를 더 구성할 수 있다. 회로 소자층(100)은 복수의 TFT(120)와 접속된 복수의 배선, 스토리지 커패시터 등을 더 포함하지만, 도 5 내지 도 7에서는 각 서브픽셀(SP)에서 발광 소자(210)와 접속된 구동 TFT(120)를 대표적으로 나타낸다.
베이스 기판(110)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 플라스틱 기판은 플렉서블 재질로 형성될 수 있다. 예를 들면, 베이스 기판(110)은 아크릴계 수지, 에폭시계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 중 적어도 어느 하나의 유기 절연 물질을 포함할 수 있다.
베이스 기판(110)과 복수의 TFT(120) 사이에는 버퍼층(112)이 배치될 수 있다. 버퍼층(112)은 베이스 기판(110)을 통해 TFT(120)의 반도체층(122)에 수소와 같은 불순물이 유입되는 것을 방지할 수 있다. 버퍼층(112)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 예를 들면, 버퍼층(112)은 실리콘 산화물(SiOx)이나 알루미늄 산화물(Al2O3)과 같은 산화물계 절연 물질을 포함할 수 있다. 한편, 베이스 기판(110)과 버퍼층(112) 사이에는 이물질 유입을 차단할 수 있는 배리어층이 더 배치될 수 있다. 버퍼층(112), 배리어층은 액티브 영역(AA) 및 베젤 영역(NA)에 배치된다.
복수의 TFT(120)는 반도체층(122), 게이트 절연층(114), 게이트 전극(124), 층간 절연층(116), 제1 전극(126) 및 제2 전극(128)을 포함하고, 제1 전극(126) 및 제2 전극(128) 중 어느 하나는 소스 전극으로, 다른 하나는 드레인 전극일 수 있다.
TFT(120)의 게이트 전극(124), 제1 전극(126) 및 제2 전극(128)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 구리(Cu), 네오듐(Nd), 텅스텐(W) 중 어느 하나의 금속 물질 또는 적어도 2개의 합금을 포함하는 단일층 구조 또는 복수층 구조로 형성될 수 있다.
반도체층(122)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 어느 하나로 형성될 수 있다. 한편, 각 픽셀(P)에 속하는 복수의 TFT 중 구동 TFT(120)은 다결정 반도체층을 포함하고, 다른 TFT들은 산화물 반도체층을 포함할 수 있다.
게이트 절연층(114), 층간 절연층(116) 각각은 산화물계 및 질화물계 절연 물질 중 적어도 어느 하나를 포함하는 단일층 또는 복수층 구조로 형성될 수 있다. 게이트 절연층(114), 층간 절연층(116)은 액티브 영역(AA) 및 베젤 영역(NA)에 배치될 수 있다.
게이트 전극(124)은 반도체층(122)을 덮는 게이트 절연층(114) 상에서 반도체층(122)과 오버랩하도록 배치된다. 게이트 전극(124)을 덮는 층간 절연층(116) 상에 형성된 제1 전극(126) 및 제2 전극(128)은 층간 절연층(116) 및 게이트 절연층(114)에 형성된 컨택홀들(125, 127)을 통해 반도체층(122)과 접속된다.
버퍼층(112)과 반도체층(122) 사이에는 반도체층(122)과 오버랩하여 반도체층(122)에 외부광이 입사되는 것을 차단하는 광 차폐층이 더 배치될 수 있다. 광 차폐층은 도전 물질로 형성되어 반도체층(122)과 상하부에서 오버랩하는 이중 게이트 전극 중 하부 게이트 전극의 역할을 더 할 수 있다.
회로 소자층(100)은 TFT(120)를 커버하면서 발광 소자층(200)에 평탄 표면을 제공하는 평탄화층(118)을 더 포함하고, TFT(120)와 평탄화층(118) 사이에 적어도 하나의 절연층이 더 배치될 수 있다. 평탄화층(118)은 TFT(120)의 제2 전극(128)을 노출시키는 컨택홀(129)을 갖는다. 평탄화층(118)은 유기 절연 물질로 형성될 수 있고, 그 유기 절연 물질은 상술한 유기 절연 물질들 중 어느 하나를 포함할 수 있다. 평탄화층(118)은 액티브 영역(AA)에 배치되고 액티브 영역(AA)과 인접한 베젤 영역(NA)의 일부 영역으로 연장되어 배치될 수 있다. 또한, 패드 영역을 포함하는 하부 베젤 영역(NA) 중 일부 영역이 벤딩되는 경우, 평탄화층(118)은 벤딩 베젤 영역에 배선들과 오버랩하도록 더 배치되어 배선들에 인가되는 벤딩 스트레스를 저감하고 단선 불량을 방지할 수 있다.
평탄화층(118) 상에 발광 소자(210), 뱅크(250)를 포함하는 발광 소자층(200)이 형성된다. 발광 소자층(200)은 뱅크(250) 상에 배치되는 스페이서를 더 포함할 수 있다. 발광 소자층(200)은 액티브 영역(AA) 영역에 배치되고, 베젤 영역(NA)의 일부 영역까지 뱅크(250)가 연장되어 배치될 수 있다.
발광 소자(210)는 TFT(120)와 접속된 제1 전극(220), 발광 스택(230), 제2 전극(240)을 포함한다. 제1 전극(220) 및 제2 전극(240) 중 어느 하나는 애노드 전극이고 다른 하나는 캐소드 전극일 수 있다. 제1 전극(220)은 각 서브픽셀(SP)마다 독립적으로 분리 배치되고, 제2 전극(240)은 복수의 서브픽셀(SP)에 공통으로 배치되고 뱅크(250) 및 스페이서의 표면을 따라 연결되는 공통 전극일 수 있다.
제1 전극(220)은 평탄화층(118) 상에 배치되고 그 평탄화층(118)을 관통하는 컨택홀(129)을 통해 TFT(120)의 제2 전극(128)과 접속된다. 제1 전극(220)은 반사율이 높은 복수의 도전층 구조로 형성될 수 있다. 예를 들면, 제1 전극(220)은 알루미늄(Al) 및 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO(Indium Tin Oxide)의 적층 구조(ITO/Al/ITO), 또는 APC 및 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다. APC는 은(Ag), 팔라듐(Pd), 구리(Cu)의 합금이다.
제1 전극(220)이 형성된 평탄화층(118) 상에 제1 전극(220)을 노출하는 개구부를 갖고 제1 전극(220)의 단부를 덮는 뱅크(250)가 배치된다. 뱅크(250)의 개구부는 발광 영역으로 정의되고, 뱅크(250)가 배치되는 영역은 비발광 영역으로 정의될 수 있다. 발광 영역을 둘러싸는 뱅크(250)는 단일층 또는 이중층 구조로 형성될 수 있다. 뱅크(250) 상에는 뱅크(250)의 개구부 보다 넓은 개구부를 갖는 스페이서가 더 배치될 수 있다. 스페이서는 발광 스택(230) 중 발광층(234) 형성시 증착 마스크를 지지할 수 있다. 뱅크(250) 및 스페이서는 상술한 유기 절연 물질로 형성될 수 있다. 뱅크(250)는 차광 물질을 포함하여 인접한 픽셀간의 빛샘을 차단하고 외부광 반사를 억제할 수 있다.
발광 스택(230)은 정공 제어층(232), 발광층(234), 전자 제어층(236) 순으로 또는 역순으로 적층되어 형성될 수 있다. 정공 제어층(232) 및 전자 제어층(236)은 복수의 서브픽셀(SP)에 공통으로 형성되는 공통층이고, 발광층(234)은 각 서브픽셀(SP)의 발광 영역에 독립적으로 형성될 수 있다. 정공 제어층(232)은 정공 주입층, 정공 수송층 중 적어도 정공 수송층을 포함할 수 있고, 전자 제어층(236)은 전자 수송층, 전자 주입층 중 적어도 전자 수송층을 포함할 수 있다. 발광층(234)은 적색광, 녹색광, 청색광 중 어느 하나를 생성할 수 있고 증착 마스크인 미세 금속 마스크(Fine Metal Mask; FMM)의 개구부를 통해 해당 서브픽셀(SP)의 발광 영역에 형성될 수 있다. 제1 전극(220)과 오버랩하는 발광층(234)은 뱅크(250)의 단부와 오버랩하게 배치될 수 있다.
한편, 발광 스택(230)은 전하 생성층을 사이에 두고 오버랩하는 복수의 발광 스택을 포함하여 백색광을 생성할 수 있고, 복수의 발광 스택은 복수의 서브픽셀(SP)에 공통으로 형성된 공통층으로 형성될 수 있다. 발광 스택(230)으로부터의 백색광이 방출되는 광 경로 상에는 백색광을 이용하여 적색광, 녹색광, 청색광을 각각 방출하는 컬러 필터층이 더 배치될 수 있다. 컬러 필터층은 각 서브픽셀(SP)의 발광 영역과 오버랩하는 컬러 필터와 비발광 영역과 오버랩하는 블랙 매트릭스를 포함하고, 터치 센서부(400)의 상부 또는 하부에 배치될 수 있다. 컬러 필터 및 블랙 매트릭스는 외부광을 흡수할 수 있으므로 외부광 반사율을 억제하고 외부 시인성을 향상시킬 수 있다.
제2 전극(240)은 발광 스택(230) 상에 배치되고 뱅크(250) 및 스페이서 상에도 배치되어 복수의 서브픽셀(SP)에 공통으로 형성되는 공통 전극으로 불릴 수 있다. 제2 전극(240)은 광 투과율이 높은 도전 물질 또는 반투과 도전 물질로 형성될 수 있다. 예를 들면, 제2 전극(240)은 ITO 또는 IZO와 같은 투명 도전 물질로 형성될 수 있다. 제2 전극(240)은 마그네슘(Mg), 은(Ag) 또는 이들의 합금과 같은 반투과 금속 물질로 형성될 수 있다. 제2 전극(240) 상에는 캡핑층(Cappig layer)이 더 배치되어 발광 소자(210)의 광 공진 및 발광 효율을 높일 수 있다. 제2 전극(240)은 액티브 영역(AA)의 전체 영역에 배치되고 베젤 영역(NA)으로 연장되어 그 베젤 영역(NA)에서 다른 층에 배치되는 전원 공급 배선과 접속될 수 있다.
회로 소자층(100) 상에 발광 소자층(200)을 밀봉하는 봉지부(300)가 배치되어 발광 소자층(200)으로 수분이나 산소의 침투를 방지하고 이물질의 유입이나 유동을 방지할 수 있다. 봉지부(300)는 n개(n은 2이상의 정수)의 무기 봉지층(310, 330)과, n-1개의 유기 봉지층(320)이 교번 배치된 적층 구조를 갖을 수 있다. 무기 봉지층(310, 330)은 외부로부터 수분이나 산소 침투를 방지할 수 있다. 유기 봉지층(320)은 이물질 유입이나 유동을 방지하고, 디스플레이 패널의 벤딩시 각 층들간의 응력을 완충시키는 역할을 할 수 있다.
봉지부(300)가 형성되기 이전에, 디스플레이부(DP)의 베젤 영역(NA)에는 디스플레이부(DP)의 적어도 하나의 절연층과 동일 층에 동일 절연 물질로 형성되는 댐부(DAM)가 더 배치된다. 댐부(DAM)는 잉크젯 공정시 액상 유기 봉지층(320)이 패널의 가장자리로 확산되는 것을 방지하고 하부 베젤 영역의 패드 영역으로 확산되는 것을 방지할 수 있다. 댐부(DAM)는 액티브 영역(AA)을 둘러싸도록 베젤 영역(NA)에서 액티브 영역(AA)과 이격되어 배치되고, 그 위에 배치되는 봉지부(300)와 오버랩할 수 있다.
댐부(DAM)는 베젤 영역(NA)에서 서로 이격된 복수의 댐(DAM1, DAM2)을 포함할 수 있고, 복수의 댐(DAM1, DAM2)은 동일 높이를 갖거나 서로 다른 높이를 갖을 수 있다. 예를 들면, 내측에 배치된 제1 댐(DAM1)의 높이보다 외측에 배치된 제2 댐(DAM2)의 높이가 높을 수 있다. 복수의 댐(DAM1, DAM2)은 회로 소자층(100)의 절연층(112, 114, 116) 상에 배치되고, 회로 소자층(100) 중 베젤 영역(NA)에 배치되는 전원 공급 배선과 오버랩할 수 있다. 복수의 댐(DAM1, DAM2)은 평탄화층(118)과 뱅크(150) 및 스페이서 중 적어도 하나와 동일 층에 동일 절연 재질로 형성되고, 이들의 단일층 또는 복수층의 적층 구조로 형성될 수 있다.
봉지부(300)는 상하부 무기 봉지층(310, 330) 사이에 유기 봉지층(320)이 배치된 적층 구조를 갖는다. 복수의 무기 봉지층(310, 330)은 액티브 영역(AA)에 배치되고 베젤 영역(NA)으로 연장되어 댐부(DAM)를 덮도록 배치될 수 있다. 유기 봉지층(320)은 액티브 영역(AA) 영역에 배치되고 베젤 영역(NA)으로 연장되어 댐부(DAM)와 오버랩하지 않거나 내측의 제1 댐(DAM1)과 일부 오버랩할 수 있다. 무기 봉지층(310, 330)은 유기 봉지층(320)의 상면, 하면 및 측면을 모두 감싸는 구조로 형성되고, 유기 봉지층(320)과 오버랩하지 않는 베젤 영역(NA)의 외곽부에서 서로 접촉한다.
복수의 무기 봉지층(310, 330)은 저온 공정이 가능한 무기 절연 물질로 형성되고, 유기 봉지층(320)은 저온 공정이 가능한 유기 절연 물질로 형성된다. 무기 절연 물질은 실리콘 질화물, 실리콘 산화물, 실리콘 옥시질화물, 알루미늄 산화물 중 어느 하나를 포함할 수 있다. 유기 절연 물질은 상술한 유기 절연 물질들 중 어느 하나를 포함할 수 있다.
터치 센서부(400)는 봉지부(300)의 상부에 유기 버퍼층(410)을 사이에 두고 배치된다. 터치 센서부(400)는 유기 버퍼층(410) 상에 차례로 적층되는 터치 버퍼층(420), 연결 금속층, 터치 절연층(430), 센서 금속층, 터치 보호층(440)을 포함한다. 터치 버퍼층(420)은 생략될 수 있다.
터치 센서부(400)를 구성하는 각 금속층은 내식성 및 내산성이 강하고 전도성이 좋은 불투명 금속 재질로 단층 또는 복층 구조로 형성될 수 있다. 예를 들면, 터치 센서부(400)의 각 금속층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 구리(Cu), 네오듐(Nd), 텅스텐(W) 및 이들의 합금을 적어도 하나 이상 포함하는 단층 또는 복층 구조로 형성될 수 있다. 터치 센서부(400)의 각 금속층은 Ti/Al/Ti, Mo/Al/Mo, MoTi/Cu/MoTi, 또는 Ti/Al/Mo와 같이 3개 금속층의 적층 구조로 형성될 수 있다.
유기 버퍼층(410), 터치 버퍼층(420), 터치 절연층(430), 터치 보호층(440)은 저온 공정이 가능한 절연 물질로 형성될 수 있다. 고두께의 유기 버퍼층(410)은 1~3의 저유전율을 갖는 유기 절연 물질로 형성되고, 예를 들면 아크릴계 수지, 에폭시계 수지 또는 실록산계 수지를 포함할 수 있다. 저두께의 터치 버퍼층(420)과 터치 절연층(430)은 무기 절연 물질 또는 유기 절연 물질로 형성될 수 있다. 터치 보호층(440)은 평탄 표면을 제공하는 유기 절연 물질로 형성될 수 있다.
고두께의 유기 버퍼층(410)은 터치 버퍼층(420)보다 두껍고, 봉지부(300) 또는 봉지부(300) 중 유기 봉지층(320)과 같거나 유사한 두께를 갖을 수 있고, 봉지부(300)의 전체 두께보다 얇을 수 있다.
고두께의 유기 버퍼층(410)이 봉지부(300) 상에 배치되고, 유기 버퍼층(410)이 형성된 봉지부(300) 상에 유기 버퍼층(410)을 덮는 저두께의 터치 버퍼층(420)이 배치된다. 유기 버퍼층(410)은 액티브 영역(AA)에 배치되고 베젤 영역(NA)으로 연장될 수 있다. 터치 버퍼층(420)은 액티브 영역(AA) 및 베젤 영역(NA)에 배치된다. 유기 버퍼층(410)은 봉지부(300)와 유사한 고두께를 갖을 수 있다. 고두께의 유기 버퍼층(410)은 고두께의 봉지부(300)와 함께 터치 센서부(400)와 디스플레이부(DP) 사이의 간격을 증가시킴으로써 기생 커패시턴스를 저감하여, 터치 센능 성능을 향상시킬 수 있으므로 제품 신뢰성을 향상시킬 수 있다.
유기 버퍼층(410)의 배치 면적은 봉지부(300)의 배치 면적보다 작다. 베젤 영역(NA)에서 유기 버퍼층(410)의 단부는 봉지부(300)의 단부보다 내측에 위치하여 봉지부(300)의 단부와 계단형 단부를 형성한다. 유기 버퍼층(410)의 단부와 봉지부(300)의 단부는 계단형 단부 프로파일을 갖는다. 봉지부(300)의 단부는 상면으로부터 두께가 점진적으로 감소하는 측면을 갖는다. 유기 버퍼층(410)의 단부는 상면으로부터 두께가 점진적으로 감소하는 측면을 갖고 봉지부(300)의 측면보다 내측에 위치한다. 터치 버퍼층(420)은 유기 버퍼층(410) 및 봉지부(300)의 계단형 단부를 따라 배치되므로, 유기 버퍼층(410) 단부 및 봉지부(300) 단부에 의해 결정되는 계단형 단부 프로파일을 갖는다.
터치 버퍼층(420) 상에 연결 금속층이 배치된다. 연결 금속층은 액티브 영역(AA)에 배치되는 복수의 연결 전극(BE1)을 포함한다. 연결 금속층은 도 7에 도시된 바와 같이 베젤 영역(NA)에 배치되는 각 터치 라우팅 라인(RL) 중 하부 라우팅 라인(452)과, 각 터치 패드(T-PD) 중 하부 터치 패드(512)를 더 포함할 수 있다. 하부 라우팅 라인(452)은 베젤 영역(NA)의 라우팅 영역(RLA)에 배치되고, 패드 영역(PDA)에 배치된 하부 터치 패드(512)와 접속된다. 하부 라우팅 라인(452)은 라우팅 영역(RLA)에서 봉지부(300)의 단부 프로파일을 따르는 터치 버퍼층(420)의 표면 상에 배치될 수 있다.
한편, 도 6에 도시된 하부 라우팅 라인(450)과 하부 터치 패드(510)는, 제1 연결 전극(BE1)과 다른 금속층, 즉 터치 버퍼층(420) 아래의 추가 금속층으로 형성될 수 있다. 터치 버퍼층(420) 아래의 하부 라우팅 라인(450)은, 라우팅 영역(RLA)에서 봉지부(300) 단부 프로파일을 따라 배치되고 봉지부(300)의 외측으로 연장되어 터치 버퍼층(420)과 층간 절연층(116) 사이에 배치될 수 있다. 하부 라우팅 라인(450)과 접속된 하부 터치 패드(510)는 패드 영역(PDA)에서 터치 버퍼층(420)과 층간 절연층(116) 사이에 배치될 수 있다.
터치 버퍼층(420)에 상에 연결 금속층을 덮는 터치 절연층(430)이 배치된다. 터치 절연층(430)은 액티브 영역(AA) 및 베젤 영역(NA)에 배치된다. 터치 절연층(430)은 터치 버퍼층(410, 420) 단부와 봉지부(300) 단부의 계단형 단부를 따르는 계단형 단부 프로파일을 갖는다. 터치 절연층(430)에는 복수의 컨택홀(431, 434, 433, 530, 630, 532)이 형성된다.
터치 절연층(430) 상에 센서 금속층이 배치된다. 센서 금속층은 액티브 영역(AA)에 배치되는 터치 전극(TE1, TE2), 연결 전극(BE2)을 포함하고, 베젤 영역(NA)의 라우팅 영역(RLA)에 배치되는 각 터치 라우팅 라인(RL) 중 상부 라우팅 라인(460)과, 베젤 영역(NA)의 패드 영역(PDA)에 배치되는 상부 터치 패드(520)를 포함한다. 센서 금속층은 베젤 영역(NA)의 패드 영역(PDA)에 배치되는 상부 디스플레이 패드(640)를 더 포함할 수 있다.
제1 터치 전극(TE1)은 터치 절연층(430)에 형성된 컨택홀(431)을 통해 제1 연결 전극(BE1)과 접속된다. 제1 및 제2 터치 전극(TE1, TE2) 중 어느 하나의 터치 전극(TE)과 접속된 상부 라우팅 라인(460)은 유기 버퍼층(410)의 단부 프로파일을 따르는 터치 절연층(430)의 표면을 따라 배치되고 봉지부(300)의 단부 중 상면 상에 위치하는 하부 라우팅 라인(450 또는 452)과 오버랩하면서 접속된다. 봉지부(300) 단부의 상면 상에서 상부 라우팅 라인(460)은 도 7과 같이 터치 절연층(430)에 형성된 컨택홀(434)을 통해 하부 라우팅 라인(452)와 접속되거나, 도 6과 같이 터치 절연층(430) 및 터치 버퍼층(420)에 형성된 컨택홀(433)을 통해 하부 라우팅 라인(450)과 접속될 수 있다.
이와 같이, 유기 버퍼층(410)의 단부 및 봉지부(300)의 단부는 계단형 단부 프로파일을 갖고, 각 터치 라우팅 라인들(RL)은 봉지부의(300) 단부를 따라 배치되는 하부 라우팅 라인(450, 452)과, 유기 버퍼층(410)의 단부를 따라 배치되고 봉지부(300)의 단부 상에서 컨택홀(433, 434)을 통해 하부 라우팅 라인(450, 452)과 접속되는 상부 라우팅 라인(460)으로 구성된다. 따라서, 각 터치 라우팅 라인(RL)은 고단차를 갖는 유기 버퍼층(410) 및 봉지부(300)의 계단형 단부 영역에 단선 불량없이 안정적으로 형성될 수 있다.
터치 절연층(430) 상에 센서 금속층을 덮는 터치 보호층(440)이 배치된다. 터치 보호층(440)은 터치 센서부(400)를 보호하고 터치 센서부(400) 상에 부착되는 광학 필름 등의 상부층들에 평탄한 표면을 제공할 수 있다. 터치 보호층(440)은 액티브 영역(AA)에 배치되고 베젤 영역(NA)의 일부 영역으로 연장될 수 있지만, 패드 영역(PDA)은 구동부와 접속을 위해 노출되도록 배치되지 않는다. 터치 보호층(440)은 베젤 영역(NA)에서 유기 버퍼층(410)의 단부와 오버랩하고, 상부 라우팅 라인(460)과 하부 라우팅 라인(450, 452)을 접속하는 컨택홀(433, 434)과 오버랩하며, 봉지부(300)의 단부와 부분적으로 오버랩할 수 있다. 터치 보호층(440)의 단부는 베젤 영역(NA)에서 댐부(DAM) 보다 내측에 배치되어 댐부(DAM)와 오버랩하지 않는다.
베젤 영역(NA)에 위치하는 패드 영역(PDA)에는 복수의 터치 패드(T-PD)와 복수의 디스플레이 패드(D-PD)가 배치된다.
각 터치 패드(T-PD)는 터치 라우팅 라인(RL)과 접속되는 하부 터치 패드(510, 512)와, 컨택홀(530, 532)을 통해 하부 터치 패드(510, 512)와 접속되는 상부 터치 패드(520)를 구비한다. 도 6과 같이 터치 절연층(430) 상의 상부 터치 패드(520)는 터치 절연층(430) 및 터치 버퍼층(420)에 형성된 컨택홀(530)을 통해 층간 절연층(116) 상의 하부 터치 패드(510)와 접속될 수 있다. 한편, 도 7과 같이 터치 절연층(430) 상의 상부 터치 패드(520)는 터치 절연층(430)에 형성된 컨택홀(532)을 통해 터치 버퍼층(420) 상의 하부 터치 패드(512)와 접속될 수 있다.
각 디스플레이 패드(D-PD)는 베젤 영역(NA)에 배치되는 각 링크 라인과 접속되는 하부 디스플레이 패드(610)와, 컨택홀(630)을 통해 하부 디스플레이 패드(610)와 접속된 상부 디스플레이 패드(640)를 포함한다. 하부 디스플레이 패드(610)는 디스플레이부(DP)에 속하는 어느 한 금속층과 동일층에 동일 금속 재질로 형성되고, 상부 디스플레이 패드(640)는 터치 센서부(400)에 속하는 어느 금속층과 동일층에 동일 금속 재질로 형성될 수 있다. 예를 들면, 하부 디스플레이 패드(610)는 TFT(120)의 제1 및 제2 전극(126, 128)과 동일층에 동일 금속 재질로 형성되고, 상부 디스플레이 패드(640)는 센서 금속층과 동일층에 동일 금속 재질로 형성될 수 있다. 컨택홀(630)은 터치 센서부(200)에 속하는 적어도 하나의 절연층을 관통하여 형성될 수 있다. 예를 들면, 컨택홀(630)은 베젤 영역(NA)에 위치하는 터치 버퍼층(420) 및 터치 절연층(430)을 관통하여 형성될 수 있다. 한편, 디스플레이 패드(D-PD)는 도 6에 도시된 바와 같이 상하부 디스플레이 패드(610, 640) 사이에 위치하는 중간 디스플레이 패드(620)를 더 포함할 수 있다. 중간 디스플레이 패드(620)는 하부 터치 패드(510)과 동일 금속층으로 형성되고 하부 디스플레이 패드(610)를 덮는 구조를 가질 수 있다.
한편, 일 실시예에 따른 터치 센서부(400)는 셀프 커패시턴스 방식도 적용할 수 있다.
일 실시예에 따른 터치 디스플레이 장치는 액티브 영역의 봉지부 상에 고두께의 터치 버퍼층을 사이에 두고 터치 센서부가 배치됨으로써, 터치 패널의 부착 방식보다 제조 공정을 단순화하여 제조 비용을 저감하면서도, 터치 센서부와 디스플레이부 간의 기생 커패시턴스를 저감하여, 터치 센능 성능을 향상시킬 수 있고 제품 신뢰성을 향상시킬 수 있다.
일 실시예에 따른 터치 디스플레이 장치는 터치 센서부와 디스플레이부 사이에 고두께의 터치 버퍼층의 단부와 고두께의 봉지부의 단부가 계단형 프로파일을 갖고, 각 터치 라우팅 라인은 터치 버퍼층의 단부를 따라 배치된 상부 라우팅 라인과, 봉지부의 단부를 따라 배치된 하부 라우팅 라인의 접속 구조를 구비함으로써 터치 버퍼층 및 봉지부의 고단차 영역에 터치 라우팅 라인을 단선 불량없이 형성하여 제품 수율 및 제품 신뢰성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
10: 터치 디스플레이 장치 DP: 디스플레이부
100: 회로 소자층 120: TFT
200: 발광 소자층 300: 봉지부
400: 터치 센서부 TE1, TE2, TE: 터치 전극
BE1, BE2: 연결 전극 RL1, RL2, RL3, RL: 터치 라우팅 라인
D-PD: 디스플레이 패드 T-PD: 터치 패드
410: 유기 버퍼층 420: 터치 버퍼층
430: 터치 절연층 440: 터치 보호층

Claims (20)

  1. 액티브 영역에 배치되는 복수의 픽셀을 포함하는 디스플레이부;
    상기 디스플레이 상에 배치되고 상기 복수의 픽셀을 밀봉하는 봉지부;
    상기 봉지부 상에 배치된 유기 버퍼층과, 상기 액티브 영역에서 상기 유기 버퍼층 상에 배치되는 복수의 터치 센서를 포함하는 터치 센서부를 포함하고,
    상기 액티브 영역과 인접한 베젤 영역에 상기 유기 버퍼층의 단부와 상기 봉지부의 단부가 계단형 단부 프로파일을 갖도록 배치되고,
    상기 터치 센서부의 복수의 터치 센서와 접속되고 상기 베젤 영역에 배치되는 복수의 터치 라우팅 라인 각각은 상기 유기 버퍼층의 단부와 상기 봉지부의 단부의 계단형 단부 프로파일을 따라 배치되는 터치 디스플레이 장치.
  2. 청구항 1에 있어서,
    상기 각 터치 라우팅 라인은
    상기 유기 버퍼층의 단부를 따라 배치되는 상부 라우팅 라인과;
    상기 봉지부의 단부를 따라 배치되는 하부 라우팅 라인을 포함하고,
    상기 상부 라우팅 라인과 하부 라우팅 라인은 상기 터치 센서부에 속하는 적어도 한 절연층의 컨택홀을 통해 접속되는 터치 디스플레이 장치.
  3. 청구항 2에 있어서,
    상기 터치 센서부는
    상기 복수의 터치 센서를 구성하는 연결 금속층 및 센서 금속층과;
    상기 연결 금속층 및 센서 금속층 사이에 위치하는 터치 절연층과;
    상기 센서 금속층 상의 터치 보호층을 포함하고,
    상기 터치 절연층의 단부 프로파일은 상기 유기 버퍼층의 단부 및 상기 봉지부의 단부의 계단형 단부 프로파일을 따라 결정되는 터치 디스플레이 장치.
  4. 청구항 3에 있어서,
    상기 상부 라우팅 라인은 상기 터치 절연층 상에 배치되고,
    상기 하부 라우팅 라인은 상기 터치 절연층 아래에 배치되며,
    상기 컨택홀은 상기 터치 절연층에 형성되는 터치 디스플레이 장치.
  5. 청구항 3에 있어서,
    상기 터치 센서부는
    상기 연결 금속층 아래에서, 상기 유기 버퍼층이 형성된 상기 봉지부를 덮는 터치 버퍼층을 추가로 포함하고;
    상기 터치 버퍼층의 단부 프로파일은 상기 유기 버퍼층의 단부 및 상기 봉지부 단부의 계단형 단부 프로파일을 따라 결정되는 터치 디스플레이 장치.
  6. 청구항 5에 있어서,
    상기 상부 라우팅 라인은 상기 터치 절연층 상에 배치되고,
    상기 하부 라우팅 라인은 상기 봉지부의 단부 상에서 상기 터치 버퍼층의 아래에 배치되며,
    상기 컨택홀은 상기 터치 절연층 및 상기 터치 버퍼층에 형성되는 터치 디스플레이 장치.
  7. 청구항 5에 있어서,
    상기 상부 라우팅 라인은 상기 터치 절연층 상에 배치되고,
    상기 하부 라우팅 라인은 상기 봉지부의 단부 상에서 상기 터치 버퍼층 상에 배치되며,
    상기 컨택홀은 상기 터치 절연층에 형성되는 터치 디스플레이 장치.
  8. 청구항 2에 있어서,
    상기 컨택홀은 상기 봉지부의 단부 중 상면 상에 위치하는 터치 디스플레이 장치.
  9. 청구항 5에 있어서,
    상기 베젤 영역에서 상기 각 터치 라우팅 라인과 접속되는 터치 패드는,
    상기 터치 라우팅 라인과 접속되는 하부 터치 패드와;
    상기 터치 센서부의 적어도 한 절연층에 형성된 컨택홀을 통해 상기 하부 터치 패드와 접속되는 상부 터치 패드를 포함하는 터치 디스플레이 장치.
  10. 청구항 9에 있어서,
    상기 하부 터치 패드는 상기 하부 라우팅 라인과 동일 층에 동일 금속층으로 형성되고,
    상기 상부 터치 패드는 상기 상부 라우팅 라인과 동일 층에 동일 금속층으로 형성되고,
    상기 터치 센서부의 적어도 한 절연층은 상기 터치 절연층 또는 상기 터치 절연층 및 터치 버퍼층을 포함하는 터치 디스플레이 장치.
  11. 청구항 5에 있어서,
    상기 디스플레이부와 접속된 디스플레이 패드는
    상기 디스플레이부에 속하는 어느 하나의 금속층과 동일 층에 동일 금속층으로 형성되는 하부 디스플레이 패드와;
    상기 터치 센서부의 적어도 한 절연층에 형성된 컨택홀을 통해 상기 하부 디스플레이 패드와 접속된 상부 디스플레이 패드를 구비하고,
    상기 상부 디스플레이 패드는 상기 상부 라우팅 라인과 동일 층에 동일 금속층으로 형성되는 터치 디스플레이 장치.
  12. 청구항 11에 있어서,
    상기 디스플레이 패드는 상기 하부 라우팅 라인과 동일 층에 동일 금속층으로 형성되고, 상기 하부 디스플레이 패드를 덮으면서 상기 디스플레이 패드의 컨택홀을 통해 상기 상부 디스플레이 패드와 접속되는 중간 디스플레이 패드를 더 포함하는 터치 디스플레이 장치.
  13. 청구항 3에 있어서,
    상기 터치 보호층은 상기 베젤 영역에서 상기 유기 버퍼층의 단부와 오버랩하고, 상기 상하부 라우팅 라인을 접속하는 컨택홀과 오버랩하며, 상기 봉지부의 단부와 부분적으로 오버랩하며, 상기 디스플레이부 및 상기 터치 센서부의 패드 영역과 오버랩하지 않는 터치 디스플레이 장치.
  14. 청구항 13에 있어서,
    상기 디스플레이부는 상기 봉지층에 속하는 유기 봉지층의 단부를 구속하는 댐부를 포함하고,
    상기 터치 보호층의 단부는 상기 베젤 영역에서 상기 댐부와 오버랩없이 상기 댐부 보다 내측에 배치되는 터치 디스플레이 장치.
  15. 청구항 3에 있어서,
    상기 센서 금속층은 상기 각 터치 센서를 구성하는 제1 및 제2 터치 전극과, 인접한 제2 터치 전극을 연결하는 제2 연결 전극을 포함하고,
    상기 연결 금속층은 인접한 제1 터치 전극을 연결하는 제1 연결 전극을 포함하고,
    상기 제1 연결 전극은 상기 터치 절연층을 사이에 두고 제2 터치 전극 또는 상기 제2 연결 전극과 부분적으로 오버랩하고,
    상기 제1 터치 전극, 제2 터치 전극과, 상기 제1 및 제2 연결 전극 중 적어도 하나의 연결 전극은 상기 복수의 픽셀의 비발광 영역과 오버랩하는 메쉬 패턴 형상을 갖는 디스플레이 장치.
  16. 청구항 15에 있어서,
    상기 제2 연결 전극은 상기 메쉬 패턴 형상을 갖고, 상기 제1 연결 전극은 상기 비발광 영역과 오버랩하는 라인 패턴 형상을 갖는 터치 디스플레이 장치.
  17. 청구항 1에 있어서,
    상기 유기 버퍼층은 상기 봉지부와 유사한 고두께를 갖는 터치 디스플레이 장치.
  18. 청구항 1에 있어서,
    상기 유기 버퍼층이 배치되는 평면적은 상기 봉지부가 배치되는 평면적보다 작은 터치 디스플레이 장치.
  19. 청구항 1에 있어서,
    상기 봉지부는 상기 액티브 영역에 배치되고 상기 베젤 영역에 연장되어 배치되고,
    상기 유기 버퍼층은 상기 액티브 영역에 배치되고 상기 베젤 영역에 연장되어 배치되되, 상기 유기 버퍼층의 단부는 상기 봉지부의 단부보다 내측에 위치하는 터치 디스플레이 장치.
  20. 청구항 19에 있어서,
    상기 유기 버퍼층의 단부는 그 유기 버퍼층의 상면 일부와 그 유기 버퍼층의 상면으로부터 두께가 점진적으로 감소하는 측면을 갖고,
    상기 봉지부의 단부는 상기 유기 버퍼층의 단부보다 외측에 위치하는 상기 봉지부의 상면 일부와 그 봉지부의 상면로부터 두께가 점진적으로 감소하는 측면을 갖는 터치 디스플레이 장치.
KR1020190176522A 2019-12-27 2019-12-27 터치 디스플레이 장치 KR20210083841A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190176522A KR20210083841A (ko) 2019-12-27 2019-12-27 터치 디스플레이 장치
US17/134,375 US11221702B2 (en) 2019-12-27 2020-12-26 Touch display device
US17/547,850 US11599217B2 (en) 2019-12-27 2021-12-10 Touch display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190176522A KR20210083841A (ko) 2019-12-27 2019-12-27 터치 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210083841A true KR20210083841A (ko) 2021-07-07

Family

ID=76546213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190176522A KR20210083841A (ko) 2019-12-27 2019-12-27 터치 디스플레이 장치

Country Status (2)

Country Link
US (2) US11221702B2 (ko)
KR (1) KR20210083841A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11816282B2 (en) * 2021-10-18 2023-11-14 Lg Display Co., Ltd. Touch display device
CN117529702A (zh) * 2022-05-31 2024-02-06 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354514B1 (ko) * 2017-05-11 2022-01-21 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210200364A1 (en) 2021-07-01
US11221702B2 (en) 2022-01-11
US20220100307A1 (en) 2022-03-31
US11599217B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
KR102408907B1 (ko) 터치 디스플레이 패널
US11537226B2 (en) Touch display panel
TWI712195B (zh) 具有觸控感測器之發光顯示裝置
CN113126806B (zh) 触摸显示装置
US11907485B2 (en) Display device having touch sensor
US20210263608A1 (en) Touch Display Device
US11231799B2 (en) Touch display device
CN112860137B (zh) 触摸显示装置
KR20210069289A (ko) 디스플레이 장치
KR20210001535A (ko) 표시 장치
US20210397305A1 (en) Transparent touch display device
US11599217B2 (en) Touch display device
KR20210086143A (ko) 터치 디스플레이 장치
KR20210001277A (ko) 표시 장치
KR102350397B1 (ko) 디스플레이 장치
KR20220089019A (ko) 터치 표시 패널
KR20230082149A (ko) 표시패널 및 표시 장치
KR20240002838A (ko) 표시 장치
CN116414255A (zh) 触摸显示装置