KR102350397B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102350397B1
KR102350397B1 KR1020190175553A KR20190175553A KR102350397B1 KR 102350397 B1 KR102350397 B1 KR 102350397B1 KR 1020190175553 A KR1020190175553 A KR 1020190175553A KR 20190175553 A KR20190175553 A KR 20190175553A KR 102350397 B1 KR102350397 B1 KR 102350397B1
Authority
KR
South Korea
Prior art keywords
area
touch
display area
layer
thickness
Prior art date
Application number
KR1020190175553A
Other languages
English (en)
Other versions
KR20210083004A (ko
Inventor
김재희
조병수
최기호
오지유
유충렬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190175553A priority Critical patent/KR102350397B1/ko
Publication of KR20210083004A publication Critical patent/KR20210083004A/ko
Application granted granted Critical
Publication of KR102350397B1 publication Critical patent/KR102350397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H01L51/5253—
    • H01L27/323—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 영역을 포함하는 벤딩 영역에서 고두께 봉지층의 프로파일을 변형하여 벤딩 스트레스를 감소시킴으로써 크랙 불량을 방지하고 패널 신뢰성을 향상시킬 수 있는 디스플레이 장치에 관한 것으로, 일 실시예에 따른 디스플레이 장치에서 패널은 복수의 픽셀이 배치되는 디스플레이 영역; 디스플레이 영역 중 평탄 디스플레이 영역을 포함하는 평탄 영역; 디스플레이 영역 중 벤딩축을 기준으로 벤딩되는 벤딩 디스플레이 영역을 포함하는 벤딩 영역을 포함하고; 패널은 디스플레이 영역에 배치되면서 그 디스플레이 영역과 인접한 베젤 영역으로 연장되어 복수의 픽셀들을 밀봉하는 봉지부를 포함하며; 봉지부는 평탄 디스플레이 영역에서의 두께와 벤딩 디스플레이 영역에서의 두께가 다른 이중 단차 프로파일을 갖는다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 발명은 디스플레이 영역을 포함하는 벤딩 영역에서 크랙 불량을 방지하여 신뢰성을 향상시킬 수 있는 디스플레이 장치에 관한 것이다.
유기 발광 다이오드(Organic Light Emitting Diode; OLED)와 같은 자발광 소자를 이용하는 디스플레이 장치는 초박막화가 가능하고 플렉서블(Flexible) 하고 자유로운 형상 구현이 가능하다.
디스플레이 장치는 픽셀 어레이가 배치되는 디스플레이 영역을 통해 영상을 표시하고, 디스플레이 영역이 부분적으로 휘어진 벤딩(bending) 영역을 갖을 수 있다.
예를 들면, 디스플레이 장치는 패널의 좌우 에지(Edge) 부분이 벤딩된 상태로 에지 벤딩 구조의 커버 글래스에 부착될 수 있고, 디스플레이 영역의 일부가 에지 벤딩 영역에 포함될 수 있다.
발광 소자를 포함하는 디스플레이 장치는 픽셀 어레이를 밀봉하는 봉지부(Encapsulation unit)를 갖으며, 봉지부는 이물질(particle) 커버를 위한 고두께의 유기 봉지층을 포함한 복수의 봉지층 구조를 갖고 있다.
유기 봉지층이 고두께를 가짐에 따라 벤딩 영역의 유기 봉지층 끝단에 커버 글래스(Cover Glass)의 벤딩 압력이 집중됨으로써 그 유기 봉지층에 크랙(Crack) 불량이 발생되고 패널 신뢰성이 저하되는 문제점이 있다.
나아가, 커버 글래스의 벤딩 각도가 클수록 벤딩 영역의 유기 봉지층의 끝단에 인가되는 벤딩 압력이 증가함으로써 유기 봉지층의 크랙 불량이 확장하여 패널 신뢰성이 더욱 저하되는 문제점이 있다.
본 발명은 디스플레이 영역을 포함하는 벤딩 영역에서 고두께 봉지층의 프로파일을 변형하여 벤딩 스트레스를 감소시킴으로써 크랙 불량을 방지하고 패널 신뢰성을 향상시킬 수 있는 디스플레이 장치를 제공한다.
일 실시예에 따른 디스플레이 장치에서 패널은 복수의 픽셀이 배치되는 디스플레이 영역; 디스플레이 영역 중 평탄 디스플레이 영역을 포함하는 평탄 영역; 디스플레이 영역 중 벤딩축을 기준으로 벤딩되는 벤딩 디스플레이 영역을 포함하는 벤딩 영역을 포함하고; 패널은 디스플레이 영역에 배치되면서 그 디스플레이 영역과 인접한 베젤 영역으로 연장되어 복수의 픽셀들을 밀봉하는 봉지부를 포함하며; 봉지부는 평탄 디스플레이 영역에서의 두께와 벤딩 디스플레이 영역에서의 두께가 다른 이중 단차 프로파일을 갖는다.
패널은 복수의 픽셀들을 구성하는 회로 소자층 및 발광 소자층을 적층 구조로 포함하는 디스플레이부; 디스플레이부 상에 배치되어 발광 소자층을 밀봉하는 복수의 봉지층을 포함하는 봉지부; 및 봉지부 상에서 디스플레이 영역에 배치되는 복수의 터치 센서를 포함하는 터치 센서부를 포함한다.
봉지부는 복수의 무기 봉지층, 및 복수의 무기 봉지층 사이에 위치하고 복수의 무기 봉치층보다 두꺼운 유기 봉지층을 포함하고, 봉지부의 이중 단차 프로파일은 유기 봉지층의 이중 단차 프로파일에 의해 결정된다.
유기 봉지층은 평탄 디스플레이 영역에서의 제1 두께보다 벤딩 디스플레이 영역에서의 제2 두께가 작다.
유기 봉지층은 벤딩 디스플레이 영역에서 제2 두께를 유지하는 평탄화 영역을 포함할 수 있다. 유기 봉지층의 벤딩 디스플레이 영역은 제1 두께로부터 제2 두께로 감소하는 변곡점 영역을 포함할 수 있다. 벤딩 디스플레이 영역은 벤딩 각도에 의한 최대 벤딩 스트레스 영역을 포함하고, 최대 벤딩 스트레스 영역은 유기 봉지층의 평탄화 영역과 오버랩하되, 변곡점 영역과는 오버랩하지 않는다. 유기 봉지층의 벤딩 디스플레이 영역은 평탄 디스플레이 영역과 변곡점 영역 사이에서 제1 두께를 유지하는 얼룩 마진 영역을 더 포함할 수 있다.
유기 봉지층은 베젤 영역과 인접한 디스플레이 영역의 일부 영역으로부터 베젤 영역의 일부 영역까지 유기 봉지층의 두께가 점차 감소하는 경사면을 포함하고, 터치 센서부에서 복수의 터치 센서와 접속하는 복수의 터치 라우팅 배선은 베젤 영역에 위치하는 유기 봉지층의 경사면을 따라 배치된다.
유기 봉지층은 벤딩 디스플레이 영역에서 유기 봉지층의 평탄화 영역과 경사면 사이에, 최대 벤딩 스트레스 영역과 오버랩하지 않게 위치하는 볼록부를 더 포함할 수 있고, 유기 봉지층의 볼록부는 유기 봉지층의 제2 두께보다 크고 제1 두께보다 작은 두께를 갖는다.
패널은 베젤 영역에서 유기 봉지층의 확장을 차단하기 위해 디스플레이부의 회로 소자층 상에 배치되는 복수의 댐을 포함한다. 복수의 댐 각각은 디스플레이부의 회로 소자층에 포함되는 평탄화층과, 발광 소자층에서 비발광 영역에 위치하는 뱅크 및 스페이서 중, 적어도 하나와 동일 층에 동일 재질로 형성될 수 있다.
터치 센서부는 봉지부 상에 차례로 적층된 터치 버퍼층, 터치 절연층, 터치 보호층; 디스플레이 영역에서 터치 절연층 및 터치 보호층 사이에 위치하는 터치 전극들과, 터치 전극들 중 인접한 제1 터치 전극들을 연결하는 어느 한 층의 브릿지 전극들; 및 디스플레이 영역에서 터치 버퍼층 및 터치 절연층 사이에 위치하고 터치 전극들 중 제1 터치 전극들과 다른 방향으로 배치되는 제2 터치 전극들을 터치 절연층의 컨택홀을 통해 연결하는 다른 한 층의 브릿지 전극들을 포함하고, 터치 전극들 및 브릿지 전극들 각각은 픽셀들의 비발광 영역과 오버랩하는 메쉬 패턴 형상 또는 라인 패턴 형상을 갖을 수 있다.
터치 센서부에 배치되는 터치 라우팅 배선들 각각은, 베젤 영역에서, 터치 버퍼층 및 터치 절연층 사이에 위치하는 하부 배선과, 터치 절연층 및 터치 보호층 사이에 위치하는 상부 배선이, 터치 절연층의 컨택홀을 통해 접속하는 이중 배선 접속 구조를 갖는다.
터치 센서부를 구동하는 터치 구동부는 벤딩 디스플레이 영역에 배치되는 터치 센서 채널과 디스플레이부의 공통 전극 간의 기생 커패시턴스와, 평탄 디스플레이 영역에 배치되는 터치 센서 채널과 공통 전극 간의 기생 커패시턴스의 편차를 RC 딜레이 보상을 적용하여 보상할 수 있다.
일 실시예에 따른 디스플레이 장치는 패널 상에 광학 투명 접착제를 사이에 두고 부착된 커버 기판을 더 포함하고, 커버 기판은 패널의 평탄 영역 및 벤딩 영역에 각각 대응하는 상기 커버 기판의 평탄 영역과 벤딩 영역을 갖는다.
패널의 벤딩 영역은 패널의 평탄 영역을 사이에 두고 마주하는 패널의 제1 벤딩 영역과 제2 벤딩 영역을 포함할 수 있다.
일 실시예에 따른 디스플레이 장치는 평탄 영역 및 벤딩 영역을 갖는 커버 기판; 및 커버 기판과 광학 투명 접착제를 사이에 두고 부착되어, 커버 기판의 평탄 영역 및 벤딩 영역에 각각 대응하는 평탄 영역 및 벤딩 영역을 갖는 패널을 구비한다. 패널은 디스플레이 영역에 배치되는 복수의 픽셀을 포함하는 디스플레이부; 디스플레이부 상에 배치되어 복수의 픽셀을 구성하는 발광 소자층을 밀봉하는 봉지부; 및 봉지부 상에서 디스플레이 영역에 배치되는 복수의 터치 센서를 포함하는 터치 센서부를 포함한다. 패널의 디스플레이 영역은 패널의 평탄 영역에 속하는 평탄 디스플레이 영역과, 패널의 벤딩 영역에 속하는 벤딩 디스플레이 영역을 포함한다. 봉지부를 구성하는 복수 봉지층 중 고두께의 유기 봉지층은, 평탄 디스플레이 영역에서의 두께보다 벤딩 디스플레이 영역에서의 두께가 감소하는 이중 단차 프로파일을 갖는다.
유기 봉지층의 제2 두께는 제1 두께보다 20%~40% 범위가 감소된 두께를 갖을 수 있다.
일 실시예에 따른 디스플레이 장치는 디스플레이 영역에 배치되는 유기 봉지층이 평면 영역과 벤딩 영역에서 두께가 다른 이중 단차 프로파일을 가짐으로써 벤딩 디스플레이 영역에서 두께가 감소된 유기 봉지층에 의해 벤딩 압력이 분산되고 부피 팽창량이 감소하여 크랙 불량을 방지하고 패널 신뢰성을 향상시킬 수 있다.
일 실시예에 따른 디스플레이 장치는 잉크젯 공정시 액적 비율 인쇄를 제어함으로써 디스플레이 영역 및 베젤 영역을 포함하는 벤딩 영역에 이중 단차 프로파일을 갖는 유기 봉지층을 형성할 수 있다.
일 실시예에 따른 디스플레이 장치는 벤딩 디스플레이 영역에서 유기 봉지층의 두께 차이로 인한 기생 커패시턴스 편차는 터치 구동부에서 소프트웨어를 이용한 RC 딜레이 보상을 적용하여 보상할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치의 입체도이다.
도 2는 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 3은 일 실시예에 따른 디스플레이 장치의 평면도이다.
도 4는 일 실시예에 따른 터치 전극을 확대한 평면도이다.
도 5는 일 실시예에 따른 브릿지 전극 부분을 확대한 평면도이다.
도 6은 일 실시예에 따른 디스플레이 장치에서 도 5에 도시된 디스플레이 영역의 일점 쇄선 II-II'를 따른 단면도이다.
도 7은 일 실시예에 따른 디스플레이 장치에서 도 3에 도시된 디스플레이 영역 및 베젤 영역의 일점 쇄선 I-I'를 따른 단면도이다.
도 8은 일 실시예에 따른 벤딩 영역에서 유기 봉지층의 단면도이다.
도 9는 일 실시예에 따른 벤딩시 유기 봉지층의 벤딩 압력 분산을 나타낸 도면이다.
도 10은 일 실시예에 따른 유기 봉지층의 잉크젯 공정을 나타낸 도면이다.
도 11은 일 실시예에 따른 벤딩 디스플레이 영역에서 유기 봉지층 및 터치 센서의 도면이다.
이하 첨부된 도면들을 참조하여 본 발명의 바림직한 실시예들을 설명하기로 한다.
도 1은 일 실시예에 따른 디스플레이 장치의 입체도이고, 도 2는 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 디스플레이 장치(10)는 영상 표시 및 터치 센싱 기능을 갖는 디스플레이 영역(DA)과, 디스플레이 영역(DA)과 인접한 외곽부에 위치하는 베젤 영역(BZ)을 포함한다. 베젤 영역(BZ)은 디스플레이 영역(DA)을 둘러싸며 배치된다.
디스플레이 영역(DA)은 영상 표시를 위한 복수의 픽셀과, 터치 센싱을 위한 복수의 터치 센서가 배치되는 영역이며, 액티브 영역이나 픽셀 매트릭스 영역 또는 터치 센싱 영역으로 불릴 수 있다. 베젤 영역(BZ)은 복수의 배선 및 복수의 패드가 배치되는 영역이며, 비액티브 영역이나 비픽셀 영역 또는 터치 비센싱 영역으로 불릴 수 있다.
디스플레이 장치(10)는 디스플레이 영역(DA) 및 베젤 영역(BZ)이 부분적으로 곡면 형상으로 휘어진 벤딩 구조를 가질 수 있다. 디스플레이 장치(10)는 평탄 영역과 벤딩 영역을 포함한다. 디스플레이 장치(10)의 평탄 영역은 평탄 디스플레이 영역(FDA)과, 그 평탄 디스플레이 영역(FDA)과 인접한 베젤 영역(BZ)의 일부를 포함한다. 디스플레이 장치(10)의 벤딩 영역(BA)은 벤딩 디스플레이 영역(BDA)과, 그 벤딩 디스플레이 영역(BDA)과 인접한 베젤 영역(BZ)의 일부를 포함한다.
예를 들면, 디스플레이 장치(10)는 좌우 에지 벤딩축(BX1, BX2)을 기준으로 휘어진 에지 벤딩 영역(BA1, BA2)을 가질 수 있다. 에지 벤딩 영역(BA1, BA2)은 좌우 벤딩 디스플레이 영역(BDA1, BDA2)와, 그 벤딩 디스플레이 영역(BDA1, BDA2)과 인접한 베젤 영역(BZ)의 일부(BZ1, BZ2)를 포함할 수 있다. 디스플레이 장치(10)는 에지 벤딩 영역(BA1, BA2) 중 적어도 어느 하나를 포함할 수 있다.
디스플레이 장치(10)의 디스플레이 영역(DA)은 평탄 디스플레이 영역(FDA) 및 벤딩 디스플레이 영역(BDA)을 갖는다. 벤딩 디스플레이 영역(BDA)은 평탄 디스플레이 영역(FDA)과 인접한 제1 및 제2 벤딩 디스플레이 영역(BDA1, BDA2) 중 적어도 어느 하나를 포함할 수 있다. 제1 벤딩 디스플레이 영역(BDA1)은 평탄 디스플레이 영역(FDA)의 일측과 인접하게 배치되고, 제2 벤딩 디스플레이 영역(BDA2)은 평탄 디스플레이 영역(FDA)의 타측과 인접하게 배치될 수 있다. 제1 및 제2 벤딩 디스플레이 영역(BDA1, BDA2)은 평탄 디스플레이 영역(FDA)를 사이에 두고 마주하게 배치될 수 있다.
디스플레이 장치(10)에서 영상 표시 및 터치 센싱 기능을 갖는 디스플레이 패널(DP)은 백플레인(Backplane) 기판(BP) 상에 배치되고, 에지 벤딩 형상의 커버 기판(커버 글래스)(CG)에 광학 투명 접착제(Optical Clear Adhesive; OCA)를 통해 부착된다. 백플레인 기판(BP) 및 디스플레이 패널(DP)은 커버 기판(CG)의 형상을 따라 에지 벤딩 구조를 갖는다. 디스플레이 패널(DP)과 광학 투명 접착제(OCA) 사이에는 외부광 반사를 억제하는 편광판(POL)과 같은 광학 기능 필름이 더 배치될 수 있다. 광학 투명 접착제(OCA)는 광 투과율이 97% 이상으로 높아 선명도와 같은 광학 성능을 높일 수 있다.
디스플레이 패널(DP)은 TFT(Thin Film Transistor)를 포함하는 회로 소자층(100)과, 발광 소자를 포함하는 발광 소자층(200)이 적층된 디스플레이부(100, 200); 디스플레이부(100, 200) 상에 배치되고 발광 소자층(200)을 밀봉하는 봉지부(Encapsulation layer) (300)와 봉지부(300) 상에 배치된 터치 센서부(400)를 포함한다.
터치 센서부(400)는 사용자의 터치에 의한 커패시턴스 변화량을 제공하여 터치를 센싱하는 커패시턴스 방식을 이용할 수 있다. 터치 센서부(400)는 각 터치 전극의 커패시턴스 변화량을 독립적으로 제공하는 셀프 커패시턴스(Self-Capacitance) 방식이나, 제1 및 제2 터치 전극 간의 커패시턴스 변화량을 제공하는 뮤추얼 커패시턴스(Mutual Capacitance) 방식을 이용할 수 있다. 이하에서는 뮤추얼 커패시턴스 방식의 터치 센서부(400)를 예로 들어 설명한다.
봉지부(300)는 디스플레이부(100, 200)에서 발광 소자층(200)을 밀봉하도록 회로 소자층(100) 상에 배치되어 발광 소자층(200)을 보호한다. 봉지부(300)는 복수의 봉지층이 적층된 구조를 갖고, 외부로부터 발광 소자층(200)에 대한 수분 및 산소 침투를 차단하고 공정 과정 중 발생되는 이물질(Particle)의 유입이나 유동을 차단할 수 있다. 예를 들면, 봉지부(300)는 저두께를 갖는 복수의 무기 봉지층 사이에 이물질을 충분히 덮을 정도로 고두께를 갖는 유기 봉지층이 배치된 구조를 갖는다. 유기 봉지층은 파티클 커버층(Particle Cover Layer; PCL)으로 불릴 수 있다.
봉지부(300)는 디스플레이부(100, 200)의 디스플레이 영역(DA)의 전 영역과 오버랩하면서 디스플레이 영역(DA)과 인접한 베젤 영역(BZ)의 일부 영역으로 연장되어 배치된다.
봉지부(300)는 평탄 디스플레이 영역(FDA)의 두께와 벤딩 디스플레이 영역(BDA1, BDA2)의 두께가 서로 다른, 즉 평탄 디스플레이 영역(FDA)의 두께보다 벤딩 디스플레이 영역(BDA1, BDA2)의 두께가 작은 이중 단차 프로파일(profile)을 갖는다. 봉지부(300)의 표면 프로파일은 고두께를 갖는 유기 봉지층의 표면 프로파일을 따라 결정된다. 즉, 봉지부(300) 중 유기 봉지층이 평탄 디스플레이 영역(FDA)의 두께보다 벤딩 디스플레이 영역(BDA1, BDA2)의 두께가 작은 이중 단차 프로파일을 갖는다. 봉지부(300)는 디스플레이 영역(DA) 내에서 이중 단차 프로파일을 포함하더라도 터치 센싱 성능을 확보할 수 있는 정도로 유기 봉지층의 두께를 유지함으로써, 디스플레이부(100, 200)와 터치 센서부(400) 사이의 기생 커패시턴스 증가를 최소화할 수 있다.
이와 같이, 일 실시예에 따른 디스플레이 장치(10)는 봉지부(300) 중 유기 봉지층의 두께가 평탄 디스플레이 영역(FDA)보다 벤딩 디스플레이 영역(BDA1, BDA2)에서 감소함으로써 벤딩 구조의 커버 기판(CG)으로부터 유기 봉지층에 인가되는 벤딩 압력이 분산될 뿐만 아니라 유기 봉지층의 열팽창량이 축소될 수 있다. 이 결과, 신뢰성 조건에서 벤딩 영역(BA1, BA2)의 벤딩 스트레스가 감소함으로써 벤딩 영역(BA1, BA2)이 극한 곡률 각도(80° 이상)로 벤딩되더라도 크랙 불량을 방지할 수 있으며 패널 신뢰성을 향상시킬 수 있다.
도 3은 일 실시예에 따른 디스플레이 패널의 평면도이다. 구체적으로, 도 3은 디스플레이 패널(DP)의 복수층의 적층 구조 중 최상부층인 터치 센서부(400)를 중심으로 평면 구조를 부분적으로 나타내고 있고, 도 2를 더 참조하여 설명한다.
디스플레이 영역(DA) 및 베젤 영역(BZ)을 포함하고, 에지 벤딩 구조를 갖는 디스플레이 패널(DP)은 좌우 에지 벤딩축(BX1, BX2)을 기준으로 정의되는 평면 영역(FA)과 벤딩 영역(BA1, BA2)을 포함한다.
디스플레이 영역(DA)은 벤딩축(BX1, BX2)을 기준으로 정의되는 평탄 디스플레이 영역(FDA) 및 벤딩 디스플레이 영역(BDA1, BDA2)을 정의할 수 있다.
베젤 영역(BZ)은 디스플레이 영역(DA)을 둘러싸는 제1 내지 제4 베젤 영역(BZ1~ BZ4)을 포함할 수 있고, 제4 베젤 영역(BZ4)으로부터 연장된 제5 베젤 영역(BZ5)을 더 포함할 수 있다. 제5 베젤 영역(BZ5)은 패널(DP)의 뒤쪽으로 벤딩될 수 있다. 제5 베젤 영역(BZ5)은 제4 베젤 영역(BZ4)과 같거나 작은 가로(제1 방향, X축 방향) 폭과, 제4 베젤 영역(BZ4)과 같거나 큰 세로(제2 방향, Y축 방향) 폭을 갖을 수 있다.
디스플레이부(100, 200; 도 2 참조)의 디스플레이 영역(DA)에는 영상을 표시하는 복수의 픽셀과, 그 복수의 픽셀과 접속된 복수의 배선이 배치된다. 각 픽셀은 발광 소자와, 그 발광 소자를 독립적으로 구동하기 위해 적어도 복수의 TFT를 포함하는 픽셀 회로를 구비한다. 발광 소자는 유기 발광 다이오드(Organic Light Emitting Diode), 퀀텀닷 발광 다이오드(Quantum-dot Light Emitting Diode), 또는 무기 발광 다이오드(Inorganic Light Emitting Diode)가 적용될 수 있으며, 이하에서는 유기 발광 다이오드를 예로 들어 설명한다. 디스플레이부(100, 200)의 디스플레이 영역(DA)에는 픽셀 회로를 포함하는 회로 소자층(100) 상에, 발광 소자를 포함하는 발광 소자층(200)이 적층된다. 이 발광 소자층(200)은 디스플레이 영역(DA)에만 위치할 수 있고, 일부 절연층이 베젤 영역(BZ)의 일부로 연장될 수 있다.
디스플레이부(100, 200)의 베젤 영역(BZ)에는 디스플레이 영역(DA)과 접속된 복수의 배선 및 복수의 패드(디스플레이 패드)를 포함하는 회로 소자층(100)이 위치한다. 제1 내지 제4 베젤 영역(BZ1~ BZ4)에는 디스플레이 영역(DA)과 접속된 복수의 배선이 배치될 수 있고, 복수의 배선은 게이트 라인, 데이터 라인, 전원 라인 등을 포함할 수 있다. 제1 및 제2 베젤 영역(BZ1, BZ2)의 회로 소자층(100)에는 디스플레이 영역(DA)의 게이트 라인들을 구동하는 게이트 구동부와, 그 게이트 구동부와 접속된 복수의 배선이 더 배치될 수 있다. 제5 베젤 영역(BZ5)에는 제4 베젤 영역(BZ4)으로부터 연장되고 디스플레이 구동부(20)와 접속되는 복수의 배선들 및 패드들(디스플레이 패드)이 배치될 수 있다.
디스플레이 구동부(20)는 제5 베젤 영역(BZ5)에 실장되거나 회로 필름(40) 상에 실장되어 이방성 도전 필름을 통해 패드들과 접속될 수 있다. 디스플레이 구동부(20)는 디스플레이 영역(DA)의 데이터 라인들을 구동하는 데이터 구동부를 포함할 수 있고, 타이밍 컨트롤러를 더 포함할 수 있다. 회로 필름(40)은 COF(Chip On Film), FPC(Flexible Printed Circuit), FFC(Flexible Flat Cable) 중 어느 하나일 수 있다.
디스플레이부(100, 200) 상에 배치되는 봉지부(300)는 디스플레이 영역(DA)과 오버랩하고, 그 디스플레이 영역(DA)을 둘러싸는 베젤 영역(BZ1~BZ4)으로 연장되어 베젤 영역(BZ1~BZ4)의 일부와 오버랩하며, 디스플레이 영역(DA) 보다 큰 면적을 갖는다.
도 3에서 벤딩 디스플레이 영역(BDA1, BDA2) 중 영역①은 봉지부(300)의 유기 봉지층을 위한 얼룩 마진 영역 및 변곡점 영역으로 정의될 수 있고, 영역②는 벤딩 스트레스 완화를 위한 유기 봉지층의 평탄화 영역으로 정의될 수 있다. 이에 대한 구체적인 설명은 후술하기로 한다.
봉지부(300) 상의 터치 센서부(400; 도 2 참조)는 디스플레이 영역(DA)에 배치되어 커패시턴스 방식의 터치 센서들을 제공하는 복수의 터치 전극(TE1, TE2) 및 복수의 브릿지 전극(BE1, BE2)을 포함한다.
터치 센서부(400)는 디스플레이 영역(DA)에 제1 방향(X축 방향, 가로 방향)으로 배열되면서 전기적으로 연결된 복수의 제1 터치 전극들(TE1)이 접속되어 구성된 복수의 제1 터치 전극(TE1) 채널과, 제2 방향(Y축 방향, 세로 방향)으로 배열된 복수의 제2 터치 전극들(TE2)이 접속되어 구성된 복수의 제2 터치 전극(TE2) 채널을 포함한다.
각 제1 터치 전극(TE1) 채널에서 제1 방향으로 배열된 제1 터치 전극들(TE1) 각각은 제1 브릿지 전극(BE1)을 통해 인접한 제1 터치 전극(TE1)과 접속된다. 각 제2 터치 전극(TE2) 채널에서 제2 방향으로 배열된 제2 터치 전극들(TE2) 각각은 제2 브릿지 전극(BE2)을 통해 인접한 제2 터치 전극(TE2)과 접속된다. 제1 터치 전극(TE1)은 송신(Tx) 전극으로, 제2 터치 전극(TE2)는 수신(Rx) 전극으로 불릴 수 있다. 제1 터치 전극 채널은 송신 채널로, 제2 터치 전극 채널은 수신 채널 또는 리드아웃 채널로 불릴 수 있다. 제1 및 제2 터치 전극(TE1, TE2) 각각은 주로 마름모형으로 형성되나, 다른 다양한 형상으로 형성될 수 있다.
터치 센서부(400)의 베젤 영역(BZ)에는 디스플레이 영역(DA)의 터치 전극들(TE1, TE2)과 접속된 복수의 터치 라우팅 배선(RL1, RL2, RL3)과, 복수의 터치 라우팅 배선(RL1, RL2, RL3)과 접속된 복수의 패드(터치 패드)가 배치될 수 있다. 복수의 터치 라우팅 배선(RL1, RL2, RL3)은 디스플레이 영역(DA)을 둘러싸는 베젤 영역(BZ1~BZ4)에서 봉지부(300)와 오버랩할 수 있다. 터치 구동부(30)는 회로 필름(40) 상에 실장되고 제5 베젤 영역(BZ5)에 배치된 패드들과 이방성 도전 필름을 통해 접속될 수 있다.
디스플레이 영역(DA)에 배치된 복수의 제1 터치 전극(TE1) 채널의 일측단은 베젤 영역(BZ)에 배치된 복수의 제1 터치 라우팅 배선(RL1)을 통해 터치 구동부(30)와 접속될 수 있다. 복수의 제1 터치 라우팅 배선(RL1)은 제1 및 제1 베젤 영역(BZ1, BZ2) 중 어느 하나에 배치될 수 있고 제4 및 제5 베젤 영역(BZ4, BZ5)을 경유하여 제5 베젤 영역(BZ)에 배치된 복수의 패드와 개별적으로 접속될 수 있다.
디스플레이 영역(DA)에 배치된 복수의 제2 터치 전극(TE2) 채널의 양측단은 베젤 영역(BZ)에 배치된 복수의 제2 터치 라우팅 배선(RL2) 및 복수의 제3 터치 라우팅 배선(RL3)을 통해 터치 구동부(30)와 접속될 수 있다. 리드아웃 채널로 이용될 수 있는 제2 터치 전극(TE2) 채널의 길이가 제1 터치 전극(TE1) 채널의 길이보다 크기 때문에 각 제2 터치 전극(TE2) 채널의 양측단이 제2 및 제3 터치 라우팅 배선(RL2, RL3)을 통해 터치 구동부(30)와 접속되어 RC 딜레이를 저감하고 터치 센싱 성능을 향상시킬 수 있다. 복수의 제2 터치 라우팅 배선(RL2)은 제4 베젤 영역(BZ4)에서 제2 터치 전극(TE2) 채널의 일측단과 접속되고, 제4 및 제5 베젤 영역(BZ4, BZ5)을 경유하여, 제5 베젤 영역(BZ)에 배치된 복수의 패드와 개별적으로 접속될 수 있다. 복수의 제3 터치 라우팅 배선(RL2)은 제3 베젤 영역(BZ3)에서 제2 터치 전극(TE2) 채널의 타측단과 접속되고, 그 제3 베젤 영역(BZ3)과, 제1 및 제1 베젤 영역(BZ1, BZ2) 중 나머지 하나와, 제4 및 제5 베젤 영역(BZ4, BZ5)을 경유하여, 제5 베젤 영역(BZ)에 배치된 복수의 패드와 개별적으로 접속될 수 있다. 제5 베젤 영역(BZ5)에서 디스플레이 구동부(20)와 접속된 디스플레이 패드들과, 터치 구동부(30)와 접속된 터치 패드들이 배치되는 영역을 패드 영역으로 정의할 수 있다.
터치 구동부(30)는 복수의 제1 터치 전극(TE1) 채널들을 순차 구동하면서, 복수의 제2 터치 전극(TE2) 채널로부터 출력되는 리드아웃 신호들을 공급받을 수 있고, 리드아웃 신호들을 이용하여 터치 센싱 데이터를 생성할 수 있다. 예를 들면, 터치 구동부(30)는 인접한 2개 채널의 리드아웃 신호를 차동 증폭기를 통해 비교하여 터치 여부를 나타내는 터치 센싱 신호를 생성하고 터치 센싱 데이터로 디지털 변환하여 터치 컨트롤러로 출력할 수 있다. 터치 컨트롤러는 터치 센싱 데이터를 토대로 터치 영역의 터치 좌표를 검출하여 호스트 시스템에 제공할 수 있다.
도 4는 일 실시예에 따른 터치 전극 부분을 확대한 평면도이며, 도 5는 일 실시예에 따른 브릿지 전극 부분을 확대한 평면도이다.
도 4 및 도 5를 참조하면, 제1 및 제2 터치 전극(TE1, TE2)에 각각 적용되는 터치 전극(TE)은 복수의 픽셀(P)을 포함하는 크기의 마름모 형상을 갖고, 각 픽셀(P)의 비발광 영역과 오버랩하는 메쉬 패턴 형상을 갖는다. 메쉬 패턴 형상의 터치 전극(TE)은 복수 픽셀(P)의 발광 영역(EA)을 각각 노출하는 복수의 개구부(OA)를 갖고, 복수의 개구부(OA)는 매트릭스 형태로 배치될 수 있다. 제1 및 제2 브릿지 전극(BE1, BE2)도 각 픽셀(P)의 비발광 영역과 오버랩하는 라인 패턴 또는 메쉬 패턴 형상을 갖는다. 이에 따라, 메쉬 패턴 형상의 터치 전극(TE1, TE2)과, 메쉬 패턴 또는 라인 패턴 형상의 브릿지 전극(BE1, BE2)은 픽셀(P)의 비발광 영역에만 배치되므로 픽셀(P)의 개구율 및 투과율 저하를 방지할 수 있다.
제1 및 제2 터치 전극(TE1, TE2)은 동일 층에 이격되어 배치되고, 제1 및 제2 브릿지 전극(BE1, BE2) 중 어느 한 층의 브릿지 전극들은 터치 전극(TE1, TE2)과 동일 층에 배치되며, 다른 층의 브릿지 전극들은 터치 전극(TE1, TE2)과 다른 층에 배치된다. 예를 들면, 인접한 제1 터치 전극(TE1)을 연결하는 제1 브릿지 전극(BE)은 터치 절연층을 사이에 두고 제1 터치 전극(TE1)의 일부와 오버랩하면서 그 터치 절연층을 관통하는 컨택홀(431)을 통해 제1 터치 전극(TE1)과 접속될 수 있다. 인접한 제2 터치 전극(TE2)을 연결하는 제2 브릿지 전극(BE2)은 제2 터치 전극(TE2)과 일체화되어 동일 층에 배치될 수 있고 메쉬 패턴 형상을 갖을 수 있다. 제1 브릿지 전극(BE1)은 터치 절연층을 사이에 두고 제1 브릿지 전극(BE2) 또는 제2 터치 전극(TE)의 일부와 오버랩하는 라인 패턴이나 메쉬 패턴 형상을 갖을 수 있다.
각 터치 전극(TE)의 메쉬 패턴은 안쪽에서 그 메쉬 패턴이 부분적으로 단선되어 전기적으로 플로팅된 적어도 하나의 더미 패턴(DM)을 더 포함할 수 있고, 적어도 하나의 더미 패턴(DM)도 메쉬 패턴 형상을 갖을 수 있다. 플로팅된 더미 패턴(DM)은, 디스플레이 영역(DA)에서 봉지부(300)를 사이에 두고 오버랩하는 터치 센서부(400)와 디스플레이부(100, 200) 사이의 기생 패시턴스를 감소시킴으로써 터치 센싱 성능을 향상시킬 수 있다. 예를 들면, 플로팅된 더미 패턴(DM)에 의해 터치 전극(TE)의 메쉬 패턴과 발광 소자층(200)의 공통 전극 사이의 기생 커패시턴스를 감소시킬 수 있다.
각 픽셀(P)은 적색(R), 녹색(G), 청색(B) 픽셀을 포함할 수 있고, 휘도 향상을 위해 백색(W) 픽셀을 더 포함할 수 있다. 각 픽셀(P)의 발광 영역(EA)의 면적은 동일할 필요는 없다. 예를 들면, 발광 영역(EA)은 청색(B)>적색(R)>녹색(B) 순서로 작을 수 있다.
각 픽셀(P)은 발광 영역(EA)에 배치되는 발광 소자(OLED)와, 그 발광 소자(OLED)를 독립적으로 구동하며 발광 영역(EA) 및 비발광 영역에 걸쳐 배치되는 픽셀 회로를 구비한다. 픽셀 회로는 구동 전압을 저장하는 스토리지 커패시터(Cst)와, 스토리지 커패시터(Cst)에 저장된 구동 전압에 따라 고전위 전원 라인(EVDD)으로부터 공급되는 전류량을 제어하여 발광 소자(OLED)로 제공하는 구동 TFT(DT)와, 게이트 라인(Gn)의 게이트 신호에 응답하여 데이터 라인(Dm)의 데이터 신호를 스토리지 커패시터(Cst)에 제공하는 스위칭 TFT(ST)를 적어도 포함한다. 이외에도 픽셀 회로는 구동 TFT(DT)의 3전극(게이트, 소스, 드레인)을 각각 초기화하거나, 문턱 전압 보상을 위해 구동 TFT(DT)를 다이오드 구조로 연결시키거나, 발광 소자(OLED)의 발광 시간을 제어하는 복수의 TFT로 구성된 제어 회로(CC)를 더 포함할 수 있다. 발광 소자(OLED)의 제1 전극(애노드)은 구동 TFT(DT)와 접속되고 제2 전극(캐소드)은 복수의 픽셀들이 공유하고 저전위 전원 전압(EVSS)이 공급되는 공통 전극과 접속될 수 있다. 픽셀 회로의 구성은 2T1C(2개 TFT, 1개 커패시터), 3T1C(3개 TFT, 1개 커패시터), 7T1C(7개 TFT, 1개 커패시터) 등과 같이 다양한 구성이 적용될 수 있다.
도 6은 일 실시예에 따른 디스플레이 장치에서 도 5에 도시된 디스플레이 영역의 일점 쇄선 II-II'를 따른 단면도이고, 도 7은 일 실시예에 따른 디스플레이 장치에서 도 3에 도시된 디스플레이 영역 및 베젤 영역의 일점 쇄선 I-I'를 따른 단면도이다.
도 6 및 도 7을 참조하면, 디스플레이 장치는 복수의 TFT(120)를 포함하는 회로 소자층(100)과, 회로 소자층(100) 상에 배치된 복수의 발광 소자(210)를 포함하는 발광 소자층(200)과, 발광 소자층(200)을 밀봉하도록 회로 소자층(100) 상에 배치된 봉지부(300)와, 봉지부(300) 상에 배치된 복수의 터치 센서를 포함하는 터치 센서부(400)을 포함한다.
회로 소자층(100)은 베이스 기판(110) 상에 배치된 복수의 TFT(120)를 포함하고, 복수의 TFT(120)는 디스플레이 영역(DA)의 각 픽셀에 포함되며, 베젤 영역(BZ)에 배치되는 게이트 구동부 등과 같은 구동 회로를 더 구성할 수 있다. 회로 소자층(100)은 복수의 TFT(120)와 접속된 복수의 배선, 스토리지 커패시터 등을 더 포함하지만, 도 6 및 도 7에서는 각 픽셀(P)에서 발광 소자(210)와 접속된 구동 TFT(120)를 대표적으로 나타낸다.
베이스 기판(110)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 플라스틱 기판은 플렉서블 재질로 형성될 수 있다. 예를 들면, 베이스 기판(110)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 및 페릴렌계 수지중 적어도 어느 하나를 포함할 수 있다.
베이스 기판(110)과 복수의 TFT(120) 사이에는 버퍼층(112)이 배치될 수 있다. 버퍼층(112)은 베이스 기판(110)을 통해 TFT(120)의 반도체층(122)에 수소와 같은 불순물이 유입되는 것을 방지할 수 있다. 버퍼층(112)은 유기 절연 물질 또는 무기 절연 물질이 적용될 수 있다. 예를 들면, 버퍼층(112)은 실리콘 산화물(SiOx)이나 알루미늄 산화물(Al2O3)과 같은 산화물계 절연 물질이 적용될 수 있다. 한편, 베이스 기판(110)과 버퍼층(112) 사이에는 이물질 유입을 차단할 수 있는 배리어층이 더 배치될 수 있다. 버퍼층(112), 배리어층은 디스플레이 영역(DA) 및 베젤 영역(BZ)에 배치된다.
복수의 TFT(120)는 반도체층(122), 게이트 절연층(114), 게이트 전극(124), 층간 절연층(116), 제1 전극(126) 및 제2 전극(128)을 포함하고, 제1 전극(126) 및 제2 전극(128) 중 어느 하나는 소스 전극으로, 다른 하나는 드레인 전극일 수 있다.
TFT(120)의 게이트 전극(124), 제1 전극(126) 및 제2 전극(128)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 구리(Cu), 네오듐(Nd), 텅스텐(W) 중 어느 하나의 금속 물질 또는 적어도 2개의 합금을 포함하는 단일층 구조 또는 복수층 구조로 형성될 수 있다.
반도체층(122)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 어느 하나로 형성될 수 있다. 한편, 각 픽셀(P)에 속하는 복수의 TFT 중 구동 TFT(120)은 다결정 반도체층을 포함하고, 다른 TFT들은 산화물 반도체층을 포함할 수 있다.
게이트 절연층(114), 층간 절연층(116) 각각은 산화물계 및 질화물계 절연 물질 중 적어도 어느 하나를 포함하는 단일층 또는 복수층 구조로 형성될 수 있다. 게이트 절연층(114), 층간 절연층(116)은 디스플레이 영역(DA) 및 베젤 영역(BZ)에 배치될 수 있다.
게이트 전극(124)은 반도체층(122)을 덮는 게이트 절연층(114) 상에서 반도체층(122)과 오버랩하도록 배치된다. 층간 절연층(116)은 게이트 전극(124)이 형성된 게이트 절연층(114)을 덮는 구조로 형성된다. 층간 절연층(116) 상에 형성된 제1 전극(126) 및 제2 전극(128)은 층간 절연층(116) 및 게이트 절연층(114)을 관통하는 복수의 컨택홀(125, 127)을 통해 반도체층(122)과 접속된다.
버퍼층(112)과 반도체층(122) 사이에는 반도체층(122)과 오버랩하여 반도체층(122)으로 입사되는 광을 차단하는 광 차폐층이 더 배치될 수 있다. 광 차폐층은 도전 물질로 형성되며 반도체층(122)과 상하부에서 오버랩하는 이중 게이트 전극 중 하부 게이트 전극의 역할을 더 할 수 있다.
회로 소자층(100)은 TFT(120)를 커버하면서 발광 소자층(200)에 평탄 표면을 제공하는 평탄화층(118)을 더 포함하고, TFT(120)와 평탄화층(118) 사이에 적어도 하나의 절연층이 더 배치될 수 있다. 평탄화층(118)은 TFT(120)의 제2 전극(128)을 노출하는 컨택홀을 갖는다. 평탄화층(118)은 유기 절연 물질로 형성될 수 있다. 평탄화층(118)은 아크릴 수지(Acryl resin), 에폭시 수지(Epoxy resin), 페놀 수지(Phenolic resin), 폴리이미드 수지(Polyimide resin), 폴리아미드 수지(Polyamide resin) 중 어느 하나로 형성될 수 있다. 평탄화층(118)은 디스플레이 영역(DA)에 배치되고 디스플레이 영역(DA)과 인접한 베젤 영역(BZ)의 일부 영역으로 연장되어 배치될 수 있다. 또한, 평탄화층(118)은 베젤 영역(BZ4, BZ5)의 일부에 배선들과 오버랩하도록 배치되어, 패널(DP) 뒤쪽으로 베젤 영역(BZ5)의 벤딩시 배선들에 인가되는 벤딩 스트레스를 저감하고 단선을 방지할 수 있다.
평탄화층(118) 상에 발광 소자(210), 뱅크(250)를 포함하는 발광 소자층(200)이 형성된다. 발광 소자층(200)은 스페이서(260)를 더 포함하지만, 이 스페이서(260)는 생략 가능하다. 발광 소자층(200)은 디스플레이 영역(DA) 영역에 배치되고, 베젤 영역(BZ)의 일부 영역까지 뱅크(250) 및 스페이서(260)가 연장되어 배치될 수 있다.
발광 소자(210)는 TFT(120)와 접속된 제1 전극(220), 발광 스택(230), 제2 전극(240)을 포함한다. 제1 전극(220) 및 제2 전극(240) 중 어느 하나는 애노드 전극이고 다른 하나는 캐소드 전극일 수 있다. 제1 전극(220)은 각 픽셀(P)마다 독립적으로 분리 배치되고, 제2 전극(240)은 복수의 픽셀(P)에 공통으로 배치되고 뱅크(250) 및 스페이서(260)의 표면을 따라 연결되는 공통 전극일 수 있다.
제1 전극(220)은 평탄화층(118) 상에 배치되고 그 평탄화층(118)을 관통하는 컨택홀을 통해 TFT(120)의 제2 전극(128)과 접속된다. 제1 전극(220)은 반사율이 높은 복수의 도전층 구조로 형성될 수 있다. 예를 들면, 제1 전극(220)은 알루미늄(Al) 및 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO(Indium Tin Oxide)의 적층 구조(ITO/Al/ITO), 또는 APC 및 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다. APC는 은(Ag), 팔라듐(Pd), 구리(Cu)의 합금이다.
제1 전극(220)이 형성된 평탄화층(118) 상에 제1 전극(220)을 노출하는 개구부를 갖고 제1 전극(220)의 단부를 덮는 뱅크(250)가 배치된다. 뱅크(250)의 개구부는 발광 영역으로 정의되고, 뱅크(250)가 배치되는 영역은 비발광 영역으로 정의될 수 있다. 발광 영역을 둘러싸는 뱅크(250)는 단일층 또는 이중층 구조로 형성될 수 있다. 뱅크(250) 상에는 뱅크(250)의 개구부 보다 넓은 개구부를 갖는 스페이서(260)가 더 배치될 수 있다. 스페이서(260)는 발광 스택(230) 형성시 증착 마스크를 지지한다. 뱅크(250) 및 스페이서(260)는 상술한 유기 절연 물질로 형성될 수 있다. 뱅크(250)는 차광 물질을 포함하여 인접한 픽셀간의 빛샘을 차단하고 외부광 반사를 억제할 수 있다.
발광 스택(230)은 정공 제어층, 유기 발광층, 전자 제어층 순으로 또는 역순으로 적층되어 형성될 수 있다. 정공 제어층은 정공 주입층, 정공 수송층 중 적어도 정공 수송층을 포함할 수 있고, 전자 제어층은 전자 수송층, 전자 주입층 중 적어도 전자 수송층을 포함할 수 있다. 정공 제어층 및 전자 제어층은 복수의 픽셀(P)에 공통으로 형성되는 공통층일 수 있다.
발광층은 적색광, 녹색광, 청색광 중 어느 하나를 생성할 수 있고 증착 마스크인 미세 금속 마스크(Fine Metal Mask; FMM)의 개구부를 통해 해당 픽셀(P)의 발광 영역에 형성될 수 있으며, 이때 스페이서(260)가 증착 마스크를 지지하는 역할을 할 수 있다. 제1 전극(220)과 오버랩하는 발광층은 뱅크(250)의 단부와 오버랩하게 배치될 수 있다.
한편, 발광 스택(230)은 전하 생성층을 사이에 두고 대향하는 복수의 발광 스택을 포함하여 백색광을 생성할 수 있고, 복수의 발광 스택은 복수의 픽셀(P)에 공통으로 형성된 공통층으로 형성될 수 있다. 예를 들면, 발광 스택(230)은 청색광을 생성하는 발광 스택과, 황록색광을 생성하는 발광 스택의 적층 구조를 통해 백색광을 생성할 수 있다. 발광 스택(230)으로부터의 백색광이 방출되는 광 경로에는 각 픽셀(P)마다 적색광, 녹색광, 청색광 중 어느 하나를 방출하는 컬러 필터가 더 배치될 수 있다. 각 픽셀(P)의 발광 영역과 오버랩하는 컬러 필터는 비발광 영역과 오랩하는 블랙 매트릭스와 함께 터치 센서부(400)의 상부 또는 하부에 배치될 수 있다. 컬러 필터 및 블랙 매트릭스는 외부광을 흡수하여 외부광 반사율을 억제함으로써 외부 시인성을 향상시킬 수 있다.
제2 전극(240)은 발광 스택(230) 상에 배치되고 뱅크(250) 및 스페이서(260) 상에도 배치되어 복수의 픽셀(P)에 공통으로 형성되는 공통 전극으로 불릴 수 있다. 제2 전극(240)은 광 투과율이 높은 도전 물질 또는 반투과 도전 물질로 형성될 수 있다. 예를 들면, 제2 전극(240)은 ITO, IZO와 같은 투명 도전 물질로 형성될 수 있다. 제2 전극(240)은 마그네슘(Mg), 은(Ag) 또는 이들의 합금과 같은 반투과 금속 물질로 형성될 수 있다. 제2 전극(240) 상에는 캡핑층(Cappig layer)이 더 배치되어 발광 소자(210)의 광 공진 및 발광 효율을 높일 수 있다. 제2 전극(240)은 디스플레이 영역(DA)의 전체 영역에 배치되고 베젤 영역(BZ)으로 연장되어 그 베젤 영역(BZ)에서 다른 층에 배치되는 전원 공급 배선과 접속될 수 있다.
디스플레이부의 회로 소자층(100) 상에 발광 소자층(200)을 밀봉하는 봉지부(300)가 배치되어 발광 소자층(200)으로 수분이나 산소의 침투를 방지하고 이물질의 유입이나 유동을 방지할 수 있다. 봉지부(300)는 n개(n은 2이상의 정수)의 무기 봉지층(310, 330)과, n-1개의 유기 봉지층(320)이 교번 배치된 적층 구조를 갖을 수 있다. 무기 봉지층(310, 330)은 외부로부터 수분이나 산소 침투를 방지할 수 있다. 유기 봉지층(320)은 이물질 유입이나 유동을 방지하고, 디스플레이 패널의 벤딩시 각 층들간의 응력을 완충시키는 역할을 할 수 있다.
봉지부(300)가 형성되기 이전에, 디스플레이부의 베젤 영역(BZ)에는 디스플레이부의 일부 층들과 동일 층에 동일 재질로 형성되는 댐부(DAM)가 더 배치된다. 댑부(DAM)는 잉크젯 공정시 액상 유기 봉지층(320)이 패널의 가장자리로 확산되는 것을 방지할 수 있고, 제5 베젤 영역(BZ5; 도 3 참조)의 패드 영역으로 확산되는 것을 방지할 수 있다. 댐부(DAM)는 디스플레이 영역(DA)을 둘러싸도록 제1 내지 제4 베젤 영역(BZ1~BZ4)에 디스플레이 영역(DA)과 이격되어 배치되고, 그 위에 배치되는 봉지부(300)와 오버랩할 수 있다.
댐부(DAM)는 베젤 영역(BZ)에서 서로 이격된 복수의 댐(DAM1, DAM2)를 포함할 수 있고, 복수의 댐(DAM1, DAM2)은 동일 높이를 갖거나 서로 다른 높이를 갖을 수 있다. 예를 들면, 내측에 배치된 제1 댐(DAM1)의 높이보다 외측에 배치된 제2 댐(DAM2)의 높이가 높을 수 있다. 복수의 댐(DAM1, DAM2)은 회로 소자층(100)의 절연층(112, 114, 116) 상에 배치되고, 회로 소자층(100) 중 베젤 영역(BZ)에 배치되는 전원 배선과 오버랩할 수 있다. 복수의 댐(DAM1, DAM2)은 평탄화층(118)과 뱅크(150) 및 스페이서(260) 중 적어도 하나와 동일 재질의 동일 층의 적층 구조로 형성될 수 있다.
댐부(DAM)는 그 상부에 위치하는 무기 봉지층(310, 330)과 완전히 오버랩하지만, 유기 봉지층(320)과는 일부 오버랩할 수 있다. 예를 들면, 유기 봉지층(320)은 복수의 댐(DAM1, DAM2) 중 낮은 높이의 제1 댐(DAM1)의 일부와 오버랩할 수 있다. 한편, 유기 봉지층(320)은 제1 댐(DAM1)을 넘어 제1 및 제2 댐(DAM1, DAM2) 사이의 공간까지 연장될 수도 있으나, 제2 댐(DAM2)의 높이에 의해 유기 봉지층(320)의 확산은 방지될 수 있다.
봉지부(300)는 상하부 무기 봉지층(310, 330) 사이에 유기 봉지층(320)이 배치된 적층 구조를 갖을 수 있다. 복수의 무기 봉지층(310, 330)은 디스플레이 영역(DA)에 배치되고 베젤 영역(BZ)으로 연장되어 댐부(DAM)를 모두 커버하도록 배치될 수 있다. 유기 봉지층(320)은 디스플레이 영역(DA) 영역에 배치되고 베젤 영역(BZ)으로 연장되어 댐부(DAM)와 일부 오버랩할 수 있다. 유기 봉지층(320) 보다 면적이 큰 무기 봉지층(310, 330)은 유기 봉지층(320)의 상면, 하면 및 측면을 모두 감싸는 구조로 형성되고, 유기 봉지층(320)과 오버랩하지 않는 베젤 영역(BZ)의 외곽부에서 서로 접할 수 있다.
봉지부(300)에서 저두께의 무기 봉지층(310, 330) 각각은 일정한 두께를 유지한다. 봉지부(300)의 프로파일을 결정하는 고두께의 유기 봉지층(320)은 디스플레이 영역(DA)을 포함하는 벤딩 영역(BA)에서의 두께가 평탄 영역(FA; 도 3 참조)에서의 두께보다 작은 이중 단차 프로파일을 갖는다.
유기 봉지층(320)은 디스플레이 영역(DA) 중, 평탄 디스플레이 영역(FDA)에서의 두께보다 벤딩 디스플레이 영역(BDA)에서의 두께가 작은 프로파일을 갖는다. 이 결과, 벤딩시 벤딩 영역(BA)에서 유기 봉지층(320)에 가해지는 벤딩 압력을 분산시키고 벤딩 스트레스를 감소시킴으로써 크랙 불량을 방지할 수 있다. 베젤 영역(BZ)에서 유기 봉지층(320)은 디스플레이 영역(DA)으로부터 두께가 점차 감소하는 경사면 프로파일을 갖는다. 유기 봉지층(320)의 프로파일에 대한 구체적인 설명은 후술하기로 한다.
봉지부(300)는 디스플레이 영역(DA)을 포함하는 벤딩 영역(DA)에서 유기 봉지층(320)이 이중 단차 프로파일을 포함하더라도 터치 센싱 성능을 확보할 수 있는 정도로 유기 봉지층의 두께를 유지할 수 있다.
복수의 무기 봉지층(310, 330)은 무기 절연 재질로 형성되고, 유기 봉지층(320)은 유기 절연 물질로 형성된다. 예를 들면, 무기 봉지층(310, 330)은 질화실리콘(SiNx), 산화 실리콘(SiOx), 산화질화실리콘(SiON), 및 산화 알루미늄(Al2O3) 중 어느 하나로 형성될 수 있다. 유기 봉지층(320)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC)과 같은 비감광성 유기 절연 재질 또는 포토아크릴과 같은 감광성 유기 절연 재질로 형성될 수 있다.
봉지부(300)의 상부에는 복수의 터치 센서를 포함하는 터치 센서부(400)이 배치된다. 터치 센서는 제1 브릿지 전극(BE1)을 통해 연결되는 복수의 제1 터치 전극(TE1)과, 제2 브릿지 전극(BE2)을 통해 연결되는 복수의 제2 터치 전극(TE2)을 포함할 수 있다.
터치 센서부(400)은 봉지부(300)의 상에 순차적으로 적층된 터치 버퍼층(420), 터치 절연층(430), 터치 보호층(440)을 포함하고, 터치 버퍼층(420)과 터치 절연층(430) 상에 이층 구조로 배치되는 복수의 브릿지 전극(BE1, BE2), 복수의 터치 전극(TE1, TE) 및 복수의 터치 라우팅 배선(RL)을 포함한다.
터치 센서부(400)의 전극들(TE1, TE2, BE1, BE2) 및 배선들(RL) 각각은 내식성 및 내산성이 강하고 전도성이 좋은 불투명 금속 재질로 단층 또는 복층 구조로 형성될 수 있다. 예를 들면, 터치 센서부(400)의 전극들(TE1, TE2, BE1, BE2) 및 배선들(RL) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 구리(Cu), 네오듐(Nd), 텅스텐(W) 및 이들의 합금을 적어도 하나 이상 포함하는 단층 또는 복층 구조로 형성될 수 있다. 터치 센서부(400)의 브릿지 전극(BE1, BE2), 터치 전극(TE1, TE2), 터치 라우팅 배선(RL)의 상하부 배선 각각은 Ti/Al/Ti, MoTi/Cu/MoTi 또는 Ti/Al/Mo와 같이 3층 적층 구조로 형성될 수 있다.
터치 버퍼층(420), 터치 절연층(430), 터치 보호층(440) 각각은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 무기 절연 물질은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 유기 절연 물질은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
디스플레이 영역(DA)의 봉지부(300) 상에 배치되는 터치 전극들(TE1, TE2) 및 브릿지 전극들(BE1, BE2)은 비발광 영역의 뱅크(250)과 오버랩한다. 베젤 영역(BZ)의 봉지부(300) 상에 배치되는 터치 라우팅 배선들(RL)은 그 베젤 영역(BZ)에서 유기 봉지층(320)의 프로파일을 따라 봉지부(300)의 두께가 점진적으로 감소하는 봉지부(300)의 측면 상에 배치되고, 그 봉지부(300)의 측면을 따라 배치될 수 있다.
터치 버퍼층(420)이 봉지부(300) 상에 배치된다. 터치 버퍼층(420)은 디스플레이 영역(DA) 및 베젤 영역(BZ)에 배치된다.
디스플레이 영역(DA)의 터치 버퍼층(420) 상에 복수의 제1 브릿지 전극(BE1)이 디스플레이 영역(DA)에 배치되고, 베젤 영역(BZ)의 터치 버퍼층(420) 상에 복수의 터치 라우팅 배선(RL) 중 하부 배선들이 배치된다.
터치 버퍼층(420) 상에 제1 브릿지 전극들(BE1)과, 터치 라우팅 배선들(RL) 중 하부 배선들을 덮는 터치 절연층(430)이 배치된다. 터치 절연층(430)은 디스플레이 영역(DA) 및 베젤 영역(BZ)에 배치된다.
디스플레이 영역(DA)의 터치 절연층(430) 상에 복수의 터치 전극(TE1, TE2)과, 복수의 제2 브릿지 전극(BE2)이 배치되고, 베젤 영역(BZ)의 터치 절연층(430) 상에 복수의 터치 라우팅 배선(RL) 중 상부 배선들이 배치된다. 각 제1 터치 전극(TE1)은 터치 절연층(430)을 관통하는 컨택홀을 통해 제1 브릿지 전극(BE1)과 접속되고, 그 제1 브릿지 전극(BE1)을 통해 인접한 제1 터치 전극(TE1)이 접속된다. 복수의 터치 라우팅 배선(RL)의 상부 배선 및 하부 배선도 터치 절연층(430)을 관통하는 컨택홀을 통해 접속된 이중 배선 구조로 형성됨으로써 배선 저항을 저감하고 터치 성능을 개선할 수 있다.
터치 라우팅 배선들(RL)과 개별적으로 접속되며 제5 베젤 영역(BZ5; 도 3 참조)의 패드 영역에 배치되는 터치 패드들 각각은 하부 전극과 상부 전극을 포함할 수 있다. 터치 패드의 하부 전극은 회로 소자층(100) 중 어느 하나의 도전층, 예컨데 TFT(120)의 제1 및 제2 전극(126, 128)과 동일 층에 동일 금속 재질로 형성될 수 있다. 터치 패드의 상부 전극은 터치 라우팅 배선(RL)의 상하부 배선 중 적어도 하나와 동일 층에 동일 금속 재질로 형성될 수 있다. 터치 패드의 상부 전극 및 하부 전극은 터치 절연층(430), 터치 버퍼층(420)을 관통하는 컨택홀을 통해 접속될 수 있다.
터치 절연층(430) 상에는 터치 전극(TE1, TE2), 제2 브릿지 전극(BE2), 터치 라우팅 배선(RL)의 상부 배선을 덮는 터치 보호층(440)이 배치된다. 터치 보호층(440)은 디스플레이 영역(DA)과 베젤 영역(BZ)에 배치될 수 있다. 터치 보호층(440)은 패드 영역에서 제거되어 패드들을 노출시킬 수 있다.
도 8은 일 실시예에 따른 벤딩 영역에서 유기 봉지층의 단면도이고, 도 9는 일 실시예에 따른 벤딩 공정시 유기 봉지층의 벤딩 압력 분산을 나타낸 도면이고, 도 10은 일 실시예에 따른 유기 봉지층의 잉크젯 공정을 나타낸 도면이며, 도 11은 일 실시예에 따른 벤딩 디스플레이 영역에서 유기 봉지층 및 터치 센서의 도면이다.
도 7 및 도 8을 참조하면, 유기 봉지층(320)은 평탄 디스플레이 영역(FDA)의 제1 두께(D1)로부터 벤딩 디스플레이 영역(BDA)의 제2 두께(D2)로 감소되어 유지되는 이중 단차 프로파일을 갖고, 벤딩 디스플레이 영역(BDA) 중 베젤 영역(BZ)과 인접한 일부 영역으로부터 베젤 영역(BZ)으로 연장된 유기봉지층(320)의 끝단까지 유기 봉지층(320)의 두께가 점차 감소하는 경사 측면 프로파일을 갖는다.
이에 따라, 도 9에 도시된 벤딩 패드(340)를 이용한 벤딩 공정시, 도 9(a)에 도시된 바와 같이 디스플레이 영역(DA)에서 유기 봉지층(320A)이 제1 두께(D1)를 유지하는 경우, 벤딩 패드(340)의 벤딩 압력이 유기 봉지층(320A)의 측면에 집중되어 클랙 불량이 발생될 수 있다.
반면, 도 9(b)에 도시된 바와 같이 디스플레이 영역(DA)에서 이중 단차 프로파일을 갖는 일 실시예에 따른 유기 봉지층(320)은, 벤딩 패드(340)를 이용한 벤딩 공정시, 벤딩 패드(340)의 벤딩 압력이 유기 봉지층(320)의 두께 감소 영역과 측면으로 분산됨으로써 벤딩 스트레스가 감소함을 알 수 있다. 또한, 유기 봉지층(320)의 두께 감소에 의해 부피 팽창량도 감소함으로써 열팽창에 의한 스트레스가 감소하여 신뢰성 마진을 확보할 수 있다.
벤딩 디스플레이 영역(BDA)의 제2 두께(D2)는 평탄 디스플레이 영역(FDA)의 제1 두께(D1) 대비 20%~40% 범위 정도가 감소되는 것이 바람직하다. 벤딩 디스플레이 영역(BDA)의 제2 두께(D2)가 평탄 디스플레이 영역(FDA)의 제1 두께(D1) 대비 20% 미만으로 감소하면 크랙 불량이 발생할 수 있고, 40%를 초과하여 감소하면 디스플레이부와 터치 센서부 사이의 기생 커패시턴스 증가로 터치 성능이 감소할 수 있다.
도 7 및 도 8을 참조하면, 베젤 영역(BZ)에 위치하는 유기 봉지층(320)의 경사 측면은 터치 라우팅 배선이 위치하는 배선 영역(327)이므로 터치 성능을 유지할 정도의 기존 두께를 유지한다. 이를 위하여, 잉크젯 공정시 유기 봉지층(320)은 도 8에 도시된 바와 같이 베젤 영역(BZ)과 인접한 벤딩 디스플레이 영역(BDA)의 경계부에서 유기 봉지층(320)의 높이가 약간 증가하였다 감소하는 볼록부(322)의 프로파일을 더 포함할 수 있다. 유기 봉지층(320)의 볼록부(322)의 두께는 제1 두께(D1) 보다 작고 제2 두께(D2) 보다 크다.
벤딩 디스플레이 영역(BDA)의 영역①은, 평탄 디스플레이 영역(FDA)과 인접하는 영역으로, 유기 봉지층(320)이 평탄 디스플레이 영역(FDA)의 제1 두께(D1)로부터 제2 두께(D2)로 감소하는 변곡점이 위치하는 변곡점 위치 영역(328)을 포함한다.
벤딩 디스플레이 영역(BDA)의 영역①은, 유기 봉지층(320)이 평탄 디스플레이 영역(FDA)과 동일한 제1 두께(D1)를 유지하는 얼룩 마진 영역(326)을 더 포함함으로써 유기 봉지층(320)의 두께 변화로 인한 외관 얼룩이 인지되는 것을 방지할 수 있고, 평탄 디스플레이 영역(FDA)과 동일한 터치 성능을 유지할 수 있다.
벤딩 디스플레이 영역(BDA)의 영역②는 도 7과 같은 극한 곡률 각도로 벤딩시 벤딩 스트레스가 집중되므로 벤딩 스트레스 완화를 위해 유기 봉지층(320)이 평탄화를 유지하는 평탄화 영역(324)을 포함한다. 유기 봉지층(320)의 평탄화 영역(324)은 유기 봉지층(320)의 최대 벤딩 스트레스 영역(325)과 오버랩하여 벤딩 스트레스의 집중을 완화시킬 수 있다.
벤딩 디스플레이 영역(BDA)에서 유기 봉지층(320)의 변곡점 위치 영역(328)과 끝단 볼록부(322)가 최대 벤딩 스트레스 영역(325)과 오버랩없이 분리됨으로써 모듈 벤딩 공정 마진을 확보할 수 있다.
도 10을 참조하면, 잉크젯 공정을 이용하여 디스플레이 장치의 벤딩 영역(BA1, BA2)에 이중 단차 프로파일을 갖는 유기 봉지층(320)을 형성할 수 있다. 잉크젯 공정시 피코 리터(Pico liter) 수준의 작은 액적(Drop) 비율로 인쇄하여 액체의 표면 장력과 퍼짐성의 평형점을 찾음으로써 유기 봉지층(320)의 이중 단차 프로파일을 제어할 수 있다.
예를 들면, 유기 봉지층(320) 형성을 위해 잉크젯 공정에서 복수의 스캔으로 인쇄할 수 있고, 제1 두께(D1) 대비 제2 두께(D2)의 영역에는 복수의 스캔(S2, S4) 중 어느 하나의 스캔(S4)에서 인쇄 중지 영역(NP)을 부분적으로 포함하는 디더링(Dithering) 방법을 적용할 수 있다.
이에 따라, 벤딩 디스플레이 영역(FDA)을 포함하는 벤딩 영역(DA)에 제1 두께(D1) 및 제2 두께(D2)를 갖는 이중 단차 프로파일의 유기 봉지층(320)을 형성할 수 있다. 또한, 터치 성능을 위한 경사면 두께를 유지하는 유기 봉지층(320)의 경사면 프로파일을 형성할 수 있다. 이를 위해 벤딩 디스플레이 영역(BDA)의 경계부에 제1 두께(D1) 보다 낮고 제2 두께(D2)보다 높은 유기 봉지층(320)의 볼록부가 더 형성될 수 있다.
도 8 및 도 11을 참조하면, 벤딩 디스플레이 영역(BDA)은 평탄 디스플레이 영역(FDA)과의 두께 차이에 의해 터치 센서부(400)와 발광 소자층의 공통 전극(340) 사이의 기생 커패시턴스가 증가하는 영역(329)을 포함할 수 있으나, 이는 터치 구동부(30)는 보상 알고리즘을 통해 보상할 수 있다.
예를 들면, 벤딩 디스플레이 영역(BDA)에 위치하는 터치 센서들(TS1)의 제1 터치 채널(CH1)과, 평탄 디스플레이 영역(FDA)에 위치하는 터치 센서들(TS2)의 제2 터치 채널(CH2)은, 봉지부(300)의 유기 봉지층(320)의 두께 차이에 의한 기생 커패시턴스 편차가 발생할 수 있다. 터치 구동부(30)는 제1 및 제2 터치 채널(CH1, CH2) 간의 기생 커패시턴스 편차를 소프트웨어를 이용한 RC 딜레이 보상을 적용하여 보상함으로써 디스플레이 영역(DA)에서 유기 봉지층(320)의 이중 단차 프로파일로 인한 터치 성능 편차를 방지할 수 있다.
일 실시예에 따른 디스플레이 장치는 디스플레이 영역에 배치되는 유기 봉지층이 평면 영역과 벤딩 영역에서 두께가 다른 이중 단차 프로파일을 가짐으로써 벤딩 디스플레이 영역에서 두께가 감소된 유기 봉지층에 의해 벤딩 압력이 분산되고 부피 팽창량이 감소함으로써 크랙 불량을 방지하고 패널 신뢰성을 향상시킬 수 있다.
일 실시예에 따른 디스플레이 장치는 잉크젯 공정시 액적 비율 인쇄를 제어함으로써 디스플레이 영역 및 베젤 영역을 포함하는 벤딩 영역에 이중 단차 프로파일을 갖는 유기 봉지층을 형성할 수 있다.
일 실시예에 따른 디스플레이 장치는 벤딩 디스플레이 영역에서 유기 봉지층의 두께 차이로 인한 기생 커패시턴스 편차는 터치 구동부에서 소프트웨어를 이용한 RC 딜레이 보상을 적용하여 보상할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
10: 디스플레이 장치 DA: 디스플레이 영역
FDA: 평탄 디스플레이 영역 BDA: 벤딩 디스플레이 영역
BZ: 베젤 영역 BP: 백플레인 기판
DP: 디스플레이 패널 CG: 커버 기판
FA: 평탄 영역 BA: 벤딩 영역
BX: 벤딩축 100: 회로 소자층
200: 발광 소자층 300: 봉지부
400: 터치 센서부 RL: 터치 라우팅 배선
TE1, TE2, TE: 터치 전극 BE1, BE2, BE: 브릿지 전극
20: 디스플레이 구동부 30: 터치 구동부
40: 회로 필름 OA: 개구부
DM: 더미 패턴 EA: 발광 영역
P: 픽셀 영역 CC: 제어 회로
431: 컨택홀 120:TFT
210: 발광소자 250: 뱅크
260: 스페이서 320: 유기 봉지층
310, 320: 무기 봉지층 420: 터치 버퍼층
430: 터치 절연층 440: 터치 보호층
DAM: 댐부 DAM1, DAM2: 댐

Claims (22)

  1. 평탄 디스플레이 영역과 베젤 영역 사이에 위치하는 제 1 벤딩 디스플레이 영역을 포함하는 베이스 기판;
    상기 베이스 기판의 상기 평탄 디스플레이 영역 및 상기 제 1 벤딩 디스플레이 영역 상에 위치하는 발광 소자들;
    상기 베이스 기판의 상기 베젤 영역 상에 위치하는 터치 패드들;
    상기 발광 소자들을 덮으며, 상기 터치 패드들과 이격되는 봉지부; 및
    상기 봉지부 상에 위치하는 터치 전극들 및 상기 봉지부의 표면을 따라 연장하여 각 터치 전극을 상기 터치 패드들 중 하나와 연결하는 터치 라우팅 배선들을 포함하는 터치 센서부를 포함하되,
    상기 제 1 벤딩 디스플레이 영역은 평탄화 영역 및 상기 평탄화 영역과 상기 베젤 영역 사이에 위치하는 볼록부를 포함하고,
    상기 평탄화 영역 상에 위치하는 상기 봉지부의 제 2 두께는 상기 평탄 디스플레이 영역 상에 위치하는 상기 봉지부의 제 1 두께보다 작으며,
    상기 볼록부 상에 위치하는 상기 봉지부의 두께는 상기 제 1 두께와 상기 제 2 두께 사이인 디스플레이 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 봉지부는 순서대로 적층된 제 1 무기 봉지층, 유기 봉지층 및 제 2 무기 봉지층을 포함하고,
    상기 유기 봉지층은 상기 제 1 무기 봉지층 및 상기 제 2 무기 봉지층보다 두꺼우며,
    상기 평탄 디스플레이 영역과 상기 평탄화 영역 사이에서 상기 봉지부의 두께 차이는 상기 평탄 디스플레이 영역과 상기 평탄화 영역 사이에서 상기 유기 봉지층의 두께 차이와 동일한 디스플레이 장치.
  4. 삭제
  5. 청구항 3에 있어서,
    상기 평탄화 영역 상에 위치하는 상기 유기 봉지층은 상기 제2 두께를 유지하는 디스플레이 장치.
  6. 청구항 3에 있어서,
    상기 제 1 벤딩 디스플레이 영역은 상기 평탄 디스플레이 영역과 상기 평탄화 영역 사이에 위치하는 변곡점 영역을 포함하되,
    상기 변곡점 영역에서 상기 유기 봉지층의 두께는 점진적으로 감소하는 디스플레이 장치.
  7. 청구항 1에 있어서,
    상기 베이스 기판 및 상기 봉지부는 상기 벤딩 디스플레이 영역의 상기 평탄화 영역에서 일정 각도로 휘어지는 디스플레이 장치
  8. 청구항 6에 있어서,
    상기 제 1 벤딩 디스플레이 영역은 상기 평탄 디스플레이 영역과 상기 변곡점 영역 사이에 위치하는 얼룩 마진 영역을 더 포함하되,
    상기 얼룩 마진 영역 상에 위치하는 상기 유기 봉지층은 상기 제 1 두께를 갖는 디스플레이 장치.
  9. 청구항 3에 있어서,
    상기 유기 봉지층은 상기 베젤 영역과 중첩하는 경사면을 포함하고,
    각 터치 라우팅 배선은 상기 유기 봉지층의 경사면을 따라 연장하는 디스플레이 장치.
  10. 삭제
  11. 청구항 1에 있어서,
    상기 베이스 기판의 상기 베젤 영역 상에 배치되는 복수의 댐을 더 포함하되,
    각 댐은 상기 평탄 디스플레이 영역 상에 위치하는 평탄화층, 뱅크 및 스페이서 중 적어도 하나와 동일 물질을 포함하는 디스플레이 장치.
  12. 청구항 1에 있어서,
    상기 터치 센서부는 상기 봉지부 상에 위치하는 터치 버퍼층, 상기 터치 버퍼층 상에 위치하는 터치 절연층, 상기 터치 절연층 상에 위치하는 터치 보호층 및 상기 터치 버퍼층과 상기 터치 절연층 사이에 위치하는 브릿지 전극들을 포함하고,
    각 브릿지 전극은 상기 터치 절연층을 관통하는 컨택홀들 중 하나를 통해 상기 터치 전극들 중 하나와 연결되며
    상기 터치 전극들 및 상기 브릿지 전극들은 상기 발광 소자들의 외측에서 위치하되,
    상기 터치 전극들 및 상기 브릿지 전극들 각각은 메쉬 패턴 형상 또는 라인 패턴 형상을 갖는 디스플레이 장치.
  13. 청구항 12에 있어서,
    각 터치 라우팅 배선은 상기 터치 버퍼층과 상기 터치 절연층 사이에 위치하는 하부 배선 및 상기 터치 절연층과 상기 터치 보호층 사이에 위치하는 상부 배선을 포함하되,
    각 터치 라우팅 배선의 상기 상부 배선은 상기 터치 절연층을 관통하는 컨택홀들 중 하나를 통해 해당 터치 라우팅 배선의 상기 하부 배선과 접속하는 디스플레이 장치.
  14. 삭제
  15. 청구항 12에 있어서,
    상기 터치 보호층 상에 위치하는 커버 기판; 및
    상기 터치 보호층과 상기 커버 기판 사이에 위치하는 광학 투명 접착제를 더 포함하되,
    상기 커버 기판은 상기 베이스 기판의 상기 평탄 디스플레이 영역, 상기 제 1 벤딩 디스플레이 영역 및 상기 베젤 영역과 중첩하는 디스플레이 장치.
  16. 청구항 1에 있어서,
    상기 베이스 기판은 상기 평탄 디스플레이 영역과 상기 베젤 영역 사이에 위치하는 제 2 벤딩 디스플레이 영역을 더 포함하되,
    상기 베젤 영역은 상기 평탄 디스플레이 영역을 둘러싸고,
    상기 평탄 디스플레이 영역은 제1 벤딩 디스플레이 영역과 제2 벤딩 디스플레이 영역 사이에 위치하는 디스플레이 장치.
  17. 커버 기판; 및
    상기 커버 기판과 광학 투명 접착제를 사이에 두고 부착되는 디스플레이 패널을 구비하고,
    상기 디스플레이 패널은
    평탄 디스플레이 영역과 베젤 영역 사이에 위치하는 벤딩 디스플레이 영역을 포함하는 베이스 기판;
    상기 베이스 기판의 상기 평탄 디스플레이 영역 및 상기 벤딩 디스플레이 영역 상에 위치하는 발광 소자들;
    상기 발광 소자들을 덮으며, 제 1 무기 봉지층과 제 2 무기 봉지층 사이에 위치하는 유기 봉지층을 포함하는 봉지부; 및
    상기 봉지부 상에 위치하는 터치 전극들 및 상기 봉지부의 표면을 따라 연장하는 터치 라우팅 배선들을 포함하는 터치 센서부를 포함하되,
    상기 벤딩 디스플레이 영역은 평탄화 영역 및 상기 평탄화 영역과 상기 베젤 영역 사이에 위치하는 볼록부를 포함하고,
    상기 평탄화 영역 상에 위치하는 상기 유기 봉지층의 제 2 두께는 상기 평탄 디스플레이 영역 상에 위치하는 상기 유기 봉지층의 제 1 두께보다 작으며,
    상기 볼록부 상에 위치하는 상기 유기 봉지층의 두께는 상기 제 1 두께와 상기 제 2 두께 사이인 디스플레이 장치.
  18. 청구항 17 있어서,
    상기 벤딩 디스플레이 영역은 상기 유기 봉지층의 두께가 감소하는 변곡점 영역 및
    상기 평탄 디스플레이 영역과 상기 변곡점 영역 사이에 위치하는 얼룩 마진 영역을 포함하고,
    상기 얼룩 마진 영역 상에 위치하는 상기 유기 봉지층은 상기 제 1 두께를 유지하고,
    상기 커버 기판 및 상기 디스플레이 패널은 상기 평탄화 영역에서 휘어지는 디스플레이 장치.
  19. 청구항 17에 있어서,
    상기 유기 봉지층은 상기 베젤 영역 상에 위치하고, 두께가 점차 감소하는 경사면을 포함하고,
    각 터치 라우팅 배선은 상기 베젤 영역에 위치하는 상기 유기 봉지층의 경사면을 따라 연장하는 디스플레이 장치.
  20. 삭제
  21. 청구항 17에 있어서,
    상기 유기 봉지층은 잉크젯 공정에서 상기 평탄 디스플레이 영역에 인쇄되는 액정 비율보다 상기 벤딩 디스플레이 영역에 인쇄되는 액정 비율이 작게 제어되는 디스플레이 장치.
  22. 청구항 17에 있어서,
    상기 제2 두께는 상기 제1 두께의 20%~40%인 디스플레이 장치.
KR1020190175553A 2019-12-26 2019-12-26 디스플레이 장치 KR102350397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190175553A KR102350397B1 (ko) 2019-12-26 2019-12-26 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175553A KR102350397B1 (ko) 2019-12-26 2019-12-26 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20210083004A KR20210083004A (ko) 2021-07-06
KR102350397B1 true KR102350397B1 (ko) 2022-01-14

Family

ID=76860926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175553A KR102350397B1 (ko) 2019-12-26 2019-12-26 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102350397B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240016599A (ko) * 2022-07-29 2024-02-06 엘지디스플레이 주식회사 발광 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102401013B1 (ko) * 2015-07-15 2022-05-24 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20170083686A (ko) * 2016-01-08 2017-07-19 삼성디스플레이 주식회사 표시장치
KR101866395B1 (ko) * 2018-02-19 2018-06-11 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20210083004A (ko) 2021-07-06

Similar Documents

Publication Publication Date Title
US11914822B2 (en) Electroluminescent display including touch sensor
KR102408907B1 (ko) 터치 디스플레이 패널
CN110391277B (zh) 具有触摸传感器的有机发光显示装置
KR20210083005A (ko) 터치 디스플레이 패널
JP7160884B2 (ja) ディスプレー装置
CN110400823B (zh) 具有触摸传感器的有机发光显示设备
KR102625708B1 (ko) 표시 장치
KR20210086142A (ko) 터치 디스플레이 장치
KR102353362B1 (ko) 터치 디스플레이 장치
JP7174746B2 (ja) タッチディスプレイ装置
US11599217B2 (en) Touch display device
KR102078175B1 (ko) 표시모듈
TWI811177B (zh) 觸控顯示裝置
KR102350397B1 (ko) 디스플레이 장치
KR20210086143A (ko) 터치 디스플레이 장치
JP7150527B2 (ja) 表示装置及び表示装置の製造方法
CN115835691A (zh) 基板、显示面板和包括该显示面板的显示装置
KR20230103658A (ko) 표시장치
KR20200018535A (ko) 표시모듈
US10978521B2 (en) Display device
US20240160322A1 (en) Electroluminescent Display Including Touch Sensor
WO2023223465A1 (ja) 表示装置およびその製造方法
US20230199990A1 (en) Display panel
KR20220089019A (ko) 터치 표시 패널
CN118051142A (zh) 触摸显示面板

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right