JPH10115841A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH10115841A
JPH10115841A JP28600196A JP28600196A JPH10115841A JP H10115841 A JPH10115841 A JP H10115841A JP 28600196 A JP28600196 A JP 28600196A JP 28600196 A JP28600196 A JP 28600196A JP H10115841 A JPH10115841 A JP H10115841A
Authority
JP
Japan
Prior art keywords
semiconductor layer
contact
electrode
opening
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28600196A
Other languages
English (en)
Other versions
JP3657369B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Jun Koyama
潤 小山
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP28600196A priority Critical patent/JP3657369B2/ja
Priority to TW086108046A priority patent/TW334582B/zh
Priority to US08/873,846 priority patent/US6040589A/en
Priority to KR1019970025473A priority patent/KR100493976B1/ko
Publication of JPH10115841A publication Critical patent/JPH10115841A/ja
Application granted granted Critical
Publication of JP3657369B2 publication Critical patent/JP3657369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型の液晶表示装置にお
いて、画素の開口率を高くする。 【解決手段】 活性層のソース領域107に対する配線
117のコンタクトを開口112内において形成する。
この際、開口112内において、配線117のパターン
に活性層をパターニングする。即ち、開口112内にお
いて、ソース領域107の一部119は配線117のパ
ターンによって自己整合的にパターニングされる。こう
することで、コンタクトの面積を大きくとることができ
る。一方で、配線117も特別にコンタクト用のパター
ンを設けなくてもよい。また、コンタクトに寄与しない
半導体層を除去することができるので、高い開口率を得
ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
半導体集積回路における電極コンタクト部の構成に関す
る。特にアクティブマトリクス型の液晶表示装置に利用
される薄膜トランジスタの電極コンタクト部の構成に関
する。またそのような構成を有する薄膜トランジスタの
作製工程に関する。
【0002】
【従来の技術】アクティブマトリクス型の液晶表示装置
が知られている。これは、基板としてガラス基板や石英
基板を利用し、その基板上に形成された薄膜トランジス
タを各画素毎に配置した構成を有している。
【0003】アクティブマトリクス回路に配置される薄
膜トランジスタは、通常一方の不純物領域(ソース領
域)がソース線に接続され、他方の不純物領域(ドレイ
ン領域)が画素電極に接続されている。
【0004】このような構成においては、コンタクト部
分の電極面積には、実際にコンタクトする面積よりもあ
る程度大きな面積が必要とされる。これは、接続箇所に
おける位置合わせマージンを確保するためである。
【0005】
【発明が解決しようとする課題】アクティブマトリクス
型の液晶表示装置に要求される事項として最も重要なの
は、開口率の確保である。このために、電極パターンや
配線の占める面積を最小限にすることが求められる。
【0006】ここで問題となるのは、前述したコンタク
ト部分における位置合わせマージンを確保するための電
極面積である。
【0007】本明細書で開示する発明は、上記コンタク
ト部分の位置合わせに必要とされる電極面積を極力削減
し、高い開口率を有するアクティブマトリクス型の液晶
表示装置を得る構成を提供することを課題とする。
【0008】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図4にその具体的な構成例を挙げるように、
(図4にはアクティブマトリクス回路の1画素部分が示
されている) ボトムゲイト型の薄膜トランジスタを利用した半導体装
置であって、層間絶縁膜下に存在する半導体層107
(ソース領域)に対するコンタクトを有し、前記コンタ
クトは半導体層の一部が露呈する開口112内において
形成され、前記開口内部においてパターニングされた電
極または配線117が前記半導体層107にコンタクト
しており、前記半導体層は前記開口内部において前記電
極または配線と同じパターンにパターニングされている
ことを特徴とする。
【0009】上記構成においては、コンタクトする面積
より開口の面積の方が大きいものとなる。また、半導体
層にコンタクトする電極または配線は開口の縁の少なく
とも一辺と重ならないものとなる。
【0010】半導体装置の具体的な例としては、図11
に示すような各種のものを挙げることができる。
【0011】本明細書で開示する発明において利用され
る半導体層としては、非晶質珪素でなるもの、結晶性珪
素でなるもの等を挙げることができる。また、部分的に
結晶性が付与されたり、非晶質化されたものを用いるこ
ともできる。
【0012】他の発明の構成は、アクティブマトリクス
型の液晶表示装置の画素に配置されたボトムゲイト型の
薄膜トランジスタを有しや半導体装置であって、前記薄
膜トランジスタの不純物領域とアクティブマトリクス回
路を構成するソース線とのコンタクト部において、前記
不純物領域はソース線のパターンにパターニングされて
いることを特徴とする。
【0013】他の発明の構成は、アクティブマトリクス
型の液晶表示装置の画素に配置されたボトムゲイト型の
薄膜トランジスタを有し、前記薄膜トランジスタの不純
物領域の一部は、コンタクトする金属電極または金属配
線の形状に自己整合的にパターニングされていることを
特徴とする。
【0014】他の発明の構成は、ボトムゲイト型を有す
る薄膜トランジスタの作製工程において、層間絶縁膜下
に存在する半導体層の一部が露呈する開口を形成する工
程と、前記開口内部において半導体層にコンタクトする
電極または配線を形成する工程と、を有し、前記配線の
形成時において、電極または配線のパターンに半導体層
がパターニングされることを特徴とする。
【0015】
【発明の実施の形態】図3、図4に示すように、半導体
層107(ソース領域)にコンタクトする配線117
(ソース線)を形成する際に、開口112の内部におい
て、配線117のパターンに半導体層をパターニングす
る。こうすることで、コンタクトに寄与しない119で
示される半導体層をエッチングすることができ、開口率
を高めることができる。また、配線117の形成位置が
ズレた場合であっても、コンタクト面積を確保すること
ができる。
【0016】また、開口113内においても、半導体層
109(ドレイン領域)がドレイン電極118によって
自己整合的にパターニングされる。こうすることによ
り、コンタクト面積を最大限採ることができ、かつコン
タクトに直接寄与しない半導体を除去することができ
る。そして、高い開口率を得ることができる。
【0017】
【実施例】
〔実施例1〕本実施例では、アクティブマトリクス型の
液晶表示装置における画素の部分の構成を示す。ここで
は、薄膜トランジスタの形式として非晶質珪素膜を用い
たボトムゲイト型のものを採用した場合の例を示す。
【0018】図1以下に本実施例の作製工程の概略を示
す。なお、図1(A)は、アクティブマトリクス回路の
1画素の部分(ソース線とゲイト線とが交差した近傍領
域)の上面図を示すものである。また、図1(B)は図
1(A)のA−A’で切った断面を示すものである。
【0019】まず、ガラス基板101上に図示しないア
ルミニウム膜をスパッタ法で3000Åの厚さに成膜す
る。このアルミニウム膜をパターニングすることによ
り、ゲイト電極102を形成する。このゲイト電極10
2は、(A)に示すようにゲイト線105から延在した
ものとして形成される。
【0020】基板としては、絶縁表面を有する材料であ
れば、利用することができる。ただし、プロセス温度や
使用条件等を考慮することが必要となる。
【0021】そして、図示しない陽極酸化膜を得られた
アルミニウムパターンの表面に形成する。図示しない陽
極酸化膜の厚さは、200Åとする。この陽極酸化膜
は、アルミニウムパターンの表面を電気的および物理的
に保護する機能を有している。そして、後の工程におい
て、アルミニウムの異常成長により、ヒロックやウィス
カーと呼ばれる突起物が形成されることを抑制するため
である。また、この陽極酸化膜は、後にアルミニウム膜
上に形成されるレジストマスクの密着性を高める機能を
有している。
【0022】また陽極酸化膜の代わりにチタン膜やクロ
ム膜等の金属膜を極薄い厚さ(100Å〜300Å程
度)に成膜し、ヒロックの発生を抑制する構造としても
よい。
【0023】ゲイト電極102(及びゲイト電105)
を形成したら、ゲイト絶縁膜として機能する酸化珪素膜
103をプラズマCVD法により1000Åの厚さに成
膜する。
【0024】次に薄膜トランジスタの活性層として機能
する図示しない非晶質珪素膜を減圧熱CVD法で500
Åの厚さに成膜する。ここでは、成膜ガスとしてジシラ
ンを用いたプラズマCVD法を用いる。
【0025】次に非晶質珪素膜をパターニングすること
により、104で示されるパターン(活性層パターン)
を形成する。こうして図1に示す状態を得る。
【0026】次にガラス基板101側からの露光を行な
うことにより、図2に示すように、レジストマスク10
6を形成する。図2(A)から明らかなように、レジス
トパターン106は、ソース電極およびそこから延在し
た配線上に形成される。
【0027】なお、図2(A)のB−B’で切った断面
が図2(B)で示される。
【0028】レジストマスク106を形成したら、プラ
ズマドーピング法によりN型を付与する不純物としてP
(リン)をドーピングする。この工程の結果、107と
109の領域にPがドーピングされる。そしてこれらの
領域は不純物領域となる。
【0029】ドーピングが終了したら、レーザー光を基
板上面から照射することにより、ドーピングが行なわれ
た領域の活性化を行なう。
【0030】その後、レジストマスク106を除去し、
図3に示すように、第1の層間絶縁膜を構成する窒化珪
素膜110を2000Åの厚さにプラズマCVD法によ
り成膜する。さらにスピンコート法を用いて、第1の層
間絶縁膜膜を構成するポリイミド樹脂膜111を成膜す
る。
【0031】ポリイミド樹脂の他には、ポリアミド、ポ
リイミドアミド等の樹脂材料を利用することができる。
【0032】こうして、窒化珪素膜110とポリイミド
膜111とでなる層間絶縁膜が形成される。
【0033】次に図3に示される開口112と113を
形成する。この開口は、内部で露呈したソース領域10
7の一部、及びドレイン領域109の一部にコンタクト
するためのものである。
【0034】この開口が形成された状態において、その
底部にはソース領域107とドレイン領域109とがそ
れぞれ露呈した状態となる。このようにして図3に示す
状態を得る。なお、図3(A)のC−C’で切った断面
が図3(B)に示される。
【0035】図3に示す状態を得たら、図4(B)に示
すように、500Å厚のチタン膜と2000Å厚のアル
ミニウム膜と500Å厚のチタン膜との金属積層膜11
4をスパッタ法で成膜する。
【0036】さらにレジストマスク115、116を配
置する。こうして図4(B)に示す状態を得る。そして
このレジストマスクを用いて、金属積層膜114をパタ
ーニングする。この際、金属積層膜114のパターニン
グに引き続いて、その下部の半導体層(活性層)のエッ
チングも行なう。
【0037】このエッチングは、エッチングガスとし
て、SiCl4 とCl2 とBCl3 とを混合したものを
用いたドライエッチング法(RIE法)を用いて行な
う。このエッチングガスを用いた場合、積層金属膜11
4のエッチングに引き続いて、珪素膜のエッチングも行
なうことができる。
【0038】こうして図4(A)及び図4(C)に示す
状態を得る。図4(A)のD−D’で切った断面が図4
(C)に示される。
【0039】図4(C)から明らかなように、積層金属
膜114で構成される電極パターン117によって、開
口112内において露呈していた活性層(ソース領域1
07)が自己整合的にパターニングされる。即ち、開口
112内において、電極パターン117の形状にソース
領域107がパターニングされる。
【0040】こうすることで、開口112内において
は、コンタクトに寄与しない119で示されるソース領
域107の一部が除去される。なお、117で示される
パターンは、ソース線のパターンである。
【0041】また、同様に開口113においても電極パ
ターン118(ドレイン電極)によって、ドレイン領域
109が自己整合的にパターニングされる。こうして、
コンタクトに寄与しないドレイン領域の一部120が除
去される。
【0042】ここで重要なのは、117と118で示さ
れる積層金属膜でなるパターンの形成位置が多少ズレて
もソース線117とソース領域107、さらにドレイン
電極118とドレイン領域109との接触面積(コンタ
クト面積)は、同じ面積で確保されることである。
【0043】また、117と118で示されるパターン
の形成位置が多少ズレてもコンタクトに必要とされない
活性層領域(例えば119や120の領域)は除去され
るので、開口率は特に増加しない。
【0044】即ち、117と118で示されるパターン
の形成位置が多少ズレてもコンタクトに必要される面積
(コンタクトに寄与する実効面積)と開口率は特に変化
しないものとすることができる。
【0045】こうして図4(A)及び図4(C)に示す
状態を得ることができる。次に図5(B)に示すよう
に、第2の層間絶縁膜として、ポリイミド樹脂でなる膜
121を成膜する。
【0046】さらにコンタクトホール122の形成を行
い、ITOでなる画素電極123を形成する。なお、図
5(A)のD−D’で切った断面が図(B)に示され
る。
【0047】図5に示す状態を得たら、さらに図示しな
い配向膜を形成する。そして、配向処理を施し、別に作
製した対向基板と貼り合わせ、さらに液晶を対向基板と
の間隙に注入する。こうして液晶パネルが完成する。
【0048】本実施例に示す構成を採用した場合、コン
タクトマージンを採ることができ、かつ不要な半導体層
や電極のパターンが必要とせず、しかもコンタクト面積
を確保することができる。そして、画素の開口率を高め
ることができる。
【0049】〔実施例2〕本実施例は、実施例1とは異
なる構成を有する薄膜トランジスタの構造を採用した場
合の例を示す。図6以下に本実施例の作製工程を示す。
なお、図6(A)のA−A’で切った断面が図6(B)
に示されている。
【0050】まず図6(B)に示すように、ガラス基板
601上にゲイト電極602を形成する。ここでは、ゲ
イト電極としてアルミニウムを利用する。ゲイト電極6
02はゲイト線605から延在したものとして形成され
る。なおゲイト電極を構成するアルミニウム膜の膜厚は
4000Åとする。
【0051】次にゲイト絶縁膜として酸化珪素膜603
をプラズマCVD法により1000Åの厚さに成膜す
る。
【0052】さらにTFTの活性層として非晶質珪素膜
を減圧熱CVD法により500Åの厚さに成膜する。さ
らにこの膜をパターニングすることにより活性層(この
活性層にはTFTのチャネル領域が形成される)604
を形成する。(図6(B))
【0053】次に図7(B)に示すように、レジスト材
料を全面に塗布し、基板裏面側からの露光を行なうこと
により、605で示すレジストマスクを形成する。そし
て、PをドーピングしたN型の非晶質珪素膜をプラズマ
CVD法(または減圧熱CVD法)で成膜する。
【0054】ここでは、シランと水素とフォスフィンを
混合した成膜ガスを用いたプラズマCVD法により、N
型の非晶質珪素膜を成膜する。そしてこの膜をパターニ
ングすることにより、606で示されるN型非晶質珪素
膜を形成する。
【0055】なお、ここでは、形成するTFTをNチャ
ネル型のTFTとする。Pチャネル型のTFTを形成す
るのであれば、N型の非晶質珪素膜606の代わりにP
型の非晶質珪素膜を形成すればよい。
【0056】図7(B)に示す状態を得たら、レジスト
マスク605を除去し、図7(C)に示す状態を得る。
ここで、図7(A)のB−B’で切った断面が図7
(C)で示される。
【0057】図7(A)及び図7(C)において、60
7がソース領域、608がドレイン領域となる。また6
09がチャネル領域となる。
【0058】図7(A)及び図7(C)に示す状態を得
たら、図8(B)に示すように、第1の層間絶縁膜とし
て、窒化珪素膜610をプラズマCVD法で500Åの
厚さに成膜し、さらにポリイミド樹脂でなる膜611を
形成する。このポリイミド樹脂でなる膜は、その厚さが
最小の部分で1μmとなるようにする。
【0059】そして、コンタクトホール612と613
をドライエッチング法により形成する。図8(A)のC
−C’で切った断面が図8(B)に示される。
【0060】図8に示す状態を得たら、ドライエッチン
グを用いて、図9に示すように、ソース配線(ソース電
極を兼ねる)614とドレイン電極615を形成する。
図9(A)のD−D’で切った断面が図9(B)に示さ
れる。
【0061】この工程において、ソース配線614とド
レイン電極615のパターンを利用して、開口612と
613内に露呈している半導体層をエッチングする。
【0062】こうすることで、開口内において、自己整
合的に半導体層をパターニングすることができる。この
構成は、開口内において、コンタクトに必要とされる以
外の領域を除去することができるので、開口率を高める
ことができる。また、コンタクトマージンを高く採るこ
とができる。
【0063】図9に示す状態を得たら、図10に示すよ
うに、第2の層間絶縁膜として、ポリイミド樹脂膜61
4を形成する。ここではポイミド樹脂膜614はその最
小の厚さが5000Åとなるようにする。
【0064】なお、図10(A)のE−E’で切った断
面が図10(B)に示される。
【0065】さらにコンタクトホールの形成を行い、I
TOでなる画素電極615を形成する。こうして、アク
ティブマトリクス領域の1画素に配置される薄膜トラン
ジスタが完成する。
【0066】〔実施例3〕本実施例は、実施例1に示す
構成において、ソース/ドレイン領域をレーザー光の照
射により結晶化する構成に関する。
【0067】本実施例においては、図2に示す工程にお
いて、レジストマスク106を用いた導電型を付与する
不純物のドーピングを行った後、基板101の裏面側か
らのレーザー光の照射を行う。
【0068】こうすることで、導電型を付与する不純物
をドーピングした領域を活性化すると共に結晶化させる
ことができる。
【0069】〔実施例4〕本実施例は、実施例1に示す
構成において、図2に示す工程におけるレジストマスク
106を他の材料に代えた構成に関する。
【0070】レジストマスクをプラズマドーピングやイ
オンドーピングのマスクとして利用した場合、レジスト
マスクが硬化して除去にアッシングを利用しなければな
らないという問題が生じる。
【0071】この問題を回避するために本実施例におい
ては、106で示されるマスクの材料を酸化珪素膜とす
る。
【0072】マスク106を酸化珪素膜で構成するに
は、全面に成膜された酸化珪素膜上に基板裏面側からの
露光を利用してレジストマスクを形成する。そしてこの
レジストマスクでもって酸化珪素膜をパターニングす
る。さらにレジストマスクを除去することにより、図2
の106で示される部分に酸化珪素膜でなるマスク(ド
ーピングマスク)を配置することができる。
【0073】〔実施例5〕本実施例は、実施例1に示す
構成において、活性層として結晶性珪素膜を利用する場
合の例を示す。本実施例においては、図1(B)に示す
状態において、基板上面側からレーザー光の照射を行
う。こうすることで、非晶質珪素膜でなる活性層104
を結晶化させ、結晶性珪素膜でなる活性層を得る。
【0074】〔実施例6〕本実施例は、本明細書で開示
する発明を利用した半導体装置の例を示す。図11に各
種半導体装置の概要を示す。ここでは、ディスプレイの
形式として、透過型または反射型の液晶表示装置の例を
示す。
【0075】(A)に示すのは、携帯型の情報処理装置
であり、アクティブマトリクス型の液晶表示装置200
3に必要とする情報を表示する機能を有している。ま
た、本体2001には、カメラ部2002、操作スイッ
チ2004が配置され、必要とする情報を取り込むこと
ができる機能を有している。
【0076】(B)に示すは、ヘッドマウントディスプ
レイであり、本体2101、アクティブマトリクス型の
液晶表示装置2102、バンド部2103で構成され
る。表示装置2102は比較的小型のサイズのものが2
枚使用される。
【0077】(C)はカーナビゲーションであり、本体
2201、アクティブマトリクス型の表示装置220
2、操作スイッチ2203、アンテナ2204で構成さ
れる。表示装置2202は主に地図情報が表示される。
【0078】(D)はリアプロジェクション型の表示装
置である。この装置は、本体2301、光源2302、
アクティブマトリクス型の液晶表示装置2303、ミラ
ー2304、2305、スクリーン2306で構成され
る。
【0079】(E)はビデオカメラであり、本体240
1、アクティブマトリクス型の液晶表示装置2402、
接眼部2403、操作スイッチ2404、テープホルダ
ー2405で構成される。表示装置2402に映し出さ
れた撮影画像は接眼部2403を通してリアルタイムに
見ることができるので、使用者は画像を見ながらの撮影
が可能となる。
【0080】(D)はフロントプロジェクション型と呼
ばれる表示装置であり、本体2501、光源2502、
アクティブマトリクス型の表示装置2503、光学系
(ビームスプリッターや偏光子等が含まれる)250
4、スクリーン2505で構成される。大画面スクリー
ンであるので、表示装置2503は高い解像度が要求さ
れる。
【0081】
【発明の効果】本明細書で開示する発明を利用すること
で、コンタクト部分の位置合わせに必要とされる電極面
積を極力削減し、高い開口率を有するアクティブマトリ
クス型の液晶表示装置を得ることができる。
【図面の簡単な説明】
【図1】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図2】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図3】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図4】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図5】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図6】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図7】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図8】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図9】 画素に配置された薄膜トランジスタの作製工
程を示す図。
【図10】画素に配置された薄膜トランジスタの作製工
程を示す図。
【図11】発明を利用した半導体装置の概要を示す図。
【符号の説明】
101 ガラス基板 102 ゲイト電極 103 ゲイト絶縁膜 104 非晶質珪素膜(活性層) 105 ゲイト線 106 窒化珪素膜でなるマクスパターン 107 ソース領域(N型不純物領域) 108 チャネル領域 109 ドレイン領域(N型不純物領域) 110 窒化珪素膜 111 ポリイミド樹脂膜 112、113 開口 114 チタン膜/アルミニウム膜/チタン膜
でなる積層膜 115 レジストマスク 116 レジストマスク 117 ソース線 118 ドレイン電極 119、120 除去された活性層パターン 121 ポリイミド樹脂膜 122 コンタクト用の開口 123 ITOでなる画素電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】ボトムゲイト型の薄膜トランジスタを利用
    した半導体装置であって、 前記薄膜トランジスタは、 層間絶縁膜下に存在する半導体層に対するコンタクトを
    有し、 前記コンタクトは半導体層の一部が露呈する開口内にお
    いて形成され、 前記開口内部においてパターニングされた電極または配
    線が前記半導体層にコンタクトしており、 前記半導体層は前記開口内部において前記電極または配
    線と同じパターンにパターニングされていることを特徴
    とする半導体装置。
  2. 【請求項2】請求項1において、コンタクトする面積よ
    り開口の面積の方が大きいことを特徴とする半導体装
    置。
  3. 【請求項3】請求項1において、半導体層にコンタクト
    する電極または配線は開口の縁の少なくとも一辺と重な
    らないことを特徴とする半導体装置。
  4. 【請求項4】アクティブマトリクス型の液晶表示装置の
    画素に配置されたボトムゲイト型の薄膜トランジスタを
    有し、 前記薄膜トランジスタの不純物領域とアクティブマトリ
    クス回路を構成するソース線とのコンタクト部におい
    て、前記不純物領域はソース線のパターンにパターニン
    グされていることを特徴とする半導体装置。
  5. 【請求項5】アクティブマトリクス型の液晶表示装置の
    画素に配置されたボトムゲイト型の薄膜トランジスタを
    有し、 前記薄膜トランジスタの不純物領域の一部は、コンタク
    トする金属電極または金属配線の形状に自己整合的にパ
    ターニングされていることを特徴とする半導体装置。
  6. 【請求項6】ボトムゲイト型を有する薄膜トランジスタ
    の作製工程において、 層間絶縁膜下に存在する半導体層の一部が露呈する開口
    を形成する工程と、 前記開口内部において半導体層にコンタクトする電極ま
    たは配線を形成する工程と、 を有し、 前記配線の形成時において、電極または配線のパターン
    に半導体層がパターニングされることを特徴とする半導
    体装置の作製方法。
  7. 【請求項7】請求項6において、パターニングはドライ
    エッチングにより行われることを特徴とする半導体装置
    の作製方法。
JP28600196A 1996-06-18 1996-10-08 半導体装置およびその作製方法 Expired - Fee Related JP3657369B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28600196A JP3657369B2 (ja) 1996-10-08 1996-10-08 半導体装置およびその作製方法
TW086108046A TW334582B (en) 1996-06-18 1997-06-11 Semiconductor device and method of fabtricating same
US08/873,846 US6040589A (en) 1996-06-18 1997-06-12 Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole
KR1019970025473A KR100493976B1 (ko) 1996-06-18 1997-06-18 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28600196A JP3657369B2 (ja) 1996-10-08 1996-10-08 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH10115841A true JPH10115841A (ja) 1998-05-06
JP3657369B2 JP3657369B2 (ja) 2005-06-08

Family

ID=17698729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28600196A Expired - Fee Related JP3657369B2 (ja) 1996-06-18 1996-10-08 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP3657369B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904172A (zh) * 2017-12-11 2019-06-18 乐金显示有限公司 接触结构和包括该接触结构的显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904172A (zh) * 2017-12-11 2019-06-18 乐金显示有限公司 接触结构和包括该接触结构的显示装置
CN109904172B (zh) * 2017-12-11 2023-11-28 乐金显示有限公司 接触结构和包括该接触结构的显示装置
US11901371B2 (en) 2017-12-11 2024-02-13 Lg Display Co., Ltd. Contact structure and display device including the same

Also Published As

Publication number Publication date
JP3657369B2 (ja) 2005-06-08

Similar Documents

Publication Publication Date Title
US8031284B2 (en) Reflective liquid crystal display panel and device using same
TW478014B (en) Semiconductor device and method of manufacturing thereof
JP3607016B2 (ja) 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
JP3856889B2 (ja) 反射型表示装置および電子デバイス
US7499118B2 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
JP3503685B2 (ja) 液晶表示装置及びその製造方法
US20060008932A1 (en) Liquid crystal display device having driving circuit and method of fabricating the same
US7804096B2 (en) Semiconductor device comprising planarized light-shielding island films for thin-film transistors
US20070103611A1 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
JP2001119027A (ja) 液晶表示装置用の薄膜トランジスタとその製造方法
US20100187538A1 (en) Thin film transistor array panel and method for manufacturing the same
KR100910445B1 (ko) 어레이 기판의 제조방법
US6500702B2 (en) Method for manufacturing thin film transistor liquid crystal display
JPH10290012A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
KR100493976B1 (ko) 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터
US7332385B2 (en) Method of manufacturing a semiconductor device that includes gettering regions
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
JP4916620B2 (ja) 液晶表示装置及び電気光学装置
JP2001264798A (ja) アクティブマトリックス基板及びそれを用いた光学変調素子
JP3019047B2 (ja) アクティブマトリクス型tft素子アレイ
JP3657369B2 (ja) 半導体装置およびその作製方法
JP2000029061A (ja) 液晶表示装置およびその製造方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
JPH11119251A (ja) アクティブマトリックス基板の製造方法
JP2000187241A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees