JPH10115841A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH10115841A JPH10115841A JP28600196A JP28600196A JPH10115841A JP H10115841 A JPH10115841 A JP H10115841A JP 28600196 A JP28600196 A JP 28600196A JP 28600196 A JP28600196 A JP 28600196A JP H10115841 A JPH10115841 A JP H10115841A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- contact
- electrode
- opening
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型の液晶表示装置にお
いて、画素の開口率を高くする。 【解決手段】 活性層のソース領域１０７に対する配線
１１７のコンタクトを開口１１２内において形成する。
この際、開口１１２内において、配線１１７のパターン
に活性層をパターニングする。即ち、開口１１２内にお
いて、ソース領域１０７の一部１１９は配線１１７のパ
ターンによって自己整合的にパターニングされる。こう
することで、コンタクトの面積を大きくとることができ
る。一方で、配線１１７も特別にコンタクト用のパター
ンを設けなくてもよい。また、コンタクトに寄与しない
半導体層を除去することができるので、高い開口率を得
ることができる。
いて、画素の開口率を高くする。 【解決手段】 活性層のソース領域１０７に対する配線
１１７のコンタクトを開口１１２内において形成する。
この際、開口１１２内において、配線１１７のパターン
に活性層をパターニングする。即ち、開口１１２内にお
いて、ソース領域１０７の一部１１９は配線１１７のパ
ターンによって自己整合的にパターニングされる。こう
することで、コンタクトの面積を大きくとることができ
る。一方で、配線１１７も特別にコンタクト用のパター
ンを設けなくてもよい。また、コンタクトに寄与しない
半導体層を除去することができるので、高い開口率を得
ることができる。
Description
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
半導体集積回路における電極コンタクト部の構成に関す
る。特にアクティブマトリクス型の液晶表示装置に利用
される薄膜トランジスタの電極コンタクト部の構成に関
する。またそのような構成を有する薄膜トランジスタの
作製工程に関する。
半導体集積回路における電極コンタクト部の構成に関す
る。特にアクティブマトリクス型の液晶表示装置に利用
される薄膜トランジスタの電極コンタクト部の構成に関
する。またそのような構成を有する薄膜トランジスタの
作製工程に関する。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
が知られている。これは、基板としてガラス基板や石英
基板を利用し、その基板上に形成された薄膜トランジス
タを各画素毎に配置した構成を有している。
が知られている。これは、基板としてガラス基板や石英
基板を利用し、その基板上に形成された薄膜トランジス
タを各画素毎に配置した構成を有している。
【０００３】アクティブマトリクス回路に配置される薄
膜トランジスタは、通常一方の不純物領域（ソース領
域）がソース線に接続され、他方の不純物領域（ドレイ
ン領域）が画素電極に接続されている。
膜トランジスタは、通常一方の不純物領域（ソース領
域）がソース線に接続され、他方の不純物領域（ドレイ
ン領域）が画素電極に接続されている。
【０００４】このような構成においては、コンタクト部
分の電極面積には、実際にコンタクトする面積よりもあ
る程度大きな面積が必要とされる。これは、接続箇所に
おける位置合わせマージンを確保するためである。
分の電極面積には、実際にコンタクトする面積よりもあ
る程度大きな面積が必要とされる。これは、接続箇所に
おける位置合わせマージンを確保するためである。
【０００５】
【発明が解決しようとする課題】アクティブマトリクス
型の液晶表示装置に要求される事項として最も重要なの
は、開口率の確保である。このために、電極パターンや
配線の占める面積を最小限にすることが求められる。
型の液晶表示装置に要求される事項として最も重要なの
は、開口率の確保である。このために、電極パターンや
配線の占める面積を最小限にすることが求められる。
【０００６】ここで問題となるのは、前述したコンタク
ト部分における位置合わせマージンを確保するための電
極面積である。
ト部分における位置合わせマージンを確保するための電
極面積である。
【０００７】本明細書で開示する発明は、上記コンタク
ト部分の位置合わせに必要とされる電極面積を極力削減
し、高い開口率を有するアクティブマトリクス型の液晶
表示装置を得る構成を提供することを課題とする。
ト部分の位置合わせに必要とされる電極面積を極力削減
し、高い開口率を有するアクティブマトリクス型の液晶
表示装置を得る構成を提供することを課題とする。
【０００８】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図４にその具体的な構成例を挙げるように、
（図４にはアクティブマトリクス回路の１画素部分が示
されている） ボトムゲイト型の薄膜トランジスタを利用した半導体装
置であって、層間絶縁膜下に存在する半導体層１０７
（ソース領域）に対するコンタクトを有し、前記コンタ
クトは半導体層の一部が露呈する開口１１２内において
形成され、前記開口内部においてパターニングされた電
極または配線１１７が前記半導体層１０７にコンタクト
しており、前記半導体層は前記開口内部において前記電
極または配線と同じパターンにパターニングされている
ことを特徴とする。
の一つは、図４にその具体的な構成例を挙げるように、
（図４にはアクティブマトリクス回路の１画素部分が示
されている） ボトムゲイト型の薄膜トランジスタを利用した半導体装
置であって、層間絶縁膜下に存在する半導体層１０７
（ソース領域）に対するコンタクトを有し、前記コンタ
クトは半導体層の一部が露呈する開口１１２内において
形成され、前記開口内部においてパターニングされた電
極または配線１１７が前記半導体層１０７にコンタクト
しており、前記半導体層は前記開口内部において前記電
極または配線と同じパターンにパターニングされている
ことを特徴とする。
【０００９】上記構成においては、コンタクトする面積
より開口の面積の方が大きいものとなる。また、半導体
層にコンタクトする電極または配線は開口の縁の少なく
とも一辺と重ならないものとなる。
より開口の面積の方が大きいものとなる。また、半導体
層にコンタクトする電極または配線は開口の縁の少なく
とも一辺と重ならないものとなる。
【００１０】半導体装置の具体的な例としては、図１１
に示すような各種のものを挙げることができる。
に示すような各種のものを挙げることができる。
【００１１】本明細書で開示する発明において利用され
る半導体層としては、非晶質珪素でなるもの、結晶性珪
素でなるもの等を挙げることができる。また、部分的に
結晶性が付与されたり、非晶質化されたものを用いるこ
ともできる。
る半導体層としては、非晶質珪素でなるもの、結晶性珪
素でなるもの等を挙げることができる。また、部分的に
結晶性が付与されたり、非晶質化されたものを用いるこ
ともできる。
【００１２】他の発明の構成は、アクティブマトリクス
型の液晶表示装置の画素に配置されたボトムゲイト型の
薄膜トランジスタを有しや半導体装置であって、前記薄
膜トランジスタの不純物領域とアクティブマトリクス回
路を構成するソース線とのコンタクト部において、前記
不純物領域はソース線のパターンにパターニングされて
いることを特徴とする。
型の液晶表示装置の画素に配置されたボトムゲイト型の
薄膜トランジスタを有しや半導体装置であって、前記薄
膜トランジスタの不純物領域とアクティブマトリクス回
路を構成するソース線とのコンタクト部において、前記
不純物領域はソース線のパターンにパターニングされて
いることを特徴とする。
【００１３】他の発明の構成は、アクティブマトリクス
型の液晶表示装置の画素に配置されたボトムゲイト型の
薄膜トランジスタを有し、前記薄膜トランジスタの不純
物領域の一部は、コンタクトする金属電極または金属配
線の形状に自己整合的にパターニングされていることを
特徴とする。
型の液晶表示装置の画素に配置されたボトムゲイト型の
薄膜トランジスタを有し、前記薄膜トランジスタの不純
物領域の一部は、コンタクトする金属電極または金属配
線の形状に自己整合的にパターニングされていることを
特徴とする。
【００１４】他の発明の構成は、ボトムゲイト型を有す
る薄膜トランジスタの作製工程において、層間絶縁膜下
に存在する半導体層の一部が露呈する開口を形成する工
程と、前記開口内部において半導体層にコンタクトする
電極または配線を形成する工程と、を有し、前記配線の
形成時において、電極または配線のパターンに半導体層
がパターニングされることを特徴とする。
る薄膜トランジスタの作製工程において、層間絶縁膜下
に存在する半導体層の一部が露呈する開口を形成する工
程と、前記開口内部において半導体層にコンタクトする
電極または配線を形成する工程と、を有し、前記配線の
形成時において、電極または配線のパターンに半導体層
がパターニングされることを特徴とする。
【００１５】
【発明の実施の形態】図３、図４に示すように、半導体
層１０７（ソース領域）にコンタクトする配線１１７
（ソース線）を形成する際に、開口１１２の内部におい
て、配線１１７のパターンに半導体層をパターニングす
る。こうすることで、コンタクトに寄与しない１１９で
示される半導体層をエッチングすることができ、開口率
を高めることができる。また、配線１１７の形成位置が
ズレた場合であっても、コンタクト面積を確保すること
ができる。
層１０７（ソース領域）にコンタクトする配線１１７
（ソース線）を形成する際に、開口１１２の内部におい
て、配線１１７のパターンに半導体層をパターニングす
る。こうすることで、コンタクトに寄与しない１１９で
示される半導体層をエッチングすることができ、開口率
を高めることができる。また、配線１１７の形成位置が
ズレた場合であっても、コンタクト面積を確保すること
ができる。
【００１６】また、開口１１３内においても、半導体層
１０９（ドレイン領域）がドレイン電極１１８によって
自己整合的にパターニングされる。こうすることによ
り、コンタクト面積を最大限採ることができ、かつコン
タクトに直接寄与しない半導体を除去することができ
る。そして、高い開口率を得ることができる。
１０９（ドレイン領域）がドレイン電極１１８によって
自己整合的にパターニングされる。こうすることによ
り、コンタクト面積を最大限採ることができ、かつコン
タクトに直接寄与しない半導体を除去することができ
る。そして、高い開口率を得ることができる。
【００１７】
〔実施例１〕本実施例では、アクティブマトリクス型の
液晶表示装置における画素の部分の構成を示す。ここで
は、薄膜トランジスタの形式として非晶質珪素膜を用い
たボトムゲイト型のものを採用した場合の例を示す。
液晶表示装置における画素の部分の構成を示す。ここで
は、薄膜トランジスタの形式として非晶質珪素膜を用い
たボトムゲイト型のものを採用した場合の例を示す。
【００１８】図１以下に本実施例の作製工程の概略を示
す。なお、図１（Ａ）は、アクティブマトリクス回路の
１画素の部分（ソース線とゲイト線とが交差した近傍領
域）の上面図を示すものである。また、図１（Ｂ）は図
１（Ａ）のＡ−Ａ’で切った断面を示すものである。
す。なお、図１（Ａ）は、アクティブマトリクス回路の
１画素の部分（ソース線とゲイト線とが交差した近傍領
域）の上面図を示すものである。また、図１（Ｂ）は図
１（Ａ）のＡ−Ａ’で切った断面を示すものである。
【００１９】まず、ガラス基板１０１上に図示しないア
ルミニウム膜をスパッタ法で３０００Åの厚さに成膜す
る。このアルミニウム膜をパターニングすることによ
り、ゲイト電極１０２を形成する。このゲイト電極１０
２は、（Ａ）に示すようにゲイト線１０５から延在した
ものとして形成される。
ルミニウム膜をスパッタ法で３０００Åの厚さに成膜す
る。このアルミニウム膜をパターニングすることによ
り、ゲイト電極１０２を形成する。このゲイト電極１０
２は、（Ａ）に示すようにゲイト線１０５から延在した
ものとして形成される。
【００２０】基板としては、絶縁表面を有する材料であ
れば、利用することができる。ただし、プロセス温度や
使用条件等を考慮することが必要となる。
れば、利用することができる。ただし、プロセス温度や
使用条件等を考慮することが必要となる。
【００２１】そして、図示しない陽極酸化膜を得られた
アルミニウムパターンの表面に形成する。図示しない陽
極酸化膜の厚さは、２００Åとする。この陽極酸化膜
は、アルミニウムパターンの表面を電気的および物理的
に保護する機能を有している。そして、後の工程におい
て、アルミニウムの異常成長により、ヒロックやウィス
カーと呼ばれる突起物が形成されることを抑制するため
である。また、この陽極酸化膜は、後にアルミニウム膜
上に形成されるレジストマスクの密着性を高める機能を
有している。
アルミニウムパターンの表面に形成する。図示しない陽
極酸化膜の厚さは、２００Åとする。この陽極酸化膜
は、アルミニウムパターンの表面を電気的および物理的
に保護する機能を有している。そして、後の工程におい
て、アルミニウムの異常成長により、ヒロックやウィス
カーと呼ばれる突起物が形成されることを抑制するため
である。また、この陽極酸化膜は、後にアルミニウム膜
上に形成されるレジストマスクの密着性を高める機能を
有している。
【００２２】また陽極酸化膜の代わりにチタン膜やクロ
ム膜等の金属膜を極薄い厚さ（１００Å〜３００Å程
度）に成膜し、ヒロックの発生を抑制する構造としても
よい。
ム膜等の金属膜を極薄い厚さ（１００Å〜３００Å程
度）に成膜し、ヒロックの発生を抑制する構造としても
よい。
【００２３】ゲイト電極１０２（及びゲイト電１０５）
を形成したら、ゲイト絶縁膜として機能する酸化珪素膜
１０３をプラズマＣＶＤ法により１０００Åの厚さに成
膜する。
を形成したら、ゲイト絶縁膜として機能する酸化珪素膜
１０３をプラズマＣＶＤ法により１０００Åの厚さに成
膜する。
【００２４】次に薄膜トランジスタの活性層として機能
する図示しない非晶質珪素膜を減圧熱ＣＶＤ法で５００
Åの厚さに成膜する。ここでは、成膜ガスとしてジシラ
ンを用いたプラズマＣＶＤ法を用いる。
する図示しない非晶質珪素膜を減圧熱ＣＶＤ法で５００
Åの厚さに成膜する。ここでは、成膜ガスとしてジシラ
ンを用いたプラズマＣＶＤ法を用いる。
【００２５】次に非晶質珪素膜をパターニングすること
により、１０４で示されるパターン（活性層パターン）
を形成する。こうして図１に示す状態を得る。
により、１０４で示されるパターン（活性層パターン）
を形成する。こうして図１に示す状態を得る。
【００２６】次にガラス基板１０１側からの露光を行な
うことにより、図２に示すように、レジストマスク１０
６を形成する。図２（Ａ）から明らかなように、レジス
トパターン１０６は、ソース電極およびそこから延在し
た配線上に形成される。
うことにより、図２に示すように、レジストマスク１０
６を形成する。図２（Ａ）から明らかなように、レジス
トパターン１０６は、ソース電極およびそこから延在し
た配線上に形成される。
【００２７】なお、図２（Ａ）のＢ−Ｂ’で切った断面
が図２（Ｂ）で示される。
が図２（Ｂ）で示される。
【００２８】レジストマスク１０６を形成したら、プラ
ズマドーピング法によりＮ型を付与する不純物としてＰ
（リン）をドーピングする。この工程の結果、１０７と
１０９の領域にＰがドーピングされる。そしてこれらの
領域は不純物領域となる。
ズマドーピング法によりＮ型を付与する不純物としてＰ
（リン）をドーピングする。この工程の結果、１０７と
１０９の領域にＰがドーピングされる。そしてこれらの
領域は不純物領域となる。
【００２９】ドーピングが終了したら、レーザー光を基
板上面から照射することにより、ドーピングが行なわれ
た領域の活性化を行なう。
板上面から照射することにより、ドーピングが行なわれ
た領域の活性化を行なう。
【００３０】その後、レジストマスク１０６を除去し、
図３に示すように、第１の層間絶縁膜を構成する窒化珪
素膜１１０を２０００Åの厚さにプラズマＣＶＤ法によ
り成膜する。さらにスピンコート法を用いて、第１の層
間絶縁膜膜を構成するポリイミド樹脂膜１１１を成膜す
る。
図３に示すように、第１の層間絶縁膜を構成する窒化珪
素膜１１０を２０００Åの厚さにプラズマＣＶＤ法によ
り成膜する。さらにスピンコート法を用いて、第１の層
間絶縁膜膜を構成するポリイミド樹脂膜１１１を成膜す
る。
【００３１】ポリイミド樹脂の他には、ポリアミド、ポ
リイミドアミド等の樹脂材料を利用することができる。
リイミドアミド等の樹脂材料を利用することができる。
【００３２】こうして、窒化珪素膜１１０とポリイミド
膜１１１とでなる層間絶縁膜が形成される。
膜１１１とでなる層間絶縁膜が形成される。
【００３３】次に図３に示される開口１１２と１１３を
形成する。この開口は、内部で露呈したソース領域１０
７の一部、及びドレイン領域１０９の一部にコンタクト
するためのものである。
形成する。この開口は、内部で露呈したソース領域１０
７の一部、及びドレイン領域１０９の一部にコンタクト
するためのものである。
【００３４】この開口が形成された状態において、その
底部にはソース領域１０７とドレイン領域１０９とがそ
れぞれ露呈した状態となる。このようにして図３に示す
状態を得る。なお、図３（Ａ）のＣ−Ｃ’で切った断面
が図３（Ｂ）に示される。
底部にはソース領域１０７とドレイン領域１０９とがそ
れぞれ露呈した状態となる。このようにして図３に示す
状態を得る。なお、図３（Ａ）のＣ−Ｃ’で切った断面
が図３（Ｂ）に示される。
【００３５】図３に示す状態を得たら、図４（Ｂ）に示
すように、５００Å厚のチタン膜と２０００Å厚のアル
ミニウム膜と５００Å厚のチタン膜との金属積層膜１１
４をスパッタ法で成膜する。
すように、５００Å厚のチタン膜と２０００Å厚のアル
ミニウム膜と５００Å厚のチタン膜との金属積層膜１１
４をスパッタ法で成膜する。
【００３６】さらにレジストマスク１１５、１１６を配
置する。こうして図４（Ｂ）に示す状態を得る。そして
このレジストマスクを用いて、金属積層膜１１４をパタ
ーニングする。この際、金属積層膜１１４のパターニン
グに引き続いて、その下部の半導体層（活性層）のエッ
チングも行なう。
置する。こうして図４（Ｂ）に示す状態を得る。そして
このレジストマスクを用いて、金属積層膜１１４をパタ
ーニングする。この際、金属積層膜１１４のパターニン
グに引き続いて、その下部の半導体層（活性層）のエッ
チングも行なう。
【００３７】このエッチングは、エッチングガスとし
て、ＳｉＣｌ4 とＣｌ2 とＢＣｌ3 とを混合したものを
用いたドライエッチング法（ＲＩＥ法）を用いて行な
う。このエッチングガスを用いた場合、積層金属膜１１
４のエッチングに引き続いて、珪素膜のエッチングも行
なうことができる。
て、ＳｉＣｌ4 とＣｌ2 とＢＣｌ3 とを混合したものを
用いたドライエッチング法（ＲＩＥ法）を用いて行な
う。このエッチングガスを用いた場合、積層金属膜１１
４のエッチングに引き続いて、珪素膜のエッチングも行
なうことができる。
【００３８】こうして図４（Ａ）及び図４（Ｃ）に示す
状態を得る。図４（Ａ）のＤ−Ｄ’で切った断面が図４
（Ｃ）に示される。
状態を得る。図４（Ａ）のＤ−Ｄ’で切った断面が図４
（Ｃ）に示される。
【００３９】図４（Ｃ）から明らかなように、積層金属
膜１１４で構成される電極パターン１１７によって、開
口１１２内において露呈していた活性層（ソース領域１
０７）が自己整合的にパターニングされる。即ち、開口
１１２内において、電極パターン１１７の形状にソース
領域１０７がパターニングされる。
膜１１４で構成される電極パターン１１７によって、開
口１１２内において露呈していた活性層（ソース領域１
０７）が自己整合的にパターニングされる。即ち、開口
１１２内において、電極パターン１１７の形状にソース
領域１０７がパターニングされる。
【００４０】こうすることで、開口１１２内において
は、コンタクトに寄与しない１１９で示されるソース領
域１０７の一部が除去される。なお、１１７で示される
パターンは、ソース線のパターンである。
は、コンタクトに寄与しない１１９で示されるソース領
域１０７の一部が除去される。なお、１１７で示される
パターンは、ソース線のパターンである。
【００４１】また、同様に開口１１３においても電極パ
ターン１１８（ドレイン電極）によって、ドレイン領域
１０９が自己整合的にパターニングされる。こうして、
コンタクトに寄与しないドレイン領域の一部１２０が除
去される。
ターン１１８（ドレイン電極）によって、ドレイン領域
１０９が自己整合的にパターニングされる。こうして、
コンタクトに寄与しないドレイン領域の一部１２０が除
去される。
【００４２】ここで重要なのは、１１７と１１８で示さ
れる積層金属膜でなるパターンの形成位置が多少ズレて
もソース線１１７とソース領域１０７、さらにドレイン
電極１１８とドレイン領域１０９との接触面積（コンタ
クト面積）は、同じ面積で確保されることである。
れる積層金属膜でなるパターンの形成位置が多少ズレて
もソース線１１７とソース領域１０７、さらにドレイン
電極１１８とドレイン領域１０９との接触面積（コンタ
クト面積）は、同じ面積で確保されることである。
【００４３】また、１１７と１１８で示されるパターン
の形成位置が多少ズレてもコンタクトに必要とされない
活性層領域（例えば１１９や１２０の領域）は除去され
るので、開口率は特に増加しない。
の形成位置が多少ズレてもコンタクトに必要とされない
活性層領域（例えば１１９や１２０の領域）は除去され
るので、開口率は特に増加しない。
【００４４】即ち、１１７と１１８で示されるパターン
の形成位置が多少ズレてもコンタクトに必要される面積
（コンタクトに寄与する実効面積）と開口率は特に変化
しないものとすることができる。
の形成位置が多少ズレてもコンタクトに必要される面積
（コンタクトに寄与する実効面積）と開口率は特に変化
しないものとすることができる。
【００４５】こうして図４（Ａ）及び図４（Ｃ）に示す
状態を得ることができる。次に図５（Ｂ）に示すよう
に、第２の層間絶縁膜として、ポリイミド樹脂でなる膜
１２１を成膜する。
状態を得ることができる。次に図５（Ｂ）に示すよう
に、第２の層間絶縁膜として、ポリイミド樹脂でなる膜
１２１を成膜する。
【００４６】さらにコンタクトホール１２２の形成を行
い、ＩＴＯでなる画素電極１２３を形成する。なお、図
５（Ａ）のＤ−Ｄ’で切った断面が図（Ｂ）に示され
る。
い、ＩＴＯでなる画素電極１２３を形成する。なお、図
５（Ａ）のＤ−Ｄ’で切った断面が図（Ｂ）に示され
る。
【００４７】図５に示す状態を得たら、さらに図示しな
い配向膜を形成する。そして、配向処理を施し、別に作
製した対向基板と貼り合わせ、さらに液晶を対向基板と
の間隙に注入する。こうして液晶パネルが完成する。
い配向膜を形成する。そして、配向処理を施し、別に作
製した対向基板と貼り合わせ、さらに液晶を対向基板と
の間隙に注入する。こうして液晶パネルが完成する。
【００４８】本実施例に示す構成を採用した場合、コン
タクトマージンを採ることができ、かつ不要な半導体層
や電極のパターンが必要とせず、しかもコンタクト面積
を確保することができる。そして、画素の開口率を高め
ることができる。
タクトマージンを採ることができ、かつ不要な半導体層
や電極のパターンが必要とせず、しかもコンタクト面積
を確保することができる。そして、画素の開口率を高め
ることができる。
【００４９】〔実施例２〕本実施例は、実施例１とは異
なる構成を有する薄膜トランジスタの構造を採用した場
合の例を示す。図６以下に本実施例の作製工程を示す。
なお、図６（Ａ）のＡ−Ａ’で切った断面が図６（Ｂ）
に示されている。
なる構成を有する薄膜トランジスタの構造を採用した場
合の例を示す。図６以下に本実施例の作製工程を示す。
なお、図６（Ａ）のＡ−Ａ’で切った断面が図６（Ｂ）
に示されている。
【００５０】まず図６（Ｂ）に示すように、ガラス基板
６０１上にゲイト電極６０２を形成する。ここでは、ゲ
イト電極としてアルミニウムを利用する。ゲイト電極６
０２はゲイト線６０５から延在したものとして形成され
る。なおゲイト電極を構成するアルミニウム膜の膜厚は
４０００Åとする。
６０１上にゲイト電極６０２を形成する。ここでは、ゲ
イト電極としてアルミニウムを利用する。ゲイト電極６
０２はゲイト線６０５から延在したものとして形成され
る。なおゲイト電極を構成するアルミニウム膜の膜厚は
４０００Åとする。
【００５１】次にゲイト絶縁膜として酸化珪素膜６０３
をプラズマＣＶＤ法により１０００Åの厚さに成膜す
る。
をプラズマＣＶＤ法により１０００Åの厚さに成膜す
る。
【００５２】さらにＴＦＴの活性層として非晶質珪素膜
を減圧熱ＣＶＤ法により５００Åの厚さに成膜する。さ
らにこの膜をパターニングすることにより活性層（この
活性層にはＴＦＴのチャネル領域が形成される）６０４
を形成する。（図６（Ｂ））
を減圧熱ＣＶＤ法により５００Åの厚さに成膜する。さ
らにこの膜をパターニングすることにより活性層（この
活性層にはＴＦＴのチャネル領域が形成される）６０４
を形成する。（図６（Ｂ））
【００５３】次に図７（Ｂ）に示すように、レジスト材
料を全面に塗布し、基板裏面側からの露光を行なうこと
により、６０５で示すレジストマスクを形成する。そし
て、ＰをドーピングしたＮ型の非晶質珪素膜をプラズマ
ＣＶＤ法（または減圧熱ＣＶＤ法）で成膜する。
料を全面に塗布し、基板裏面側からの露光を行なうこと
により、６０５で示すレジストマスクを形成する。そし
て、ＰをドーピングしたＮ型の非晶質珪素膜をプラズマ
ＣＶＤ法（または減圧熱ＣＶＤ法）で成膜する。
【００５４】ここでは、シランと水素とフォスフィンを
混合した成膜ガスを用いたプラズマＣＶＤ法により、Ｎ
型の非晶質珪素膜を成膜する。そしてこの膜をパターニ
ングすることにより、６０６で示されるＮ型非晶質珪素
膜を形成する。
混合した成膜ガスを用いたプラズマＣＶＤ法により、Ｎ
型の非晶質珪素膜を成膜する。そしてこの膜をパターニ
ングすることにより、６０６で示されるＮ型非晶質珪素
膜を形成する。
【００５５】なお、ここでは、形成するＴＦＴをＮチャ
ネル型のＴＦＴとする。Ｐチャネル型のＴＦＴを形成す
るのであれば、Ｎ型の非晶質珪素膜６０６の代わりにＰ
型の非晶質珪素膜を形成すればよい。
ネル型のＴＦＴとする。Ｐチャネル型のＴＦＴを形成す
るのであれば、Ｎ型の非晶質珪素膜６０６の代わりにＰ
型の非晶質珪素膜を形成すればよい。
【００５６】図７（Ｂ）に示す状態を得たら、レジスト
マスク６０５を除去し、図７（Ｃ）に示す状態を得る。
ここで、図７（Ａ）のＢ−Ｂ’で切った断面が図７
（Ｃ）で示される。
マスク６０５を除去し、図７（Ｃ）に示す状態を得る。
ここで、図７（Ａ）のＢ−Ｂ’で切った断面が図７
（Ｃ）で示される。
【００５７】図７（Ａ）及び図７（Ｃ）において、６０
７がソース領域、６０８がドレイン領域となる。また６
０９がチャネル領域となる。
７がソース領域、６０８がドレイン領域となる。また６
０９がチャネル領域となる。
【００５８】図７（Ａ）及び図７（Ｃ）に示す状態を得
たら、図８（Ｂ）に示すように、第１の層間絶縁膜とし
て、窒化珪素膜６１０をプラズマＣＶＤ法で５００Åの
厚さに成膜し、さらにポリイミド樹脂でなる膜６１１を
形成する。このポリイミド樹脂でなる膜は、その厚さが
最小の部分で１μｍとなるようにする。
たら、図８（Ｂ）に示すように、第１の層間絶縁膜とし
て、窒化珪素膜６１０をプラズマＣＶＤ法で５００Åの
厚さに成膜し、さらにポリイミド樹脂でなる膜６１１を
形成する。このポリイミド樹脂でなる膜は、その厚さが
最小の部分で１μｍとなるようにする。
【００５９】そして、コンタクトホール６１２と６１３
をドライエッチング法により形成する。図８（Ａ）のＣ
−Ｃ’で切った断面が図８（Ｂ）に示される。
をドライエッチング法により形成する。図８（Ａ）のＣ
−Ｃ’で切った断面が図８（Ｂ）に示される。
【００６０】図８に示す状態を得たら、ドライエッチン
グを用いて、図９に示すように、ソース配線（ソース電
極を兼ねる）６１４とドレイン電極６１５を形成する。
図９（Ａ）のＤ−Ｄ’で切った断面が図９（Ｂ）に示さ
れる。
グを用いて、図９に示すように、ソース配線（ソース電
極を兼ねる）６１４とドレイン電極６１５を形成する。
図９（Ａ）のＤ−Ｄ’で切った断面が図９（Ｂ）に示さ
れる。
【００６１】この工程において、ソース配線６１４とド
レイン電極６１５のパターンを利用して、開口６１２と
６１３内に露呈している半導体層をエッチングする。
レイン電極６１５のパターンを利用して、開口６１２と
６１３内に露呈している半導体層をエッチングする。
【００６２】こうすることで、開口内において、自己整
合的に半導体層をパターニングすることができる。この
構成は、開口内において、コンタクトに必要とされる以
外の領域を除去することができるので、開口率を高める
ことができる。また、コンタクトマージンを高く採るこ
とができる。
合的に半導体層をパターニングすることができる。この
構成は、開口内において、コンタクトに必要とされる以
外の領域を除去することができるので、開口率を高める
ことができる。また、コンタクトマージンを高く採るこ
とができる。
【００６３】図９に示す状態を得たら、図１０に示すよ
うに、第２の層間絶縁膜として、ポリイミド樹脂膜６１
４を形成する。ここではポイミド樹脂膜６１４はその最
小の厚さが５０００Åとなるようにする。
うに、第２の層間絶縁膜として、ポリイミド樹脂膜６１
４を形成する。ここではポイミド樹脂膜６１４はその最
小の厚さが５０００Åとなるようにする。
【００６４】なお、図１０（Ａ）のＥ−Ｅ’で切った断
面が図１０（Ｂ）に示される。
面が図１０（Ｂ）に示される。
【００６５】さらにコンタクトホールの形成を行い、Ｉ
ＴＯでなる画素電極６１５を形成する。こうして、アク
ティブマトリクス領域の１画素に配置される薄膜トラン
ジスタが完成する。
ＴＯでなる画素電極６１５を形成する。こうして、アク
ティブマトリクス領域の１画素に配置される薄膜トラン
ジスタが完成する。
【００６６】〔実施例３〕本実施例は、実施例１に示す
構成において、ソース／ドレイン領域をレーザー光の照
射により結晶化する構成に関する。
構成において、ソース／ドレイン領域をレーザー光の照
射により結晶化する構成に関する。
【００６７】本実施例においては、図２に示す工程にお
いて、レジストマスク１０６を用いた導電型を付与する
不純物のドーピングを行った後、基板１０１の裏面側か
らのレーザー光の照射を行う。
いて、レジストマスク１０６を用いた導電型を付与する
不純物のドーピングを行った後、基板１０１の裏面側か
らのレーザー光の照射を行う。
【００６８】こうすることで、導電型を付与する不純物
をドーピングした領域を活性化すると共に結晶化させる
ことができる。
をドーピングした領域を活性化すると共に結晶化させる
ことができる。
【００６９】〔実施例４〕本実施例は、実施例１に示す
構成において、図２に示す工程におけるレジストマスク
１０６を他の材料に代えた構成に関する。
構成において、図２に示す工程におけるレジストマスク
１０６を他の材料に代えた構成に関する。
【００７０】レジストマスクをプラズマドーピングやイ
オンドーピングのマスクとして利用した場合、レジスト
マスクが硬化して除去にアッシングを利用しなければな
らないという問題が生じる。
オンドーピングのマスクとして利用した場合、レジスト
マスクが硬化して除去にアッシングを利用しなければな
らないという問題が生じる。
【００７１】この問題を回避するために本実施例におい
ては、１０６で示されるマスクの材料を酸化珪素膜とす
る。
ては、１０６で示されるマスクの材料を酸化珪素膜とす
る。
【００７２】マスク１０６を酸化珪素膜で構成するに
は、全面に成膜された酸化珪素膜上に基板裏面側からの
露光を利用してレジストマスクを形成する。そしてこの
レジストマスクでもって酸化珪素膜をパターニングす
る。さらにレジストマスクを除去することにより、図２
の１０６で示される部分に酸化珪素膜でなるマスク（ド
ーピングマスク）を配置することができる。
は、全面に成膜された酸化珪素膜上に基板裏面側からの
露光を利用してレジストマスクを形成する。そしてこの
レジストマスクでもって酸化珪素膜をパターニングす
る。さらにレジストマスクを除去することにより、図２
の１０６で示される部分に酸化珪素膜でなるマスク（ド
ーピングマスク）を配置することができる。
【００７３】〔実施例５〕本実施例は、実施例１に示す
構成において、活性層として結晶性珪素膜を利用する場
合の例を示す。本実施例においては、図１（Ｂ）に示す
状態において、基板上面側からレーザー光の照射を行
う。こうすることで、非晶質珪素膜でなる活性層１０４
を結晶化させ、結晶性珪素膜でなる活性層を得る。
構成において、活性層として結晶性珪素膜を利用する場
合の例を示す。本実施例においては、図１（Ｂ）に示す
状態において、基板上面側からレーザー光の照射を行
う。こうすることで、非晶質珪素膜でなる活性層１０４
を結晶化させ、結晶性珪素膜でなる活性層を得る。
【００７４】〔実施例６〕本実施例は、本明細書で開示
する発明を利用した半導体装置の例を示す。図１１に各
種半導体装置の概要を示す。ここでは、ディスプレイの
形式として、透過型または反射型の液晶表示装置の例を
示す。
する発明を利用した半導体装置の例を示す。図１１に各
種半導体装置の概要を示す。ここでは、ディスプレイの
形式として、透過型または反射型の液晶表示装置の例を
示す。
【００７５】（Ａ）に示すのは、携帯型の情報処理装置
であり、アクティブマトリクス型の液晶表示装置２００
３に必要とする情報を表示する機能を有している。ま
た、本体２００１には、カメラ部２００２、操作スイッ
チ２００４が配置され、必要とする情報を取り込むこと
ができる機能を有している。
であり、アクティブマトリクス型の液晶表示装置２００
３に必要とする情報を表示する機能を有している。ま
た、本体２００１には、カメラ部２００２、操作スイッ
チ２００４が配置され、必要とする情報を取り込むこと
ができる機能を有している。
【００７６】（Ｂ）に示すは、ヘッドマウントディスプ
レイであり、本体２１０１、アクティブマトリクス型の
液晶表示装置２１０２、バンド部２１０３で構成され
る。表示装置２１０２は比較的小型のサイズのものが２
枚使用される。
レイであり、本体２１０１、アクティブマトリクス型の
液晶表示装置２１０２、バンド部２１０３で構成され
る。表示装置２１０２は比較的小型のサイズのものが２
枚使用される。
【００７７】（Ｃ）はカーナビゲーションであり、本体
２２０１、アクティブマトリクス型の表示装置２２０
２、操作スイッチ２２０３、アンテナ２２０４で構成さ
れる。表示装置２２０２は主に地図情報が表示される。
２２０１、アクティブマトリクス型の表示装置２２０
２、操作スイッチ２２０３、アンテナ２２０４で構成さ
れる。表示装置２２０２は主に地図情報が表示される。
【００７８】（Ｄ）はリアプロジェクション型の表示装
置である。この装置は、本体２３０１、光源２３０２、
アクティブマトリクス型の液晶表示装置２３０３、ミラ
ー２３０４、２３０５、スクリーン２３０６で構成され
る。
置である。この装置は、本体２３０１、光源２３０２、
アクティブマトリクス型の液晶表示装置２３０３、ミラ
ー２３０４、２３０５、スクリーン２３０６で構成され
る。
【００７９】（Ｅ）はビデオカメラであり、本体２４０
１、アクティブマトリクス型の液晶表示装置２４０２、
接眼部２４０３、操作スイッチ２４０４、テープホルダ
ー２４０５で構成される。表示装置２４０２に映し出さ
れた撮影画像は接眼部２４０３を通してリアルタイムに
見ることができるので、使用者は画像を見ながらの撮影
が可能となる。
１、アクティブマトリクス型の液晶表示装置２４０２、
接眼部２４０３、操作スイッチ２４０４、テープホルダ
ー２４０５で構成される。表示装置２４０２に映し出さ
れた撮影画像は接眼部２４０３を通してリアルタイムに
見ることができるので、使用者は画像を見ながらの撮影
が可能となる。
【００８０】（Ｄ）はフロントプロジェクション型と呼
ばれる表示装置であり、本体２５０１、光源２５０２、
アクティブマトリクス型の表示装置２５０３、光学系
（ビームスプリッターや偏光子等が含まれる）２５０
４、スクリーン２５０５で構成される。大画面スクリー
ンであるので、表示装置２５０３は高い解像度が要求さ
れる。
ばれる表示装置であり、本体２５０１、光源２５０２、
アクティブマトリクス型の表示装置２５０３、光学系
（ビームスプリッターや偏光子等が含まれる）２５０
４、スクリーン２５０５で構成される。大画面スクリー
ンであるので、表示装置２５０３は高い解像度が要求さ
れる。
【００８１】
【発明の効果】本明細書で開示する発明を利用すること
で、コンタクト部分の位置合わせに必要とされる電極面
積を極力削減し、高い開口率を有するアクティブマトリ
クス型の液晶表示装置を得ることができる。
で、コンタクト部分の位置合わせに必要とされる電極面
積を極力削減し、高い開口率を有するアクティブマトリ
クス型の液晶表示装置を得ることができる。
【図１】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図２】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図３】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図４】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図５】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図６】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図７】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図８】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図９】 画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図１０】画素に配置された薄膜トランジスタの作製工
程を示す図。
程を示す図。
【図１１】発明を利用した半導体装置の概要を示す図。
１０１ ガラス基板 １０２ ゲイト電極 １０３ ゲイト絶縁膜 １０４ 非晶質珪素膜（活性層） １０５ ゲイト線 １０６ 窒化珪素膜でなるマクスパターン １０７ ソース領域（Ｎ型不純物領域） １０８ チャネル領域 １０９ ドレイン領域（Ｎ型不純物領域） １１０ 窒化珪素膜 １１１ ポリイミド樹脂膜 １１２、１１３ 開口 １１４ チタン膜／アルミニウム膜／チタン膜
でなる積層膜 １１５ レジストマスク １１６ レジストマスク １１７ ソース線 １１８ ドレイン電極 １１９、１２０ 除去された活性層パターン １２１ ポリイミド樹脂膜 １２２ コンタクト用の開口 １２３ ＩＴＯでなる画素電極
でなる積層膜 １１５ レジストマスク １１６ レジストマスク １１７ ソース線 １１８ ドレイン電極 １１９、１２０ 除去された活性層パターン １２１ ポリイミド樹脂膜 １２２ コンタクト用の開口 １２３ ＩＴＯでなる画素電極
Claims (7)
- 【請求項１】ボトムゲイト型の薄膜トランジスタを利用
した半導体装置であって、 前記薄膜トランジスタは、 層間絶縁膜下に存在する半導体層に対するコンタクトを
有し、 前記コンタクトは半導体層の一部が露呈する開口内にお
いて形成され、 前記開口内部においてパターニングされた電極または配
線が前記半導体層にコンタクトしており、 前記半導体層は前記開口内部において前記電極または配
線と同じパターンにパターニングされていることを特徴
とする半導体装置。 - 【請求項２】請求項１において、コンタクトする面積よ
り開口の面積の方が大きいことを特徴とする半導体装
置。 - 【請求項３】請求項１において、半導体層にコンタクト
する電極または配線は開口の縁の少なくとも一辺と重な
らないことを特徴とする半導体装置。 - 【請求項４】アクティブマトリクス型の液晶表示装置の
画素に配置されたボトムゲイト型の薄膜トランジスタを
有し、 前記薄膜トランジスタの不純物領域とアクティブマトリ
クス回路を構成するソース線とのコンタクト部におい
て、前記不純物領域はソース線のパターンにパターニン
グされていることを特徴とする半導体装置。 - 【請求項５】アクティブマトリクス型の液晶表示装置の
画素に配置されたボトムゲイト型の薄膜トランジスタを
有し、 前記薄膜トランジスタの不純物領域の一部は、コンタク
トする金属電極または金属配線の形状に自己整合的にパ
ターニングされていることを特徴とする半導体装置。 - 【請求項６】ボトムゲイト型を有する薄膜トランジスタ
の作製工程において、 層間絶縁膜下に存在する半導体層の一部が露呈する開口
を形成する工程と、 前記開口内部において半導体層にコンタクトする電極ま
たは配線を形成する工程と、 を有し、 前記配線の形成時において、電極または配線のパターン
に半導体層がパターニングされることを特徴とする半導
体装置の作製方法。 - 【請求項７】請求項６において、パターニングはドライ
エッチングにより行われることを特徴とする半導体装置
の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28600196A JP3657369B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体装置およびその作製方法 |
| TW086108046A TW334582B (en) | 1996-06-18 | 1997-06-11 | Semiconductor device and method of fabtricating same |
| US08/873,846 US6040589A (en) | 1996-06-18 | 1997-06-12 | Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole |
| KR1019970025473A KR100493976B1 (ko) | 1996-06-18 | 1997-06-18 | 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28600196A JP3657369B2 (ja) | 1996-10-08 | 1996-10-08 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10115841A true JPH10115841A (ja) | 1998-05-06 |
| JP3657369B2 JP3657369B2 (ja) | 2005-06-08 |
Family
ID=17698729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28600196A Expired - Fee Related JP3657369B2 (ja) | 1996-06-18 | 1996-10-08 | 半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3657369B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904172A (zh) * | 2017-12-11 | 2019-06-18 | 乐金显示有限公司 | 接触结构和包括该接触结构的显示装置 |
-
1996
- 1996-10-08 JP JP28600196A patent/JP3657369B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904172A (zh) * | 2017-12-11 | 2019-06-18 | 乐金显示有限公司 | 接触结构和包括该接触结构的显示装置 |
| CN109904172B (zh) * | 2017-12-11 | 2023-11-28 | 乐金显示有限公司 | 接触结构和包括该接触结构的显示装置 |
| US11901371B2 (en) | 2017-12-11 | 2024-02-13 | Lg Display Co., Ltd. | Contact structure and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3657369B2 (ja) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8031284B2 (en) | Reflective liquid crystal display panel and device using same | |
| TW478014B (en) | Semiconductor device and method of manufacturing thereof | |
| JP3607016B2 (ja) | 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| US7499118B2 (en) | Structure of switching device for liquid crystal display device and fabrication method thereof | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20060008932A1 (en) | Liquid crystal display device having driving circuit and method of fabricating the same | |
| US7804096B2 (en) | Semiconductor device comprising planarized light-shielding island films for thin-film transistors | |
| US20070103611A1 (en) | Liquid crystal display device of horizontal electric field type and fabricating method thereof | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| US20100187538A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR100493976B1 (ko) | 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터 | |
| US7332385B2 (en) | Method of manufacturing a semiconductor device that includes gettering regions | |
| US8294862B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP4916620B2 (ja) | 液晶表示装置及び電気光学装置 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP3019047B2 (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| JP3657369B2 (ja) | 半導体装置およびその作製方法 | |
| JP2000029061A (ja) | 液晶表示装置およびその製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |