KR102490030B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR102490030B1
KR102490030B1 KR1020220007261A KR20220007261A KR102490030B1 KR 102490030 B1 KR102490030 B1 KR 102490030B1 KR 1020220007261 A KR1020220007261 A KR 1020220007261A KR 20220007261 A KR20220007261 A KR 20220007261A KR 102490030 B1 KR102490030 B1 KR 102490030B1
Authority
KR
South Korea
Prior art keywords
contact hole
drain electrode
electrode
thin film
film transistor
Prior art date
Application number
KR1020220007261A
Other languages
English (en)
Other versions
KR20220015475A (ko
Inventor
박승현
송준호
송진호
이재학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200184725A external-priority patent/KR102354376B1/ko
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220007261A priority Critical patent/KR102490030B1/ko
Publication of KR20220015475A publication Critical patent/KR20220015475A/ko
Application granted granted Critical
Publication of KR102490030B1 publication Critical patent/KR102490030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 개구율을 증가시키고 안정적인 전극 연결을 위해 절연 기판, 상기 절연 기판 위에 위치하며 게이트 패드부를 포함하는 게이트선, 상기 게이트선과 절연 교차하며, 소스 전극 및 데이터 패드부를 포함하는 데이터선, 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선 및 드레인 전극 위에 위치하며 제1 접촉 구멍을 포함하는 유기 절연막, 상기 유기 절연막 위에 위치하며 제2 접촉 구멍을 포함하는 공통 전극, 상기 공통 전극 위에 위치하며 제3 접촉 구멍을 포함하는 보호막, 및 상기 보호막 위에 위치하며 상기 드레인 전극과 접촉하는 화소 전극을 포함하고, 상기 제3 접촉 구멍은 상기 제1 접촉 구멍의 일면에 인접하게 위치한다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중, 액정층에 전기장을 생성하는 두 개의 전기장 생성 전극을 모두 박막 트랜지스터 표시판 위에 형성할 수 있다.
박막 트랜지스터 표시판에 두 개의 전기장 생성 전극을 형성하는 경우, 박막 트랜지스터와 전기장 생성 전극 사이에 복수의 절연막이 배치되고, 복수의 절연막 중 적어도 한 층은 유기 절연막을 이용할 수 있다. 박막 트랜지스터와 전기장 생성 전극을 전기적으로 연결하기 위한 접촉 구멍을 복수의 절연막에 형성한다.
본 발명이 해결하고자 하는 과제는 접촉 구멍의 형성 위치 조절을 통해 박막 트랜지스터 표시판이 쇼트되는 것을 방지하고, 이를 포함하는 표시 장치의 안정성을 향상시키기 위한 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 위치하며 게이트 패드부를 포함하는 게이트선, 상기 게이트선과 절연 교차하며, 소스 전극 및 데이터 패드부를 포함하는 데이터선, 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선 및 드레인 전극 위에 위치하며 제1 접촉 구멍을 포함하는 유기 절연막, 상기 유기 절연막 위에 위치하며 제2 접촉 구멍을 포함하는 공통 전극, 상기 공통 전극 위에 위치하며 제3 접촉 구멍을 포함하는 보호막, 및 상기 보호막 위에 위치하며 상기 드레인 전극과 접촉하는 화소 전극을 포함하고, 상기 제3 접촉 구멍은 상기 제1 접촉 구멍의 일면에 인접하게 위치한다.
상기 제1 접촉 구멍은 상기 제2 접촉 구멍보다 작고, 상기 제3 접촉 구멍은 상기 제2 접촉 구멍보다 작으며, 상기 제3 접촉 구멍의 일부는 상기 드레인 전극과 중첩할 수 있다.
상기 제3 접촉 구멍은 상기 드레인 전극의 일 단부를 노출시킬 수 있다.
상기 제3 접촉 구멍의 일면은 상기 유기 절연막과 일부 중첩할 수 있다.
상기 유기 절연막과 중첩하지 않는 상기 제3 접촉 구멍의 일면과 상기 일면과 마주하는 상기 제1 접촉 구멍 사이의 직선 거리(A) 및 상기 제3 접촉 구멍의 나머지 면과 마주하는 상기 제1 접촉 구멍 사이의 직선 거리(B)는 하기 식 1을 만족할 수 있다. A > 1.2×B (식 1)
상기 직선 거리(A)는 약 1μm 내지 약 6μm일 수 있다.
상기 화소 전극과 상기 드레인 전극이 중첩하는 거리는 약 1μm 내지 약 6μm일 수 있다.
상기 제3 접촉 구멍은 상기 유기 절연막과 3면에서 중첩할 수 있다.
상기 드레인 전극은 일 방향으로 연장되어 상기 유기 절연막 및 상기 공통 전극과 일부 중첩할 수 있다.
상기 제3 접촉 구멍은 상기 드레인 전극이 연장된 일 방향의 반대인 타 방향으로 위치할 수 있다.
상기 화소 전극은 상기 제3 접촉 구멍의 일면과 중첩할 수 있다.
상기 게이트 패드부의 일부를 드러내는 제4 접촉 구멍, 및 상기 데이터 패드부의 일부를 드러내는 제5 접촉 구멍을 더 포함할 수 있다.
상기 공통 전극과 상기 화소 전극 중 어느 하나는 면형 전극이고, 나머지 하나는 가지 전극일 수 있다.
*
*본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법은 절연 기판 위에 게이트선 및 드레인 전극을 포함하는 데이터선을 형성하는 단계, 상기 게이트선 및 상기 데이터선 위에 제1 접촉 구멍을 포함하는 유기 절연막을 형성하는 단계, 상기 유기 절연막 위에 제2 접촉 구멍을 포함하는 공통 전극을 형성하는 단계, 상기 공통 전극 위에 보호막을 적층하는 단계, 상기 보호막이 상기 드레인 전극의 일단부를 노출하도록 제3 접촉 구멍을 형성하는 단계, 그리고 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하며, 상기 제3 접촉 구멍은 상기 제1 접촉 구멍의 일면에 인접하게 형성된다.
상기 제3 접촉 구멍의 일면은 상기 유기 절연막과 일부 중첩하도록 형성될 수 있다.
상기 유기 절연막과 중첩하지 않는 상기 제3 접촉 구멍의 일면과 상기 일면과 마주하는 상기 제1 접촉 구멍 사이의 직선 거리(A), 및 상기 제3 접촉 구멍의 나머지 면과 마주하는 상기 제1 접촉 구멍 사이의 직선 거리(B)는 하기 식 1을 만족하도록 형성될 수 있다. A > 1.2×B (식 1)
상기 직선 거리(A)는 약 1μm 내지 약 6μm가 되도록 형성될 수 있다.
상기 화소 전극과 상기 드레인 전극이 중첩하는 거리는 약 1μm 내지 약 6μm가 되도록 형성될 수 있다.
상기 제3 접촉 구멍은 상기 유기 절연막과 3면에서 중첩하도록 형성되고, 상기 화소 전극은 상기 제3 접촉 구멍의 일면과 중첩하도록 형성될 수 있다.
상기 드레인 전극은 일 방향으로 연장되어 상기 유기 절연막 및 상기 공통 전극과 일부 중첩하고, 상기 제3 접촉 구멍은 상기 드레인 전극이 연장된 일 방향의 반대 방향으로 위치할 수 있다.
이상과 같은 표시 장치에 의하면, 상하좌우 마진을 모두 가지는 접촉 구멍에 비해 공정 상 안정적으로 접촉 구멍을 형성하는 것이 가능하면서, 일측은 반드시 전극과 접촉하여 쇼트되는 것을 방지할 수 있다.
또한, 접촉 구멍의 위치에 따라 게이트선을 가리는 차광 부재의 폭이 감소하여 개구율 및 투과율이 향상된 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 2는 도 1의 II-II'를 따라 자른 단면도이다.
도 3은 도 1의 III-III'을 따라 자른 단면도이다.
도 4는 도 1의 IV-IV'를 따라 자른 단면도이다.
도 5는 도 1의 V-V'를 따라 자른 단면도이다.
도 6은 도 1의 VI-VI'를 따라 자른 단면도이다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 접촉 구멍의 일부 평면도이다.
도 11은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 이미지이다.
도 12는 비교예인 박막 트랜지스터 표시판의 이미지이다.
도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 전류 확인 그래프이다.
도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 전압 대비 전류 그래프이다.
도 15는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 시간 대비 전류 그래프이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 6을 참조하여 상세하게 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이고, 도 2는 도 1의 II-II'를 따라 자른 단면도이고, 도 3은 도 1의 III-III'을 따라 자른 단면도이고, 도 4는 도 1의 IV-IV'를 따라 자른 단면도이고, 도 5는 도 1의 V-V'를 따라 자른 단면도이고, 도 6은 도 1의 VI-VI'를 따라 자른 단면도이다.
도 1 내지 도 6을 참고하면, 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 게이트 패드부(129)를 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 절연 기판(110) 위에 직접 장착될 수 있다.
게이트선(121)은 단일막일 수 있고, 두 개 이상의 도전막을 포함하는 다중막일 수도 있다.
게이트선(121) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
게이트 절연막(140) 위에는 복수의 반도체(151)가 형성되어 있다. 본 발명의 한 실시예에 따른 액정 표시 장치의 경우, 반도체(151)는 돌출부(154)를 포함할 수 있으며, 돌출부(154)는 게이트 전극(124) 위에만 배치될 수도 있다.
또한, 반도체(151)의 재질은 아모포스 실리콘, 폴리 실리콘, 산화물 반도체 등이 될 수 있다.
반도체(151)는 데이터 패드부(179) 아래에 위치하는 끝 부분(159)을 포함한다.
반도체(151) 위에는 복수의 저항성 접촉 부재(ohmic contact)(161, 163, 165, 169)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 게이트 전극(124)을 중심으로 서로 마주하며 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다. 저항성 접촉 부재(169)는 설명할 데이터 패드부(179) 아래에 위치한다.
저항성 접촉 부재(161, 163, 165, 169)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 저항성 접촉 부재(161, 163, 165, 169)는 생략될 수 있다. 예를 들어, 반도체(151)가 산화물 반도체인 경우, 저항성 접촉 부재(161, 163, 165, 169)는 생략될 수 있다.
저항성 접촉 부재(161, 163, 165, 169) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 데이터 패드부(179)를 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착될 수 있다.
데이터선(171)은 주기적으로 꺾여 있으며 게이트선(121)의 연장 방향과 빗각을 이룬다. 데이터선(171)이 게이트선(121)의 연장 방향과 이루는 빗각은 45도 이상일 수 있다. 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 경우, 데이터선(171)은 일직선으로 뻗어 있을 수 있다.
드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하는 막대형 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.
데이터 도전체(171, 175)는 단일막일 수 있고, 두 개 이상의 도전막을 포함하는 다중막일 수도 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체 돌출부(154)와 함께 스위칭 소자인 박막 트랜지스터(thin film transistor, TFT)를 이룬다. 반도체(151)는 박막 트랜지스터가 위치하는 반도체(151)의 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165, 169)와 거의 동일한 평면 형태를 가질 수 있다.
데이터선(171)과 드레인 전극(175), 그리고 노출된 반도체(154) 위에는 제1 보호막(180x)이 형성되어 있다. 제1 보호막(180x)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
제1 보호막(180x) 위에는 유기 절연막(80)이 위치한다. 유기 절연막(80)의 표면은 대체로 평탄할 수 있다. 유기 절연막(80)은 감광성 물질 및 비감광성 물질을 포함할 수 있다.
또한, 유기 절연막(80)은 드레인 전극을 노출하는 제1 접촉 구멍(185a)을 포함하며, 이 외에도 게이트 패드부(129), 데이터 패드부(179) 등에 제4 접촉 구멍(181) 및 제5 접촉 구멍(182)을 포함한다. 즉, 유기 절연막(80)은 게이트 패드부(129) 및 데이터 패드부(179)에 대응하는 영역에서 제거되어 있다. 공정에서 유기 절연막(80)은 게이트 패드부(129) 및 데이터 패드부(179)에도 도포되나, 제4 접촉 구멍(181)과 제5 접촉 구멍(182) 등을 형성하기 위해 식각된다.
또한, 유기 절연막(80)의 제1 접촉 구멍(185a)은 드레인 전극(175)과 뒤에서 설명할 화소 전극(191)과의 물리적, 전기적 연결을 위한 드레인 전극(175)의 일부 영역을 드러내도록 형성되며, 본 발명의 일례로써 드레인 전극(175)의 일단부가 노출된다.
도시하지는 않았으나, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 경우, 유기 절연막(80) 아래 색 필터가 위치할 수 있고, 이 경우 유기 절연막(80) 위에 배치되어 있는 막을 더 포함할 수도 있다. 예를 들어, 색 필터 위에 배치되어, 색 필터의 안료가 액정층으로 유입되는 것을 방지하기 위한, 덮개막(capping layer)을 더 포함할 수 있고, 덮개막은 질화규소(SiNx)와 같은 절연물질로 이루어질 수 있다.
유기 절연막(80) 위에는 공통 전극(131)이 형성되어 있다. 공통 전극(131)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 본 실시예에서 공통 전극(131)은 통판 형태인 면형을 도시하였으나, 이에 제한되지 않고 가지 형상일 수 있다. 공통 전극(131)이 가지 형상인 경우, 화소 전극(191)은 면형일 수 있다.
공통 전극(131)의 가장자리 즉 드레인 전극(175)에 대응하는 영역에 형성되어 있는 제2 접촉 구멍(138)은 상기 식각된 유기 절연막(80)의 접촉 구멍과 일치하거나 보다 내측으로 위치할 수 있다. 다시 말해, 평면 상으로 제2 접촉 구멍(138)은 제1 접촉 구멍(185a) 보다 같거나 클 수 있다. 도 1을 참조하면, 제2 접촉 구멍(138)은 제1 접촉 구멍(185a)과 각 구멍에 대한 경계에 대하여 상하좌우 소정의 값 이상의 간격을 가지고 이격되도록 위치한다.
공통 전극(131)은 별도의 접촉 구멍(미도시)을 통해, 표시 영역 주변의 주변 영역에 위치하는 공통 전압선과 연결되어, 공통 전압을 인가 받는다.
공통 전극(131)과 제1 보호막(180x)의 일부분 위에는 제2 보호막(180y)이 형성되어 있다. 제2 보호막(180y)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
제2 보호막(180y)은 제3 접촉 구멍(185b)를 포함한다. 제3 접촉 구멍(185b)은 드레인 전극(175)의 일부 영역을 드러내도록 노출시키며, 특히 본 발명의 일례로써 드레인 전극(175)의 일 단부를 노출하며, 제3 접촉 구멍(185b)의 일부는 드레인 전극(175)과 중첩한다.
*
*도 1을 참조하면, 제1 접촉 구멍(185a) 및 제2 접촉 구멍(138)은 평면 상으로 각 구멍의 경계에 대하여 상하좌우 모두 소정의 거리로 이격되어 있다. 그러나 제3 접촉 구멍(185b)은 다소 비대칭하게 위치하며, 일례로써 도 1에 도시된 바와 같이 제1 접촉 구멍(185a)의 일면에 대해 인접하게 하측 방향으로 치우쳐 위치한다. 특히 하측 방향으로는 제1 접촉 구멍(185a)의 경계와 중첩할 수 있다.
도 3을 참조하여 보다 상세하게 설명하면, 제1 접촉 구멍(185a)은 제2 접촉 구멍(138) 보다 작고, 제3 접촉 구멍(185b)은 제2 접촉 구멍(138) 보다 작다.
제3 접촉 구멍(185b)은 드레인 전극(175)의 일 단부를 노출시키도록 위치한다. 드레인 전극(175)의 일 단부를 노출시키기 위해서 제3 접촉 구멍(185b)은 일방향으로 치우쳐서 위치하며, 이때 제3 접촉 구멍(185b)의 일면은 제1 접촉 구멍(185a) 보다 바깥쪽에 위치하며 유기 절연막(80)과 중첩할 수 있다.
또한, 제3 접촉 구멍(185b)은 적어도 일면에서 유기 절연막(80)과 중첩하며, 일례로써 유기 절연막(80)과 3면에서 중첩할 수 있다. 나머지 1면은 유기 절연막(80)과 이격되어 있으며, 해당 면의 이격된 공간을 통해 화소 전극(191)이 위치하고 드레인 전극(175)과 전기적으로 연결될 수 있다. 즉, 화소 전극(191)은 제3 접촉 구멍(185b)의 일면을 통해 드레인 전극(175)과 접촉한다.
한편, 드레인 전극(175)은 도 1에 도시된 바와 같이 일 방향, 본 명세서에서는 상부 방향으로 연장될 수 있다. 상기 연장된 드레인 전극(175)은 유기 절연막(80)과 공통 전극(131)의 일부와 중첩하고, 일 방향의 반대 방향인 타 방향으로 제3 접촉 구멍(185b)이 위치하게 할 수 있다.
한편, 유기 절연막(80)과 중첩하지 않는 제3 접촉 구멍(185b)의 일면은 상기 일면과 마주하는 상기 제1 접촉 구멍(185a)까지 간격이 존재한다. 상기 간격을 나타내는 직선 거리를 A라 지칭하고, 제3 접촉 구멍(185b)의 나머지 면과 마주하는 제1 접촉 구멍 (185a) 사이의 직선 거리를 B라 지칭할 때, 하기 식 1을 만족할 수 있다.
A > 1.2×B (식 1)
여기서, A는 도 1에 도시된 바와 같이 드레인 전극(175)이 연장된 방향으로 제1 접촉 구멍과 제3 접촉 구멍 사이의 이격된 간격을 말하며, 해당 영역을 통해 화소 전극(191)이 드레인 전극과 연결된다.
B는 하나의 변수로 나타내었으나 화소 전극(191)이 위치하지 않거나 유기 절연막(80)과 중첩하는 제3 접촉 구멍(185b)의 일면과 이와 마주하는 제1 접촉 구멍(185a) 사이의 간격을 나타낸다.
이때, 일례로써 상기 직선 거리(A)는 약 1μm 내지 약 6μm일 수 있으며, 이에 제한되는 것은 아니다. 또한, 상기 제3 접촉 구멍(185b)을 통해 드레인 전극(175)과 연결되는 화소 전극(191) 및 상기 드레인 전극(175)이 중첩하는 간격은 약 1μm 내지 약 6μm일 수 있다. 상기 간격이 너무 작은 경우 저항이 증가하기 때문이며, 상기 수치 범위에 제한되는 것은 아니다.
정리하면, 화소 전극(191)이 연결되는 제3 접촉 구멍(185b)의 일면으로부터 이와 마주하는 제1 접촉 구멍(185a)까지의 간격은 나머지 3면으로부터 그와 마주하는 제1 접촉 구멍(185a)까지의 간격의 1.2배보다 클 수 있다. 이러한 비대칭적인 위치 관계를 통해 제3 접촉 구멍(185b)은 어느 일 측에 가깝게 위치한다.
제2 보호막(180y) 위에 화소 전극(191)이 위치한다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 서로 대체로 평행하게 뻗으며 서로 이격되어 있는 복수의 가지 전극(193)과 가지 전극(193)의 위 및 아래의 끝 부분을 연결하는 하부 및 상부의 가로부(192)를 포함한다. 화소 전극(191)의 가지 전극(193)은 데이터선(171)을 따라 꺾여 있을 수 있다. 그러나, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 경우, 데이터선(171)과 화소 전극(191)의 가지 전극(193)은 일직선으로 뻗어 있을 수 있다.
본 명세서는 화소 전극(191)이 가지형이고 공통 전극(131)이 면형인 예를 도시하였으나, 이와 반대로 화소 전극(191)이 면형이고 공통 전극(131)이 가지형일 수 있다.
제1 보호막(180x)과 제2 보호막(180y), 그리고 게이트 절연막(140)에는 게이트 패드부(129)의 일부분을 드러내는 제4 접촉 구멍(181)이 형성되어 있다. 제4 접촉 구멍(181)은 적어도 하나 이상일 수 있고, 그 평면 형태는 사각형 등 다각형일 수 있고, 원형이거나 타원형일 수도 있다. 제4 접촉 구멍(181)에는 제1 연결 부재(81)가 형성되어 있다. 제1 연결 부재(81)는 화소 전극(191)과 동일한 층으로 함께 형성된다.
제1 보호막(180x)과 제2 보호막(180y)에는 데이터 패드부(179)의 일부분을 드러내는 제5 접촉 구멍(182)이 형성되어 있다. 제5 접촉 구멍(182)은 적어도 하나 이상일 수 있고, 그 평면 형태는 사각형 등 다각형일 수 있고, 원형이거나 타원형일 수도 있다. 제5 접촉 구멍(182)에는 제2 연결 부재(82)가 형성되어 있다. 제2 연결 부재(82)는 화소 전극(191)과 동일한 층으로 함께 형성된다.
이상과 같은 박막 트랜지스터 표시판은 일측으로 치우쳐 형성된 제3 접촉 구멍을 포함하며, 특히, 화소 전극(191)의 길이 방향과 반대측에 위치하여 이를 가리기 위한 차광 부재(220)의 폭을 감소시킬 수 있다. 차광 부재(220)의 폭이 감소됨에 따라 개구율 및 투과율이 향상되고 이를 통해 소비 전력을 감소시킨다. 또한, 일면에서는 반드시 접촉하는 화소 전극의 제공을 통해 공정에 따른 불량을 감소시킬 수 있다.
또한, 본 명세서는 유기 절연막(80)을 포함하는 실시예에 대해 기술하였으나, 이에 제한되지 않고 유기 절연막(80)을 포함하지 않는 실시예도 가능함은 물론이다.
이하에서, 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 설명한다.
먼저, 절연 기판(110) 위에 게이트 전극(124)과 게이트 패드부(129)를 포함하는 게이트선(121)을 형성한다. 이때, 주변 영역에 배치되어 있는 공통 전압선을 함께 형성할 수 있다. 그 후, 게이트선(121) 및 공통 전압선 위에 게이트 절연막(140)을 적층하고, 반도체(151)를 적층하고, 저항성 접촉 부재를 이루는 층을 형성한다. 소스 전극(173) 및 데이터 패드부(179)를 포함하는 데이터선(171) 및 드레인 전극(175)을 포함하는 데이터 도전체를 형성한다. 그 후, 데이터 도전체를 마스크로 하여, 저항성 접촉 부재를 이루는 층을 식각하여, 저항성 접촉 부재(161, 163, 165, 169)를 완성하고, 반도체(151)의 돌출부(154)의 일부를 노출한다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
다음으로 데이터 도전체(171, 175) 위에 제1 보호막(180x)을 적층한다. 제1 보호막(180x)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
다음으로 제1 보호막(180x)의 위에, 제1 접촉 구멍(185a)을 포함하는 유기 절연막(80)을 형성한다. 유기 절연막(80)은 감광성 물질 및 비감광성 물질을 포함하고, 유기 절연막(80)의 표면은 대체로 평탄할 수 있다. 유기 절연막(80)은 게이트 패드부(129) 및 데이터 패드부(179)에 대응하는 영역에도 위치한다.
본 발명의 다른 실시예에 따르면 유기 절연막 아래에 색 필터가 위치할 수 있고, 이 경우 유기 절연막 위에 덮개막(capping layer)을 더 형성할 수 있다.
다음으로 유기 절연막(80) 위에 도전층을 적층하여 제2 접촉 구멍(138)을 포함하는 공통 전극(131)을 형성한다. 발명의 일례로써 공통 전극(131)은 면형일 수 있다.
다음으로 공통 전극(131) 상에 제3 접촉 구멍(185b)을 포함하는 제2 보호막(180y)을 형성한다.
복수의 접촉 구멍에 대해 보다 구체적으로 설명하면, 제1 접촉 구멍(185a)은 제2 접촉 구멍(138) 보다 작고, 제3 접촉 구멍(185b)은 제2 접촉 구멍(138) 보다 작게 형성된다. 특히, 제3 접촉 구멍(185b)은 드레인 전극(175)의 일 단부를 노출시키도록 형성되며, 이에 따라 제3 접촉 구멍(185b)은 제1 접촉 구멍(185a)의 일면에 대해 인접하게 즉, 일측으로 치우쳐 형성된다.
즉, 드레인 전극(175)의 일 단부를 노출시키기 위해서 제3 접촉 구멍(185b)은 일방향으로 치우쳐서 형성되며, 이때 제3 접촉 구멍(185b)의 일면은 제1 접촉 구멍(185a) 보다 바깥쪽에 위치한다. 바깥쪽에 위치하는 상기 일면은 유기 절연막(80)과 중첩할 수 있다.
또한, 제3 접촉 구멍(185b)은 일면에서 유기 절연막(80)과 중첩하며, 다른 예로써 유기 절연막(80)과 최대 3면에서 중첩하도록 형성될 수 있다. 적어도 나머지 1면은 유기 절연막(80)과 이격되어 있으며, 해당 면을 통해 화소 전극(191)이 드레인 전극(175)과 연결될 수 있다.
드레인 전극(175)은 도 1에 도시된 바와 같이 일 방향, 본 명세서에서는 상부 방향으로 연장되어 형성될 수 있다. 이와 같이 연장된 드레인 전극(175)은 유기 절연막(80)과 공통 전극(131)의 일부와 중첩하고, 일 방향의 반대 방향인 타 방향으로 제3 접촉 구멍(185b)이 형성되게 한다.
한편, 유기 절연막(80)과 중첩하지 않는 제3 접촉 구멍(185b)의 일면은 상기 일면과 마주하는 상기 제1 접촉 구멍까지 간격이 존재한다. 상기 간격을 나타내는 직선 거리를 A라 지칭하고, 유기 절연막(80)과 중첩하지 않는 제3 접촉 구멍(185b)의 나머지 면과 마주하는 제1 접촉 구멍 (185a) 사이의 직선 거리를 B라 지칭할 때, 하기 식 1을 만족하도록 형성될 수 있다.
A > 1.2×B (식 1)
여기서, A는 도 1에 도시된 바와 같이 드레인 전극(175)이 연장된 방향으로 이격된 간격을 말하며, 해당 영역을 통해 드레인 전극(175)과 화소 전극(191)이 연결된다.
B는 하나의 변수로 나타내었으나 화소 전극(191)이 위치하지 않거나 유기 절연막(80)과 중첩하는 제3 접촉 구멍(185b)의 나머지 면들과 이와 마주하는 제1 접촉 구멍(185a)의 면 사이의 간격을 나타낸다.
이때 상기 직선 거리(A)는 약 1μm 내지 약 6μm일 수 있으며, 이에 제한되는 것은 아니다. 또한, 상기 제3 접촉 구멍(185b)을 통해 드레인 전극(175)과 연결되는 화소 전극(191) 및 상기 드레인 전극(175)의 중첩하는 간격은 약 1μm 내지 약 6μm일 수 있다. 상기 간격이 너무 작은 경우 저항이 증가하기 때문이며, 이러한 수치 범위에 제한되는 것은 아니다.
마지막으로, 도 1 내지 도 6에 도시한 바와 같이, 제2 보호막(180y) 위에 화소 전극(191), 제1 연결 부재(81), 제2 연결 부재(82), 그리고 제3 연결 부재(86)를 형성한다.
제1 연결 부재(81)는 제4 접촉 구멍(181)에 의해 드러나 있는 게이트 패드부(129)를 덮고, 제2 연결 부재(82)는 제5 접촉 구멍(182)에 의해 드러나 있는 데이터 패드부(179)를 덮는다.
화소 전극(191)은 제3 접촉 구멍(185b)에 의해 드러나 있는 드레인 전극(175)을 덮어, 드레인 전극(175)과 물리적 전기적으로 연결된다.
이상과 같은 박막 트랜지스터 표시판의 제조 방법에 따르면 일측으로 치우쳐 형성된 제3 접촉 구멍을 포함하며, 특히, 화소 전극(191)의 길이 방향과 반대측에 위치하여 이를 가리기 위한 차광 부재(220)의 폭을 감소시킬 수 있다. 차광 부재(220)의 폭이 감소됨에 따라 개구율 및 투과율이 향상되고, 이를 통해 소비 전력이 감소한다. 또한, 반드시 일면에서는 접촉하는 화소 전극의 제공을 통해 공정에 따른 불량을 감소시킬 수 있다.
이하에서, 도 7 내지 도 10을 참조하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 접촉 구멍 위치 관계에 대해 살펴본다. 앞서 서술한 동일한 구성요소에 대해서는 설명을 생략하며, 접촉 구멍 간의 위치 위주로 설명한다. 각 도면에서 (a)는 평면도이고, (b)는 b-b에 따라 자른 단면도이다.
우선 도 7(a)을 참조하면, 소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
*
*다만, 드레인 전극(175)은 데이터선(171)에 수직한 방향으로 연장되어 있을 수 있으며, 이는 연장된 일측에서 화소 전극(191)과 접촉하기 위함이다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)과 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.
이때, 유기 절연막(80)의 제1 접촉 구멍(185a) 및 공통 전극(131)의 제2 접촉 구멍(138)은 도 7(a)에 도시된 바와 같이 평면 상으로 상하좌우 모두에 대해 소정의 값 의 간격을 가지도록 형성된다.
*
*그러나 제3 접촉 구멍(185b)은 제1 접촉 구멍(185a) 및 제2 접촉 구멍(138)과 상하좌우 모두에 대해 소정의 값 이상의 간격을 가지는 것이 아니며, 도 7(a)에 도시된 바와 같이 다소 일측에 치우진 비대칭으로 형성된다. 특히, 일면에서는 제1 접촉 구멍(185a) 보다 안쪽으로 형성되어 유기 절연막(80)과 제3 접촉 구멍(185b)가 중첩할 수 있다.
도 7(b)에 도시된 바와 같이 유기 절연막(80)과 중첩하는 제3 접촉 구멍의 일면에서는 화소 전극(191)이 위치하지 않으며 드레인 전극(175)과 중첩하면서 유기 절연막(80)과 중첩하지 않는 타면을 통해 화소 전극(191)이 드레인 전극(175)과 전기적으로 연결된다. 상기 일면에서는 절연막의 언더컷(undercut) 등에 의해 화소 전극(191)의 연결이 끊어지기 때문이다. 이때, 화소 전극(191)이 드레인 전극(175)과 전기적으로 연결되는 영역의 길이를 B(저항 마진으로 지칭)로 나타냈으며, 화소 전극(191)과 제2 절연층(180y)이 중첩하는 길이를 A(컨택 마진으로 지칭)으로 나타냈다.
도 8(a) 내지 (b)를 참조하면, 도 1과 같이 드레인 전극(175)이 연장된 구성 형태이며, 다른 구성 요소의 위치 및 크기 또한 동일하다. 그러나 도 1과 비교하여, 도 8의 실시예는 제3 접촉 구멍(185b)의 크기가 커진 경우이다. 저해상도 노광기를 사용하는 경우, 제3 접촉 구멍(185b)의 크기가 도 8과 같이 커지며, 도 7과는 달리 유기 절연막(80)과 3면에서 중첩할 수 있다. 또한, 공통 전극(131)의 제2 접촉 구멍(138) 보다 안쪽으로 형성될 수 있으며, 이러한 경우 제3 접촉 구멍(185b)은 공통 전극(131)과 일면에서 중첩할 수 있다.
즉, 도 8(a) 내지 (b)와 같이 저해상도 노광기를 사용하는 경우, 제3 접촉 구멍(185b)은 유기 절연막(80)과 3면에서 중첩하고, 중첩하지 않는 일면을 통해 화소 전극(191)과 드레인 전극(175)이 연결된다. 또한, 제3 접촉 구멍(185b)은 공통 전극(131)과 일면에서 중첩할 수 있으며, 나머지 3면에서는 중첩하지 않을 수 있다. 이때, 화소 전극(191)이 드레인 전극(175)과 전기적으로 연결되는 영역의 길이를 B(저항 마진으로 지칭)로 나타냈으며, 화소 전극(191)과 제2 절연층(180y)이 중첩하는 길이를 A(컨택 마진으로 지칭)으로 나타냈다.
따라서, 공정 불량 또는 저해상도 노광기에 의해서도 화소 전극(191)은 적어도 일면에서 드레인 전극(175)과 연결되어 동작할 수 있다.
다음, 도 9(a) 내지 도 9(b)를 살펴보면, 제3 접촉 구멍(185b)은 대각선 방향으로 치우쳐서 위치할 수 있다. 도 1의 실시예와 비교하여, 도 1의 실시예는 수직한 일 방향으로만 치우치게 위치하나, 도 9의 실시예는 대각선으로 비스듬한 방향으로 치우쳐 위치한다. 이와 같은 경우, 제3 접촉 구멍(185b)은 좌측 및 하측면에서 유기 절연막(80)과 중첩하며, 우측 및 상측면에서는 화소 전극(191)이 위치하면서 드레인 전극(175)과 연결될 수 있다. 이때, 화소 전극(191)이 드레인 전극(175)과 전기적으로 연결되는 영역의 길이를 B(저항 마진으로 지칭)로 나타냈으며, 화소 전극(191)과 제2 절연층(180y)이 중첩하는 길이를 A(컨택 마진으로 지칭)으로 나타냈다.
따라서, 도 9(a)와 같이 제3 접촉 구멍(185b)이 대각선으로 치우친 경우에도 화소 전극(191)은 드레인 전극(175)과 소정의 값 이상의 저항 마진을 가지도록 연결되어 구동 가능하다.
다음, 도 10(a) 내지 도 10(b)를 참조하면, 도 10의 실시예는 드레인 전극(175)의 폭이 제1 접촉 구멍(185a)의 폭보다 넓으면서 저해상도 노광기를 사용하는 경우이다.
제3 접촉 구멍(185b)의 일면은 공통 전극(131)과 중첩하고 나머지 3면은 중첩하지 않는다. 또한, 제3 접촉 구멍(185b)의 3면은 유기 절연막(80)과 중첩하고 나머지 일면은 중첩하지 않는다. 또한, 제3 접촉 구멍(185b)은 드레인 전극(175)의 일단을 노출시킨다.
제3 접촉 구멍(185b)에 의해 노출된 드레인 전극(175)은 제3 접촉 구멍(185b)이 유기 절연막(80)과 중첩하지 않는 나머지 일면을 통해 화소 전극(191)과 연결된다. 이때, 화소 전극(191)이 드레인 전극(175)과 전기적으로 연결되는 영역의 길이를 B(저항 마진으로 지칭)로 나타냈으며, 화소 전극(191)과 제2 절연층(180y)이 중첩하는 길이를 A(컨택 마진으로 지칭)으로 나타냈다.
즉, 도 10과 같은 경우에도 드레인 전극과 유기 절연막은 일면을 통해 연결된다.
다음으로 도 11 및 도 12를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터의 개구율과 비교예의 개구율을 살펴본다. 도 11은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 이미지이고, 도 12는 비교예인 박막 트랜지스터 표시판의 이미지이다.
도 11을 살펴보면, 게이트선에 나란하게 형성되는 차광 부재의 폭이 다소 좁으며, 이에 따라 화소 전극을 통해 나오는 표시 영역이 큰 것을 알 수 있다. 반면, 도 12의 비교예는 게이트선에 나란한 차광 부재의 폭이 상당히 넓어 화소 영역에 의한 개구율이 도 11에 비해 낮음을 알 수 있다.
이를 표 1을 통해 보다 구체적으로 살펴본다.
본 발명의 실시예 비교예
차광 부재의 폭 (μm) 22 29.6
개구율 (%) 58.25 45.5
투과율 (%) 4.2 3.4
표 1을 살펴보면 비교예에 비해 본 발명의 실시예에 따른 차광 부재의 폭이 약 7.6 μm 정도 감소하였다. 이는 약 26% 정도의 감소량으로 상당한 정도의 폭이 감소함을 알 수 있다. 또한, 개구율은 45.5%에서 58.25%로 약 13% 정도 증가하였고, 투과율은 3.4%에서 4.2%로 증가하였다. 따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 개구율 및 투과율이 향상되며, 이에 따른 소비 전력 역시 감소함을 알 수 있다.
다음, 도 13 내지 도 15를 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 실험 그래프를 살펴본다. 도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 전류 확인 그래프이고, 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 전압 대비 전류 그래프이고, 도 15는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 비교예에 대한 시간 대비 전류 그래프이다.
우선, 도 13을 살펴보면, 화소 전극이 제3 접촉 구멍과 접하는 면수에 따른 전류의 흐름을 나타낸 그래프이다. 접하는 면수뿐만 아니라 접하는 면적에 따라서도 별도로 나타냈다. 1, 1', 1''의 경우는 화소 전극이 제3 접촉 구멍의 일면과 접하며, 이때 접하는 면적이 5
Figure 112022006423362-pat00001
5, 6
Figure 112022006423362-pat00002
6, 7
Figure 112022006423362-pat00003
7인 경우이다. 2, 2', 2''의 경우는 화소 전극이 제3 접촉 구멍의 3면과 접하며, 이때 접하는 면적이 5
Figure 112022006423362-pat00004
5, 6
Figure 112022006423362-pat00005
6, 7
Figure 112022006423362-pat00006
7인 경우이다. 3, 3', 3''의 경우는 화소 전극이 제3 접촉 구멍의 4면과 접하며, 이때 접하는 면적이 5
Figure 112022006423362-pat00007
5, 6
Figure 112022006423362-pat00008
6, 7
Figure 112022006423362-pat00009
7인 경우이다.
둘 중 하측 그래프는 게이트에 인가되는 전압이 -6V일 때의 Ioff를 나타내며, 상측 그래프는 게이트에 인가되는 전압이 20V일 때의 Ion을 나타낸다. 이를 살펴보면, 접하는 면수 또는 면적이 상이함에도 불구하고 Ioff 및 Ion이 거의 일정함을 알 수 있다. 따라서, 본 발명의 실시예와 같이 접촉 구멍과 화소 전극이 접하는 면을 변경시키더라도 표시 장치의 성능에는 별다른 영향을 미치지 않음을 알 수 있다.
또한, 도 14는 전압을 증가시킴에 따라 접촉 구멍에서 불량이 발생하는지 여부를 전압 인가를 통해 살펴본다. 복수의 선 중 가장 하측에 위치하는 그래프가 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판이다. 이때, 기울기가 가장 큰 두 case 1 및 case 2는 화소 전극과 접촉 구멍이 4면에서 접촉하는 경우이며, case 3 및 case 5는 일면에서 접촉한 하나 접촉 구멍 또는 복수의 접촉 구멍에 대한 경우이며, case 4는 화소 전극과 접촉 구멍이 2면에서 접촉하는 경우이다.
다른 비교예에 대한 그래프는 전압이 증가함에 따라 소정의 값에서 더 이상 전류가 증가하지 않으나, 본 발명의 일 실시예에 대한 case 5를 살펴보면, 전압 인가에 따라 전압이 상승하는 경우에도 별다른 불량이나 끊김 없이 일정하게 전류가 증가함을 알 수 있다. 즉, 본 발명의 일 실시예에 따라 화소 전극과 접촉 구멍이 일면에서만 접촉하는 경우에도, 표시 장치의 성능에 이상이 없음을 확인할 수 있다.
도 15는 일정 조건에서 전압 인가 시, 시간이 경과함에 따른 전류를 나타낸 것이며, case 1은 하나의 화소 전극과 접촉 구멍이 일면에서 접촉하면서 10V를 인가한 경우이며, case 2는 하나의 화소 전극과 접촉 구멍이 4면에서 접촉하면서 5V를 인가한 경우이며, case 3은 복수의 화소 전극과 접촉 구멍이 4면에서 접촉하면서 50V를 인가한 경우이며, case 4는 복수의 화소 전극과 접촉 구멍이 일면에서 접촉하면서 50V를 인가한 경우이다.
도 15를 참조하면, 화소 전극과 접촉 구멍이 일면에서 접촉하고 있는 case 1 및 case 4는 어느 정도 일정한 전류를 나타냄을 알 수 있다. 특히, case 4는 4면에서 접촉하고 있는 실시예인 case 2 내지 case 3에 비해 다소 낮은 전류를 나타내나 시간이 경과함에도 일정한 전류를 나타냄을 알 수 있다.
즉, 화소 전극과 접촉 구멍이 일면에서만 접촉하는 본 발명의 실시예에 따르는 경우에도 표시 장치의 성능을 유지할 수 있음을 확인하였다.
정리하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 접촉 구멍의 비대칭하게 치우진 위치에 따라 화소 전극이 접촉 구멍의 일면에서 반드시 접촉하도록 하고, 이를 통해 공정 오차 또는 불량에 의해서도 화소 전극과 드레인 전극이 연결될 수 있도록 한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110 : 절연 기판 121 : 게이트선
124 : 게이트 전극 129 : 게이트 패드부
131 : 공통 전극 138 : 제2 접촉 구멍
140 : 게이트 절연막 151 : 반도체
161, 163, 165, 169 : 저항성 접촉 부재
171 : 데이터 도전체 173 : 소스 전극
175 : 드레인 전극 179 : 데이터 패드부
180x : 제1 보호막 180y : 제2 보호막
181 : 제4 접촉 구멍 182 : 제5 접촉 구멍
185a : 제1 접촉 구멍 185b : 제2 접촉 구멍
191 : 화소 전극 192 : 가로부
193 : 가지 전극 220 : 차광 부재
80 : 유기 절연막 81, 82, 86 : 연결 부재

Claims (18)

  1. 기판,
    상기 기판 위에 위치하며, 소스 전극 및 드레인 전극을 포함하는 트랜지스터,
    상기 드레인 전극 위에 위치하며 제1 접촉 구멍을 포함하는 유기 절연막,
    상기 유기 절연막 위에 위치하며 제2 접촉 구멍을 포함하는 공통 전극,
    상기 공통 전극 위에 위치하는 보호막, 및
    상기 보호막 위에 위치하며, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고,
    상기 드레인 전극과 상기 화소 전극이 접촉하는 영역은 상기 제1 접촉 구멍과 중첩하고,
    상기 보호막은 상기 드레인 전극의 상부면까지 연장되는 평평한 부분을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 보호막은 제3 접촉 구멍을 포함하고,
    평면상 상기 제3 접촉 구멍의 적어도 일부는 상기 제1 접촉 구멍과 중첩하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    평면상 상기 제1 접촉 구멍은 상기 제2 접촉 구멍보다 작고,
    상기 제3 접촉 구멍의 적어도 일부는 상기 드레인 전극을 노출하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제3 접촉 구멍의 적어도 일부는 상기 유기 절연막과 중첩하는 박막 트랜지스터 표시판.
  5. 제2항에서,
    평면상 상기 제3 접촉 구멍과 상기 제1 접촉 구멍의 형태가 상이한 박막 트랜지스터 표시판.
  6. 제5항에서,
    평면상 상기 제3 접촉 구멍과 상기 제1 접촉 구멍의 중심이 일치하지 않는 박막 트랜지스터 표시판.
  7. 제5항에서,
    평면상 상기 제3 접촉 구멍의 중심은 상기 제1 접촉 구멍의 중심으로부터 일측으로 치우친 박막 트랜지스터 표시판.
  8. 제5항에서,
    평면상 상기 제3 접촉 구멍의 가장자리와 상기 제1 접촉 구멍의 가장자리 사이의 간격이 상이한 복수의 영역을 포함하는 박막 트랜지스터 표시판.
  9. 기판,
    상기 기판 위에 위치하며, 소스 전극 및 드레인 전극을 포함하는 트랜지스터,
    상기 드레인 전극 위에 위치하며 제1 접촉 구멍을 포함하는 유기 절연막,
    상기 유기 절연막 위에 위치하며 제2 접촉 구멍을 포함하는 공통 전극,
    상기 공통 전극 위에 위치하며, 제3 접촉 구멍을 포함하는 보호막, 및
    상기 보호막 위에 위치하며, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고,
    상기 드레인 전극과 상기 화소 전극이 접촉하는 영역은 상기 제3 접촉 구멍과 중첩하고,
    상기 화소 전극의 일 단과 상기 드레인 전극의 일 단이 접촉하는 부분은 상기 제1 접촉 구멍을 형성하는 상기 유기 절연막의 일 면과 이격되어 위치하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    평면상 상기 제1 접촉 구멍은 상기 제2 접촉 구멍보다 작고,
    평면상 상기 제3 접촉 구멍은 상기 제2 접촉 구멍보다 작으며, 상기 제3 접촉 구멍의 적어도 일부는 상기 드레인 전극을 노출하는 박막 트랜지스터 표시판.
  11. 제9항에서,
    상기 제3 접촉 구멍은 상기 드레인 전극의 끝단을 노출시키는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 제3 접촉 구멍의 적어도 일부는 상기 유기 절연막과 중첩하는 박막 트랜지스터 표시판.
  13. 제9항에서,
    상기 소스 전극 및 상기 드레인 전극 중 적어도 어느 하나는 일 방향으로 연장되며, 상기 소스 전극 및 상기 드레인 전극 중 적어도 어느 하나의 일부는 상기 유기 절연막 및 상기 공통 전극과 중첩하는 박막 트랜지스터 표시판.
  14. 제9항에서,
    평면상 상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍의 적어도 일부는 서로 중첩하는 박막 트랜지스터 표시판.
  15. 제9항에서,
    평면상 상기 제3 접촉 구멍의 중심은 상기 제1 접촉 구멍의 중심에 대해 일측으로 치우쳐 위치하는 박막 트랜지스터 표시판.
  16. 제9항에서,
    평면상 상기 제3 접촉 구멍의 가장자리와 상기 제1 접촉 구멍의 가장자리 사이의 간격이 상이한 복수의 영역을 포함하는 박막 트랜지스터 표시판.
  17. 제9항에서,
    상기 화소 전극은 상기 드레인 전극의 끝단과 연결되는 박막 트랜지스터 표시판.
  18. 제9항에서,
    상기 화소 전극과 상기 드레인 전극이 접촉하는 부분은 상기 제3 접촉 구멍 내에 위치하고, 상기 제1 접촉 구멍을 형성하는 상기 유기 절연막의 일 면과 이격되어 위치하는 박막 트랜지스터 표시판.

KR1020220007261A 2020-12-28 2022-01-18 박막 트랜지스터 표시판 및 그 제조 방법 KR102490030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220007261A KR102490030B1 (ko) 2020-12-28 2022-01-18 박막 트랜지스터 표시판 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200184725A KR102354376B1 (ko) 2013-11-04 2020-12-28 박막 트랜지스터 표시판 및 그 제조 방법
KR1020220007261A KR102490030B1 (ko) 2020-12-28 2022-01-18 박막 트랜지스터 표시판 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200184725A Division KR102354376B1 (ko) 2013-11-04 2020-12-28 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220015475A KR20220015475A (ko) 2022-02-08
KR102490030B1 true KR102490030B1 (ko) 2023-01-18

Family

ID=80252005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220007261A KR102490030B1 (ko) 2020-12-28 2022-01-18 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102490030B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043476A1 (en) 2011-08-16 2013-02-21 Chimei Innolux Corporation Thin film transistor substrate and display device comprising the same
WO2013073619A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101953832B1 (ko) * 2011-09-07 2019-03-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043476A1 (en) 2011-08-16 2013-02-21 Chimei Innolux Corporation Thin film transistor substrate and display device comprising the same
WO2013073619A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
KR20220015475A (ko) 2022-02-08

Similar Documents

Publication Publication Date Title
KR102198111B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9791749B2 (en) Display device
TWI559061B (zh) 液晶顯示器及其製造方法
US8228478B2 (en) Liquid crystal display device
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US9804468B2 (en) Liquid crystal display
KR20110042668A (ko) 표시 장치
JP2014093521A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR102098712B1 (ko) 표시 장치 및 이의 제조 방법
JP5683874B2 (ja) 薄膜トランジスタアレイパネル及びその製造方法
KR101811358B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102490030B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102354376B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN106908986B (zh) 像素结构及其显示面板
KR102156258B1 (ko) 박막 트랜지스터 표시판
JP2006235652A (ja) 液晶表示装置
KR20200023583A (ko) 액정 표시 장치
US9224867B2 (en) Thin film transistor array panel and method of manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant