JP2015090495A - 薄膜トランジスタ表示板 - Google Patents

薄膜トランジスタ表示板 Download PDF

Info

Publication number
JP2015090495A
JP2015090495A JP2014182680A JP2014182680A JP2015090495A JP 2015090495 A JP2015090495 A JP 2015090495A JP 2014182680 A JP2014182680 A JP 2014182680A JP 2014182680 A JP2014182680 A JP 2014182680A JP 2015090495 A JP2015090495 A JP 2015090495A
Authority
JP
Japan
Prior art keywords
contact hole
electrode
drain electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014182680A
Other languages
English (en)
Other versions
JP6510779B2 (ja
Inventor
承 鉉 朴
Seung Hyun Park
承 鉉 朴
俊 昊 宋
Jun-Ho Song
俊 昊 宋
ジン 鎬 宋
Jean-Ho Song
ジン 鎬 宋
宰 學 李
Jae-Hak Yi
宰 學 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2015090495A publication Critical patent/JP2015090495A/ja
Application granted granted Critical
Publication of JP6510779B2 publication Critical patent/JP6510779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】開口率を増加させ安定的な電極接続を実現する薄膜トランジスタ表示板を提供する。【解決手段】本発明の薄膜トランジスタ表示板は、絶縁基板と、絶縁基板上に位置してゲート電極及びゲートパッド部を含むゲート線と、ゲート線が形成された絶縁基板上にゲート絶縁膜を介して形成された半導体膜と、ゲート線と絶縁して交差し、半導体膜上に形成されたソース電極及びデータパッド部を含むデータ線と、ソース電極に対向して半導体膜上に形成されたドレイン電極と、データ線及びドレイン電極上の第１保護膜上に位置して第１接触孔を含む有機絶縁膜と、有機絶縁膜上に位置して第２接触孔を含む共通電極と、共通電極上に位置して第３接触孔を含む第２保護膜と、第２保護膜上に位置して第３接触孔を通じてドレイン電極と接触する画素電極と、を有し、第３接触孔は第１接触孔の一面に隣接して位置する。【選択図】図１

Description

本発明は、薄膜トランジスタ表示板に関する。
液晶表示装置は、現在、最も幅広く使用されている平板表示装置の一つであって、画素電極及び共通電極等の電界生成電極（ｆｉｅｌｄ ｇｅｎｅｒａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ）が形成された二枚の表示板と、その間に挿入された液晶層とを含む。液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の方向を決定して入射光の偏光を制御することによって画像を表示する。
このような液晶表示装置で、液晶層に電界を生成する二つの電界生成電極を全て薄膜トランジスタ表示板上に形成することができる。
薄膜トランジスタ表示板に二つの電界生成電極を形成する場合、薄膜トランジスタと電界生成電極との間に複数の絶縁膜が配置され、複数の絶縁膜のうちの少なくとも一層に有機絶縁膜を用いることができる。薄膜トランジスタと電界生成電極とを電気的に接続するための接触孔が複数の絶縁膜に形成される。
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、接触孔の形成位置調節を通じて薄膜トランジスタ表示板が短絡されることを防止し、これを含む表示装置の安定性を向上させることができる薄膜トランジスタ表示板を提供することにある。
上記目的を達成するためになされた本発明の一態様による薄膜トランジスタ表示板は、絶縁基板と、前記絶縁基板上に位置してゲート電極及びゲートパッド部を含むゲート線と、前記ゲート線が形成された前記絶縁基板上にゲート絶縁膜を介して形成された半導体膜と、前記ゲート線と絶縁して交差し、前記半導体膜上に形成されたソース電極及びデータパッド部を含むデータ線と、前記ソース電極に対向して前記半導体膜上に形成されたドレイン電極と、前記データ線及びドレイン電極上の第１保護膜上に位置して第１接触孔を含む有機絶縁膜と、前記有機絶縁膜上に位置して第２接触孔を含む共通電極と、前記共通電極上に位置して第３接触孔を含む第２保護膜と、前記第２保護膜上に位置して前記第３接触孔を通じて前記ドレイン電極と接触する画素電極と、を有し、前記第３接触孔は前記第１接触孔の一面に隣接して位置することを特徴とする。
前記第１接触孔は、前記第２接触孔より小さく、前記第３接触孔は、前記第２接触孔より小さく且つ該第３接触孔の一部が前記ドレイン電極に重畳し得る。
前記第３接触孔は、前記ドレイン電極の一端部を露出させ得る。
前記第３接触孔の一面は、前記有機絶縁膜に一部重畳し得る。
前記有機絶縁膜に重畳しない前記第３接触孔の一面と該一面に対向する前記第１接触孔との間の直線距離（Ａ）及び前記第３接触孔の残りの面と該残りの面に対向する前記第１接触孔との間の直線距離（Ｂ）は、下記の数式１を満足し得る。
Ａ＞１．２×Ｂ（式１）
前記直線距離（Ａ）は、１μｍ〜６μｍであり得る。
前記画素電極と前記ドレイン電極が重畳する距離は、１μｍ〜６μｍであり得る。
前記第３接触孔は、前記有機絶縁膜に３面で重畳し得る。
前記ドレイン電極は、一方向に延長されて前記第１保護膜上に位置する前記有機絶縁膜及び前記共通電極に一部重畳し得る。
前記第３接触孔は、前記ドレイン電極が延長された方向の反対方向である他方向に配置し、前記画素電極は、前記第３接触孔の一面に重畳し得る。
本発明の薄膜トランジスタ表示板によれば、上下左右マージンを全て有する接触孔に比べて製造工程上安定的に接触孔を形成することが可能になり、一側は必ずドレイン電極と接触する一方、共通電極と短絡することを防止することができる。
また、薄膜トランジスタのソース電極及びドレイン電極をデータ線の延長方向に並べて配置し、薄膜トランジスタのドレイン電極と画素電極との接触孔の位置を画素電極端から離すことによってゲート線を覆う遮光部材の幅が減少し、開口率及び透過率が向上した表示装置を提供することができる。
本発明の一実施形態による薄膜トランジスタ表示板の一部を示す平面図である。 図１のＩＩ−ＩＩ’線に沿った断面図である。 図１のＩＩＩ−ＩＩＩ’線に沿った断面図である。 図１のＩＶ−ＩＶ’線に沿った断面図である。 図１のＶ−Ｖ’線に沿った断面図である。 図１のＶＩ−ＶＩ’線に沿った断面図である。 本発明の他の実施形態による接触孔の一部を示す平面図である。 図７のｂ−ｂ’線に沿った断面図である。 本発明の他の実施形態による接触孔の一部を示す平面図である。 図９のｂ−ｂ’線に沿った断面図である。 本発明の他の実施形態による接触孔の一部を示す平面図である。 図１１のｂ−ｂ’線に沿った断面図である。 本発明の他の実施形態による接触孔の一部を示す平面図である。 図１３のｂ−ｂ’線に沿った断面図である。 本発明の一実施形態による薄膜トランジスタ表示板のイメージである。 比較例の薄膜トランジスタ表示板のイメージである。 本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する電流比較グラフである。 本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する印加電圧対電流値グラフである。 本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する電流値の時間依存グラフである。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明は以下で説明する実施形態に限定されない。
図面の説明において、層及び領域を明確に表現するために厚さを拡大して示す。明細書全体に亘って類似の部分については同一の参照符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるというとき、これは他の部分の「直上」にある場合だけでなく、その中間にまた他の部分がある場合をも含む。一方、ある部分が他の部分の「直上」にあるというときには、中間に他の部分がないことを意味する。
以下、本発明の一実施形態による薄膜トランジスタ表示板について図１〜図６を参照しながら詳細に説明する。図１は、本発明の一実施形態による薄膜トランジスタ表示板の一部を示す平面図である。図２は、図１のＩＩ−ＩＩ’線に沿った断面図である。図３は、図１のＩＩＩ−ＩＩＩ’線に沿った断面図である。図４は、図１のＩＶ−ＩＶ’線に沿った断面図である。図５は、図１のＶ−Ｖ’線に沿った断面図である。図６は、図１のＶＩ−ＶＩ’線に沿った断面図である。
図１〜図６に示すように、絶縁基板１１０上に複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１が形成される。
各ゲート線１２１は、上方に突出した複数のゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４及び他層または外部駆動回路との接続のために面積の広いゲートパッド部１２９を含む。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に取り付けられる可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に実装されるか、絶縁基板１１０上に直接実装される。
ゲート線１２１は、単一膜、または二つ以上の導電膜を含む多重膜で形成される。
ゲート線１２１上にはゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成される。ゲート絶縁膜１４０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などで形成される。
ゲート絶縁膜１４０上に、複数の半導体膜１５１が形成される。本実施形態による液晶表示装置の場合、図４に示すように、半導体膜１５１は、突出部１５２を含み、突出部１５２はゲート電極１２４上のみに配置される。
また、半導体膜１５１の材質は、アモルファスシリコン、ポリシリコン、及び酸化物半導体などである。
半導体膜１５１は、図６に示すように、データパッド部１７９下に位置する端部１５９を含む。
半導体膜１５１上には複数の抵抗性接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）部材（１６１、１６３、１６５、１６９）が形成される。抵抗性接触部材（１６３、１６５）は、ゲート電極１２４を中心に互いに対向し、対を成して半導体膜１５１の突出部１５２上に配置される。抵抗性接触部材１６９は、後述のデータパッド部１７９下に位置する。
抵抗性接触部材（１６１、１６３、１６５、１６９）は、リンなどのｎ型不純物が高濃度にドーピングされたｎ＋水素化アモルファスシリコンなどの物質で形成されるか、又はシリサイド（ｓｉｌｉｃｉｄｅ）で形成される。しかし、本実施形態の他の例による液晶表示装置では、抵抗性接触部材（１６１、１６３、１６５、１６９）は省略され得る。例えば、半導体膜１５１が酸化物半導体である場合、抵抗性接触部材（１６１、１６３、１６５、１６９）は省略される。
抵抗性接触部材（１６１、１６３、１６５、１６９）上には複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１と複数のドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５を含むデータ導電体が形成される。
データ線１７１は、データ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かって延びた複数のソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３、及び他層または外部駆動回路との接続のために面積の広いデータパッド部１７９を含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路膜（図示せず）上に実装されるか、又は基板１１０上に直接実装される。
データ線１７１は、周期的に折り曲げられて、ゲート線１２１の延長方向と斜角をなす。データ線１７１がゲート線１２１の延長方向となす斜角は４５度以上である。図示しないが、本実施形態の更に他の例による薄膜トランジスタ表示板の場合、データ線１７１は一直線に延びる。
ドレイン電極１７５は、ゲート電極１２４を中心にソース電極１７３に対向する棒状端部と面積の広い他の端部とを含む。
データ導電体（１７１、１７５）は単一膜、又は二つ以上の導電膜を含む多重膜で形成される。
図４に示すように、ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、半導体膜の突出部１５２と共にスイッチング素子である薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を成す。半導体膜１５１は、薄膜トランジスタが位置する半導体膜１５１のチャネル領域１５４を除き、データ線１７１、ドレイン電極１７５、及びその下部の抵抗性接触部材（１６１、１６５、１６９）とほぼ同一の平面形状を有する。
データ線１７１、ドレイン電極１７５、及び露出した半導体膜のチャネル領域１５４上には第１保護膜１８０ｘが形成される。第１保護膜１８０ｘは、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などで形成される。
第１保護膜１８０ｘ上には有機絶縁膜８０が形成される。有機絶縁膜８０の表面は概ね平坦である。有機絶縁膜８０は、感光性物質及び非感光性物質を含む。
また、有機絶縁膜８０は、ドレイン電極１７５を露出する第１接触孔１８５ａを含み、この他にもゲートパッド部１２９及びデータパッド部１７９のそれぞれに対応する第４接触孔１８１及び第５接触孔１８２を含む。つまり、有機絶縁膜８０は、ゲートパッド部１２９及びデータパッド部１７９に対応する領域で除去される。製造工程で有機絶縁膜８０はゲートパッド部１２９及びデータパッド部１７９にも塗布されるが、第４接触孔１８１及び第５接触孔１８２などを形成するためにエッチングされる。
また、有機絶縁膜８０の第１接触孔１８５ａは、ドレイン電極１７５と後述の画素電極１９１との物理的、電気的接続のためにドレイン電極１７５の一部領域を露出させるように形成され、本実施形態ではドレイン電極１７５の一端部が露出する。
図示しないが、本発明の他の実施形態による薄膜トランジスタ表示板の場合、有機絶縁膜８０の下にカラーフィルタが位置する。この場合、有機絶縁膜８０上に配置される膜をさらに含む。例えば、カラーフィルタ上に配置されてカラーフィルタの顔料が液晶層に流入することを防止するための、キャップ膜（ｃａｐｐｉｎｇ ｌａｙｅｒ）をさらに含み、キャップ膜は窒化ケイ素（ＳｉＮｘ）のような絶縁物質からなる。
有機絶縁膜８０上には共通電極１３１が形成される。共通電極１３１は、ＩＴＯまたはＩＺＯなどの透明な導電物質で形成される。本実施形態の共通電極１３１は、プレート（板）形状である面型を示したが、これに制限されず、枝形状であってもよい。共通電極１３１が枝形状である場合、画素電極１９１は面型となる。
第２接触孔１３８は、共通電極１３１の端、即ち、ドレイン電極１７５に対応する領域に形成されて、エッチングされた有機絶縁膜８０の第１接触孔１８５ａと一致するか又は外側に配置される。言い換えると、平面上で、第２接触孔１３８は、第１接触孔１８５ａと同一であるか、より大きい。図１に示すように、第２接触孔１３８は、第１接触孔１８５ａから各孔の境界に対して上下左右に所定の値以上の間隔を有して離隔するように位置する。
共通電極１３１は、別の接触孔（図示せず）を通じて、表示領域周辺の周辺領域に位置する共通電圧線に接続されて、共通電圧が印加される。
共通電極１３１及び第１保護膜１８０ｘの一部分の上には第２保護膜１８０ｙが形成される。第２保護膜１８０ｙは、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などで形成される。
第２保護膜１８０ｙには、第３接触孔１８５ｂが形成される。第３接触孔１８５ｂは、ドレイン電極１７５の一部領域を露出させ、特に本実施形態ではドレイン電極１７５の一端部を露出し、第３接触孔１８５ｂの一部はドレイン電極１７５と重畳する。
図１に示すように、第１接触孔１８５ａ及び第２接触孔１３８は、平面上で各孔の境界に対して上下左右に全て所定の距離を有して離隔する。しかし、第３接触孔１８５ｂは、非対称に位置し、本実施形態では図１に示すように第１接触孔１８５ａの一面に対して隣接するように下側方向に偏って位置する。特に下側方向は第１接触孔１８５ａの境界と重畳する。
図３を参照しながら詳細に説明すると、第１接触孔１８５ａは第２接触孔１３８より小さく、第３接触孔１８５ｂは第２接触孔１３８より小さい。
第３接触孔１８５ｂは、ドレイン電極１７５の一端部を露出させるように位置する。ドレイン電極１７５の一端部を露出させるために第３接触孔１８５ｂは一方向に偏って位置し、この時、第３接触孔１８５ｂの一面は第１接触孔１８５ａより外側に位置し、有機絶縁膜８０と重畳する。
また、第３接触孔１８５ｂは、少なくとも一面で有機絶縁膜８０と重畳し、本実施形態では有機絶縁膜８０と３面で重畳する。残り１面は有機絶縁膜８０と離隔して、当該面の離隔した空間を通じて画素電極１９１が位置し、ドレイン電極１７５と電気的に接続される。つまり、画素電極１９１は第３接触孔１８５ｂの一面を通じてドレイン電極１７５と接触する。
一方、ドレイン電極１７５は、図１に示すように一方向、本実施形態では上部方向に延長される。延長されたドレイン電極１７５は、第１保護膜１８０ｘ上に位置する有機絶縁膜８０と共通電極１３１の一部と重畳し、一方向の反対方向である他方向に第３接触孔１８５ｂが位置する。なお、図３では簡潔に図示するためドレイン電極１７５下部の抵抗性接触部材及び半導体膜は省略する。
一方、有機絶縁膜８０と重畳しない第３接触孔１８５ｂの一面は、一面と対向する第１接触孔１８５ａまで間隔が存在する。間隔を示す直線距離をＡと称し、第３接触孔１８５ｂの残りの面と対向する第１接触孔１８５ａとの間の直線距離をＢと称するとき、下記数式１を満足する。
Ａ＞１．２×Ｂ （式１）
ここで、Ａは、図１に示すドレイン電極１７５が延長された方向に第１接触孔１８５ａと第３接触孔１８５ｂとの間の離隔した間隔を言い、当該領域を通じて画素電極１９１がドレイン電極と接続される。
Ｂは、一つの変数として示したが、画素電極１９１が位置しないか又は有機絶縁膜８０と重畳する第３接触孔１８５ｂの一面とこれに対向する第１接触孔１８５ａとの間の間隔を示す。
この時、一例として直線距離（Ａ）は１μｍ〜６μｍであるが、これに制限されるものではない。また、第３接触孔１８５ｂを通じてドレイン電極１７５と接続される画素電極１９１及びドレイン電極１７５が重畳する間隔は１μｍ〜６μｍである。この数値範囲は間隔が過度に小さい場合に抵抗が増加するために定めるものであり、上記数値範囲に制限されるものではない。
整理すると、画素電極１９１が接続される第３接触孔１８５ｂの一面からこれと対向する第１接触孔１８５ａまでの間隔は、残り３面からそれと対向する第１接触孔１８５ａまでの間隔の１．２倍より大きい。このような非対称的な位置関係を通じて第３接触孔１８５ｂはある一側に近く位置する。
図２、３に示すように、第２保護膜１８０ｙ上に画素電極１９１が位置する。画素電極１９１は、ＩＴＯまたはＩＺＯなどの透明な導電物質で形成される。
画素電極１９１は、図１に示すように互いに平行に延びて互いに離隔された複数の枝電極１９３並びに枝電極１９３の上下の各端部を連結する上部及び下部の横部１９２を含む。画素電極１９１の枝電極１９３は、データ線１７１に沿って折り曲げられる。しかし、本実施形態の更に他の例による薄膜トランジスタ表示板の場合、データ線１７１と画素電極１９１の枝電極１９３は一直線に延びる。
本実施形態では、画素電極１９１が枝型であり共通電極１３１が面型である例を示したが、これとは反対に画素電極１９１が面型であり共通電極１３１が枝型であってもよい。
図５に示すように、第１保護膜１８０ｘ、第２保護膜１８０ｙ、及びゲート絶縁膜１４０にはゲートパッド部１２９の一部分を露出させる第４接触孔１８１が形成される。第４接触孔１８１は少なくとも一つ以上であり、その平面形態は四角形などの多角形、又は円形若しくは楕円形である。第４接触孔１８１には第１連結部材８１が形成される。第１連結部材８１は、画素電極１９１と同一層で形成される。
図６に示すように、第１保護膜１８０ｘ及び第２保護膜１８０ｙにはデータパッド部１７９の一部分を露出させる第５接触孔１８２が形成される。第５接触孔１８２は、少なくとも一つ以上であり、その平面形態は四角形などの多角形、又は円形若しくは楕円形である。第５接触孔１８２には第２連結部材８２が形成される。第２連結部材８２は、画素電極１９１と同一層で形成される。
上述した薄膜トランジスタ表示板は、一側に偏って形成された第３接触孔１８５ｂを含み、特に、画素電極１９１の長手方向と反対側に位置することでこれを覆うための遮光部材２２０の幅を減少させることができる。遮光部材２２０の幅が減少することによって開口率及び透過率が向上し、これによって消費電力を減少させることができる。また、第３接触孔の一面で必ず接触する画素電極の提供を通じて製造工程における不良を減少させることができる。
また、上記では有機絶縁膜８０を含む実施形態について記述したが、これに制限されず、有機絶縁膜８０を含まない実施形態も可能である。
以下、図１〜図６を参照して本発明の一実施形態による薄膜トランジスタ表示板の製造方法を説明する。
まず、絶縁基板１１０の上にゲート電極１２４及びゲートパッド部１２９を含むゲート線１２１を形成する。この時、周辺領域に配置される共通電圧線を共に形成する。その後、ゲート線１２１及び共通電圧線上に、ゲート絶縁膜１４０、半導体膜１５１を順次積層し、さらに抵抗性接触部材を成す層を形成する。そして、ソース電極１７３、データパッド部１７９を含むデータ線１７１、及びドレイン電極１７５を含むデータ導電体を形成する。その後、データ導電体をマスクにして、抵抗性接触部材を成す層をエッチングして、抵抗性接触部材（１６１、１６３、１６５、１６９）を完成し、さらに薄膜トランジスタのチャネル領域１５４に対応する別途のマスクを用いて当該部分の半導体膜１５１を露出させる。ゲート絶縁膜１４０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などで形成される。
次に、データ導電体（１７１、１７５）上に第１保護膜１８０ｘを積層する。第１保護膜１８０ｘは、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの無機絶縁物などで形成される。
その後、第１保護膜１８０ｘ上に、有機絶縁膜８０を形成する。有機絶縁膜８０は、感光性物質及び非感光性物質を含み、有機絶縁膜８０の表面は概ね平坦である。有機絶縁膜８０は、ゲートパッド部１２９及びデータパッド部１７９に対応する領域にも形成される。
本発明の他の実施形態では、有機絶縁膜の下にカラーフィルタを配置する。この場合、有機絶縁膜上にキャップ膜（ｃａｐｐｉｎｇ ｌａｙｅｒ）をさらに形成する。
次に、有機絶縁膜８０上に導電層を積層して、第２接触孔１３８、ゲートパッド部１２９、及びデータパッド部１７９のそれぞれに対応した開口部を有する共通電極１３１を形成する。一例として共通電極１３１は面型である。
次に、共通電極１３１の上記開口部内の露出した有機絶縁膜８０に、第１接触孔１８５ａを含む各接続孔を形成した後、第１接触孔１８５ａを含む基板上に第２保護膜１８０ｙを形成する。その後、第２保護膜１８０ｙに、第３接触孔１８５ｂ、第４接触孔１８１、及び第５接触孔１８２を形成する。
上記複数の接触孔についてより具体的に説明すると、第１接触孔１８５ａは第２接触孔１３８より小さく、第３接触孔１８５ｂは第２接触孔１３８より小さく形成される。特に、第３接触孔１８５ｂはドレイン電極１７５の一端部を露出させるように形成され、これによって第３接触孔１８５ｂは第１接触孔１８５ａの一面に対して隣接するように、つまり、一側に偏って形成される。
即ち、ドレイン電極１７５の一端部を露出させるために第３接触孔１８５ｂは一方向に偏って形成され、この時、第３接触孔１８５ｂの一面は第１接触孔１８５ａより外側に位置する。外側に位置する一面は有機絶縁膜８０と重畳する。
また、第３接触孔１８５ｂは、一面で有機絶縁膜８０と重畳し、他の例として有機絶縁膜８０と最大３面で重畳するように形成してもよい。少なくとも残り１面は有機絶縁膜８０と離隔しており、当該面を通じて画素電極１９１がドレイン電極１７５と接続される。
ドレイン電極１７５は、図１に示すように一方向、本実施形態では上部方向に延長されて形成される。このように延長されたドレイン電極１７５は有機絶縁膜８０及び共通電極１３１の一部と重畳し、一方向の反対方向である他方向に第３接触孔１８５ｂが形成される。
一方、有機絶縁膜８０と重畳しない第３接触孔１８５ｂの一面は、一面と対向する第１接触孔まで間隔が存在する。間隔を示す直線距離をＡと称し、有機絶縁膜８０と重畳しない第３接触孔１８５ｂの残り面と対向する第１接触孔１８５ａの間の直線距離をＢと称するとき、下記数式１を満足するように形成される。
Ａ＞１．２×Ｂ （式１）
ここで、Ａは、図１に示すようにドレイン電極１７５が延長された方向に離隔した間隔を言い、当該領域を通じてドレイン電極１７５と画素電極１９１とが接続される。
Ｂは、一つの変数として示したが、画素電極１９１が位置しないかまたは有機絶縁膜８０に重畳する第３接触孔１８５ｂの残り面とこれに対向する第１接触孔１８５ａの面との間の間隔を示す。
この時、直線距離（Ａ）は１μｍ〜６μｍであるが、これに制限されるものではない。また、第３接触孔１８５ｂを通じてドレイン電極１７５に接続される画素電極１９１とドレイン電極１７５とが重畳する間隔は１μｍ〜６μｍである。これは、間隔が過度に小さい場合に抵抗が増加するために定めるものであり、このような数値範囲に制限されるものではない。
最後に、図１〜図６に示したように、第２保護膜１８０ｙ上に画素電極１９１、第１連結部材８１、及び第２連結部材８２を形成する。
第１連結部材８１は、第４接触孔１８１によって露出されたゲートパッド部１２９を覆い、第２連結部材８２は第５接触孔１８２によって露出されたデータパッド部１７９を覆う。
画素電極１９１は、第３接触孔１８５ｂによって露出されたドレイン電極１７５を覆って、ドレイン電極１７５と物理的、電気的に接続される。
上述した薄膜トランジスタ表示板の製造方法によると、一側に偏って形成された第３接触孔を含み、特に、画素電極１９１の長手方向と反対側に位置してこれを覆うための遮光部材２２０の幅を減少させることができる。遮光部材２２０の幅が減少することによって開口率及び透過率が向上し、これによって消費電力が減少する。また、第３接触孔の一面で必ず接触する画素電極の提供を通じて製造工程における不良を減少させることができる。
以下、図７〜図１４を参照して本発明の一実施形態による薄膜トランジスタ表示板の接触孔の他の配置例について説明する。以下では、上述した同一構成要素については説明を省略し、接触孔間の位置を主として説明する。図７、９、１１、１３は、各実施形態による接触孔の一部を示す平面図であり、図８、１０、１２、１４はそれぞれの平面図のｂ−ｂ’線に沿った断面図である。
まず、図７及び図８に示す実施形態で、図７に示すように、ソース電極１７３は、データ線１７１の一部から成り、データ線１７１と同一線上に配置される。ドレイン電極１７５はソース電極１７３と平行に延びるように形成される。したがって、ドレイン電極１７５はデータ線１７１の一部と平行する。
但し、ドレイン電極１７５はデータ線１７１に垂直な方向に延長される。これは延長された一側で画素電極１９１と接触するためである。
ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、半導体膜１５４と共に一つの薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を成し、薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）はソース電極１７３とドレイン電極１７５との間の半導体膜１５４に形成される。
本実施形態による薄膜トランジスタ表示板は、データ線１７１と同一線上に位置するソース電極１７３及びデータ線１７１と平行に延びるドレイン電極１７５を含むことによって、データ導電体が占める面積を広くしなくても薄膜トランジスタの幅を広くすることができ、これにより液晶表示装置の開口率が増加する。
この時、有機絶縁膜８０の第１接触孔１８５ａ及び共通電極１３１の第２接触孔１３８は、図７に示すように、平面上で上下左右全てに対して所定の値の間隔を有するように形成される。
しかし、第３接触孔１８５ｂは、第１接触孔１８５ａ及び第２接触孔１３８と上下左右全てに対して所定の値以上の間隔を有するものではなく、図７に示すように一側に偏った非対称に形成される。特に、第３接触孔１８５ｂの一面は第１接触孔１８５ａにオーバーラップするか又は内側に形成され、有機絶縁膜８０と第３接触孔１８５ｂとが重畳する。
図８に示すように、有機絶縁膜８０と重畳する第３接触孔１８５ｂの一面には画素電極１９１が位置せず、ドレイン電極１７５と重畳して有機絶縁膜８０とは重畳しない他面を通じて画素電極１９１がドレイン電極１７５と電気的に接続される。この理由は、有機絶縁膜８０と重畳する一面では絶縁膜のアンダーカット（ｕｎｄｅｒｃｕｔ）などによって画素電極１９１の接続が切れるためである。この時、画素電極１９１がドレイン電極１７５と電気的に接続される領域の長さをＢ’（抵抗マージンと称する）で示し、画素電極１９１と第２絶縁層１８０ｙが重畳する長さをＡ’（コンタクトマージンと称する）で示した。
なお、図８以降では、抵抗性接触部材の表示は省略する。
図９及び図１０に示す実施形態は、図１のようにドレイン電極１７５が延長された構成であり、他の構成要素の位置及び大きさも同一である。しかし、図１と比較して、本実施形態は、第３接触孔１８５ｂの大きさが大きくなった場合である。低解像度露光機を使用する場合、第３接触孔１８５ｂの大きさが図９のように大きくなり、図７とは異なり有機絶縁膜８０と３面で重畳する。また、第３接触孔１８５ｂは共通電極１３１の第２接触孔１３８とオーバーラップするか又は内側に形成され、この場合、第３接触孔１８５ｂは共通電極１３１と一面で重畳する。
つまり、図９及び図１０のように低解像度露光機を使用する場合、第３接触孔１８５ｂは有機絶縁膜８０と３面で重畳し、重畳しない一面を通じて画素電極１９１とドレイン電極１７５とが接続される。また、第３接触孔１８５ｂは、共通電極１３１と一面で重畳し、残りの３面では重畳しない。この時、画素電極１９１がドレイン電極１７５と電気的に接続される領域の長さをＢ’（抵抗マージンと称する）で示し、画素電極１９１と第２絶縁層１８０ｙが重畳する長さをＡ’（コンタクトマージンと称する）で示した。
したがって、低解像度露光機を使用する製造工程で欠陥が生じても、画素電極１９１は少なくとも一面でドレイン電極１７５と接続されて動作する。
次に、図１１及び図１２に示す実施形態は、図１１に示すように、第３接触孔１８５ｂが対角線方向に偏って位置する。図１の実施形態と比較すると、図１の実施形態は垂直な一方向にのみ偏るように位置するが、図１１の実施形態は対角線に斜め方向に偏って位置する。この場合、第３接触孔１８５ｂは、左側及び下側面で有機絶縁膜８０と重畳し、右側及び上側面では画素電極１９１がドレイン電極１７５と接続される場所に位置する。この時、画素電極１９１がドレイン電極１７５と電気的に接続される領域の長さをＢ’（抵抗マージンと称する）で示し、画素電極１９１と第２絶縁層１８０ｙが重畳する長さをＡ’（コンタクトマージンと称する）で示した。
したがって、図１１のように第３接触孔１８５ｂが対角線に偏った場合にも画素電極１９１はドレイン電極１７５と所定の値以上の抵抗マージンを有するように接続されて駆動可能になる。
更に、図１３及び図１４に示す実施形態は、ドレイン電極１７５の幅が第１接触孔１８５ａの幅より広く、低解像度露光機を使用する場合である。
第３接触孔１８５ｂの一面は共通電極１３１と重畳し、残り３面は重畳しない。また、第３接触孔１８５ｂの３面は有機絶縁膜８０と重畳し、残り一面は重畳しない。また、第３接触孔１８５ｂはドレイン電極１７５の一端を露出させる。
第３接触孔１８５ｂによって露出されたドレイン電極１７５は、第３接触孔１８５ｂが有機絶縁膜８０と重畳しない残りの一面を通じて画素電極１９１と接続される。この時、画素電極１９１がドレイン電極１７５と電気的に接続される領域の長さをＢ’（抵抗マージンと称する）で示し、画素電極１９１と第２絶縁層１８０ｙが重畳する長さをＡ’（コンタクトマージンと称する）で示した。
つまり、図１３のような場合にもドレイン電極と画素電極とは一面を通じて接続される。
次に、図１５及び図１６を参照して、本発明の一実施形態による薄膜トランジスタの開口率と比較例の開口率とを説明する。図１５は本発明の一実施形態による薄膜トランジスタ表示板のイメージであり、図１６は比較例の薄膜トランジスタ表示板のイメージである。
図１５に示すように、本実施形態による薄膜トランジスタ表示板は、ゲート線に平行に形成される遮光部材の幅が比較例より狭く、これにより画素電極を通じて表示される表示領域が大きいことが分かる。反面、図１６の比較例はゲート線に平行な遮光部材の幅が非常に広く画素領域による開口率が図１５に比べて低いことが分かる。
これらについて表１を参照してより具体的に説明する。
Figure 2015090495
表１に示すように、比較例に比べて本実施形態では、遮光部材の幅が７．６μｍ減少した。これは約２６％の減少量で、相当程度の幅が減少することが分かる。
また、開口率は４５．５％から５８．２５％に約１３％増加し、透過率は３．４％から４．２％に増加した。
したがって、本発明の一実施形態による薄膜トランジスタ表示板は開口率及び透過率が向上し、これにより消費電力も減少することが分かる。
次に、図１７〜図１９を参照して、本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する実験グラフを説明する。図１７は本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する電流比較グラフであり、図１８は本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する印加電圧対電流値グラフであり、図１９は本発明の一実施形態による薄膜トランジスタ表示板及び比較例に対する電流値の時間依存グラフである。
まず、図１７は、画素電極が第３接触孔と接する面数に対する電流値を比較したグラフである。接する面数だけでなく、接する面積によっても別個に示した。１、１’、及び１”の場合は、画素電極が第３接触孔の一面と接し、この時、接する面積がそれぞれ５μｍ×５μｍ、６μｍ×６μｍ、７μｍ×７μｍである場合を示す。２、２’、及び２”の場合は、画素電極が第３接触孔の３面と接し、この時、接する面積が５μｍ×５μｍ、６μｍ×６μｍ、７μｍ×７μｍである場合を示す。３、３’、及び３”の場合は、画素電極が第３接触孔の４面と接し、この時、接する面積が５μｍ×５μｍ、６μｍ×６μｍ、７μｍ×７μｍである場合を示す。
二つの線の内、下側の線は、ゲートに印加される電圧が−６Ｖである時のＩｏｆｆを示し、上側の線は、ゲートに印加される電圧が２０Ｖである時のＩｏｎを示す。これを見ると、接する面数または面積が異なるにもかかわらず、Ｉｏｆｆ及びＩｏｎがほぼ一定であることが分かる。したがって、本実施形態のように接触孔と画素電極が接する面を変更しても表示装置の性能には特別な影響を与えないことが分かる。
図１８は、印加電圧を増加させることによって接触孔で不良が発生するか否かを確認した結果である。複数の線のうちの最も下側に位置する線が、本発明の一実施形態による薄膜トランジスタ表示板である。この時、傾きが最も大きい「ｃａｓｅ１」及び「ｃａｓｅ２」は画素電極と接触孔が４面で接触する場合であり、「ｃａｓｅ３」及び「ｃａｓｅ５」は一面で接触した一つの接触孔または複数の接触孔に対する場合であり、「ｃａｓｅ４」は画素電極と接触孔が２面で接触する場合である。
他の比較例に対応する線は、電圧が増加するとある所定の値からそれ以上電流値が増加しないが、本発明の一実施形態に対応する「ｃａｓｅ５」を見ると、電圧印加によって電圧が上昇する場合にも特別な不良や断線することなく一定に電流値が増加することが分かる。つまり、本実施形態により画素電極と接触孔が一面のみで接触する場合にも、表示装置の性能に異常がないことを確認できる。
図１９は、一定の条件で電圧印加時、時間の経過に対する電流値を示したものであり、「ｃａｓｅ１」は、一つの画素電極と接触孔が一面で接触し、１０Ｖを印加した場合であり、「ｃａｓｅ２」は、一つの画素電極と接触孔が４面で接触し、５Ｖを印加した場合であり、「ｃａｓｅ３」は、複数の画素電極と接触孔が４面で接触し、５０Ｖを印加した場合であり、「ｃａｓｅ４」は複数の画素電極と接触孔が一面で接触し、５０Ｖを印加した場合である。
図１９に示すように、画素電極と接触孔が一面で接触する「ｃａｓｅ１」及び「ｃａｓｅ４」は、ある程度一定の電流を示すことが分かる。特に、「ｃａｓｅ４」は４面で接触している実施形態である「ｃａｓｅ２」及び「ｃａｓｅ３」に比べて低い電流値を示すが、時間が経過しても一定の電流値を保つことが分かる。
つまり、画素電極と接触孔が一面のみで接触する本実施形態の場合でも、表示装置の性能を維持できることが確認される。
整理すると、本発明の一実施形態による薄膜トランジスタ表示板は、接触孔の非対称に偏った配置によって画素電極が接触孔の一面で必ず接触するようにし、これによって工程誤差または欠陥に拘らず画素電極とドレイン電極とが接続される。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
８０ 有機絶縁膜
８１、８２ 連結部材
１１０ 絶縁基板
１２１ ゲート線
１２４ ゲート電極
１２９ ゲートパッド部
１３１ 共通電極
１３８ 第２接触孔
１４０ ゲート絶縁膜
１５１ 半導体膜
１５２ （半導体膜の）突出部
１５４ 半導体膜（のチャネル領域）
１５９ （半導体膜の）端部
１６１、１６３、１６５、１６９ 抵抗性接触部材
１７１ データ線（データ導電体）
１７３ ソース電極
１７５ ドレイン電極
１７９ データパッド部
１８０ｘ 第１保護膜
１８０ｙ 第２保護膜
１８１ 第４接触孔
１８２ 第５接触孔
１８５ａ 第１接触孔
１８５ｂ 第３接触孔
１９１ 画素電極
１９２ 横部
１９３ 枝電極
２２０ 遮光部材

Claims (10)

  1. 絶縁基板と、
    前記絶縁基板上に位置してゲート電極及びゲートパッド部を含むゲート線と、
    前記ゲート線が形成された前記絶縁基板上にゲート絶縁膜を介して形成された半導体膜と、
    前記ゲート線と絶縁して交差し、前記半導体膜上に形成されたソース電極及びデータパッド部を含むデータ線と、
    前記ソース電極に対向して前記半導体膜上に形成されたドレイン電極と、
    前記データ線及びドレイン電極上の第１保護膜上に位置して第１接触孔を含む有機絶縁膜と、
    前記有機絶縁膜上に位置して第２接触孔を含む共通電極と、
    前記共通電極上に位置して第３接触孔を含む第２保護膜と、
    前記第２保護膜上に位置して前記第３接触孔を通じて前記ドレイン電極と接触する画素電極と、を有し、
    前記第３接触孔は前記第１接触孔の一面に隣接して位置することを特徴とする薄膜トランジスタ表示板。
  2. 前記第１接触孔は、前記第２接触孔より小さく、
    前記第３接触孔は、前記第２接触孔より小さく且つ該第３接触孔の一部が前記ドレイン電極に重畳することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  3. 前記第３接触孔は、前記ドレイン電極の一端部を露出させることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  4. 前記第３接触孔の一面は、前記有機絶縁膜に一部重畳することを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  5. 前記有機絶縁膜に重畳しない前記第３接触孔の一面と該一面に対向する前記第１接触孔との間の直線距離（Ａ）及び
    前記第３接触孔の残りの面と該残りの面に対向する前記第１接触孔との間の直線距離（Ｂ）は、下記の数式１を満足することを特徴とする請求項４に記載の薄膜トランジスタ表示板。
    Ａ＞１．２×Ｂ （式１）
  6. 前記直線距離（Ａ）は、１μｍ〜６μｍであることを特徴とする請求項５に記載の薄膜トランジスタ表示板。
  7. 前記第３接触孔に前記ドレイン電極が重畳する距離は、１μｍ〜６μｍであることを特徴とする請求項５に記載の薄膜トランジスタ表示板。
  8. 前記第３接触孔は、前記有機絶縁膜に３面で重畳することを特徴とする請求項３に記載の薄膜トランジスタ表示板。
  9. 前記ドレイン電極は、一方向に延長されて前記第１保護膜上に位置する前記有機絶縁膜及び前記共通電極に一部重畳することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
  10. 前記第３接触孔は、前記ドレイン電極が延長された方向の反対方向である他方向に位置し、
    前記画素電極は、前記第３接触孔の一面に重畳することを特徴とする請求項９に記載の薄膜トランジスタ表示板。
JP2014182680A 2013-11-04 2014-09-08 薄膜トランジスタ表示板 Active JP6510779B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130132962A KR102198111B1 (ko) 2013-11-04 2013-11-04 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2013-0132962 2013-11-04

Publications (2)

Publication Number Publication Date
JP2015090495A true JP2015090495A (ja) 2015-05-11
JP6510779B2 JP6510779B2 (ja) 2019-05-08

Family

ID=53006365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014182680A Active JP6510779B2 (ja) 2013-11-04 2014-09-08 薄膜トランジスタ表示板

Country Status (4)

Country Link
US (3) US9837447B2 (ja)
JP (1) JP6510779B2 (ja)
KR (1) KR102198111B1 (ja)
CN (3) CN104614906A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098188A (ja) * 2016-12-14 2018-06-21 エルジー ディスプレイ カンパニー リミテッド 発光表示装置及びその製造方法
JP2018098185A (ja) * 2016-12-14 2018-06-21 エルジー ディスプレイ カンパニー リミテッド 発光表示装置とその製造方法
WO2019193856A1 (ja) * 2018-04-04 2019-10-10 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102415807B1 (ko) * 2015-09-17 2022-07-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102511886B1 (ko) * 2016-07-04 2023-03-21 삼성디스플레이 주식회사 액정 표시 장치
TWI605284B (zh) * 2016-12-30 2017-11-11 友達光電股份有限公司 畫素結構
CN106653698B (zh) * 2017-01-20 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR102052434B1 (ko) 2017-12-11 2019-12-05 엘지디스플레이 주식회사 컨택 구조 및 이를 이용한 전계발광 표시장치
CN110853509B (zh) * 2019-10-16 2021-04-27 Tcl华星光电技术有限公司 显示面板及其制备方法
US11164894B2 (en) 2019-10-16 2021-11-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
CN116387326A (zh) * 2019-12-06 2023-07-04 群创光电股份有限公司 电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043476A1 (en) * 2011-08-16 2013-02-21 Chimei Innolux Corporation Thin film transistor substrate and display device comprising the same
WO2013073619A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5640216A (en) * 1994-04-13 1997-06-17 Hitachi, Ltd. Liquid crystal display device having video signal driving circuit mounted on one side and housing
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
US6934000B1 (en) * 2000-09-20 2005-08-23 Hitachi, Ltd. Liquid crystal display
KR100959683B1 (ko) * 2001-12-28 2010-05-26 엘지디스플레이 주식회사 반사형 액정 표시 장치 및 그의 제조 방법
KR101107682B1 (ko) 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
KR101311337B1 (ko) * 2006-10-20 2013-09-25 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101287215B1 (ko) 2006-11-28 2013-07-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101319324B1 (ko) 2006-12-29 2013-10-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JP4905136B2 (ja) 2007-01-05 2012-03-28 ソニー株式会社 液晶装置
JP5183091B2 (ja) 2007-04-27 2013-04-17 パナソニック液晶ディスプレイ株式会社 表示装置
CN101295721B (zh) * 2008-06-06 2011-04-13 友达光电股份有限公司 显示面板的像素结构及其制作方法
CN101706637B (zh) * 2009-04-03 2011-07-13 深超光电（深圳）有限公司 高显示质量的画素电极结构
KR101772511B1 (ko) 2010-06-22 2017-08-30 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101848063B1 (ko) * 2010-11-17 2018-04-12 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102156369B (zh) * 2011-01-18 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
KR20120132853A (ko) 2011-05-30 2012-12-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20120136239A (ko) 2011-06-08 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5417383B2 (ja) 2011-06-13 2014-02-12 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
KR101953832B1 (ko) * 2011-09-07 2019-03-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
US8760595B2 (en) * 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20130033676A (ko) 2011-09-27 2013-04-04 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP2013127562A (ja) 2011-12-19 2013-06-27 Japan Display East Co Ltd 液晶表示装置及びその製造方法
CN102707523A (zh) 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
US9853164B2 (en) * 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2014054558A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
US20150355516A1 (en) * 2012-12-27 2015-12-10 Sharp Kabushiki Kaisha Display component and display device
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043476A1 (en) * 2011-08-16 2013-02-21 Chimei Innolux Corporation Thin film transistor substrate and display device comprising the same
WO2013073619A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098188A (ja) * 2016-12-14 2018-06-21 エルジー ディスプレイ カンパニー リミテッド 発光表示装置及びその製造方法
JP2018098185A (ja) * 2016-12-14 2018-06-21 エルジー ディスプレイ カンパニー リミテッド 発光表示装置とその製造方法
US10608061B2 (en) 2016-12-14 2020-03-31 Lg Display Co., Ltd. Light emitting display device and method of manufacturing the same
WO2019193856A1 (ja) * 2018-04-04 2019-10-10 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
CN110888272A (zh) 2020-03-17
US20150123113A1 (en) 2015-05-07
JP6510779B2 (ja) 2019-05-08
US10431605B2 (en) 2019-10-01
US20180090519A1 (en) 2018-03-29
CN104614906A (zh) 2015-05-13
CN114709226A (zh) 2022-07-05
KR20150051464A (ko) 2015-05-13
US9837447B2 (en) 2017-12-05
US20200052006A1 (en) 2020-02-13
CN110888272B (zh) 2022-08-09
KR102198111B1 (ko) 2021-01-05

Similar Documents

Publication Publication Date Title
JP6510779B2 (ja) 薄膜トランジスタ表示板
JP6373596B2 (ja) 液晶表示装置
US9897865B2 (en) Array substrate, method of manufacturing the same, and liquid crystal display panel
JP6388298B2 (ja) 薄膜トランジスター表示板
JP2009223245A (ja) 液晶表示装置
US10054832B2 (en) Liquid crystal display device
US9804468B2 (en) Liquid crystal display
CN106154653A (zh) 液晶显示装置
KR20120110447A (ko) 표시 장치
US9876085B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
US9595545B2 (en) Semiconductor device
WO2013135125A1 (zh) Tft阵列基板及其制造方法和显示装置
KR102098712B1 (ko) 표시 장치 및 이의 제조 방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
WO2019015308A1 (zh) 阵列基板和显示装置
KR20140145785A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102354376B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140088810A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102490030B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101325976B1 (ko) 박막트랜지스터와, 이를 포함하는 어레이기판 및 이의제조방법
KR102093903B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130000167A (ko) 박막 트랜지스터 기판, 이를 갖는 표시패널, 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6510779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250