CN102890377A - 显示基板 - Google Patents

显示基板 Download PDF

Info

Publication number
CN102890377A
CN102890377A CN2012102525838A CN201210252583A CN102890377A CN 102890377 A CN102890377 A CN 102890377A CN 2012102525838 A CN2012102525838 A CN 2012102525838A CN 201210252583 A CN201210252583 A CN 201210252583A CN 102890377 A CN102890377 A CN 102890377A
Authority
CN
China
Prior art keywords
hole
insulation course
weld pad
electrode
exposes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102525838A
Other languages
English (en)
Other versions
CN102890377B (zh
Inventor
朴廷敏
李政洙
金智贤
朴贵铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102890377A publication Critical patent/CN102890377A/zh
Application granted granted Critical
Publication of CN102890377B publication Critical patent/CN102890377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers

Abstract

本发明提供了一种显示基板。该显示基板在其显示区域中包括第一、第二和第三绝缘层。第一和第三绝缘层不仅在显示区域中还在焊垫区域中，该焊垫区域邻近显示区域并在其中包括焊垫。因此，可以减少显示面板的缺陷。

Description

显示基板
技术领域
本发明涉及一种显示基板及其制造方法。更具体地，本发明涉及能够防止接触缺陷的显示基板以及制造该显示基板的方法。
背景技术
液晶显示器是包括液晶层的薄且平的显示器件。液晶显示器根据液晶层的驱动方法分为平面内转换（IPS）模式液晶显示器、垂直配向（VA）模式液晶显示器以及面线转换（PLS）模式液晶显示器。
PLS模式液晶显示器利用水平电场和垂直电场来驱动液晶层。在PLS模式的液晶显示器中，液晶分子由于强的边缘电场而基本平行于PLS模式液晶显示器的基板旋转。
PLS模式液晶显示器包括显示基板，多条信号线以及分别连接到信号线的焊垫设置在显示基板上。此外，显示基板包括绝缘层以覆盖信号线和焊垫。然而，在PLS模式的液晶显示器中，绝缘层与焊垫分离。
发明内容
本发明的示范性实施例提供一种能够防止接触缺陷的显示基板。
本发明的示范性实施例提供一种制造显示基板的方法而不使用半色调掩模。
根据示范性实施例，一种显示基板包括：基底基板，包括其中设置至少一个像素区域的显示区域和邻近显示区域的至少一侧设置的焊垫区域；至少一条信号线，设置在基底基板上；至少一条公共线，设置在基底基板上并与信号线绝缘；薄膜晶体管，设置在像素区域中并连接到信号线；第一绝缘层，设置在基底基板上并包括第一通孔和第二通孔，薄膜晶体管的漏极电极的一部分通过该第一通孔暴露，公共线的一部分通过该第二通孔暴露；第二绝缘层，设置在第一绝缘层上以对应于显示区域并包括第三通孔和第四通孔，漏极电极的所述一部分通过该第三通孔暴露，公共线的所述一部分通过该第四通孔暴露；公共电极，在像素区域中设置在第二绝缘层上；第三绝缘层，设置在第一绝缘层和第二绝缘层上并包括第五通孔、第六通孔和第七通孔，漏极电极的所述一部分通过该第五通孔暴露，公共线的所述一部分通过该第六通孔暴露，公共电极的一部分通过该第七通孔暴露；像素电极，在像素区域中设置在第三绝缘层上并连接到漏极电极的暴露部分；以及连接电极，连接在公共线的暴露部分与公共电极的暴露部分之间。第一、第二和第三绝缘层依次沉积在显示区域上，第一和第三绝缘层依次沉积在焊垫区域上。
第三通孔暴露第一绝缘层的第一接触区域并在平面图中包括提供在其内部的第一通孔。第四通孔暴露第一绝缘层的第二接触区域并在平面图中包括提供在其内部的第二通孔。
信号线包括：至少一条栅极线，设置在显示区域中并在第一方向上延伸；至少一条数据线，设置在显示区域中，在与第一方向交叉的第二方向上延伸并与栅极线绝缘；栅极焊垫，设置在焊垫区域中并连接到栅极线；以及数据焊垫，设置在焊垫区域中并连接到数据线。
第一绝缘层还包括：第一焊垫通孔，通过其暴露栅极焊垫的一部分；和第二焊垫通孔，通过其暴露数据焊垫的一部分。第三绝缘层还包括对应于第一焊垫通孔的第三焊垫通孔和对应于第二焊垫通孔的第四焊垫通孔。
栅极焊垫电极设置在第一焊垫通孔和第三焊垫通孔中以连接到栅极焊垫，数据焊垫电极设置在第二焊垫通孔和第四焊垫通孔中以连接到数据焊垫。
根据示范性实施例，一种制造显示基板的方法如下提供。至少一条信号线、与信号线绝缘的至少一条公共线以及连接到信号线的薄膜晶体管形成在基底基板上，该基底基板包括其中设置至少一个像素区域的显示区域以及邻近显示区域的至少一侧设置的焊垫区域。当第一绝缘层和第二绝缘层形成在基底基板上时，形成第一暴露孔以暴露第一绝缘层的与薄膜晶体管的漏极电极的至少一部分相对应的第一接触区域，形成第二暴露孔以暴露第一绝缘层的与公共线的至少一部分相对应的第二接触区域。然后，公共电极对应于像素区域形成在第二绝缘层上，第三绝缘层形成在第一绝缘层和第二绝缘层上。当第三、第四和第五暴露孔形成为暴露漏极电极所述一部分、公共线的所述一部分和公共电极的一部分时，像素电极对应于像素区域设置在第三绝缘层上并连接到漏极电极的暴露部分。连接电极连接在公共线的暴露部分与公共电极的暴露部分之间。
该方法还包括暴露对应于焊垫区域的第一绝缘层以及形成第六暴露孔以暴露栅极焊垫和形成第七暴露孔以暴露数据焊垫。
该方法还包括在第三暴露孔中形成栅极焊垫电极以连接到栅极焊垫以及在第四暴露孔中形成数据焊垫电极以连接到数据焊垫。
根据以上，该显示基板在显示区域中包括第一、第二和第三绝缘层，在焊垫区域中包括第一和第三绝缘层。第二绝缘层不在焊垫区域中。焊垫通孔穿过焊垫区域中的第一和第三绝缘层形成。栅极焊垫电极和数据焊垫电极分别通过焊垫通孔连接到栅极焊垫和数据焊垫，从而减少焊垫区域中的缺陷。
此外，该显示基板可以在图案化第一、第二和第三绝缘层的工艺期间制造而不使用半色调掩模。
附图说明
通过参照以下结合附图考虑的详细描述，本发明的以上和其他的优点将变得显然，在附图中：
图1是示出根据本发明的显示基板的示范性实施例的透视图；
图2是示出图1的显示基板的一部分的平面图；
图3是沿图2的线I-I’、II-II’、III-III’和IV-IV’截取的截面图；
图4A至图4D是示出图3的部分A1、A2、A3和A4的放大图；和
图5至图13是示出根据本发明的制造显示基板的方法的示范性实施例的截面图。
具体实施方式
将理解，当称一元件或层在另一元件或层“上”或者“连接到”另一元件或层时，它可以直接在另一元件或层上或直接连接到另一元件或层，或者还可以存在插入的元件或层。相反，当称一个元件“直接在”另一元件或层上或“直接连接到”另一元件或层时，不存在插入元件或层。相似的附图标记始终指代相似的元件。如这里所用的，术语“和/或”包括一个或多个所列相关项目的任何及所有组合。
将理解，尽管这里可以使用术语第一、第二等描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离本发明的教导。
为便于描述这里可以使用诸如“在...下面”、“在…之上”、“上”等空间相对性术语以描述如附图所示的一个元件或特征与另一个（些）元件或特征之间的关系。将理解，空间相对性术语旨在概括除附图所示取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或特征“之下”或“下面”的元件将会在其他元件或特征的“上方”。因此，示范性术语“在...下面”就能够涵盖之上和之下两种取向。器件可以采取其他取向（旋转90度或在其他取向），这里所用的空间相对性描述符做相应解释。
这里所用的术语仅是为了描述特定实施例的目的，并非要限制本发明。如这里所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。将进一步理解的，术语“包括”和/或“含有”，当在本说明书中使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
除非另行定义，这里使用的所有术语（包括技术术语和科学术语）都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。将进一步理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
在下文，将参照附图详细解释本发明。
图1是示出根据本发明的显示基板的示范性实施例的透视图，图2是示出图1的显示基板的一部分的平面图，图3是沿图2的线I-I’、II-II’和III-III’和IV-IV’截取的截面图，图4A至图4D是示出图3的部分A1、A2、A3和A4的放大图。
根据本发明的显示基板的示范性实施例包括多个像素以显示图像。显示基板可以用于各种显示面板，诸如液晶显示器、有机发光显示面板、电泳显示面板、电润湿（electro-wetting）显示面板等。
如图1所示，显示基板可以与相对基板200一起形成液晶显示器，液晶层LC设置在显示基板与相对基板200之间。相对基板200可以包括：滤色器CF，分别对应于像素PX；和黑矩阵BM，围绕和/或交叠像素PX以阻挡光从像素PX和/或像素PX之间通过。根据替代实施例，滤色器CF可以设置在显示基板上。
参照图1至图3和图4A至图4D，显示基板包括基底基板100，基底基板100包括显示区域DA和邻近显示区域DA设置的焊垫区域PDA。显示区域DA显示图像并包括至少一个像素区域PXA。像素区域PXA包括像素电极PE和连接到像素电极PE的薄膜晶体管TFT。
此外，至少一条信号线设置在基底基板100上。信号线包括在第一方向上纵向延伸的至少一条栅极线GL以及在与第一方向交叉的第二方向上纵向延伸的至少一条数据线DL。信号线还包括连接到栅极线GL的一端的栅极焊垫GP以及连接到数据线DL的一端的数据焊垫DP。数据焊垫DP和栅极焊垫GP设置在不显示图像的焊垫区域PDA中。
另外，与栅极线GL和数据线DL绝缘且在第一方向上纵向延伸的至少一条公共线CL设置在基底基板100上。栅极线GL、数据线DL和公共线CL设置在显示区域DA中。
尽管显示区域DA包括多个像素区域PXA，但是像素区域PXA可以具有相同的结构和功能。因而，图2和图3示出一个像素区域PXA、邻近该一个像素区域PXA的栅极线GL、邻近该一个像素区域PXA的公共线CL以及邻近该一个像素区域PXA的数据线DL。此外，对应于该一个像素区域PXA的栅极焊垫GP和数据焊垫DP已经与该一个像素区域PXA一起示出。
在下文，将详细描述显示区域DA的结构和焊垫区域PDA的结构。
栅极绝缘层GIL设置在基底基板100上。栅极绝缘层GIL设置在显示区域DA和焊垫区域PDA两者中。栅极绝缘层GIL覆盖（例如，交叠）设置在基底基板100上的栅极线GL、公共线CL和栅极焊垫GP，并包括第一绝缘材料，诸如硅氮化物、硅氧化物等。数据线DL和数据焊垫DP设置在栅极绝缘层GIL上。
像素区域PXA包括薄膜晶体管TFT、公共电极CE和连接到该薄膜晶体管TFT的像素电极PE。
薄膜晶体管TFT连接到栅极线GL并包括当从平面图观看时从栅极线GL突出的栅极电极GE。栅极电极GE可以包括铟锡氧化物（ITO）、铟锌氧化物（IZO）、或铟锡锌（ITZO）氧化物。此外，栅极电极GE可以包括双层结构，该双层结构为包括上述材料的第一电极层和包括以下材料的第二电极层。第二电极层可以包括金属材料诸如铜（Cu）、钼（Mo）、铝（Al）、钨（W）、铬（Cr）、钛（Ti）或其合金。
此外，薄膜晶体管TFT包括半导体层SM、源极电极SE和漏极电极DE。半导体层SM设置在栅极电极GE上方并将栅极绝缘层GIL插设在其间。半导体层SM包括设置在栅极绝缘层GIL上的有源层和设置在有源层上的欧姆接触层。有源层设置在包括源极电极SE和漏极电极DE的区域以及对应于源极电极SE和漏极电极DE之间的区域上。欧姆接触层设置在有源层与源极电极SE之间以及在有源层与漏极电极DE之间。
源极电极SE在平面图中从数据线DL分支并与栅极电极GE部分地交叠。漏极电极DE在平面图中与源极电极SE间隔开并与栅极电极GE部分地交叠。源极电极SE和漏极电极DE可以包括金属材料，诸如铜（Cu）、钼（Mo）、铝（Al）、钨（W）、铬（Cr）、钛（Ti）或其合金。在示出的示范性实施例中，源极电极SE和漏极电极DE与半导体层SM的一部分交叠，该部分在半导体层SM的除源极电极SE与漏极电极DE之间的区域之外的区域中。
半导体层SM可以设置在数据线DL与栅极绝缘层GIL之间。此外，半导体层SM可以设置在数据焊垫DP与栅极绝缘层GIL之间。
第一绝缘层110设置在基底基板100上。第一绝缘层110设置在栅极绝缘层GIL上以覆盖显示区域DA和焊垫区域PDA。第一绝缘层110包括第一通孔TH1以暴露漏极电极DE的一部分以及第二通孔TH2以暴露公共线CL的一部分。
为此，第二通孔TH2完全贯穿设置在第一绝缘层110与公共线CL之间的栅极绝缘层GIL的厚度。在示出的示范性实施例中，当从平面图观看时，公共线CL通过第二通孔TH2暴露的部分可以是从公共线CL突出的部分。第一绝缘层110可以包括硅氮化物或硅氧化物。
此外，第一绝缘层110包括第一焊垫通孔PTH1以暴露栅极焊垫GP的一部分和第二焊垫通孔PTH2以暴露数据焊垫DP的一部分。
为此，第一焊垫通孔PTH1完全穿过设置在第一绝缘层110与栅极焊垫GP之间的栅极绝缘层GIL的厚度从而暴露栅极焊垫GP的一部分。
第二绝缘层120设置在对应于显示区域DA的第一绝缘层110上。第二绝缘层120可以包括有机材料诸如丙烯酸树脂。第二绝缘层120包括对应于第一通孔TH1的第三通孔TH3和对应于第二通孔TH2的第四通孔TH4。
在此情形下，第三通孔TH3具有大于第一通孔TH1的截面面积，第四通孔TH4具有大于第二通孔TH2的截面面积。换句话说，第三通孔TH3具有大于第一通孔TH1的直径的直径，第四通孔TH4具有大于第二通孔TH2的直径的直径。
因而，第三通孔TH3暴露第一绝缘层110的第一接触区域CNA1。当从平面图观看时，第一通孔TH1位于第一接触区域CNA1内部，因此第三通孔TH3与第一通孔TH1一起暴露漏极电极DE的一部分。
此外，第四通孔TH4暴露第二绝缘层120的第二接触区域CNA2。在平面图中，第二通孔TH2位于第二接触区域CNA2内部，因此第四通孔TH4与第二通孔TH2一起暴露公共线CL的一部分。
显示基板包括对应于像素区域PXA设置在第二绝缘层120上的公共电极CE。公共电极CE施加有通过公共线CL提供的公共电压。公共电极CE包括与栅极电极GE的第一电极层基本相同的透明导电材料。
公共电极CE的一部分可以设置在第二绝缘层120在第四通孔TH4中的内壁上。公共电极CE的在第四通孔TH4的内壁上的部分连接到下述的连接电极CNE。
显示基板包括设置在第一绝缘层110和第二绝缘层120上的第三绝缘层130。第三绝缘层130在显示区域DA中直接设置在第二绝缘层120上并在焊垫区域PDA中直接设置在第一绝缘层110上。特别地，第三绝缘层130可以包括与第一绝缘层110相同的材料。
第三绝缘层130包括对应于第三通孔TH3的第五通孔TH5、对应于第四通孔TH4的第六通孔TH6以及暴露公共电极CE的一部分的第七通孔TH7。也就是，第五通孔TH5与第一通孔TH1和第三通孔TH3一起暴露漏极电极DE的一部分，第六通孔TH6与第二通孔TH2和第四通孔TH4一起暴露公共线CL的一部分。
第三绝缘层130可以延伸到第三通孔TH3的内壁和第一接触区域CNA1。因此，第五通孔TH5可以从第一通孔TH1穿过第一接触区域CNA1上方的第三绝缘层130延伸。
第三绝缘层130可以延伸到第四通孔TH4的内壁和第二接触区域CNA2。因此，第六通孔TH6可以从第二通孔TH2穿过第二接触区域CNA2中的第三绝缘层130延伸。
第七通孔TH7完全穿过设置在第四通孔TH4的内壁上的第三绝缘层130的厚度或者穿过第二接触区域CNA2中的第三绝缘层130。
第三绝缘层130在焊垫区域PDA中直接设置在第一绝缘层110上。设置在焊垫区域PDA中的第三绝缘层130包括对应于第一焊垫通孔PTH1的第三焊垫通孔PTH3以及对应于第二焊垫通孔PTH2的第四焊垫通孔PTH4。
显示基板包括设置在像素区域PXA中的第三绝缘层130上的像素电极PE。像素电极PE面对公共电极CE并将第三绝缘层130插设在两者之间。像素电极PE可以包括透明导电材料，诸如ITO、IZO或ITZO。
像素电极PE连接到漏极电极DE的暴露部分。如图4A所示，在第五通孔TH5从第一通孔TH1延伸（例如，与其对准）的情形下，像素电极PE通过第一通孔TH1和第五通孔TH5连接到漏极电极DE的暴露部分。当在平面图中观看时，像素电极PE包括至少一个主干部分PE1、从主干部分PE1突出的多个分支部分PE2以及连接在主干部分PE1与分支部分PE2之间的连接部分PE3。连接部分PE3可以设置在第一通孔TH1和第五通孔TH5中。
分支部分PE2以规则间隔彼此间隔开。分支部分PE2在预定方向上纵向延伸并彼此基本平行。在示出的示范性实施例中，主干部分PE1具有闭合的矩形环形，分支部分PE2在主干部分PE1中彼此间隔开，但本发明不限于此。也就是，分支部分PE2可以从主干部分PE1突出到预定方向或基本垂直于主干部分PE1的延伸方向的两个方向，或者主干部分PE1和分支部分PE2可以弯曲几次。
连接电极CNE设置在像素区域PXA中的第三绝缘层130上以将公共电极CE的暴露部分连接到公共线CL的暴露部分。连接电极CNE的第一端通过第七通孔TH7物理和/或电连接到公共电极CE，连接电极CNE的与第一端相反的第二端通过第二通孔TH2和第六通孔TH6连接到公共线CL。连接电极CNE可以包括与像素电极PE相同的材料。
栅极焊垫电极GPE和数据焊垫电极DPE设置在焊垫区域PDA中的第三绝缘层130上。栅极焊垫电极GPE和数据焊垫电极DPE用作接触部分以连接用于施加信号到像素电极PE的外部线。为此，栅极焊垫电极GPE和数据焊垫电极DPE的每个可以连接到柔性电路板。
栅极焊垫电极GPE通过第一焊垫通孔PTH1和第三焊垫通孔PTH3连接到栅极焊垫GP。此外，数据焊垫电极DPE通过第二焊垫通孔PTH2和第四焊垫通孔PTH4连接到数据焊垫DP。栅极焊垫电极GPE和数据焊垫电极DPE可以包括与像素电极PE相同的材料。
图5至图13是示出根据本发明的制造显示面板的方法的示范性实施例的截面图。图5至图13示出的部分对应于图3中示出的部分。
参照图5，至少一条信号线、与信号线绝缘的至少一条公共线CL以及连接到信号线的薄膜晶体管TFT形成在如图1所示的包括显示区域DA和焊垫区域PDA的基底基板100上。
信号线包括在第一方向上纵向延伸的至少一条栅极线GL以及在与第一方向交叉的第二方向上纵向延伸且与栅极线GL绝缘的至少一条数据线DL。信号线包括连接到栅极线GL的端部的栅极焊垫GP以及连接到数据线DL的端部的数据焊垫DP。
此外，基底基板100包括设置在像素区域PXA中的薄膜晶体管TFT。薄膜晶体管TFT包括连接到栅极线GL的栅极电极GE、连接到数据线DL的源极电极SE以及与源极电极SE间隔开的漏极电极DE。
栅极线GL和公共线CL形成在基底基板100上。栅极焊垫GP与栅极电极GE一起形成。栅极线GL和公共线CL通过利用溅射工艺形成导电层以及利用光刻工艺图案化导电层而形成。然后，栅极绝缘层GIL通过使用等离子体增强化学气相沉积（PECVD）来形成。在依次沉积半导体层和导电层之后，半导体层和导电层被图案化以形成数据线DL、连接到数据线DL的源极电极SE以及与源极电极SE间隔开的漏极电极DE。在此情形下，数据焊垫DP与那些元件（例如，诸如数据线DL、漏极电极DE和源极电极SE）一起形成。
如图6所示，第一绝缘层110形成在基底基板100上。第一绝缘层110形成在显示区域DA和焊垫区域PDA中。具体地，第一绝缘层110形成在栅极绝缘层GIL上以覆盖薄膜晶体管TFT和数据焊垫DP。第一绝缘层110可以包括利用PECVD的硅氮化物（SiNx）。
参照图7，第二绝缘层120形成在第一绝缘层110上。第二绝缘层120可以通过使用各种方法诸如沉积法、涂覆法、喷射法、印刷法等由丙烯酸树脂形成。不同于图7，第二绝缘层120可以仅形成在显示区域DA中。
如图8和图9所示，第二绝缘层120通过曝光和显影工艺图案化。通过曝光和显影工艺，第一暴露孔ETH1形成为暴露第一绝缘层110的第一接触区域CNA1，第一接触区域CNA1对应于薄膜晶体管TFT的漏极电极DE的一部分，如图9所示。此外，当形成第一暴露孔ETH1时，第二暴露孔ETH2形成为暴露第一绝缘层110的第二接触区域CNA2，第二接触区域CNA2对应于公共线CL的一部分。第一暴露孔ETH1对应于图4A所示的第三通孔TH3，第二暴露孔ETH2对应于图4B所示的第四通孔TH4。
当对应于焊垫区域PDA的第二绝缘层120被去除时，栅极焊垫GP和数据焊垫DP上的第一绝缘层110被暴露。在进行曝光和显影工艺以形成第一和第二暴露孔ETH1和ETH2时，对应于焊垫区域PDA的第二绝缘层120被去除。
如图8所示，掩模MSK被用于曝光和显影工艺。掩模MSK包括阻挡光的第一区域R1和透射光的第二区域R2。第一区域R1设置为对应于第二绝缘层120从其去除的区域。例如，第一区域R1设置为对应于焊垫区域PDA、第一暴露孔ETH1和第二暴露孔ETH2。当第二绝缘层120在被曝光之后显影时，对应于第一区域R1的第二绝缘层120被去除，对应于第二区域R2的第二绝缘层120保留，如图9所示。
在示出的示范性实施例中，第二绝缘层120利用其曝光部分被去除的正型抗蚀剂材料形成，但本发明不限于此。也就是，根据另一实施例，第二绝缘层120可以使用其曝光部分保留的负型抗蚀剂材料形成。
然后，如图10所示，公共电极CE形成在第二绝缘层120上以对应于像素区域PXA。公共电极CE可以通过光刻工艺形成。
更具体地，导电层和光致抗蚀剂层依次形成在第二绝缘层120上，光致抗蚀剂层被曝光和显影以形成光致抗蚀剂层图案。然后，导电层利用光致抗蚀剂层图案作为掩模来图案化。被图案化的导电层用作公共电极CE。
参照图11，第三绝缘层130形成在显示区域DA和焊垫区域PDA上。也就是，第三绝缘层130直接形成在第一绝缘层110和第二绝缘层120上。第三绝缘层130覆盖像素区域PXA中设置在第二绝缘层120上的公共电极CE。第三绝缘层130可以通过PECVD形成。
第三绝缘层130可以形成在第一暴露孔ETH1的内壁上以及第一绝缘层110的第一接触区域CNA1上。此外，第三绝缘层130可以形成在第二暴露孔ETH2的内壁上以及第一绝缘层110的第二接触区域CNA2上。
然后，如图12所示，第一绝缘层110和第三绝缘层130被图案化以形成第三暴露孔ETH3、第四暴露孔ETH4和第五暴露孔ETH5，漏极电极DE的至少一部分通过第三暴露孔ETH3暴露，公共线CL的一部分通过第四暴露孔ETH4暴露，公共电极CE的至少一部分通过第五暴露孔ETH5暴露。第一绝缘层110和第三绝缘层130可以通过曝光和显影工艺利用掩模MSK图案化。
第三暴露孔ETH3形成为穿过第三绝缘层130和第一绝缘层110两者以暴露漏极电极DE的一部分。第三暴露孔ETH3穿过第一绝缘层110的第一接触区域CNA1。第三暴露孔ETH3对应于图4A中示出的第一通孔TH1和第五通孔TH5。
此外，第四暴露孔ETH4形成为穿过第三绝缘层130和第一绝缘层110两者，从而暴露公共线CL的一部分。第四暴露孔ETH4穿过第一绝缘层110的第二接触区域CNA2。第四暴露孔ETH4对应于图4B中示出的第二通孔TH2和第六通孔TH6。在栅极绝缘层GIL设置在公共线CL与第一绝缘层110之间的情形下，第四暴露孔ETH4穿过栅极绝缘层GIL。
第五暴露孔ETH5形成为穿过第三绝缘层130以暴露公共电极CE的一部分。第五暴露孔ETH5对应于图4B中示出的第七通孔TH7。
暴露栅极焊垫GP的第六暴露孔ETH6和暴露数据焊垫DP的第七暴露孔ETH7被形成。第六暴露孔ETH6和第七暴露孔ETH7可以与第三、第四和第五暴露孔ETH3、ETH4和ETH5基本同时形成。
第六暴露孔ETH6对应于图4C中示出的第一焊垫通孔PTH1和第三焊垫通孔PTH3。此外，第七暴露孔ETH7对应于图4D中示出的第二焊垫通孔PTH2和第四焊垫通孔PTH4。
然后，如图13所示，像素电极PE形成为连接到漏极电极DE的暴露部分。此外，连接电极CNE形成为连接到公共线CL的暴露部分。
像素电极PE设置在像素区域PXA中的第三绝缘层130上并通过第三暴露孔ETH3连接到漏极电极DE。此外，连接电极CNE设置在第三绝缘层130、第四暴露孔ETH4和第五暴露孔ETH5上以连接在公共线CL的暴露部分与公共电极CE的暴露部分之间。
像素电极PE和公共电极CNE可以通过光刻工艺形成。像素电极PE和连接电极CNE可以通过一个相同的工艺例如光刻工艺基本同时地形成。
更具体地，导电层和光致抗蚀剂层依次形成在第三绝缘层130上。然后，光致抗蚀剂层通过曝光和显影工艺图案化以形成光致抗蚀剂层图案。导电层利用光致抗蚀剂层图案作为掩模来图案化，从而形成像素电极PE和连接电极CNE。
此外，栅极焊垫电极GPE形成为通过第六暴露孔ETH6连接到栅极焊垫GP，数据焊垫电极DPE形成为通过第七暴露孔ETH7连接到数据焊垫DP。
栅极焊垫电极GPE和数据焊垫电极DPE可以通过光刻工艺形成。栅极焊垫电极GPE和数据焊垫电极DPE可以通过用于形成像素电极PE和连接电极CNE的光刻工艺与像素电极PE和连接电极CNE基本同时地形成。
更具体地，当导电层和光致抗蚀剂层在用于形成像素电极PE和连接电极CNE的光刻工艺期间依次形成在第三绝缘层130上时，导电层和光致抗蚀剂层依次形成在焊垫区域PDA上。然后，当进行曝光和显影工艺以及图案化工艺时，栅极焊垫电极GPE和数据焊垫电极DPE可以与像素电极PE和连接电极CNE基本同时地一起形成。
尽管已经描述了本发明的示范性实施例，但是将理解，本发明不应限于这些示范性实施例，而是本领域技术人员可以在本发明所要求保护的精神和范围内进行各种变化和修改。
本申请要求于2011年7月22日提交的韩国专利申请No.10-2011-0073288的优先权，其全部内容通过引用结合于此。

Claims (10)

1.一种显示基板，包括：
基底基板，包括具有像素区域的显示区域和邻近所述显示区域的一侧的焊垫区域；
信号线，在所述基底基板上；
公共线，在所述基底基板上并与所述信号线绝缘；
薄膜晶体管，在所述像素区域中且连接到所述信号线，并包括漏极电极；
第一绝缘层，在所述基底基板上并包括第一通孔和第二通孔，所述漏极电极的一部分通过该第一通孔暴露，所述公共线的一部分通过该第二通孔暴露；
第二绝缘层，在所述显示区域中的所述第一绝缘层上而没有在所述焊垫区域中，并包括第三通孔和第四通孔，所述漏极电极的所述一部分通过该第三通孔暴露，所述公共线的所述一部分通过该第四通孔暴露；
公共电极，在所述像素区域中的所述第二绝缘层上；
第三绝缘层，在所述像素区域和所述焊垫区域中并在所述第一绝缘层和所述第二绝缘层上，并包括第五通孔、第六通孔和第七通孔，所述漏极电极的所述一部分通过该第五通孔暴露，所述公共线的所述一部分通过该第六通孔暴露，所述公共电极的一部分通过该第七通孔暴露；
像素电极，在所述像素区域中的所述第三绝缘层上并连接到所述漏极电极的暴露部分；以及
连接电极，连接在所述公共线的暴露部分与所述公共电极的暴露部分之间。
2.如权利要求1所述的显示基板，其中所述第三通孔暴露所述第一绝缘层的第一接触区域并在平面图中包括提供在其内部的所述第一通孔。
3.如权利要求2所述的显示基板，其中
所述第三绝缘层延伸在所述第三通孔的内壁上以及所述第一绝缘层的第一接触区域上，并且
所述第五通孔从所述第一通孔延伸。
4.如权利要求1所述的显示基板，其中所述第四通孔暴露所述第一绝缘层的第二接触区域并在平面图中包括提供在其内部的所述第二通孔。
5.如权利要求4所述的显示基板，其中
所述第三绝缘层延伸在所述第四通孔的内壁上以及在所述第一绝缘层的第二接触区域上，并且
所述第六通孔从所述第二通孔延伸。
6.如权利要求1所述的显示基板，其中所述信号线包括：
栅极线，在所述显示区域中并在第一方向上延伸；
数据线，在所述显示区域中，在与所述第一方向交叉的第二方向上延伸并与所述栅极线绝缘；
栅极焊垫，在所述焊垫区域中并连接到所述栅极线；以及
数据焊垫，在所述焊垫区域中并连接到所述数据线。
7.如权利要求6所述的显示基板，其中所述第一绝缘层还包括第一焊垫通孔和第二焊垫通孔，所述栅极焊垫的一部分通过该第一焊垫通孔暴露，所述数据焊垫的一部分通过该第二焊垫通孔暴露。
8.如权利要求7所述的显示基板，其中所述第三绝缘层还包括交叠所述第一焊垫通孔的第三焊垫通孔以及交叠所述第二焊垫通孔的第四焊垫通孔。
9.如权利要求8所述的显示基板，还包括：
栅极焊垫电极，在所述第一焊垫通孔和所述第三焊垫通孔中，并连接到所述栅极焊垫；和
数据焊垫电极，在所述第二焊垫通孔和所述第四焊垫通孔中，并连接到所述数据焊垫。
10.如权利要求1所述的显示基板，其中所述第二绝缘层包括有机材料。
CN201210252583.8A 2011-07-22 2012-07-20 显示基板 Active CN102890377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110073288A KR20130011856A (ko) 2011-07-22 2011-07-22 표시기판 및 그 제조방법
KR10-2011-0073288 2011-07-22

Publications (2)

Publication Number Publication Date
CN102890377A true CN102890377A (zh) 2013-01-23
CN102890377B CN102890377B (zh) 2016-12-07

Family

ID=47533922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210252583.8A Active CN102890377B (zh) 2011-07-22 2012-07-20 显示基板

Country Status (3)

Country Link
US (1) US8735891B2 (zh)
KR (1) KR20130011856A (zh)
CN (1) CN102890377B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268867A (zh) * 2013-05-31 2013-08-28 信利半导体有限公司 Tft阵列基板的制作方法
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
WO2020140763A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 显示基板、显示装置和显示基板的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077756A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 표시 기판의 제조 방법
KR101971594B1 (ko) 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101319977B1 (ko) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101994974B1 (ko) 2013-01-10 2019-07-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102040812B1 (ko) * 2013-02-12 2019-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR20140145785A (ko) 2013-06-14 2014-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150015978A (ko) 2013-08-02 2015-02-11 삼성디스플레이 주식회사 표시 장치의 방법
KR20150018231A (ko) 2013-08-09 2015-02-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 액정 표시 장치의 제조 방법
KR20150021622A (ko) * 2013-08-20 2015-03-03 삼성디스플레이 주식회사 표시패널
KR102228900B1 (ko) * 2014-07-25 2021-03-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20160055365A (ko) * 2014-11-07 2016-05-18 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897248A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 形成接触孔的方法和利用该方法制造薄膜晶体管板的方法
US20090251628A1 (en) * 2008-04-08 2009-10-08 Hsiang-Lin Lin Pixel structure of liquid crystal display panel and method of making the same
CN101738803A (zh) * 2008-11-18 2010-06-16 三星电子株式会社 显示基板和具有该显示基板的显示器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719917B1 (ko) 2000-12-30 2007-05-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 제조 방법
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US20060251628A1 (en) * 2005-05-06 2006-11-09 Mohamed Attawia Defatted, dewatered bone marrow
KR20070000893A (ko) 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101202983B1 (ko) * 2005-09-13 2012-11-20 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20070041856A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080008704A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시기판, 그 제조방법 및 이를 갖는 표시장치
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20080070327A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20080075717A (ko) 2007-02-13 2008-08-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
TWI420670B (zh) * 2008-10-30 2013-12-21 Hitachi Displays Ltd 顯示裝置
JP2011227225A (ja) * 2010-04-19 2011-11-10 Hitachi Displays Ltd 表示装置
JP2011248072A (ja) * 2010-05-26 2011-12-08 Hitachi Displays Ltd 画像表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897248A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 形成接触孔的方法和利用该方法制造薄膜晶体管板的方法
US20090251628A1 (en) * 2008-04-08 2009-10-08 Hsiang-Lin Lin Pixel structure of liquid crystal display panel and method of making the same
CN101738803A (zh) * 2008-11-18 2010-06-16 三星电子株式会社 显示基板和具有该显示基板的显示器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103268867A (zh) * 2013-05-31 2013-08-28 信利半导体有限公司 Tft阵列基板的制作方法
WO2020140763A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 显示基板、显示装置和显示基板的制造方法
US11495623B2 (en) 2019-01-03 2022-11-08 Beijing Boe Technology Development Co., Ltd. Display substrate and manufacturing method thereof, display device

Also Published As

Publication number Publication date
KR20130011856A (ko) 2013-01-30
US8735891B2 (en) 2014-05-27
US20130020591A1 (en) 2013-01-24
CN102890377B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN102890377A (zh) 显示基板
US10312263B2 (en) Display panel and manufacturing method thereof
US8848142B2 (en) Liquid crystal display device including black matrix and method of fabricating the same
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US9182640B2 (en) Display apparatus and method of manufacturing the same
JP5329169B2 (ja) 薄膜トランジスタ基板及びこれを含む液晶表示装置
US7796227B2 (en) Liquid crystal display panel and fabricating method thereof
US7551257B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US9448452B2 (en) Liquid crystal display device with double rate driving structure with increased aperture ratio
CN104102057B (zh) 薄膜晶体管阵列面板及其制造方法
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
CN103809320A (zh) 液晶显示设备的阵列基板以及制造该阵列基板的方法
KR20070071522A (ko) 박막 트랜지스터 기판 및 그 제조방법
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
US8497965B2 (en) Array substrate of liquid crystal display and method of manufacturing the array substrate
US20150241724A1 (en) Semiconductor device and display device
CN103534643B (zh) 液晶显示装置以及其制造方法
US20110317117A1 (en) Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same
US20060186414A1 (en) Array substrate, display apparatus having an array substrate, and method for manufacturing an array substrate
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
CN107436517B (zh) 液晶显示设备及其制造方法
US9608015B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101429921B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant