CN103268867A - Tft阵列基板的制作方法 - Google Patents
Tft阵列基板的制作方法 Download PDFInfo
- Publication number
- CN103268867A CN103268867A CN2013102151143A CN201310215114A CN103268867A CN 103268867 A CN103268867 A CN 103268867A CN 2013102151143 A CN2013102151143 A CN 2013102151143A CN 201310215114 A CN201310215114 A CN 201310215114A CN 103268867 A CN103268867 A CN 103268867A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- gate line
- formed position
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种TFT阵列基板的制作方法,包括:提供半成品基板,包括基板、栅极线、栅极保护层、TFT、信号线、共通线和钝化层;在钝化层表面上形成保护层,保护层内具有贯穿保护层的通孔,通孔位于待形成栅极线接触孔位置处;以保护层为掩膜,去除待形成栅极线接触孔位置处第一预设厚度的待去除层,待去除层为栅极线上方的、待形成栅极线接触孔位置处的栅极保护层和钝化层;去除待形成信号线接触孔位置处的保护层,同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。采用上述方法信号线的金属层几乎不会被破坏,TFT阵列基板的抗腐蚀能力大大提高。
Description
技术领域
本发明涉及TFT液晶显示器制作技术领域,更具体地说,涉及一种TFT阵列基板的制作方法。
背景技术
TFT(Thin Film Transistor,薄膜场效应晶体管)液晶显示器相对于传统的液晶显示器,以其高清晰度、真彩显示效果等优点,成为目前液晶显示器的主流发展方向。
TFT液晶显示器包括用于显示画面的液晶显示面板和用于向液晶显示面板提供信号的电路部分。TFT液晶显示面板主要由TFT阵列基板、CF基板及位于二者之间的液晶层构成。TFT阵列基板上具有多个矩阵式排列的像素区域,这些像素区域是由多条栅极线和多条信号线交叉构成的。每个像素区域上均有一个像素电极和一个TFT,每个像素电极与对应的一个TFT的漏极电性连接,同一行TFT的栅极与一条栅极线电性连接,同一列TFT的源极与一条信号线电性连接。
TFT阵列基板的制作过程大致可分为以下几个步骤:
步骤A:提供基板,并在所述基板表面上形成栅极线;
步骤B:在所述栅极线和基板表面上淀积栅极保护层,并在所述栅极保护层上淀积非晶硅,以形成硅岛;
步骤C:在所述硅岛和栅极保护层表面上形成信号线和源极、漏极、共通线,其中,所述硅岛、源极和漏极共同构成TFT;
步骤D:在所述信号线、源极、漏极、共通线表面上淀积钝化层,在所述钝化层内形成漏极接触孔、栅极线接触孔和信号线接触孔,以暴露出所述漏极、栅极线和信号线;
步骤E:在所述钝化层表面上形成像素电极,所述像素电极通过所述接触孔将所述漏极电性连接。
但是,现有的制作方法所制作的TFT阵列基板极易被腐蚀,进而导致液晶显示器无法正常显示。
发明内容
本发明提供了一种TFT阵列基板的制作方法,以提高TFT阵列基板的抗腐蚀能力。
为实现上述目的,本发明提供了如下技术方案:
一种TFT阵列基板的制作方法,提供半成品基板,所述半成品基板包括基板,位于所述基板表面的栅极线,覆盖所述基板表面和所述栅极线的栅极保护层,位于所述栅极保护层表面上的TFT、信号线和共通线,及覆盖所述TFT、信号线和共通线的钝化层;
在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置处;
以所述保护层为掩膜,去除所述待形成栅极线接触孔位置处第一预设厚度的待去除层,所述待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的栅极保护层和钝化层;
去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
优选的,所述在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置,具体包括:
在所述钝化层表面上形成光刻胶层;
将半灰阶掩膜置于所述光刻胶层的表面上,使所述半灰阶掩膜的全透过区位于待形成栅极线接触孔位置处,所述半灰阶掩膜的半透过区位于待形成信号线接触孔位置处;
对所述光刻胶层进行曝光和显影,去除所述待形成栅极线接触孔位置处的光刻胶层,以暴露所述待形成栅极线接触孔位置处的钝化层,去除所述待形成信号线接触孔位置处的部分光刻胶层,以使所述待形成信号线接触孔位置处有第二预设厚度的光刻胶层遮盖,将显影后的光刻胶层作为保护层。
优选的,所述在所述钝化层表面上形成光刻胶层与所述将半灰阶掩膜置于所述光刻胶层的表面上之间,还包括:
通过实验测试得到所述钝化层与光刻胶层的刻蚀速率;
根据待形成栅极线接触孔位置处的待去除层的厚度与待形成信号线接触孔位置处的钝化层的厚度,计算得到第一预设厚度;
根据所述钝化层的刻蚀速率与所述第一预设厚度,计算得到预设时间;
根据所述预设时间与所述光刻胶层的刻蚀速率,计算得到最小厚度,根据所述最小厚度选择第二预设厚度,所述第二预设厚度大于或等于所述最小厚度;
根据所述第二预设厚度与所述光刻胶层的厚度,计算得到半灰阶掩膜的半透过区的透过率,并根据所述透过率选择相应的半灰阶掩膜。
优选的,所述去除待形成信号线接触孔位置处的保护层的过程具体为:采用氧气灰化的方法去除待形成信号线接触孔位置处的保护层,以暴露所述信号线上方的钝化层。
优选的,所述去除所述待形成栅极线接触孔位置处第一预设厚度的待去除层的过程具体为:采用溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺中的任意一种工艺去除预设厚度的所述待形成栅极线接触孔位置处的待去除层。
优选的,所述同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔的过程具体为:采用溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺中的任意一种工艺同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
优选的,当所述栅极保护层的厚度大于所述钝化层的厚度时,所述第一预设厚度大于所述钝化层的厚度,所述第一预设厚度的待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的全部钝化层和部分栅极保护层。
优选的,当所述栅极保护层的厚度等于所述钝化层的厚度时,所述第一预设厚度等于所述钝化层的厚度,所述第一预设厚度的待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的全部钝化层。
优选的,当所述栅极保护层的厚度小于所述钝化层的厚度时,所述第一预设厚度小于所述钝化层的厚度,所述第一预设厚度的待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的部分钝化层。
与现有技术相比,本发明所提供的技术方案至少具有以下优点:
本发明所提供的TFT阵列基板的制作方法,在制作栅极线接触孔和信号线接触孔时,首先在钝化层上形成一层保护层,保护层在待形成栅极线接触孔位置处具有通孔。然后去除待形成栅极线接触孔位置处第一预设厚度的待去除层,由于待形成信号线接触孔位置处保护层的存在,所以该位置处的钝化层不会被去除。之后再去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,由于同时去除的两种待形成接触孔位置处的膜层厚度差距不大,所以信号线接触孔处的过刻蚀情况较现有技术大大减轻,从而信号线的金属层几乎不会被破坏,在后续的工艺制程中,金属层不容易被脱膜液、显影液等碱性离子或空气中的水汽侵入,而造成接触孔的腐蚀。可见,采用本发明所提供的TFT阵列基板的制作方法所制作的TFT阵列基板抗腐蚀能力大大提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术TFT阵列基板的待形成信号线接触孔位置处的结构图;
图2为现有技术TFT阵列基板的待形成栅极线接触孔位置处的结构图;
图3为现有技术TFT阵列基板的信号线接触孔位置处的结构图;
图4为现有技术TFT阵列基板的栅极线接触孔位置处的结构图;
图5为本发明实施例所提供的TFT阵列基板的制作方法的流程图;
图6为本发明实施例所提供的TFT阵列基板的待形成信号线接触孔位置处的结构图;
图7为本发明实施例所提供的TFT阵列基板的待形成栅极线接触孔位置处的结构图;
图8为本发明实施例所提供的TFT阵列基板的去除第一预设厚度的待去除层后待形成栅极线接触孔位置处的结构图;
图9为本发明实施例所提供的TFT阵列基板的信号线接触孔位置处的结构图;
图10为本发明实施例所提供的TFT阵列基板的栅极线接触孔位置处的结构图;
图11为现有技术中普通掩膜的结构图;
图12为本发明实施例所提供的TFT阵列基板的制作方法中所采用的半灰阶掩膜的结构图。
具体实施方式
正如背景技术所述,常规制作的TFT阵列基板的极易被腐蚀,导致TFT液晶显示器无法正常显示。发明人研究发现,产生这种现象的主要原因是,TFT阵列基板的信号线接触孔处过刻蚀,导致脱膜液、显影液等碱性离子和空气中的水汽,侵入信号线金属层中,造成信号线接触孔的大面积腐蚀。
具体的,TFT阵列基板在制作完栅极线、栅极保护层、硅岛、信号线、源极、漏极、共通线及钝化层,涂覆上光刻胶,在光刻胶层上形成漏极接触孔、栅极线接触孔和信号线接触孔图案后,待形成信号线接触孔位置处的结构如图1所示,信号线101下方具有一栅极保护层102,用以使信号线101与栅极线电性绝缘,信号线101上方覆盖有钝化层103,光刻胶层104具有信号线接触孔图案;待形成栅极线接触孔位置处的结构如图2所示,栅极线201位于栅极保护层102的下方,栅极保护层102的上方覆盖有钝化层103,光刻胶层104具有栅极线接触孔图案。
参考图3和图4,TFT阵列基板的漏极接触孔、栅极线接触孔和信号线接触孔是在同一刻蚀步骤下形成的,暴露出栅极线201需要刻蚀其上方、待形成栅极线接触孔位置处的栅极保护层102和钝化层103,而暴露出信号线101只需要刻蚀其上方、待形成信号线接触孔位置处的钝化层103。在同一刻蚀步骤下(即相同的刻蚀时间内),由于待形成栅极线接触孔位置处需要刻蚀的膜层厚度远大于待形成信号线接触孔位置处需要刻蚀的钝化层的厚度,则信号线101暴露出来时,栅极线201还未暴露出来,而当完成栅极线接触孔401的刻蚀后,信号线接触孔301处会形成过刻蚀。栅极线401和信号线301形成材料均为金属,常规进行接触孔刻蚀所用的刻蚀工艺为干法刻蚀,干法蚀刻时工艺气体被电离,产生的等离子体对金属材料的信号线301具有较强的轰击作用,使金属晶格状态被破坏,造成信号线301金属层严重损伤。在后续制程中,脱膜液、显影液等碱性离子和空气中的水汽,非常容易侵入信号线损坏的金属层中,造成信号线接触孔301的大面积腐蚀。
基于此,本发明提供了一种TFT阵列基板的制作方法,包括:提供半成品基板,所述半成品基板包括基板,位于所述基板表面的栅极线,覆盖所述基板表面和所述栅极线的栅极保护层,位于所述栅极保护层表面上的TFT、信号线和共通线,及覆盖所述TFT、信号线和共通线的钝化层;在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置处;以所述保护层为掩膜,去除所述待形成栅极线接触孔位置处第一预设厚度的待去除层,所述待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的钝化层和栅极保护层;去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
本发明所提供的TFT阵列基板的制作方法,在制作栅极线接触孔和信号线接触孔时,首先在钝化层上形成一层保护层,保护层在待形成栅极线接触孔位置处具有通孔。然后去除待形成栅极线接触孔位置处第一预设厚度的待去除层,由于待形成信号线接触孔位置处保护层的存在,该位置处的钝化层不会被去除,之后再去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,由于同时去除的两种待形成接触孔位置处的膜层厚度差距不大,所以信号线接触孔处的过刻蚀情况较现有技术大大减轻,从而信号线的金属层几乎不会被破坏,在后续的工艺制程中,金属层不容易被脱膜液、显影液等碱性离子或空气中的水汽侵入,而造成接触孔的腐蚀。可见,采用本发明所提供的TFT阵列基板的制作方法所制作的TFT阵列基板抗腐蚀能力大大提高。
以上是本发明的核心思想,为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明提供了一种TFT阵列基板的制作方法,如图5所示,该方法包括:
步骤S01:提供半成品基板,所述半成品基板包括基板,位于所述基板表面的栅极线,覆盖所述基板表面和所述栅极线的栅极保护层,位于所述栅极保护层表面上的TFT、信号线和共通线,及覆盖所述TFT、信号线和共通线的钝化层;
上述半成品基板各部分的形成过程为:首先在基板表面上形成栅极线;然后在栅极线和基板表面上淀积栅极保护层,栅极保护层要完全覆盖栅极线;之后在栅极保护层上淀积非晶硅,以形成硅岛;之后在硅岛上形成源极和漏极,构成TFT,在栅极保护层表面上形成信号线和共通线;最后在信号线、源极、漏极、共通线表面上淀积钝化层。
由于TFT的漏极需要为像素电极提供电位,栅极线与信号线需要接收电路部分传递过来的驱动信号,因此,TFT的漏极要与像素电极形成电性接触,栅极线和信号线必须分别与电路部分传递驱动信号的驱动线相连,通常情况下,实现电性连接的方法是在需要连接的两条导线上制作接触孔,将导线暴露出来,再通过制作跨桥的方式实现导线间的电性连接。
步骤S02:在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置处;
上述保护层的作用是将栅极线上方、待形成栅极线接触孔位置处的钝化层暴露出来,将其它区域的钝化层包括信号线上方、待形成信号线接触孔位置处的钝化层遮盖,保护被遮盖的钝化层在后续的步骤中不被损伤。
本实施例优选的利用半灰阶掩膜形成保护层,具体的,上述步骤S02中的在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置,包括:
在所述钝化层表面上形成光刻胶层;
将半灰阶掩膜置于所述光刻胶层的表面上,使所述半灰阶掩膜的全透过区位于待形成栅极线接触孔位置处,所述半灰阶掩膜的半透过区位于待形成信号线接触孔位置处;
对所述光刻胶层进行曝光和显影,去除所述待形成栅极线接触孔位置处的光刻胶层,以暴露所述待形成栅极线接触孔位置处的钝化层,去除所述待形成信号线接触孔位置处的部分光刻胶层,以使所述待形成信号线接触孔位置处有第二预设厚度的光刻胶层遮盖,将显影后的光刻胶层作为保护层。
显影过后,待形成信号线接触孔位置处的结构如图6所示,信号线601的下方为栅极保护层602,上方覆盖有钝化层603,光刻胶层604形成于钝化层603的表面上,由于曝光前半灰阶掩膜的半透过区覆盖在待形成信号线接触孔位置处,所以该位置处的光刻胶层只进行了部分曝光,显影时待形成信号线接触孔位置处的光刻胶层仅被去除一部分,最终在该位置处有第二预设厚度的光刻胶层605遮盖。
待形成栅极线接触孔位置处的结构如图7所示,栅极线701的上方依次覆盖有栅极保护层602和钝化层603,可见,信号线601与栅极线701位于不同膜层,且分别位于栅极保护层602的上下两侧,造成形成信号线接触孔只需要去除一层钝化层,而形成栅极线接触孔则需要去除一层钝化层和一层栅极保护层;由于曝光前半灰阶掩膜的全透过区覆盖在待形成栅极线接触孔位置处,所以该位置处的光刻胶层进行了全曝光,显影时待形成栅极线接触孔位置处的光刻胶层全部被去除,该位置处的钝化层被暴露出来,要形成栅极线接触孔,栅极线701上方、带形成栅极线接触孔位置处的栅极保护层601和钝化层603均要被去除,该区域的膜层为待去除层702。
需要说明的是,一般光刻工艺中所用到的掩膜上的图形为全透过区域,这种掩膜的结构如图11所示,玻璃基片1101上设置有阻挡区1102和全透过区1103,阻挡区1102能够阻挡光线,使被其遮挡的区域不被曝光,全透过区1103能够使光线全部通过,该区域被全部曝光。本发明所采用的半灰阶掩膜能够实现特定区域的部分曝光,其结构如图12所示,玻璃基片1201上设置有阻挡区1202、全透过区1203和半透过区1204,全透过区1203能够进行100%曝光,半透过区1204根据其自身透过率的设计能够进行不同程度的部分曝光,从而得到不同厚度的光刻胶层,进而满足本发明对光刻胶层不同区域不同曝光程度的需求。
在后续去除待形成栅极线接触孔位置处的第一预设厚度的待去除层的过程中,由于待形成信号线接触孔位置处第二预设厚度的光刻胶层605也会被去除一部分,为了使该位置处的光刻胶层不至于在去除过程未完成时就被损耗完,所以需要知道待形成信号线接触孔位置处光刻胶层需要预留的最小厚度,更重要的是为了精确控制去除过程中待去除层702被去除的厚度(即第一预设厚度),把握去除进行的时间,本实施例优选的在所述钝化层603表面上形成光刻胶层604与所述将半灰阶掩膜置于所述光刻胶层604的表面上之间,还包括:
通过实验测试得到所述钝化层603与光刻胶层604的刻蚀速率;
由于钝化层603与栅极保护层602的材料均为氮化硅,所以实际测得的钝化层603的刻蚀速率为氮化硅的刻蚀速率,钝化层603与栅极保护层602的刻蚀速率相同。
根据待形成栅极线接触孔位置处的待去除层702的厚度与待形成信号线接触孔位置处的钝化层603的厚度,计算得到第一预设厚度;
显而易见的,待去除层702的厚度为栅极保护层602与钝化层603的厚度之和,用该待去除层702的厚度减去待形成信号线接触孔位置处的钝化层603的厚度,得到第一预设厚度,该第一预设厚度为需要去除的待去除层702的厚度。
当所述栅极保护层602的厚度大于所述钝化层603的厚度时,所述第一预设厚度大于所述钝化层603的厚度,所述第一预设厚度的待去除层为所述栅极线701上方的、待形成栅极线接触孔位置处的全部钝化层603和部分栅极保护层。
当所述栅极保护层602的厚度等于所述钝化层603的厚度时,所述第一预设厚度等于所述钝化层603的厚度,所述第一预设厚度的待去除层为所述栅极线701上方的、待形成栅极线接触孔位置处的全部钝化层603。
当所述栅极保护层602的厚度小于所述钝化层603的厚度时,所述第一预设厚度小于所述钝化层603的厚度,所述第一预设厚度的待去除层为所述栅极线701上方的、待形成栅极线接触孔位置处的部分钝化层603。
根据所述钝化层603的刻蚀速率与所述第一预设厚度,计算得到预设时间;
用待形成栅极线接触孔位置处需要去除的待去除层的厚度(即第一预设厚度)除以钝化层603的刻蚀速率,由于钝化层603与栅极保护层602的刻蚀速率相同,所以可以得到去除待形成栅极线接触孔位置处第一预设厚度的待去除层702需要进行的时间,该时间即为预设时间。
根据所述预设时间与所述光刻胶层的刻蚀速率,计算得到最小厚度,根据所述最小厚度选择第二预设厚度,所述第二预设厚度大于或等于所述最小厚度;
用预设时间乘以光刻胶层的刻蚀速率得到显影后待形成信号线接触孔位置处至少应该预留的光刻胶层的厚度(即最小厚度),为了保证在去除第一预设厚度的待去除层的过程中预留的光刻胶层不会被损耗完,实际待形成信号线接触孔位置处的光刻胶层预留的厚度应该大于或等于计算得到的最小厚度,预留的厚度可按照上述标准根据实际情况相应选择,选择的预留的光刻胶层的厚度即为第二预设厚度,为了后续步骤中能够快速的去除第二预设厚度的光刻胶层,第二预设厚度优选应该稍大于计算得到的最小厚度。
根据所述第二预设厚度与所述光刻胶层的厚度,计算得到半灰阶掩膜的半透过区的透过率,并根据所述透过率选择相应的半灰阶掩膜;
用光刻胶层的厚度减去第二预设厚度,能够得到待形成信号线接触孔位置处需要去除的光刻胶层的厚度,然后根据该厚度占整体光刻胶层厚度的百分比,得到半灰阶掩膜的半透过区的透过率。
经过上述计算过程,使半灰阶掩膜的选择更有针对性,保证了接触孔的顺利形成。
步骤S03:以所述保护层为掩膜,去除第一预设厚度的所述待形成栅极线接触孔位置处的待去除层,所述待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的钝化层和栅极保护层;
如图8所示,上述去除第一预设厚度的待去除层的步骤中,待形成栅极线接触孔位置处被去除了第一预设厚度的待去除层801,由于第一预设厚度可以在之前的步骤中计算出来,加之有计算出来的去除第一预设厚度的待去除层需要进行的预设时间的精确控制,所以最终该位置处剩余的待去除层802的厚度基本与信号线601上方、待形成信号线接触孔位置处的钝化层603的厚度相同;而待形成信号线接触孔位置处由于有第二预设厚度的光刻胶层605的遮挡,只有光刻胶层被损耗掉一部分,钝化层603不会被去除,并且由于在之前的步骤中已经精确的计算出至少需要预留的光刻胶层的厚度(即最小厚度),所以在去除第一预设厚度的待去除层801的过程中,待形成信号线接触孔位置处预留的第二预设厚度的光刻胶层605始终存在,发挥保护该处钝化层603的作用。
所述去除所述待形成栅极线接触孔位置处第一预设厚度的待去除层的过程具体为:采用溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺中的任意一种工艺去除预设厚度的所述待形成栅极线接触孔位置处的待去除层。
步骤S04:去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
结合图9和图10,去除待形成栅极线接触孔位置处的待去除层和去除待形成信号线接触孔位置处的钝化层是在同一步骤下进行的,即二者的操作时间相同,由于待形成信号线接触孔位置处的钝化层的厚度与待形成栅极线接触孔位置处剩余的待去除层802的厚度相同,并且钝化层603与栅极保护层602的刻蚀速率相同,所以栅极线接触孔1001与信号线接触孔901同时形成完毕,信号线接触孔901基本不会出现过刻蚀,损伤信号线901金属层的情况。
所述去除待形成信号线接触孔位置处的保护层的过程具体为:采用氧气灰化的方法去除待形成信号线接触孔位置处的保护层,以暴露所述信号线上方的钝化层。本实施例对于去除待形成信号线接触孔位置处的保护层所采用的方法并不限定,优选的采用氧气灰化的方法。
所述同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔的过程具体为:采用溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺中的任意一种工艺同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
需要说明的是,上述溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺均属于干法刻蚀工艺,但是本实施例并不限定使用干法刻蚀工艺,在本发明的其它实施例中还可以采用激光刻蚀等其它方法。
栅极线接触孔1001和信号线接触孔901形成完毕之后,在所述钝化层603表面上形成像素电极,所述像素电极通过TFT的漏极接触孔与TFT的漏极电性连接,完成成品TFT阵列基板的制作。
不同于现有技术中的栅极线接触孔和信号线接触孔同时刻蚀,同时制作完成,本发明所提供的TFT阵列基板的制作方法,在制作栅极线接触孔和信号线接触孔时,分为两次刻蚀。首先在钝化层上形成一层保护层,保护层在待形成栅极线接触孔位置处具有通孔。然后去除待形成栅极线接触孔位置处的待去除层,由于待形成信号线接触孔位置处保护层的存在,待形成信号线接触孔位置处的钝化层不会被去除,之后再去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,由于同时去除的两种待形成接触孔位置处的膜层厚度差距不大,所以减轻了由于信号线接触孔处的过刻蚀造成的信号线金属层的损伤情况,在后续的工艺制程中,金属层不容易被脱膜液、显影液等碱性离子或空气中的水汽侵入,而造成接触孔的腐蚀,使TFT阵列基板的抗腐蚀能力大大提高。
进一步的,通过精确计算第一次刻蚀待形成栅极线接触孔位置处需要去除的待去除层的第一预设厚度,使第二次刻蚀时,待形成信号线接触孔位置处与待形成栅极线接触孔位置处需要去掉的膜层厚度基本一致,从而形成的信号线接触孔处的金属层几乎不会被破坏,更进一步的增强了TFT阵列基板的抗腐蚀能力。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种TFT阵列基板的制作方法,其特征在于,包括:
提供半成品基板,所述半成品基板包括基板,位于所述基板表面的栅极线,覆盖所述基板表面和所述栅极线的栅极保护层,位于所述栅极保护层表面上的TFT、信号线和共通线,及覆盖所述TFT、信号线和共通线的钝化层;
在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置处;
以所述保护层为掩膜,去除所述待形成栅极线接触孔位置处第一预设厚度的待去除层,所述待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的栅极保护层和钝化层;
去除待形成信号线接触孔位置处的保护层,然后同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
2.根据权利要求1所述的制作方法,其特征在于,所述在所述钝化层表面上形成保护层,所述保护层内具有贯穿所述保护层的通孔,所述通孔位于待形成栅极线接触孔位置,具体包括:
在所述钝化层表面上形成光刻胶层;
将半灰阶掩膜置于所述光刻胶层的表面上,使所述半灰阶掩膜的全透过区位于待形成栅极线接触孔位置处,所述半灰阶掩膜的半透过区位于待形成信号线接触孔位置处;
对所述光刻胶层进行曝光和显影,去除所述待形成栅极线接触孔位置处的光刻胶层,以暴露所述待形成栅极线接触孔位置处的钝化层,去除所述待形成信号线接触孔位置处的部分光刻胶层,以使所述待形成信号线接触孔位置处有第二预设厚度的光刻胶层遮盖,将显影后的光刻胶层作为保护层。
3.根据权利要求2所述的制作方法,其特征在于,所述在所述钝化层表面上形成光刻胶层与所述将半灰阶掩膜置于所述光刻胶层的表面上之间,还包括:
通过实验测试得到所述钝化层与光刻胶层的刻蚀速率;
根据待形成栅极线接触孔位置处的待去除层的厚度与待形成信号线接触孔位置处的钝化层的厚度,计算得到第一预设厚度;
根据所述钝化层的刻蚀速率与所述第一预设厚度,计算得到预设时间;
根据所述预设时间与所述光刻胶层的刻蚀速率,计算得到最小厚度,根据所述最小厚度选择第二预设厚度,所述第二预设厚度大于或等于所述最小厚度;
根据所述第二预设厚度与所述光刻胶层的厚度,计算得到半灰阶掩膜的半透过区的透过率,并根据所述透过率选择相应的半灰阶掩膜。
4.根据权利要求1~3任一项所述的制作方法,其特征在于,所述去除待形成信号线接触孔位置处的保护层的过程具体为:采用氧气灰化的方法去除待形成信号线接触孔位置处的保护层,以暴露所述信号线上方的钝化层。
5.根据权利要求1~3任一项所述的制作方法,其特征在于,所述去除所述待形成栅极线接触孔位置处第一预设厚度的待去除层的过程具体为:采用溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺中的任意一种工艺去除预设厚度的所述待形成栅极线接触孔位置处的待去除层。
6.根据权利要求1~3任一项所述的制作方法,其特征在于,所述同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔的过程具体为:采用溅射工艺、等离子体刻蚀工艺或反应离子刻蚀工艺中的任意一种工艺同时去除待形成栅极线接触孔位置处的待去除层和待形成信号线接触孔位置处的钝化层,形成栅极线接触孔和信号线接触孔。
7.根据权利要求1所述的制作方法,其特征在于,当所述栅极保护层的厚度大于所述钝化层的厚度时,所述第一预设厚度大于所述钝化层的厚度,所述第一预设厚度的待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的全部钝化层和部分栅极保护层。
8.根据权利要求1所述的制作方法,其特征在于,当所述栅极保护层的厚度等于所述钝化层的厚度时,所述第一预设厚度等于所述钝化层的厚度,所述第一预设厚度的待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的全部钝化层。
9.根据权利要求1所述的制作方法,其特征在于,当所述栅极保护层的厚度小于所述钝化层的厚度时,所述第一预设厚度小于所述钝化层的厚度,所述第一预设厚度的待去除层为所述栅极线上方的、待形成栅极线接触孔位置处的部分钝化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310215114.3A CN103268867B (zh) | 2013-05-31 | 2013-05-31 | Tft阵列基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310215114.3A CN103268867B (zh) | 2013-05-31 | 2013-05-31 | Tft阵列基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103268867A true CN103268867A (zh) | 2013-08-28 |
CN103268867B CN103268867B (zh) | 2015-04-15 |
Family
ID=49012489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310215114.3A Active CN103268867B (zh) | 2013-05-31 | 2013-05-31 | Tft阵列基板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103268867B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1670909A (zh) * | 2004-03-19 | 2005-09-21 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
CN102890377A (zh) * | 2011-07-22 | 2013-01-23 | 三星电子株式会社 | 显示基板 |
-
2013
- 2013-05-31 CN CN201310215114.3A patent/CN103268867B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1670909A (zh) * | 2004-03-19 | 2005-09-21 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
CN102890377A (zh) * | 2011-07-22 | 2013-01-23 | 三星电子株式会社 | 显示基板 |
Also Published As
Publication number | Publication date |
---|---|
CN103268867B (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8609477B2 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
US20120107982A1 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
CN104022078B (zh) | 一种阵列基板的制备方法 | |
US10566458B2 (en) | Array substrate and method for manufacturing the same | |
CN102646632A (zh) | 阵列基板及其制作方法和显示装置 | |
CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
CN102881571A (zh) | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 | |
WO2014131236A1 (zh) | 氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
JP2015525369A (ja) | Tftアレイ基板及びその製造方法、表示装置 | |
JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
US10312272B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display panel | |
WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
CN107359138A (zh) | 一种金属线、阵列基板的制作方法及阵列基板 | |
CN107068692A (zh) | 显示装置、阵列基板及其制造方法 | |
US8537327B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
US20200019280A1 (en) | Touch panel, method for fabricating the same, display panel, and display device | |
CN105140234A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103117283B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
KR101294689B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
CN106033760A (zh) | 像素结构的制作方法 | |
CN102655116B (zh) | 阵列基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |