CN113130327B - 氧化物薄膜晶体管、阵列基板、制备方法及显示面板 - Google Patents

氧化物薄膜晶体管、阵列基板、制备方法及显示面板 Download PDF

Info

Publication number
CN113130327B
CN113130327B CN202110417709.1A CN202110417709A CN113130327B CN 113130327 B CN113130327 B CN 113130327B CN 202110417709 A CN202110417709 A CN 202110417709A CN 113130327 B CN113130327 B CN 113130327B
Authority
CN
China
Prior art keywords
insulating layer
substrate
thin film
metal oxide
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110417709.1A
Other languages
English (en)
Other versions
CN113130327A (zh
Inventor
王利忠
宁策
邸云萍
童彬彬
张震
张振宇
李付强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110417709.1A priority Critical patent/CN113130327B/zh
Publication of CN113130327A publication Critical patent/CN113130327A/zh
Application granted granted Critical
Publication of CN113130327B publication Critical patent/CN113130327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种氧化物薄膜晶体管、阵列基板、制备方法及显示面板，涉及显示技术领域。该制备方法在依次形成第一绝缘层，第二绝缘层以及金属氧化物结构之后，可以对第一绝缘层进行加热，以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构中，以实现对该第一结构和第三结构的导体化，从而得到金属氧化物图案。本申请提供的制备方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化，所需的掩膜板的数量较少，制备成本较低。

Description

氧化物薄膜晶体管、阵列基板、制备方法及显示面板
技术领域
本申请涉及显示技术领域，特别涉及一种氧化物薄膜晶体管、阵列基板、制备方法及显示面板。
背景技术
氧化物薄膜晶体管因其漏电流低以及透过率高等特点而在显示面板中得到了广泛的应用。其中，氧化物薄膜晶体管通常包括金属氧化物图案。
相关技术中，在制备氧化物薄膜晶体管中的金属氧化物图案时，需先在衬底基板上形成金属氧化物薄膜，然后在金属氧化物薄膜远离衬底基板的一侧设置图案化掩膜板，以对金属氧化物膜层进行图案化处理得到金属氧化物结构a。之后，需采用导体化掩膜板遮挡金属氧化物结构的部分区域，并向未被导体化掩膜板遮挡的区域注入离子，实现对该未被遮挡的区域的导体化，以得到金属氧化物图案。
但是，由于上述制备方法所需的掩膜板的数量较多，制备成本较高。
发明内容
本申请提供了一种氧化物薄膜晶体管、阵列基板、制备方法及显示面板，可以解决相关技术中制备成本较高的问题。所述技术方案如下：
一方面，提供了一种氧化物薄膜晶体管的制备方法，所述方法包括：
在衬底基板的一侧形成第一绝缘层，所述第一绝缘层的材料包括氢元素；
在所述第一绝缘层远离所述衬底基板的一侧形成第二绝缘层，所述第二绝缘层具有第一过孔和多个第二过孔；
在所述第二绝缘层远离衬底基板的一侧形成金属氧化物结构，所述金属氧化物结构包括依次连接的第一结构，第二结构以及第三结构，所述第一结构的至少部分位于所述第一过孔内且与所述第一绝缘层接触，所述第三结构的至少部分位于所述第二过孔内且与所述第一绝缘层接触；
对所述第一绝缘层进行加热，使得所述第一绝缘层中的氢元素扩散至所述第一结构和所述第三结构，以对所述第一结构和所述第三结构进行导体化，得到所述氧化物薄膜晶体管中的金属氧化物图案。
可选的，在衬底基板的一侧形成第一绝缘层，包括：
采用硅烷和氨气反应以在衬底基板的一侧形成第一绝缘层，所述第一绝缘层的材料还包括氮化硅。
可选的，在所述第一绝缘层远离所述衬底基板的一侧形成第二绝缘层，包括：
在所述第一绝缘层远离所述衬底基板的一侧形成绝缘材料层；
对所述绝缘材料层进行刻蚀，得到形成有所述第一过孔和所述第二过孔的第二绝缘层。
可选的，在衬底基板的一侧形成第一绝缘层之前，所述方法还包括：
在衬底基板的一侧形成第一栅极图案；
其中，所述第一栅极图案在所述衬底基板上的正投影覆盖所述第二结构在所述衬底基板上的正投影。
另一方面，提供了一种阵列基板的制备方法，所述方法包括：
提供一衬底基板；
采用如上述方面所述的方法，在所述衬底基板上形成多个氧化物薄膜晶体管。
可选的，在形成所述氧化物薄膜晶体管中的第二绝缘层之前，所述方法还包括：
在所述氧化物薄膜晶体管中第一绝缘层远离所述衬底基板的一侧形成多个数据线；
其中，所述氧化物薄膜晶体管中第二绝缘层中的第一过孔用于露出一个所述数据线的至少部分，所述氧化物薄膜晶体管的金属氧化物图案中导体化后的第一结构通过所述第一过孔与所述数据线电连接。
可选的，在形成用于形成氧化物薄膜晶体管的金属氧化物图案的金属氧化物结构之前，所述方法还包括：
在所述衬底基板的一侧形成彩膜层；
其中，所述彩膜层包括与所述多个氧化物薄膜晶体管一一对应的不同颜色的多个色阻块，每个所述色阻块在所述衬底基板上的正投影与对应的所述氧化物薄膜晶体管的金属氧化物图案中导体化后的第三结构在所述衬底基板上的正投影至少部分重叠。
可选的，在形成所述氧化物薄膜晶体管中的第一栅极图案之前，所述方法还包括：
在所述衬底基板的一侧形成沿像素行方向延伸的多个扫描线；
其中，所述第一栅极图案在所述衬底基板上的正投影沿像素列方向的长度，大于所述扫描线在所述衬底基板上的正投影沿所述像素列方向的长度。
可选的，所述衬底基板具有显示区域以及位于所述显示区域一侧的周边区域；所述阵列基板包括的所述多个氧化物薄膜晶体管位于所述显示区域；所述方法还包括：
在所述周边区域形成多个多晶硅薄膜晶体管，每个所述多晶硅薄膜晶体管包括有源图案，第二栅极图案以及源漏极图案；
其中，所述第二栅极图案与所述多个扫描线位于同层，所述源漏极图案与所述阵列基板的多个数据线位于同层，且所述源漏极图案与所述有源图案电连接。
可选的，在形成所述氧化物薄膜晶体管中的金属氧化物图案之后，所述方法还包括：
在所述金属氧化物图案远离所述衬底基板的一侧形成第三绝缘层；
在所述第三绝缘层远离所述衬底基板的一侧形成公共电极；
其中，所述公共电极在所述衬底基板上的正投影与所述氧化物薄膜晶体管的金属氧化物图案中导体化后的第三结构在所述衬底基板上的正投影至少部分重叠，导体化后的所述第三结构用于作为像素电极与所述公共电极共同驱动液晶偏转。
又一方面，提供了一种氧化物薄膜晶体管，所述氧化物薄膜晶体管包括：沿远离衬底基板的方向依次层叠的第一绝缘层，第二绝缘层，以及金属氧化物图案；
其中，所述第二绝缘层具有多个第一过孔和多个第二过孔，所述金属氧化物图案包括依次连接的导体化的第一结构，第二结构以及导体化的第三结构，所述导体化的第一结构的至少部分位于一个所述第一过孔内且与所述第一绝缘层接触，所述导体化的第三结构的至少部分位于一个所述第二过孔内且与所述第一绝缘层接触，所述导体化的第一结构和所述导体化的第三结构的材料均包括由所述第一绝缘层扩散的氢元素。
再一方面，提供了一种阵列基板，所述阵列基板包括：
衬底基板；
以及位于所述衬底基板的一侧的多个如上述方面所述的氧化物薄膜晶体管。
再一方面，提供了一种显示面板，所述显示面板包括：盖板，液晶层以及如上述方面所述的阵列基板；
所述液晶层位于所述盖板和所述阵列基板之间。
本申请提供的技术方案带来的有益效果至少包括：
本申请提供了一种氧化物薄膜晶体管、阵列基板、制备方法及显示面板，该方法在依次形成第一绝缘层，第二绝缘层以及金属氧化物结构之后，可以对第一绝缘层进行加热，以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构中，以实现对该第一结构和第三结构的导体化，从而得到金属氧化物图案。也即是，本申请提供的制备方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化，所需的掩膜板的数量较少，制备成本较低。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种氧化物薄膜晶体管的制备方法的流程图；
图2是本申请实施例提供的一种形成第一绝缘层和第二绝缘层的示意图；
图3是本申请实施例提供的一种形成金属氧化物结构的示意图；
图4是本申请实施例提供的一种形成金属氧化物图案的示意图；
图5是本申请实施例提供的另一种氧化物薄膜晶体管的制备方法的流程图；
图6是本申请实施例提供的一种形成第一栅极薄膜的示意图；
图7是本申请实施例提供的一种形成第一栅极图案的示意图；
图8是本申请实施例提供的一种形成第一绝缘层的示意图；
图9是本申请实施例提供的一种形成绝缘材料层的示意图；
图10是本申请实施例提供的一种形成第二绝缘层的示意图；
图11是本申请实施例提供的一种形成金属氧化物结构的示意图；
图12是本申请实施例提供的一种形成金属氧化物图案的示意图；
图13是本申请实施例提供的一种阵列基板的制备方法的流程图；
图14是本申请实施例提供的另一种阵列基板的制备方法的流程图；
图15是本申请实施例提供的一种衬底基板的示意图；
图16是本申请实施例提供的一种形成缓冲层和有源膜层的示意图；
图17是本申请实施例提供的一种形成有源图案的示意图；
图18是本申请实施例提供的一种形成第四绝缘层的示意图；
图19是本申请请实施例提供的一种形成多个扫描线以及多个多晶硅薄膜晶体管的第二栅极图案的示意图；
图20是本申请实施例提供的一种形成第一栅极薄膜的示意图；
图21是本申请实施例提供的一种形成第一栅极图案的示意图；
图22是本申请实施例提供的一种形成第五绝缘层的示意图；
图23是本申请实施例提供的一种形成第一绝缘层的示意图；
图24是本申请实施例提供的一种多个数据线以及多个多晶硅薄膜晶体管的源漏极图案的示意图；
图25是本申请实施例提供的一种绝缘材料层的示意图；
图26是本申请实施例提供的一种彩膜层的示意图；
图27是本申请实施例提供的一种形成第二绝缘层的示意图；
图28是本申请实施例提供的一种形成金属氧化物结构的示意图；
图29是本申请实施例提供的一种形成金属氧化物图案的示意图；
图30是本申请实施例提供的一种形成第三绝缘层的示意图；
图31是本申请实施例提供的一种形成公共电极的示意图；
图32是本申请实施例提供的一种氧化物薄膜晶体管的示意图；
图33是本申请实施例提供的另一种氧化物薄膜晶体管的示意图；
图34是本申请实施例提供的一种阵列基板的示意图；
图35是本申请实施例提供的一种显示面板的示意图；
图36是本申请实施例提供的一种显示装置的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
图1是本申请实施例提供的一种氧化物薄膜晶体管的制备方法的流程图。参考图1可以看出，该方法可以包括：
步骤201、在衬底基板的一侧形成第一绝缘层。
其中，该第一绝缘层101的材料包括氢(H)元素。
步骤202、在第一绝缘层远离衬底基板的一侧形成第二绝缘层。
参考图2，在形成第一绝缘层101之后，可以在该第一绝缘层101远离衬底基板的一侧形成第二绝缘层102。其中，该第二绝缘层102具有第一过孔102a和第二过孔102b。
步骤203、在第二绝缘层远离衬底基板的一侧形成金属氧化物结构。
在形成第二绝缘层102之后，可以采用金属氧化物材料在该第二绝缘层102远离衬底基板的一侧形成金属氧化物薄膜，然后在该金属氧化物薄膜远离衬底基板的一侧设置图案化掩膜板，并对该金属氧化物薄膜进行图案化处理以得到金属氧化物结构a。其中，图案化处理可以包括：光刻胶涂覆，曝光，显影，刻蚀以及去除光刻胶。
参考图3，形成的该金属氧化物结构a包括依次连接的第一结构a1，第二结构a2以及第三结构a3。该第一结构a1的至少部分位于第一过孔102a内且与第一绝缘层101接触，第三结构a3的至少部分位于第二过孔102b内且与第一绝缘层101接触。
步骤204、对第一绝缘层进行加热，使得第一绝缘层中的氢元素扩散至第一结构和第三结构，以对第一结构和第三结构进行导体化，得到氧化物薄膜晶体管中的金属氧化物图案。
在本申请实施例中，在形成金属氧化物结构a之后，可以对第一绝缘层101进行加热。并且，由于金属氧化物结构a的第一结构a1和第三结构a3均与第一绝缘层101接触，因此使得该第一绝缘层101中的氢元素可以扩散至第一结构a1和第三结构a3，以对该第一结构a1和第三结构a3进行导体化。同时，由于金属氧化物结构a的第二结构a2并未与第一绝缘层101接触，因此第一绝缘层101中的氢元素不会扩散至第二结构a2，该第二结构a2不会被第一绝缘层101中的氢元素导体化。
可选的，与金属氧化物结构a的第二结构a2接触的第二绝缘层102中不具有氢元素。若对第一绝缘层进行加热的过程中还对第二绝缘层加热，金属氧化物结构a的第二结构a2也不会被导体化。
参考图4，形成的氧化物薄膜晶体管10中的金属氧化物图案103可以包括依次连接的导体化的第一结构1031，第二结构1032，以及导体化的第三结构1033。其中，由于第二结构1032并未被导体化，因此该第二结构1032即为金属氧化物结构a中的第二结构a2。其中，导体化后的第一结构1031的导电性，以及导体化后的第三结构1033的导电性均大于第二结构1032的导电性。
综上所述，本申请实施例提供了一种氧化物薄膜晶体管的制备方法，该方法在依次形成第一绝缘层，第二绝缘层以及金属氧化物结构之后，可以对第一绝缘层进行加热，以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构中，以实现对该第一结构和第三结构的导体化，从而得到金属氧化物图案。本申请实施例提供的制备方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化，所需的掩膜板的数量较少，制备成本较低。
图5是本申请实施例提供的另一种氧化物薄膜晶体管的制备方法的流程图。参考图5可以看出，该方法可以包括：
步骤301、在衬底基板的一侧形成第一栅极图案。
在本申请实施例中，参考图6和图7，可以先在衬底基板的一侧形成第一栅极薄膜b，然后在该第一栅极薄膜b远离衬底基板的一侧设置一图案化掩膜板，并对该第一栅极薄膜b进行图案化处理以得到第一栅极图案104。其中，图案化处理可以包括：光刻胶涂覆，曝光，显影，刻蚀以及去除光刻胶。
步骤302、采用硅烷和氨气反应以在第一栅极图案远离衬底基板的一侧形成第一绝缘层。
在本申请实施例中，氧化物薄膜晶体管10的各个膜层均可以在反应腔室内制备。在制备第一绝缘层101时，可以向该反应腔室内通入硅烷和氨气，使得硅烷和氨气发生反应生成氮化硅。参考图8，氮化硅可以沉积在第一栅极图案104远离衬底基板的一侧形成第一绝缘层101。并且，向反应腔室内通入的氨气中具有的氢元素可以在氮化硅沉积的过程中存储于第一绝缘层101中。也即是，该第一绝缘层101的材料可以包括氢元素以及氮化硅。
步骤303、在第一绝缘层远离衬底基板的一侧形成绝缘材料层。
在本申请实施例中，参考图9，在制备得到第一绝缘层101之后，可以在该第一绝缘层101远离衬底基板的一侧形成绝缘材料层c。该绝缘材料层c的材料可以包括二氧化硅(SiO2)，且该绝缘材料层c的材料不包括氢元素。
步骤304、对绝缘材料层进行刻蚀，得到形成有第一过孔和第二过孔的第二绝缘层。
在本申请实施例中，参考图10，在形成绝缘材料层c之后，可以对该绝缘材料层c进行刻蚀，以得到形成有第一过孔102a和第二过孔102b的第二绝缘层102。其中，对绝缘材料层c进行刻蚀的刻蚀工艺可以为干法刻蚀或者湿法刻蚀。
步骤305、在第二绝缘层远离衬底基板的一侧形成金属氧化物结构。
在本申请实施例中，在形成第二绝缘层102之后，可以采用金属氧化物材料在该第二绝缘层102远离衬底基板的一侧形成金属氧化物薄膜，然后在该金属氧化物薄膜远离衬底基板的一侧设置图案化掩膜板，并对该金属氧化物薄膜进行图案化处理以得到金属氧化物结构a。其中，对该金属氧化物薄膜进行图案化处理所采用的图案化掩膜板，与对第一栅极薄膜b进行图案化处理所采用的图案化掩膜板为不同的掩膜板。但是本申请实施例中，图案化处理的过程均可以包括：光刻胶涂覆，曝光，显影，刻蚀以及去除光刻胶。
参考图11，形成的该金属氧化物结构a包括依次连接的第一结构a1，第二结构a2以及第三结构a3。该第一结构a1的至少部分位于第一过孔102a内且与第一绝缘层101接触。该第三结构a3的至少部分位于第二过孔102b内且与第一绝缘层101接触。并且，第二结构a2在衬底基板上的正投影位于第一栅极图案104在衬底基板上的正投影内。也即是，该第一栅极图案104在衬底基板上的正投影覆盖第二结构a2在衬底基板上的正投影，该第二结构a2可以称为氧化物薄膜晶体管的沟道结构。
步骤306、对第一绝缘层进行加热，使得第一绝缘层中的氢元素扩散至第一结构和第三结构，以对第一结构和第三结构进行导体化，得到氧化物薄膜晶体管中的金属氧化物图案。
在形成金属氧化物结构a之后，可以对第一绝缘层101进行加热。并且，由于金属氧化物结构a的第一结构a1和第三结构a3均与第一绝缘层101接触，因此使得该第一绝缘层101中的氢元素可以扩散至第一结构a1和第三结构a3，以对该第一结构a1和第三结构a3进行导体化。同时，由于金属氧化物结构a的第二部分并未与第一绝缘层101接触，因此第一绝缘层101中的氢元素不会扩散至第二结构a2，该第二结构a2不会被导体化。
由此，参考图12，基于金属氧化物结构a形成的氧化物薄膜晶体管10的金属氧化物图案103包括依次连接的导体化的第一结构1031，第二结构1032，以及导体化的第三结构1033。其中，由于第二结构1032并未被导体化，因此该第二结构1032即为金属氧化物结构a中的第二结构a2。其中，导体化后的第一结构1031的导电性，以及导体化后的第三结构1033的导电性，均与第二结构1032的导电性。
在本申请实施例中，在制备氧化物薄膜晶体管10的过程中，需要对该氧化物薄膜晶体管10的膜层进行退火处理，以提高该氧化物膜层10的膜层的性能。该退火处理时反应腔室内的温度可以升高(例如可以达到300摄氏度)，由此，对第一绝缘层101进行加热可以是由该退火处理实现的。在退火处理的过程中，第一绝缘层101的氢元素可以扩散至金属氧化物结构a的第一结构a1和第三结构a3，以对该第一结构a1和第三结构a3进行导体化。
其中，由于在对反应腔室内形成的膜层进行退火处理之前，已在衬底基板上形成了氧化物薄膜晶体管10的第一栅极图案104，第一绝缘层101以及第二绝缘层102，且还形成了金属氧化物结构a，因此退火处理不仅能够对第一绝缘层101进行加热，还能够对第一栅极图案104，第二绝缘层102以及金属氧化物结构a进行加热。也即是，退火处理是针对第一栅极图案104，第一绝缘层101，第二绝缘层102以及金属氧化物结构a的处理。
由于与金属氧化物结构a的第二结构a2接触的第二绝缘层102中不具有氢元素。即使在对第一绝缘层102加热的过程中还对第二绝缘层102加热，金属氧化物结构a的第二结构a2也不会被导体化。
综上所述，本申请实施例提供了一种氧化物薄膜晶体管的制备方法，该方法在依次形成第一绝缘层，第二绝缘层以及金属氧化物结构之后，可以直接对第一绝缘层进行加热，以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构，以实现对该第一结构和第三结构的导体化，从而得到金属氧化物图案。本申请实施例提供的制备方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化，所需的掩膜板的数量较少，制备成本较低。
图13是本申请实施例提供的一种阵列基板的制备方法的流程图。参考图13，该方法可以包括：
步骤401、提供一衬底基板。
该衬底基板的材料可以包括玻璃(glass)或者聚酰亚胺等。
步骤402、采用上述实施例提供的方法，在衬底基板上形成多个氧化物薄膜晶体管。
在本申请实施例中，制备得到的阵列基板可以包括多个氧化物薄膜晶体管。例如，该多个氧化物薄膜晶体管可以采用上述图1或者图5所提供的方法制备。
综上所述，本申请实施例提供了一种阵列基板的制备方法，该方法可以在阵列基板的衬底基板上形成多个氧化物薄膜晶体管。并且，在制备该氧化物薄膜晶体管时，可以先依次形成第一绝缘层，第二绝缘层以及金属氧化物结构。之后，对第一绝缘层进行加热以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构，以实现对该第一结构和第三结构的导体化，从而得到氧化物薄膜晶体管的金属氧化物图案。也即是，本申请实施例提供的方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化，所需的掩膜板的数量较少，制备成本较低。
图14是本申请实施例提供的一种阵列基板的制备方法的流程图。参考图14可以看出，该方法可以包括：
步骤501、提供一衬底基板。
其中，该衬底基板0011的材料可以包括玻璃或者聚酰亚胺等。参考图15，衬底基板0011具有显示区域0011a以及位于显示区域0011a一侧的周边区域0011b。其中，图15中示出的周边区域0011b位于显示区域0011a的左侧，当然，周边区域0011b也可以位于显示区域0011a的右侧，本申请实施例对此不做限定。
可选的，该显示区域0011a可以设置有多个像素单元，该周边区域0011b可以设置有驱动电路。该驱动电路可以与多个像素单元连接，为多个像素单元提供驱动信号。例如，该驱动电路可以为行驱动电路。
步骤502、在衬底基板的一侧形成缓冲层。
在本申请实施例中，在获取衬底基板0011之后，可以在该衬底基板0011的一侧形成缓冲层(buffer)0012。该缓冲层0012的作用是降低衬底基板0011对后续形成的其他膜层的冲击力，便于后续其他膜层的形成。
步骤503、在缓冲层远离衬底基板的一侧形成多个多晶硅薄膜晶体管的有源图案。
在本申请实施例中，参考图16和图17，在形成有缓冲层0012之后，可以在该缓冲层0012远离衬底基板0011的一侧形成有源薄膜d，然后对该有源薄膜d进行结晶化处理。之后，对结晶化处理后的有源薄膜d远离衬底基板0011的一侧设置一图案化掩膜板，并对该结晶化处理后的有源薄膜d进行图案化处理以得到多个多晶硅薄膜晶体管60的有源图案601。其中，图案化处理可以包括：光刻胶涂覆，曝光，显影，刻蚀以及去除光刻胶。图17中示出了一个多晶硅薄膜晶体管60的有源图案601。
可选的，有源薄膜d的材料可以为非晶硅(a硅)，结晶化处理后的有源薄膜d的材料可以为低温多晶硅(low temperature ploy silicon，LTPS)。其中，该低温多晶硅也可以称为p硅。
该多个多晶硅薄膜晶体管60可以作为驱动电路中的晶体管，即驱动电路可以包括多个多晶硅薄膜晶体管60，该多个多晶硅薄膜晶体管60可以位于周边区域0011b。当然，位于周边区域0011b的驱动电路还可以包括氧化物薄膜晶体管。本申请实施例对此不做限定。其中，本申请实施例以驱动电路中的晶体管为多晶硅薄膜晶体管，显示区域0011a的晶体管为氧化物薄膜晶体管为例对阵列基板001的制备方法进行说明。
步骤504、在多个多晶硅薄膜晶体管的有源图案远离衬底基板的一侧形成第四绝缘层。
在本申请实施例中，参考图18，在形成多晶硅薄膜晶体管60的有源图案601之后，可以在多个多晶硅薄膜晶体管60的有源图案601远离衬底基板0011的一侧形成第四绝缘层0013。其中，该第四绝缘层0013还可以称为栅极绝缘层。
步骤505、在第四绝缘层远离衬底基板的一侧形成多个扫描线，以及多个多晶硅薄膜晶体管的第二栅极图案。
在本申请实施例中，参考图19，在形成第四绝缘层0013之后，可以在该第四绝缘层0013远离衬底基板0011的一侧形成多个扫描线0014，以及多个多晶硅薄膜晶体管60的第二栅极图案602。也即是，该多个扫描线0014和多个多晶硅薄膜晶体管60的第二栅极图案602位于同层，且可以采用一次构图工艺制备得到。可选的，多个扫描线0014，以及多个多晶硅薄膜晶体管60的第二栅极图案602的材料均包括导电材料，例如可以包括金属材料。
在制备多个扫描线0014，以及多个多晶硅薄膜晶体管60的第二栅极图案602时，可以先在第四绝缘层0013远离衬底基板0011的一侧形成一第一导电薄膜，并在该第一导电薄膜远离衬底基板0011的一侧设置一图案化掩膜板，并对该第一导电薄膜进行图案化处理以得到多个扫描线0014以及多晶硅薄膜晶体管的第二栅极图案602。其中，对该第一导电薄膜进行图案化处理所采用的图案化掩膜板，与对结晶化处理后的有源薄膜d进行图案化处理所采用的图案化掩膜板为不同的掩膜板。
由于多个扫描线0014和多个多晶硅薄膜晶体管60的第二栅极图案602采用一次构图工艺制备得到，因此仅需采用一个图案化掩膜板即可同时制备得到多个扫描线0014和多个多晶硅薄膜晶体管60的第二栅极图案602，能够减少制备该阵列基板所需的掩膜板的数量，降低制备成本。
可选的，该多个扫描线0014可以位于衬底基板0011的显示区域0011a，且沿像素行方向延伸，用于为显示区域0011a后续形成的氧化物薄膜晶体管10的第一栅极图案104提供扫描信号。示例的，位于周边区域0011b的驱动电路可以与多个扫描线0014连接，驱动电路可以通过该多个扫描线0014为后续形成的氧化物薄膜晶体管10提供扫描信号。
步骤506、在多个扫描线远离衬底基板的一侧形成多个氧化物薄膜晶体管的第一栅极图案。
在本申请实施例中，多个氧化物薄膜晶体管10的第一栅极图案104的材料可以包括导电材料，例如可以包括金属材料。参考图20和图21，在形成多个扫描线0014之后，可以在该多个扫描线0014远离衬底基板0011的一侧形成第一栅极薄膜b，然后在该第一栅极薄膜b远离衬底基板0011的一侧设置一图案化掩膜板，并对该第一栅极薄膜b进行图案化处理以得到多个氧化物薄膜晶体管的第一栅极图案104。其中，对该第一栅极薄膜b进行图案化处理所采用的图案化掩膜板，对第一导电薄膜进行图案化处理所采用的图案化掩膜板，以及对结晶化处理后的有源薄膜d进行图案化处理所采用的图案化掩膜板均为不同的掩膜板。
其中，该第一栅极图案104在衬底基板0011上的正投影沿像素列方向的长度，可以大于扫描线0014在衬底基板0011上的正投影沿像素列方向的长度，以便该第一栅极图案104在衬底基板0011上的正投影覆盖后续形成的金属氧化物图案103中第二结构a2(沟道结构)在衬底基板0011上的正投影。像素列方向与像素行方向垂直。
步骤507、在第一栅极图案和第二栅极图案远离衬底基板的一侧形成第五绝缘层。
在本申请实施例中，参考图22，在形成第一栅极图案104之后，可以在第一栅极图案104和第二栅极图案602远离衬底基板0011的一侧形成第五绝缘层0015。该第五绝缘层0015在衬底基板0011上的正投影可以覆盖多个氧化物薄膜晶体管10的第一栅极图案104在衬底基板0011上的正投影，且覆盖多个多晶硅薄膜晶体管60的第二栅极图案602在衬底基板0011上的正投影。其中，该第五绝缘层0015的材料可以包括二氧化硅。
步骤508、采用硅烷和氨气反应以在第五绝缘层远离衬底基板的一侧形成第一绝缘层。
在本申请实施例中，阵列基板001的各个膜层均可以在反应腔室内制备。在制备第一绝缘层101时，可以向该反应腔室内通入硅烷和氨气，使得硅烷和氨气发生反应生成氮化硅。参考图23，氮化硅可以沉积在第五绝缘层0015远离衬底基板0011的一侧以形成第一绝缘层101。并且，向反应腔室内通入的氨气中具有的氢元素可以在氮化硅沉积的过程中存储于第一绝缘层101中。也即是，该第一绝缘层101的材料可以包括氢元素以及氮化硅。
可选的，该第一绝缘层101和第五绝缘层0015可以统称为层间介电层(interlayer dielectric，ILD)。也即是，层间介电层可以包括第一绝缘层101和第五绝缘层0015。
步骤509、在第一绝缘层远离衬底基板的一侧形成多个数据线，以及多个多晶硅薄膜晶体管的源漏极图案。
在本申请实施例中，参考图24，在形成第一绝缘层101之后，可以在该第一绝缘层101远离衬底基板0011的一侧形成多个数据线0016，以及多个多晶硅薄膜晶体管60的源漏极图案603。也即是，该多个数据线0016和多个多晶硅薄膜晶体管60的源漏极图案603位于同层，且可以采用一次构图工艺制备得到。可选的，多个数据线0016，以及多个多晶硅薄膜晶体管60的源漏极图案603的材料均包括导电材料，例如可以包括金属材料。
在制备多个数据线0016，以及多个多晶硅薄膜晶体管60的源漏极图案603时，可以先在第一绝缘层101远离衬底基板0011的一侧形成一第二导电薄膜，并在该第二导电薄膜远离衬底基板0011的一侧设置一图案化掩膜板，并对该第二导电薄膜进行图案化处理以得到多个数据线0016以及多晶硅薄膜晶体管的源漏极图案603。其中，对第二导电薄膜进行图案化处理所采用的图案化掩膜板，对第一栅极薄膜b进行图案化处理所采用的图案化掩膜板，对第一导电薄膜进行图案化处理所采用的图案化掩膜板，以及对结晶化处理后的有源薄膜d进行图案化处理所采用的图案化掩膜板均为不同的掩膜板。
由于多个数据线0016和多个多晶硅薄膜晶体管60的源漏极图案603采用一次构图工艺制备得到，因此仅需采用一个图案化掩膜板即可同时制备得到多个数据线0016和多个多晶硅薄膜晶体管60的源漏极图案603，能够减少制备该阵列基板所需的掩膜板的数量，降低制备成本。
可选的，该多个数据线0016可以位于衬底基板0011的显示区域0011a，且沿像素列方向延伸，用于为显示区域0011a后续形成的氧化物薄膜晶体管10的金属氧化物图案103的第一结构a1提供数据信号。
在本申请实施例中，多晶硅薄膜晶体管60的源漏极图案603可以与有源图案601电连接。例如，多晶硅薄膜晶体管60的源漏极图案603可以包括间隔设置的源极6031和漏极6032，第四绝缘层0013，第一绝缘层101，以及第五绝缘层0015中均具有第三过孔以及第四过孔。源极6031可以通过第三过孔与有源图案601电连接，漏极6032可以通过第四过孔与有源图案601电连接。
步骤510、在多个数据线和源漏极图案远离衬底基板的一侧形成绝缘材料层。
在本申请实施例中，参考图25，可以在该第一绝缘层101远离衬底基板0011的一侧形成绝缘材料层c。该绝缘材料层c的材料可以包括二氧化硅(SiO2)。
步骤511、在绝缘材料层远离衬底基板的一侧形成彩膜层。
在本申请实施例中，参考图26，在形成绝缘材料层c之后，可以在该绝缘材料层c远离衬底基板0011的一侧形成彩膜层0017。该彩膜层0017包括与多个氧化物薄膜晶体管一一对应的不同颜色的多个色阻块00171。每个色阻块00171可以用于透过对应颜色的光线。
可选的，该彩膜层0017可以包括多个红色(red，R)色阻块00171，多个绿色(green，G)色阻块00171以及多个蓝色(blue，B)色阻块00171。该红色色阻块00171可以用于透过红色的光线，绿色色阻块00171可以用于透过绿色的光线，蓝色色阻块00171可以用于透过蓝色的光线。
在本申请实施例中，彩膜层0017包括的多个红色色阻块00171可以采用同一次构图工艺制备得到。彩膜层0017包括的多个绿色色阻块00171可以采用同一次构图工艺制备得到。彩膜层0017包括的多个蓝色色阻块00171可以采用同一次构图工艺制备得到。并且，不同颜色的色阻块00171采用不同的构图工艺制备。也即是，多个红色色阻块00171，多个绿色色阻块00171，以及多个蓝色色阻块00171采用三次构图工艺分别制备。
可选的，每种颜色的色阻块00171在制备时，先整层涂覆该颜色的色阻薄膜，然后在该色阻薄膜远离衬底基板0011的一侧设置一图案化掩膜板，并对该色阻薄膜进行图案化处理以得到多个该颜色的色阻块00171。其中，制备不同颜色的色阻块00171所采用的图案化掩膜板不同。
步骤512、对绝缘材料层进行刻蚀，得到形成有多个第一过孔和多个第二过孔的第二绝缘层。
在本申请实施例中，由于阵列基板001的显示区域0011a具有多个氧化物薄膜晶体管10，因此参考图27，可以对该绝缘材料层c进行刻蚀，以得到形成有多个第一过孔102a多个第二过孔102b的第二绝缘层102。其中，多个第一过孔102a与多个第二过孔102b一一对应。绝缘材料层c进行刻蚀的刻蚀工艺可以为干法刻蚀或者湿法刻蚀。
其中，该第二绝缘层102中的每个第一过孔102a可以用于露出一个数据线0016的至少部分，且可以露出第一绝缘层101的至少部分。该第二绝缘层102中的每个第二过孔102b可以用于露出第一绝缘层101的至少部分。
步骤513、在第二绝缘层远离衬底基板的一侧形成金属氧化物薄膜。
在本申请实施例中，在形成第二绝缘层102之后，可以采用金属氧化物材料在该第二绝缘层102远离衬底基板0011的一侧形成金属氧化物薄膜。该金属氧化物薄膜的材料包括金属氧化物。
步骤514、对金属氧化物薄膜进行图案化处理得到多个金属氧化物结构。
在本申请实施例中，参考图28，在形成金属氧化物薄膜之后，可以在该金属氧化物薄膜远离衬底基板0011的一侧设置图案化掩膜板，并对该金属氧化物薄膜进行图案化处理以得到多个金属氧化物结构a。其中，对金属氧化物薄膜进行图案化处理所采用的图案化掩膜板，对各种颜色的色阻薄膜进行图案化处理所采用的图案化掩膜板，对第二导电薄膜进行图案化处理所采用的图案化掩膜板，对第一栅极薄膜b进行图案化处理所采用的图案化掩膜板，对第一导电薄膜进行图案化处理所采用的图案化掩膜板，以及对结晶化处理后的有源薄膜d进行图案化处理所采用的图案化掩膜板均为不同的掩膜板。
可选的，每个金属氧化物结构a用于形成一个氧化物薄膜晶体管10的金属氧化物图案103。参考图28，每个金属氧化物结构a包括依次连接的第一结构a1，第二结构a2以及第三结构a3。对于每个金属氧化物结构a，该金属氧化物结构a中第一结构a1的至少部分位于一个第一过孔102a内，该第一结构a1位于第一过孔102a内的一部分可以直接与第一绝缘层101接触，另一部分可以位于数据线0016远离衬底基板0011的一侧且与该数据线0016接触。
也即是，金属氧化物结构a中第一结构a1不仅可以与第一绝缘层101接触，还可以与数据线0016接触。该金属氧化物结构a中第三结构a3的至少部分位于与上述一个第一过孔102a对应的一个第二过孔102b内且与第一绝缘层101接触。并且，该金属氧化物结构a的第三结构a3在衬底基板0011上的正投影可以与一个色阻块00171在衬底基板0011上的正投影至少部分重叠。例如，该第三结构a3没有位于第二过孔102b内的部分在衬底基板0011上的正投影与一个色阻块00171在衬底基板0011上的正投影至少部分重叠。
并且，由于色阻块与氧化物薄膜晶体管的第三结构a3至少部分重叠，可以减小该氧化物薄膜晶体管和彩膜层的占用空间，便于高像素密度(pixels per inch，PPI)显示面板的实现。
步骤515、对第一绝缘层进行加热，使得第一绝缘层中的氢元素扩散至第一结构和第三结构，以对第一结构和第三结构进行导体化，得到金属氧化物图案。
在形成金属氧化物结构a之后，可以对第一绝缘层101进行加热。并且，由于金属氧化物结构a的第一结构a1和第三结构a3均与第一绝缘层101接触，因此使得该第一绝缘层101中的氢元素可以扩散至第一结构a1和第三结构a3，以对该第一结构a1和第三结构a3进行导体化。同时，由于金属氧化物结构a的第二结构a2并未与第一绝缘层101接触，因此第一绝缘层101中的氢元素不会扩散至第二结构a2，该第二结构a2不会被导体化。由此，参考图29，基于金属氧化物结构a形成的氧化物薄膜晶体管10的金属氧化物图案103包括依次连接的导体化的第一结构1031，第二结构1032，以及导体化的第三结构1033。其中，由于第二结构1032并未被导体化，因此该第二结构1032即为金属氧化物结构a中的第二结构a2。
上述步骤513中金属氧化物结构a的第一结构a1中位于第一过孔102a内的部分可以与数据线0016接触，因此金属氧化物图案103中导体化的第一结构a1也可以位于第一过孔102a内，且通过该第一过孔102a与数据线0016电连接。
在本申请实施例中，在制备氧化物薄膜晶体管10的过程中，需要对该阵列基板001的膜层进行退火处理，以提高该氧化物膜层10的膜层的性能。该退火处理时反应腔室内的温度可以升高(例如可以达到300摄氏度)，由此，对第一绝缘层101进行加热可以是由该退火处理实现的。在退火处理的过程中，第一绝缘层101的氢元素可以扩散至金属氧化物结构a的第一结构a1和第三结构a3，以对该第一结构a1和第三结构a3进行导体化。
其中，由于在对反应腔室内形成的膜层进行退火处理之前，已在衬底基板0011上形成了上述步骤501至步骤514所形成的膜层，因此退火处理能够对步骤501至步骤514所形成的所有膜层进行加热。也即是，退火处理是针对步骤501至步骤514所形成的所有膜层的处理。当然，也可以在后续步骤516和步骤517之后再进行退火处理，即退火处理是针对步骤501至步骤517所形成的所有膜层的处理。
在本申请实施例中，由于第二绝缘层102的材料包括二氧化硅，且不包括氢元素，因此即使对该第二绝缘层102进行加热，也不会使得与该第二绝缘层102接触的第二结构a2被导体化。并且，参考图28和图29，金属氧化物结构与彩膜层重叠的部分之所以也能够被导体化的原因在于：用于制备色阻块00171的色阻薄膜的材料通常为有机材料，该有机材料可以包括氢元素，因此对该色阻块00171进行加热时，也能够使得第三结构a3中没有位于第二过孔102b但与该色阻块00171接触的部分被导体化。也即是，在本申请实施例中，在对阵列基板001的膜层进行加热后，金属氧化物结构a中的第一结构a1和第三结构a3均被导体化，第二结构a2不被导体化。
步骤516、在金属氧化物图案远离衬底基板的一侧形成第三绝缘层。
在本申请实施例中，参考图30，在形成金属氧化物图案103之后，可以在该金属氧化物图案103远离衬底基板0011的一侧形成第三绝缘层0018。其中，该第三绝缘层0018可以包括沿远离衬底基板0011的方向层叠的钝化层(passivation，PVX)00181和平坦层(planarization layer，PLN)00182。
参考图30，该钝化层00181可以与第二结构a2接触。可选的，钝化层00181的材料可以包括二氧化硅，且不包括氢元素，因此即使对该钝化层00181进行加热，也不会使得与该钝化层00181接触的第二结构a2被导体化。并且，通过设置平坦层00182，可以使得阵列基板001的平坦性较好，便于后续显示面板的液晶层的设置。
参考图30还可以看出，钝化层00181覆盖色阻块00171的部分远离衬底基板的一面可以与平坦层00182远离衬底基板0011的一面共面。当然，钝化层00181覆盖色阻块00171的部分远离衬底基板的一面也可以与平坦层00182远离衬底基板0011的一面不共面。例如，平坦层00182远离衬底基板0011的一面与衬底基板0011之间的距离，可以大于钝化层00181覆盖色阻块00171的部分远离衬底基板的一面与衬底基板0011之间的距离，本申请实施例对此不做限定。
可选的，平坦层00182的厚度范围为1微米至2微米。
步骤517、在第三绝缘层远离衬底基板的一侧形成公共电极。
在本申请实施例中，参考图31，在形成第三绝缘层0018之后，可以在该第三绝缘层0018远离衬底基板0011的一侧形成公共电极0019。该公共电极0019在衬底基板0011上的正投影与金属氧化物图案103中导体化后的第三结构1033在衬底基板0011上的正投影至少部分重叠。该导体化后的第三结构1033用于作为像素电极与公共电极0019共同驱动液晶偏转。
当然，也可以不将导体化后的第三结构1033作为像素电极，而是在导体化后的第三结构1033远离衬底基板0011的一侧制备一绝缘层，并在绝缘层远离衬底基板0011的一侧制备一像素电极。并且，该像素电极可以通过绝缘层的过孔与导体化后的第三结构1033电连接。之后，在像素电极远离衬底基板的一侧再制备另一绝缘层，并在另一绝缘层远离衬底基板的一侧再制备公共电极。
需要说明的是，本申请实施例提供的阵列基板的制备方法的步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。例如，步骤502至步骤505，步骤507，步骤509，步骤511，步骤516以及步骤517可以根据情况删除，步骤512可以在步骤511之前执行。任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本申请的保护范围之内，因此不再赘述。
综上所述，本申请实施例提供了一种阵列基板的制备方法，该方法可以在阵列基板的衬底基板上形成多个氧化物薄膜晶体管。并且，在制备该氧化物薄膜晶体管时，可以先依次形成第一绝缘层，第二绝缘层以及金属氧化物结构。之后，对第一绝缘层进行加热，以使得第一绝缘层中的氢元素扩散至与该第一绝缘层接触的金属氧化物结构中的第一结构和第三结构，以实现对该第一结构和第三结构的导体化，从而得到氧化物薄膜晶体管的金属氧化物图案。本申请实施例提供的制备方法无需设置导体化掩膜板以实现第一结构和第三结构的导体化，所需的掩膜板的数量较少，制备成本较低。
本申请实施例还提供了一种氧化物薄膜晶体管，参考图32，该氧化物薄膜晶体管10包括：沿远离衬底基板0011的方向依次层叠的第一绝缘层101，第二绝缘层102以及金属氧化物图案103。
其中，该第二绝缘层102可以具有第一过孔102a和第二过孔102b。该金属氧化物图案103包括依次连接的导体化的第一结构1031，第二结构1032以及导体化的第三结构1033。该导体化的第一结构1031的至少部分可以位于第一过孔102a内且与第一绝缘层101接触。该导体化的第三结构1033的至少部分可以位于第二过孔102b内其与第一绝缘层101接触。导体化的第一结构1031和导体化的第三结构1033的材料均包括由第一绝缘层101扩散的氢元素。
其中，导体化的第一结构1031的导电性以及导体化的第三结构1033的导电性均大于第二结构1032的导电性。
参考图33可以看出，该氧化物薄膜晶体管10还可以包括第一栅极图案104。该第一栅极图案104可以位于衬底基板0011和第一绝缘层101之间。该第一栅极图案104在衬底基板0011上的正投影可以覆盖第二结构a2在衬底基板0011上的正投影，该第二结构a2可以称为氧化物薄膜晶体管10的沟道结构。
综上所述，本申请实施例提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管包括金属氧化物图案。该金属氧化物图案中导体化的第一结构和导体化的第三结构的材料均包括第一绝缘层扩散的氢元素。本申请实施例提供的氧化物薄膜晶体管在制备时是通过第一绝缘层扩散的氢元素实现对第一结构和第三结构的导体化，无需设置导体化掩膜板，制备该氧化物薄膜晶体管所需的掩膜板的数量较少，制备成本较低。
本申请实施例还提供了一种阵列基板，参考图34，该阵列基板001可以包括：衬底基板0011，以及位于衬底基板0011的一侧的多个如上述实施例提供的氧化物薄膜晶体管10。图34中示出了三个氧化物薄膜晶体管10。
参考图15，衬底基板0011具有显示区域0011a以及位于显示区域0011a的一侧的周边区域0011b。可选的，该显示区域0011a可以设置有多个像素单元，该周边区域0011b可以设置有驱动电路，该驱动电路可以与多个像素单元连接，为多个像素单元提供驱动信号。示例的，该驱动电路可以为行驱动电路。
其中，每个像素单元包括：发光单元以及像素电路。该阵列基板001包括的氧化物薄膜晶体管10可以作为像素单元的像素电路中的晶体管。即该阵列基板001包括的氧化物薄膜晶体管10可以位于衬底基板0011的显示区域0011a。
图31是本申请实施例提供的一种阵列基板的结构示意图。例如图31中的阵列基板可以是采用上述步骤501至步骤517制备得到的。参考图31可以看出，该阵列基板001还可以包括：缓冲层0012，多个数据线0016，彩膜层0017，多个扫描线0014，多个多晶硅薄膜晶体管60，第三绝缘层0018，第四绝缘层0013，第五绝缘层0015以及公共电极0019。图31中示出了一个多晶硅薄膜晶体管60。
其中，多个多晶硅薄膜晶体管60可以作为驱动电路中的晶体管，即驱动电路可以包括多个多晶硅薄膜晶体管60，该多个多晶硅薄膜晶体管60可以位于周边区域0011b。当然，位于周边区域0011b的驱动电路还可以包括氧化物薄膜晶体管。本申请实施例对此不做限定。
在本申请实施例中，氧化物薄膜晶体管10中的第一绝缘层101和第二绝缘层102可以整层覆盖衬底基板0011。也即是，第一绝缘层101和第二绝缘层102可以是多晶硅薄膜晶体管60和氧化物薄膜晶体管10的共用膜层。
参考图31，每个多晶硅薄膜晶体管60可以包括：有源图案601，第二栅极图案602以及源漏极图案603。该源漏极图案603与有源图案601电连接。该源漏极图案603可以包括间隔设置的源极6031和漏极6032。源漏极图案603与有源图案601电连接可以是指：源极6031与有源图案601电连接，且漏极6032与有源图案601电连接。
参考图31，缓冲层0012，有源图案601，第四绝缘层0013，多个扫描线0014，第一栅极图案104，第一绝缘层101，第五绝缘层0015，多个数据线0016，第二绝缘层102，彩膜层0017，金属氧化物图案103，第三绝缘层0018以及公共电极0019沿远离衬底基板0011的方向依次层叠。
可选的，该多个数据线0016可以均沿像素列方向延伸。第二绝缘层102中的第一过孔102a用于露出一个数据线0016的至少部分，氧化物薄膜晶体管10的金属氧化物图案103中导体化后的第一结构1031通过第一过孔102a与数据线0016电连接。
可选的，该多个扫描线0014可以沿像素行方向延伸。氧化物薄膜晶体管10中第一栅极图案104在衬底基板0011上的正投影沿像素列方向的长度，可以大于扫描线0014在衬底基板0011上的正投影沿像素列方向的长度。位于周边区域0011b的驱动电路可以与多个扫描线0014连接，驱动电路可以通过该多个扫描线0014为位于显示区域0011a的氧化物薄膜晶体管10提供扫描信号。
在本申请实施例中，该彩膜层0017包括与多个氧化物薄膜晶体管一一对应的不同颜色的多个色阻块00171。每个色阻块00171可以用于透过对应颜色的光线。
可选的，该彩膜层0017可以包括多个红色色阻块00171，多个绿色色阻块00171以及多个蓝色色阻块00171。该红色色阻块00171可以用于透过红色的光线，绿色色阻块00171可以用于透过绿色的光线，蓝色色阻块00171可以用于透过蓝色的光线。
综上所述，本申请实施例提供了一种阵列基板，该阵列基板中的氧化物薄膜晶体管包括金属氧化物图案。该金属氧化物图案中导体化的第一结构和导体化的第三结构的材料均包括第一绝缘层扩散的氢元素。本申请实施例提供的氧化物薄膜晶体管在制备时是通过第一绝缘层扩散的氢元素实现对第一结构和第三结构的导体化，无需设置导体化掩膜板，制备该氧化物薄膜晶体管所需的掩膜板的数量较少，制备成本较低。
图35是本申请实施例提供的一种显示面板的结构示意图。参考图35可以看出，该显示面板00可以包括：盖板002，液晶层003，以及如上述实施例提供的阵列基板001。例如，显示面板00中的阵列基板可以为图31或图34所示的阵列基板。其中，液晶层003可以位于盖板002和阵列基板001之间。阵列基板001中导体化的第三结构1033和公共电极0019可以共同驱动液晶层003中的液晶偏转。
可选的，该显示面板00还可以包括背光源，该背光源位于阵列基板001远离液晶层003的一侧。该背光源可以用于提供背光。
在本申请实施例中，由于彩膜层0017设置在阵列基板001的一侧，因此彩膜层0017可以与背光源之间的距离较近，可以避免彩膜层0017中任一色阻块00171所在区域的光线从相邻的色阻块射出，进而避免显示面板出现串色现象，显示面板的显示效果较好。
图36是本申请实施例提供的一种显示装置的结构示意图。参考图36可以看出，该显示装置可以包括：供电组件01和上述实施例提供的显示面板00。该供电组件01用于为显示面板00供电。
可选的，该显示装置可以为虚拟现实(virtual reality，VR)设备或者为增强现实(augmented reality，AR)设备。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种氧化物薄膜晶体管的制备方法，其特征在于，所述方法包括：
在衬底基板的一侧形成第一绝缘层，所述第一绝缘层的材料包括氢元素；
在所述第一绝缘层远离所述衬底基板的一侧形成第二绝缘层，所述第二绝缘层具有第一过孔和多个第二过孔；
在所述第二绝缘层远离衬底基板的一侧形成金属氧化物结构，所述金属氧化物结构包括依次连接的第一结构，第二结构以及第三结构，所述第一结构的至少部分位于所述第一过孔内且与所述第一绝缘层接触，所述第三结构的至少部分位于所述第二过孔内且与所述第一绝缘层接触；
对所述第一绝缘层进行加热，使得所述第一绝缘层中的氢元素扩散至所述第一结构和所述第三结构，以对所述第一结构和所述第三结构进行导体化，得到所述氧化物薄膜晶体管中的金属氧化物图案。
2.根据权利要求1所述的制备方法，其特征在于，在衬底基板的一侧形成第一绝缘层，包括：
采用硅烷和氨气反应以在衬底基板的一侧形成第一绝缘层，所述第一绝缘层的材料还包括氮化硅。
3.根据权利要求1或2所述的制备方法，其特征在于，在所述第一绝缘层远离所述衬底基板的一侧形成第二绝缘层，包括：
在所述第一绝缘层远离所述衬底基板的一侧形成绝缘材料层；
对所述绝缘材料层进行刻蚀，得到形成有所述第一过孔和所述第二过孔的第二绝缘层。
4.根据权利要求1或2所述的制备方法，其特征在于，在衬底基板的一侧形成第一绝缘层之前，所述方法还包括：
在衬底基板的一侧形成第一栅极图案；
其中，所述第一栅极图案在所述衬底基板上的正投影覆盖所述第二结构在所述衬底基板上的正投影。
5.一种阵列基板的制备方法，其特征在于，所述方法包括：
提供一衬底基板；
采用如权利要求1至4任一所述的方法，在所述衬底基板上形成多个氧化物薄膜晶体管。
6.根据权利要求5所述的制备方法，其特征在于，在形成所述氧化物薄膜晶体管中的第二绝缘层之前，所述方法还包括：
在所述氧化物薄膜晶体管中第一绝缘层远离所述衬底基板的一侧形成多个数据线；
其中，所述氧化物薄膜晶体管中第二绝缘层中的第一过孔用于露出一个所述数据线的至少部分，所述氧化物薄膜晶体管的金属氧化物图案中导体化后的第一结构通过所述第一过孔与所述数据线电连接。
7.根据权利要求5或6所述的制备方法，其特征在于，在形成用于形成氧化物薄膜晶体管的金属氧化物图案的金属氧化物结构之前，所述方法还包括：
在所述衬底基板的一侧形成彩膜层；
其中，所述彩膜层包括与所述多个氧化物薄膜晶体管一一对应的不同颜色的多个色阻块，每个所述色阻块在所述衬底基板上的正投影与对应的所述氧化物薄膜晶体管的金属氧化物图案中导体化后的第三结构在所述衬底基板上的正投影至少部分重叠。
8.根据权利要求5或6所述的制备方法，其特征在于，在形成所述氧化物薄膜晶体管中的第一栅极图案之前，所述方法还包括：
在所述衬底基板的一侧形成沿像素行方向延伸的多个扫描线；
其中，所述第一栅极图案在所述衬底基板上的正投影沿像素列方向的长度，大于所述扫描线在所述衬底基板上的正投影沿所述像素列方向的长度。
9.根据权利要求8所述的制备方法，其特征在于，所述衬底基板具有显示区域以及位于所述显示区域一侧的周边区域；所述阵列基板包括的所述多个氧化物薄膜晶体管位于所述显示区域；所述方法还包括：
在所述周边区域形成多个多晶硅薄膜晶体管，每个所述多晶硅薄膜晶体管包括有源图案，第二栅极图案以及源漏极图案；
其中，所述第二栅极图案与所述多个扫描线位于同层，所述源漏极图案与所述阵列基板的多个数据线位于同层，且所述源漏极图案与所述有源图案电连接。
10.根据权利要求5或6所述的制备方法，其特征在于，在形成所述氧化物薄膜晶体管中的金属氧化物图案之后，所述方法还包括：
在所述金属氧化物图案远离所述衬底基板的一侧形成第三绝缘层；
在所述第三绝缘层远离所述衬底基板的一侧形成公共电极；
其中，所述公共电极在所述衬底基板上的正投影与所述氧化物薄膜晶体管的金属氧化物图案中导体化后的第三结构在所述衬底基板上的正投影至少部分重叠，导体化后的所述第三结构用于作为像素电极与所述公共电极共同驱动液晶偏转。
11.一种氧化物薄膜晶体管，其特征在于，所述氧化物薄膜晶体管包括：沿远离衬底基板的方向依次层叠的第一绝缘层，第二绝缘层，以及金属氧化物图案；
其中，所述第二绝缘层具有多个第一过孔和多个第二过孔，所述金属氧化物图案包括依次连接的导体化的第一结构，第二结构以及导体化的第三结构，所述导体化的第一结构的至少部分位于一个所述第一过孔内且与所述第一绝缘层接触，所述导体化的第三结构的至少部分位于一个所述第二过孔内且与所述第一绝缘层接触，所述导体化的第一结构和所述导体化的第三结构的材料均包括由所述第一绝缘层扩散的氢元素。
12.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
以及位于所述衬底基板的一侧的多个如权利要求11所述的氧化物薄膜晶体管。
13.一种显示面板，其特征在于，所述显示面板包括：盖板，液晶层以及如权利要求12所述的阵列基板；
所述液晶层位于所述盖板和所述阵列基板之间。
CN202110417709.1A 2021-04-19 2021-04-19 氧化物薄膜晶体管、阵列基板、制备方法及显示面板 Active CN113130327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110417709.1A CN113130327B (zh) 2021-04-19 2021-04-19 氧化物薄膜晶体管、阵列基板、制备方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110417709.1A CN113130327B (zh) 2021-04-19 2021-04-19 氧化物薄膜晶体管、阵列基板、制备方法及显示面板

Publications (2)

Publication Number Publication Date
CN113130327A CN113130327A (zh) 2021-07-16
CN113130327B true CN113130327B (zh) 2024-03-15

Family

ID=76777489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110417709.1A Active CN113130327B (zh) 2021-04-19 2021-04-19 氧化物薄膜晶体管、阵列基板、制备方法及显示面板

Country Status (1)

Country Link
CN (1) CN113130327B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076936A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150076936A (ko) * 2013-12-27 2015-07-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法

Also Published As

Publication number Publication date
CN113130327A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
CN109599429B (zh) 显示面板及其制造方法
US7847295B2 (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
CN102656698B (zh) 有源矩阵基板及其制造方法
CN100517734C (zh) Tft阵列衬底的制造方法
CN106597770B (zh) 一种阵列基板及其制作方法、显示装置
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN109860305B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN109360828A (zh) 显示基板及其制造方法、显示装置
US7482208B2 (en) Thin film transistor array panel and method of manufacturing the same
WO2018209761A1 (zh) 阵列基板及其制造方法、液晶显示面板
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
CN1886770B (zh) 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
CN113130327B (zh) 氧化物薄膜晶体管、阵列基板、制备方法及显示面板
WO2014172970A1 (zh) 阵列基板及其制造方法和显示装置
WO2021232532A1 (zh) 一种阵列基板及其制作方法
CN112181196A (zh) 内嵌式触控阵列基板及其制造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
WO2022222404A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
KR20080021518A (ko) 표시장치 및 그 제조 방법
KR101903671B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN107797344A (zh) 阵列基板、显示面板及其制造方法
JP4525928B2 (ja) 半導体装置の製造方法
KR100687341B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
CN112103245A (zh) 阵列基板的制造方法、阵列基板及显示面板
KR20070072182A (ko) 액정표시소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant