CN103579358A - 显示面板、薄膜晶体管及其制造方法 - Google Patents

Abstract

本发明是有关于一种薄膜晶体管，包括栅极、介电层、金属氧化物半导体通道、源极以及漏极。栅极与金属氧化物半导体通道重叠。介电层阻隔栅极、源极以及漏极。源极以及漏极分别位于金属氧化物半导体通道的相对两侧。金属氧化物半导体通道包括金属氧化物半导体层以及配置于金属氧化物半导体层中且彼此分离的多个纳米微结构。此外，上述薄膜晶体管的显示面板及其制造方法也被提出。

Description

显示面板、薄膜晶体管及其制造方法

技术领域

本发明涉及一种电子元件及其制造方法和包括此电子元件的电子装置，特别是涉及一种薄膜晶体管及其制造方法和包括此薄膜晶体管的显示面板。

背景技术

近年来环保意识抬头，具有低消耗功率、高空间利用率、无辐射、高画质等优越特性的平面显示面板(flat display panels)已成为市场主流。常见的平面显示器包括液晶显示器(liquid crystal displays)、等离子体显示器(plasma displays)、有机电激发光显示器(electroluminescent displays)等。以目前最为普遍的液晶显示器为例，其主要是由薄膜晶体管阵列基板、彩色滤光基板以及夹在二者之间的液晶层所构成。在现有习知的薄膜晶体管阵列基板上，一般采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为各个子像素的切换元件。近年来，已有研究指出氧化物半导体(oxidesemiconductor)薄膜晶体管相较于非晶硅薄膜晶体管，具有较高的载流子迁移率(field-effect mobility)，且氧化物半导体薄膜晶体管相较于低温多晶硅薄膜晶体管更具有较佳的临界电压(threat hold voltage，Vth)均匀性。因此，氧化物半导体薄膜晶体管有潜力成为下一代平面显示器的关键元件。然而，现有习知的氧化物半导体薄膜晶体管在现行架构下其场效迁动率不易更进一步的提升。

由此可见，上述现有的薄膜晶体管在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的薄膜晶体管，其可以改进现有的薄膜晶体管实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的是提供一种薄膜晶体管的制造方法，其可制作出高载流子迁移率的薄膜晶体管。

本发明的另一个目的是提供一种薄膜晶体管，其载流子迁移率高。

本发明的再一个目的是提供一种显示面板，其电气特性佳。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明提供一种薄膜晶体管的制造方法，其包括下列步骤：提供第一基底；在第一基底上形成栅极；在第一基底上形成介电层；在第一基底上形成金属氧化物半导体通道，其中该金属氧化物半导体通道包括金属氧化物半导体层以及配置于金属氧化物半导体层中且彼此分离的多个纳米微结构；在第一基底上形成源极和漏极，其中该栅极与金属氧化物半导体通道重叠，该介电层阻隔栅极、源极以及漏极，而源极和漏极分别位于金属氧化物半导体通道的相对两侧。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

较佳的，前述的薄膜晶体管的制造方法，其中所述多个纳米微结构为多个纳米粒子。

较佳的，前述的薄膜晶体管的制造方法，其中在该第一基底上形成该金属氧化物半导体通道的步骤包括有所述多个纳米粒子配置在该第一基底上和在所述多个纳米粒子上形成金属氧化物半导体层，以覆盖所述多个纳米粒子。

较佳的，前述的薄膜晶体管的制造方法，其中在该第一基底上形成该金属氧化物半导体通道的步骤包括：提供所述多个纳米粒子；提供金属氧化物半导体前驱物；混合所述多个纳米粒子以及该金属氧化物半导体前驱物，以形成混合液；使该混合液固化于该第一基底上，以形成该金属氧化物半导体通道。

较佳的，前述的薄膜晶体管的制造方法，其中所述多个纳米粒子的载流子浓度大于该金属氧化物半导体层的载流子浓度。

较佳的，前述的薄膜晶体管的制造方法，其中每一个该纳米微结构为一个纳米孔洞，且该纳米孔洞的内壁具有导电性。

较佳的，前述的薄膜晶体管的制造方法，其中在该第一基底上形成该金属氧化物半导体通道的步骤包括：在该第一基底上形成金属氧化物半导体预通道，该金属氧化物半导体预通道包括金属氧化物半导体层以及配置于该金属氧化物半导体层中且彼此分离的多个纳米粒子；移除该金属氧化物半导体层中的所述多个纳米粒子，以形成所述多个纳米孔洞；以及对所述多个纳米孔洞的内壁进行表面处理，以使所述多个纳米孔洞的内壁具有导电性。

较佳的，前述的薄膜晶体管的制造方法，其中移除该金属氧化物半导体层中的所述多个纳米粒子的方法为：利用黏着物移除该金属氧化物半导体层中的所述多个纳米粒子、利用溶剂移除该金属氧化物半导体层中的所述多个纳米粒子、或利用等离子体移除该金属氧化物半导体层中的所述多个纳米粒子。

较佳的，前述的薄膜晶体管的制造方法，其中对所述多个纳米孔洞的内壁上进行表面处理以使所述多个纳米孔洞的内壁具有导电性的方法为：利用等离子体对所述多个纳米孔洞的内壁进行表面处理、利用反应气体对所述多个纳米孔洞的内壁进行表面处理、利用紫外光对所述多个纳米孔洞的内壁进行表面处理、利用反应液体对所述多个纳米孔洞的内壁进行表面处理或利用反应气体对所述多个纳米孔洞的内壁进行表面处理。

较佳的，前述的薄膜晶体管的制造方法，其中所述多个纳米粒子的材质为有机物。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。本发明提供一种薄膜晶体管，其包括栅极、介电层、金属氧化物半导体通道、源极以及漏极。其中该栅极与金属氧化物半导体通道重叠，该介电层阻隔栅极、源极以及漏极，而源极和漏极分别位于金属氧化物半导体通道的相对两侧，该金属氧化物半导体通道包括金属氧化物半导体层以及配置于金属氧化物半导体层中且彼此分离的多个纳米微结构。

本发明的目的及解决其技术问题进一步采用以下技术措施进一步实现。

较佳的，前述的薄膜晶体管，其中所述多个纳米微结构为多个纳米粒子。

较佳的，前述的薄膜晶体管，其中所述多个纳米粒子的载流子浓度大于该金属氧化物半导体层的载流子浓度。

较佳的，前述的薄膜晶体管，其中该金属氧化物半导体层的材质包括氧化铝锌(AZO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉·氧化锗(2CdO·GeO₂)、或氧化镍钴(NiCo₂O₄)，而所述多个纳米微结构的材质包括氧化铟锡(ITO)或氧化铟锌(IZO)。

较佳的，前述的薄膜晶体管，其中每一个该纳米微结构为一个纳米孔洞，该纳米孔洞的内壁具有导电性。

本发明的目的及解决其技术问题另外还采用以下技术方案来实现。本发明提供一种显示面板，其包括：薄膜晶体管阵列基板，其具有第一基底和多个薄膜晶体管，所述多个薄膜晶体管阵列排列在该第一基底上，而每一个该薄膜晶体管又具有栅极、介电层、金属氧化物半导体通道、源极以及漏极，其中该金属氧化物半导体通道还包括金属氧化物半导体层以及配置于该金属氧化物半导体层中且彼此分离的多个纳米微结构，而该栅极与该金属氧化物半导体通道重叠，该介电层阻隔该栅极、该源极以及该漏极，而该源极以及该漏极分别位于该金属氧化物半导体通道的相对两侧；对向基板，配置在该薄膜晶体管阵列基板的相对位置；以及显示介质，配置在该薄膜晶体管阵列基板与该对向基板之间。

较佳的，前述的显示面板，其中所述多个纳米微结构为多个纳米粒子。

较佳的，前述的显示面板，其中所述多个纳米粒子的载流子浓度大于该金属氧化物半导体层的载流子浓度。

较佳的，前述的显示面板，其中该金属氧化物半导体层的材质包括氧化铝锌(AZO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉·氧化锗(2CdO·GeO₂)、或氧化镍钴(NiCo₂O₄)，而所述多个纳米微结构的材质包括氧化铟锡(ITO)或氧化铟锌(IZO)。

较佳的，前述的显示面板，其中每一个该纳米微结构为一个纳米孔洞，该纳米孔洞的内壁具有导电性。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明薄膜晶体管及显示面板至少具有下列优点及有益效果：由于金属氧化物半导体通道包括多个纳米微结构，因此金属氧化物半导体通道的载流子迁移率可提升，进而使包括此金属氧化物半导体通道的薄膜晶体管及显示面板的电气特性佳。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A至图1D：本发明第一实施例的薄膜晶体管制造过程的剖面示意图。

图2：本发明第一实施例的金属氧化物半导体通道的剖面示意图。

图3：本发明第一实施例的金属氧化物半导体通道的俯视示意图。

图4A至图4E：利用堆叠法制作出本发明第一实施例的金属氧化物半导体通道的流程。

图5A至图5D：利用溶液法制作出本发明第一实施例的金属氧化物半导体通道的流程。

图6：本发明第一实施例的显示面板的示意图。

图7A至图7C：本发明第二实施例的金属氧化物半导体通道制造流程的剖面示意图。

图8：本发明第二实施例的薄膜晶体管以及比较例的薄膜晶体管的栅漏电压及漏极电流间的关系。

【主要元件符号说明】

1000：显示面板

100A：薄膜晶体管阵列基板

100：薄膜晶体管

102：第一基底

103：遮光层

104：绝缘层

105：纳米孔洞

105a：内壁

106：介电层

108、108a～108c：金属氧化物半导体层

108A：金属氧化物半导体前驱物

109：纳米微结构

200：对向基板

300：显示介质

CH、CHB：金属氧化物半导体通道

CHA：金属氧化物半导体预通道

D：漏极

DL：数据线

G：栅极

S：源极

SL：扫描线

S102、S104、S202、S204：曲线

P、P1～P3：纳米粒子

PE：像素电极

X、Y、Z：方向

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种显示面板、薄膜晶体管及其制造方法的具体实施方式、结构、特征及其功效，详细说明如后。

第一实施例

薄膜晶体管的制造方法

图1A至图1D为本发明第一实施例的薄膜晶体管制造方法的剖面示意图。请参照图1A，首先，提供第一基底102。在本实施例中，第一基底102主要是用来承载其上的元件，第一基底102的材质可为玻璃、石英、有机聚合物、不透光/反射材料(例如：导电材料、晶圆、陶瓷、或其它可适用的材料)、或其它可适用的材料。

请继续参照图1A，接着，在第一基底102上形成栅极G。在本实施例中，在形成栅极G之前，更可在第一基底102上形成绝缘层104。绝缘层104配置于第一基底102与栅极G之间。一般而言，栅极G使用的是金属材料。然而，本发明不限于此，在其他实施例中，栅极G也可以使用其他导电材料，例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。绝缘层104的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少两种材料的堆叠层)、有机材料或上述的组合。

请参照图1B，接着，在第一基底102上形成介电层106。在本实施例中，介电层106覆盖栅极G，介电层106更覆盖绝缘层104。介电层106的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少两种材料的堆叠层)、有机材料或上述的组合。

请参照图1C，接着，在第一基底102上形成金属氧化物半导体通道CH。在本实施例中，金属氧化物半导体通道CH可形成于介电层106上。并且，金属氧化物半导体通道CH与栅极G重叠。图2为本发明第一实施例的金属氧化物半导体通道的剖面示意图。图3为本发明第一实施例的金属氧化物半导体通道的俯视示意图。请参照图2及图3，本实施例的金属氧化物半导体通道CH包括金属氧化物半导体层108以及配置于金属氧化物半导体层108中且彼此分离的多个纳米微结构109。在本实施例中，每一个纳米微结构109的尺寸可介于几纳米至几百纳米，例如50纳米。本实施例的纳米微结构109可为多个纳米粒子P。在本实施例中，纳米微结构109可呈圆形。然而，本发明不限定纳米微结构109的形状，纳米微结构109的形状可视实际的需求而做适当的调整。

形成本实施例的金属氧化物半导体通道CH的方式有许多种。举例而言，在本实施例中，可利用堆叠法或溶液法来形成金属氧化物半导体通道CH。以下将搭配图4A至图4E以及图5A至图5D分别说明利用堆叠法以及溶液法形成金属氧化物半导体通道CH的流程。

图4A至图4E给出利用堆叠法制作出本发明第一实施例的金属氧化物半导体通道的流程。请参照图4A，首先，配置多个纳米粒子P1在第一基底(未绘示)上。请参照图4B，接着，在这些纳米粒子P1上形成金属氧化物半导体层108a，以覆盖这些纳米粒子P1。请参照图4C，然后，在纳米粒子P1及金属氧化物半导体层108a上配置多个纳米粒子P2。请参照图4D，接着，在纳米粒子P1、P2及金属氧化物半导体层108a上再形成金属氧化物半导体层108b，以覆盖纳米粒子P2。请参照图4E，接着，在纳米粒子P1、P2及金属氧化物半导体层108a、108b上再配置多个纳米粒子P3，接着，在纳米粒子P1、P2、P3及金属氧化物半导体层108a、108b上形成金属氧化物半导体层108c，以覆盖纳米粒子P3。简言之，在本实施例中，可交替地堆叠纳米粒子层(即纳米粒子P1、P2、P3所在的层别)以及金属氧化物半导体层108a、108b、108c，而形成本实施例的金属氧化物半导体通道CH。需说明的是，图4E给出三层纳米粒子层及三层金属氧化物半导体层108a、108b、108c为示例，但本发明并不限定纳米粒子层以及金属氧化物半导体层的数量，纳米粒子层以及金属氧化物半导体层的数量可视实际的需求而做适当的设计。

图5A至图5D给出利用溶液法制作出本发明第一实施例的金属氧化物半导体通道的流程。请参照图5A，提供多个纳米粒子P。请参照图5B，提供金属氧化物半导体前驱物108A。请参照图5C，接着，混合纳米粒子P以及金属氧化物前驱物108A，以形成混合液。请参照图5D，然后，使此混合液固化于第一基底102(图5D未绘示)上，以形成金属氧化物半导体通道CH。

在本实施例中，纳米粒子P的载流子浓度可大于金属氧化物半导体层108的载流子浓度。换言之，纳米粒子P的导电率可比金属氧化物半导体层108的高。本实施例的金属氧化物半导体层108的材质包括氧化铝锌(AZO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化锡(ZnO)、氧化镉·氧化锗(2CdO·GeO₂)、或氧化镍钴(NiCo₂O₄)，但不以此为限。纳米粒子P的材质包括导体[例如氧化铟锡(ITO)，但不以此为限]或半导体[例如氧化铟锌(IZO)，但不以此为限]。

请参照图1D，在本实施例中，在形成金属氧化物半导体通道CH后，可接着在第一基底102上形成源极S以及漏极D。介电层106阻隔栅极G、源极S以及漏极D。源极S以及漏极D分别位于金属氧化物半导体通道CH的两侧。于此，便完成本实施例的薄膜晶体管100。一般而言，源极S以及漏极D使用的是金属材料。然而，本发明不限于此，在其他实施例中，源极S以及漏极D也可以使用其他导电材料，例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。此外，在本实施例中，在形成源极S以及漏极D之前，更可在金属氧化物半导体通道CH上形成遮光层103，以降低外界光线对金属氧化物半导体通道CH的影响，进而提升本实施例的薄膜晶体管100的性能。

需说明的是，图1A至图1D以及上述的薄膜晶体管的制造方法是以底部栅极(Bottom Gate)型薄膜晶体管的制造方法为示例。然而，本发明的薄膜晶体管的制造方法不限于只能制作底部栅极型薄膜晶体管。

薄膜晶体管

请参照图1D、图2及图3，本实施例的薄膜晶体管100包括栅极G、介电层106、金属氧化物半导体通道CH、源极S以及漏极D。栅极G与金属氧化物半导体通道CH重叠。介电层106阻隔栅极G、源极S以及漏极D。源极S以及漏极D分别位于金属氧化物半导体通道CH的相对两侧。

值得注意的是，如图2及图3所示，金属氧化物半导体通道CH包括金属氧化物半导体层108以及配置于金属氧化物半导体层108中且彼此分离的多个纳米微结构109。在本实施例中，纳米微结构109可为纳米粒子P。纳米粒子P的载流子浓度可大于金属氧化物半导体层108的载流子浓度。换言之，纳米粒子P的导电率可高于金属氧化物半导体层108的导电率。利用位于金属氧化物半导体层108中的纳米微结构109，金属氧化物半导体通道CH可具有高载流子迁移率(field-effect mobility)，进而使包括此金属氧化物半导体通道CH的薄膜晶体管100的电气特性佳。

需说明的是，图1D所示的薄膜晶体管是以底部栅极(Bottom Gate)型薄膜晶体管为示例。然而，本发明的薄膜晶体管不限于底部栅极型薄膜晶体管。凡包括由金属氧化物半导体层108以多个纳米微结构109所组成的金属氧化物半导体通道CH的薄膜晶体管均属本发明保护的范畴。

显示面板

图6为本发明第一实施例的显示面板的示意图。请参照图6，本实施例的显示面板1000包括薄膜晶体管阵列基板100A、相对于薄膜晶体管阵列基板100A配置的对向基板200以及配置于薄膜晶体管阵列基板100A与对向基板200之间的显示介质300。对向基板200可为彩色滤光片基板。显示介质300包括液晶层、有机电致发光层或电泳粒子层，但本发明不以上述为限。本实施例的薄膜晶体管阵列基板100A包括第一基底102以及上述的多个薄膜晶体管100，其中薄膜晶体管100阵列排列于第一基底102上。本实施例的薄膜晶体管阵列基板100A更包括与薄膜晶体管100电性连接的多个像素电极PE。本实施例的薄膜晶体管阵列基板100A更包括与薄膜晶体管100的栅极G电性连接的多条扫描线SL以及与薄膜晶体管100的源极S电性连接的数据线DL。

由于本实施例的薄膜晶体管100是采用包括纳米微结构的金属氧化物半导体通道CH，而包括纳米微结构的金属氧化物半导体通道CH具有高载流子迁移率(field-effect mobility)。因此，薄膜晶体管100的电气特性佳，而采用薄膜晶体管100做为其主动元件的显示面板1000亦可具有良好的电气特性。

第二实施例

薄膜晶体管的制造方法

本实施例的薄膜晶体管的制造方法与第一实施例的薄膜晶体管的制造方法类似，区别在于本实施例的形成金属氧化物半导体通道的方法与第一实施例有所不同。以下就此差异处做说明，二者相同之处便不再重述。

图7A至图7C为本发明第二实施例的金属氧化物半导体通道制造流程的剖面示意图。请参照图7A，首先，在第一基底(未绘示)上形成金属氧化物半导体预通道CHA。金属氧化物半导体预通道CHA包括金属氧化物半导体层108以及配置于金属氧化物半导体层108中且彼此分离的多个纳米粒子P。在本实施例中，纳米粒子P的材质可为有机物，例如聚苯乙烯(Polystyrene，PS)、醇酸共聚物(poly lactide-co-glycolide，PLGA)等。

请参照图7B，接着，移除金属氧化物半导体层108中的纳米粒子P，以形成纳米孔洞105。具体而言，在本实施例中，可利用黏着物、溶剂或等离子体移除金属氧化物半导体层108中的纳米粒子P。

请参照图7C，然后，对纳米孔洞105的内壁105a进行表面处理，以使纳米孔洞105的内壁105a具有导电性。具体而言，在本实施例中，可利用等离子体、反应气体、紫外光、或反应液体对纳米孔洞105的内壁105a进行表面处理，而使纳米孔洞105的内壁105a具有导电性。等离子体包括为氩(Ar)及氖(Ne)。反应气体包括氢气及臭氧。液体可为酸性或碱性的腐蚀溶液。

薄膜晶体管及显示面板

本实施例的薄膜晶体管及显示面板与第一实施例的薄膜晶体管及显示面板类似。区别在于本实施例的金属氧化物半导体通道的结构与第一实施例的有所不同。以下就此差异处做说明，二者相同之处便不再重述。

请参照图7C，本实施例的金属氧化物半导体通道CHB包括金属氧化物半导体层108以及配置于金属氧化物半导体层108中且彼此分离的多个纳米微结构109。与第一实施例不同的是，本实施例的纳米微结构109为纳米孔洞105，且纳米孔洞105的内壁105a具有导电性。

图8绘示本发明第二实施例的薄膜晶体管以及比较例的薄膜晶体管的栅极电压与漏极电流之间的关系。比较例的薄膜晶体管与本实施例的薄膜晶体管类似，区别在于比较例的纳米孔洞的内壁未经过表面处理而不具导电性。请参照图8，曲线S102绘出本实施例的薄膜晶体管的栅极电压与漏极电流之间的关系，曲线S104绘出比较例的薄膜晶体管的栅极电压与漏极电流之间的关系，曲线S202绘出本实施例的薄膜晶体管的栅极电压与漏极电流方均根(square root of drain current)之间的关系，曲线S204绘出比较例的薄膜晶体管的栅极电压与漏极电流方均根之间的关系。比较曲线S102、S104或曲线S202、S204可知，纳米孔洞105的内壁105a在经过表面处理而具导电性后，本实施例的金属氧化物半导体通道CHB的载流子迁移率可提高，进而使本实施例的薄膜晶体管及显示面板的电气特性佳。

综上所述，在本发明实施例的薄膜晶体管及显示面板中，由于金属氧化物半导体通道包括多个纳米微结构，因此金属氧化物半导体通道的载流子迁移率可提升，进而使包括此金属氧化物半导体通道的薄膜晶体管及显示面板的电气特性佳。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (20)

1.一种薄膜晶体管的制造方法，其特征在于其包括以下步骤：

提供第一基底；

在该第一基底上形成栅极；

在该第一基底上形成介电层；

在该第一基底上形成金属氧化物半导体通道，该金属氧化物半导体通道包括金属氧化物半导体层以及配置于该金属氧化物半导体层中且彼此分离的多个纳米微结构；以及

在该第一基底上形成源极和漏极，其中该栅极与该金属氧化物半导体通道重叠，该介电层阻隔该栅极、该源极及该漏极，该源极及该漏极分别位于该金属氧化物半导体通道的相对两侧。

2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，其中所述多个纳米微结构为多个纳米粒子。

3.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，其中在该第一基底上形成该金属氧化物半导体通道的步骤包括：

所述多个纳米粒子配置在该第一基底上；以及

在所述多个纳米粒子上形成金属氧化物半导体层，以覆盖所述多个纳米粒子。

4.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，其中在该第一基底上形成该金属氧化物半导体通道的步骤包括：

提供所述多个纳米粒子；

提供金属氧化物半导体前驱物；

混合所述多个纳米粒子以及该金属氧化物半导体前驱物，以形成混合液；

使该混合液固化于该第一基底上，以形成该金属氧化物半导体通道。

5.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，其中所述多个纳米粒子的载流子浓度大于该金属氧化物半导体层的载流子浓度。

6.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，其中每一个该纳米微结构为一个纳米孔洞，且该纳米孔洞的内壁具有导电性。

7.根据权利要求6所述的薄膜晶体管的制造方法，其特征在于，其中在该第一基底上形成该金属氧化物半导体通道的步骤包括：

在该第一基底上形成金属氧化物半导体预通道，该金属氧化物半导体预通道包括金属氧化物半导体层以及配置于该金属氧化物半导体层中且彼此分离的多个纳米粒子；

移除该金属氧化物半导体层中的所述多个纳米粒子，以形成所述多个纳米孔洞；以及

对所述多个纳米孔洞的内壁进行表面处理，以使所述多个纳米孔洞的内壁具有导电性。

8.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，其中移除该金属氧化物半导体层中的所述多个纳米粒子的方法为：利用黏着物移除该金属氧化物半导体层中的所述多个纳米粒子、利用溶剂移除该金属氧化物半导体层中的所述多个纳米粒子、或利用等离子体移除该金属氧化物半导体层中的所述多个纳米粒子。

9.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，其中对所述多个纳米孔洞的内壁进行表面处理以使所述多个纳米孔洞的内壁具有导电性的方法为：利用等离子体对所述多个纳米孔洞的内壁进行表面处理、利用反应气体对所述多个纳米孔洞的内壁进行表面处理、利用紫外光对所述多个纳米孔洞的内壁进行表面处理、利用反应液体对所述多个纳米孔洞的内壁进行表面处理或利用反应气体对所述多个纳米孔洞的内壁进行表面处理。

10.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，其中所述多个纳米粒子的材质为有机物。

11.一种薄膜晶体管，其特征在于其包括：

栅极；

介电层；

金属氧化物半导体通道，该金属氧化物半导体通道包括金属氧化物半导体层以及配置于该金属氧化物半导体层中且彼此分离的多个纳米微结构；

源极；以及

漏极，该栅极与该金属氧化物半导体通道重叠，该介电层阻隔该栅极、该源极以及该漏极，该源极以及该漏极分别位于该金属氧化物半导体通道的相对两侧。

12.根据权利要求11所述的薄膜晶体管，其特征在于，其中所述多个纳米微结构为多个纳米粒子。

13.根据权利要求12所述的薄膜晶体管，其特征在于，其中所述多个纳米粒子的载流子浓度大于该金属氧化物半导体层的载流子浓度。

14.根据权利要求11所述的薄膜晶体管，其特征在于，其中该金属氧化物半导体层的材质包括氧化铝锌、氧化铟锌、氧化铟锌锡、氧化铟镓锌、氧化铟镓、氧化锡、氧化镉·氧化锗、或氧化镍钴，而所述多个纳米微结构的材质包括氧化铟锡或氧化铟锌。

15.根据权利要求11所述的薄膜晶体管，其特征在于，其中每一个该纳米微结构为一个纳米孔洞，该纳米孔洞的内壁具有导电性。

16.一种显示面板，其特征在于其包括：

薄膜晶体管阵列基板，其具有第一基底和多个薄膜晶体管，所述多个薄膜晶体管阵列排列在该第一基底上，而每一个该薄膜晶体管又具有栅极、介电层、金属氧化物半导体通道、源极以及漏极，其中该金属氧化物半导体通道还包括金属氧化物半导体层以及配置于该金属氧化物半导体层中且彼此分离的多个纳米微结构，而该栅极与该金属氧化物半导体通道重叠，该介电层阻隔该栅极、该源极以及该漏极，而该源极以及该漏极分别位于该金属氧化物半导体通道的相对两侧；

对向基板，配置在该薄膜晶体管阵列基板的相对位置；以及

显示介质，配置在该薄膜晶体管阵列基板与该对向基板之间。

17.根据权利要求16所述的显示面板，其特征在于，其中所述多个纳米微结构为多个纳米粒子。

18.根据权利要求17所述的显示面板，其特征在于，其中所述多个纳米粒子的载流子浓度大于该金属氧化物半导体层的载流子浓度。

19.根据权利要求16所述的显示面板，其特征在于，其中该金属氧化物半导体层的材质包括氧化铝锌、氧化铟锌、氧化铟锌锡、氧化铟镓锌、氧化铟镓、氧化锡、氧化镉·氧化锗、或氧化镍钴，而所述多个纳米微结构的材质包括氧化铟锡或氧化铟锌。

20.根据权利要求16所述的显示面板，其特征在于，其中每一个该纳米微结构为一个纳米孔洞，该纳米孔洞的内壁具有导电性。

Images