CN103824862A - 薄膜晶体管基板与显示器 - Google Patents

Abstract

本发明提供一种薄膜晶体管基板，包括：一基板；一栅极，位于基板上；一栅绝缘层，位于基板上且覆盖栅极；一有源层，配置于栅绝缘层上，且位于栅极上方；一蚀刻停止层，位于有源层上；一源极，配置于蚀刻停止层上，并电性连接有源层；一第一绝缘层，配置于蚀刻停止层上并覆盖源极；以及一透明电极，包括相连的一漏极与一像素电极，其中漏极贯穿第一绝缘层与蚀刻停止层并直接接触有源层，以电性连接有源层，像素电极位于第一绝缘层上。

Description

薄膜晶体管基板与显示器

技术领域

本发明有关于薄膜晶体管，且特别是有关于薄膜晶体管基板以及显示器。

背景技术

随着显示科技的日益进步，人们借着显示器的辅助可使生活更加便利，为求显示器轻、薄的特性，促使平面显示器（flat panel display，FPD）成为目前的主流。在诸多平面显示器中，液晶显示器（liquid crystal display，LCD）具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性，因此，液晶显示器深受消费者欢迎。

液晶显示器主要是由薄膜晶体管基板、彩色滤光基板与位于两基板之间的液晶层所构成。薄膜晶体管基板具有多个薄膜晶体管分别位于多个像素中。

目前液晶显示器是朝向提高解析度的方向发展，然而，受限于目前光刻技术的解析度极限，薄膜晶体管中的源极与漏极之间的距离无法缩小，因此，薄膜晶体管的尺寸无法缩小，以致于当提高解析度（亦即，缩小各像素的尺寸）时，像素的开口率会大幅下降。因此，如何缩小薄膜晶体管的尺寸是当前相当重要的课题。

发明内容

本发明一实施例提供一种薄膜晶体管基板，包括：一基板；一栅极，位于基板上；一栅绝缘层，位于基板上且覆盖栅极；一有源层，配置于栅绝缘层上，且位于栅极上方；一蚀刻停止层，位于有源层上；一源极，配置于蚀刻停止层上，并电性连接有源层；一第一绝缘层，配置于蚀刻停止层上并覆盖源极；以及一透明电极，包括相连的一漏极与一像素电极，其中漏极是贯穿第一绝缘层与蚀刻停止层并直接接触有源层，以电性连接有源层，像素电极是位于第一绝缘层上。

本发明一实施例提供一种显示器，包括：一薄膜晶体管基板；一基板，与薄膜晶体管基板相对设置；以及一显示介质，形成于薄膜晶体管基板与基板之间。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1绘示本发明一实施例的薄膜晶体管基板的剖面图。

图2绘示图1的薄膜晶体管基板的上视图，图1系绘示图2的薄膜晶体管基板的沿I-I’线段的剖面图。

图3绘示本发明一实施例的薄膜晶体管基板的剖面图。

图4绘示图3的薄膜晶体管基板的上视图，图3系绘示图4的薄膜晶体管基板的沿I-I’线段的剖面图。

图5绘示本发明一实施例的显示器的剖面图。

主要元件符号说明：

100、300~薄膜晶体管基板；

110~基板；

120~栅极；

130~栅绝缘层；

140~有源层；

150~蚀刻停止层；

152、212~开口；

160、160a~源极；

170~第一绝缘层；

180~透明电极；

182~漏极；

184~像素电极；

210~平坦层；

220~共用电极；

230~第二绝缘层；

310~导电层；

500~显示器；

510~薄膜晶体管基板；

520~基板；

530~显示介质；

D1、D2~间距；

T、T1、T2~贯孔；

W1、W2~宽度。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。在图式中，实施例的形状或是厚度可能扩大，以简化或是突显其特征。再者，图中未绘示或描述的元件，可为所属技术领域中具有通常知识者所知的任意形式。

图1绘示本发明一实施例的薄膜晶体管基板的剖面图。图2绘示图1的薄膜晶体管基板的上视图，图1系绘示图2的薄膜晶体管基板的沿I-I’线段的剖面图。值得注意的是，为使图示较为简单易懂，图2仅绘示源极、透明电极（包括漏极与像素电极）、有源层、以及第二绝缘层。

请同时参照第1、2图，本实施例的薄膜晶体管基板100系包括一基板110、一栅极120、一栅绝缘层130、一有源层140、一蚀刻停止层150、一源极160、一第一绝缘层170、以及一透明电极180。栅极120位于基板110上。栅绝缘层130位于基板110上且覆盖栅极120。

有源层140配置于栅绝缘层130上，且位于栅极120上方。有源层140的材质例如包括金属氧化物半导体（例如铟镓锌氧化物）。蚀刻停止层150位于有源层140上。源极160配置于蚀刻停止层150上，并贯穿蚀刻停止层150而接触有源层140，以电性连接有源层140。源极160的材质例如包括金属，例如铜或铝。

第一绝缘层170配置于蚀刻停止层150上并覆盖源极160。在一实施例中，薄膜晶体管基板100更包括一平坦层210、一共用电极220、以及一第二绝缘层230，其中平坦层210配置于第一绝缘层170上。共用电极220配置于平坦层210上，第二绝缘层230配置于平坦层210上并覆盖共用电极220。

透明电极180包括相连的一漏极182与一像素电极184。漏极182系贯穿第二绝缘层230、平坦层210、第一绝缘层170与蚀刻停止层150并直接接触有源层140，以电性连接有源层140。像素电极184系位于第二绝缘层230上并与共用电极220重叠。透明电极180的材质系为金属氧化物（例如铟锡氧化物）。

在一实施例中，源极160的直接接触有源层140的部分与漏极182的直接接触有源层140的部分的间距D1约为2微米至10微米。举例来说，间距D1约为3至8微米。

值得注意的是，现有技术的源极及漏极皆为金属层，且为同一道光刻制程（或光刻蚀刻制程）中形成，因此，开口之间的间距会受到光刻技术的解析度极限的限制，故现有技术中此间距通常约为8.5微米。

在一实施例中，有源层140的宽度W1约为12至35微米。举例来说，有源层140的宽度W1约为13至24微米。值得注意的是，由于现有技术会受到光刻技术的解析度极限的限制，故现有技术中此宽度通常约为24.5微米。

以下将描述本实施例的薄膜晶体管基板100的其中一种制作方法。

首先，在基板110上依序形成栅极120、覆盖栅极120的栅绝缘层130、以及位于栅绝缘层130上的有源层140。接着，在栅绝缘层130上形成覆盖有源层140的蚀刻停止层150，并图案化蚀刻停止层150，以形成暴露出有源层140的开口152。

然后，在蚀刻停止层150上形成源极160，源极160系通过开口152接触有源层140，以电性连接有源层140。之后，在蚀刻停止层150上形成第一绝缘层170，第一绝缘层170系覆盖源极160。接着，在第一绝缘层170上形成平坦层210，并在平坦层210上形成共用电极220。然后，并在平坦层210上形成覆盖共用电极220的第二绝缘层230。

之后，形成贯穿第二绝缘层230、平坦层210、第一绝缘层170与蚀刻停止层150的贯孔T。接着，在第二绝缘层230上形成透明电极180，透明电极180系延伸入贯孔T中以直接接触有源层140，进而电性连接有源层140。

值得注意的是，本实施例是以单一制程步骤形成兼具漏极与像素电极的功能的透明电极180来取代已知技术中以不同制程步骤形成的漏极与像素电极，因此，本实施例可简化制程步骤并可避免漏极与像素电极对位不准的问题。

此外，本实施例的用以容置源极160的开口152以及用以容置漏极182的贯孔T是在不同的光刻制程（或光刻蚀刻制程）中形成，因此，开口152与贯孔T之间的间距D1不会受到光刻技术的解析度极限的限制，而可大幅缩小间距D1，进而缩小有源层140的宽度W1。

缩小间距D1就等同于缩小通道长度（channel length），故可有效提升薄膜晶体管的充电能力。缩小有源层140的宽度W1就等同于可缩小薄膜晶体管的整体尺寸，故可提升像素的开口率、或是可应用于更高解析度的显示面板中。

再者，本实施例的透明电极180的材质可采用金属氧化物（例如铟锡氧化物），且有源层140的材质可采用金属氧化物半导体（例如铟镓锌氧化物），因此，透明电极180与有源层140之间可形成欧姆接触，而有效降低两者之间的接触电阻。

图3绘示本发明一实施例的薄膜晶体管基板的剖面图。图4绘示图3的薄膜晶体管基板的上视图，图3系绘示图4的薄膜晶体管基板的沿I-I’线段的剖面图。值得注意的是，为使图示较为简单易懂，图4仅绘示源极、透明电极（包括漏极与像素电极）、有源层、第二绝缘层、导电层、以及共用电极。

请同时参照图3、4，本实施例的薄膜晶体管基板300相似于图1、2的薄膜晶体管基板100，两者的主要差异的处在于本实施例的薄膜晶体管基板300的源极160a系配置于蚀刻停止层150上而并未贯穿蚀刻停止层150，且一导电层310配置于第一绝缘层170上，并贯穿第一绝缘层170与蚀刻停止层150，以直接接触并电性连接有源层140与源极160a。导电层310的材质例如为透明金属氧化物。在一实施例中，源极160a与有源层140可部分重叠。

在一实施例中，薄膜晶体管基板300可更包括一平坦层210、一共用电极220、以及一第二绝缘层230，平坦层210配置于第一绝缘层170上，共用电极220配置于平坦层210上，第二绝缘层230配置于平坦层210上并覆盖共用电极220与导电层310。

此时，导电层310系配置于平坦层210上，并贯穿平坦层210、第一绝缘层170与蚀刻停止层150。在一实施例中，共用电极220与导电层310系为于同一制程步骤中制得的膜层，因此，共用电极220与导电层310的材质相同。漏极182系贯穿第二绝缘层230、平坦层210、第一绝缘层170与蚀刻停止层150，像素电极184系位于第二绝缘层230上并与共用电极220重叠。

在一实施例中，导电层310的直接接触有源层140的部分与漏极182的直接接触有源层140的部分的间距D2约为1.5微米至10微米。举例来说，间距D2约为2.5微米至8微米。在一实施例中，有源层140的宽度W2约为9.5微米至30微米。举例来说，有源层140的宽度W2约为11微米至24微米。

以下将描述本实施例的薄膜晶体管基板300的其中一种制作方法。

首先，在基板110上依序形成栅极120、覆盖栅极120的栅绝缘层130、以及位于栅绝缘层130上的有源层140。接着，在栅绝缘层130上形成覆盖有源层140的蚀刻停止层150。

然后，在蚀刻停止层150上形成源极160a。之后，在蚀刻停止层150上形成第一绝缘层170，第一绝缘层170系覆盖源极160a。接着，在第一绝缘层170上形成平坦层210。然后，图案化平坦层210，以于平坦层210中形成一开口212，开口212暴露出第一绝缘层170的位于有源层140上方的部分。

之后，形成贯穿第一绝缘层170与蚀刻停止层150的贯孔T1，贯孔T1同时暴露出源极160a与有源层140。然后，在平坦层210与第一绝缘层170上形成一导电层（未绘示），并图案化导电层，以形成位于平坦层210上的共用电极220以及位于第一绝缘层170上的导电层310，导电层310可延伸入贯孔T1中以直接接触并电性连接源极160a与有源层140。在一实施例中，导电层310可更形成于平坦层210上。由于共用电极220与导电层310系为于同一制程步骤中制得的膜层，因此，共用电极220与导电层310的材质相同。

然后，在平坦层210上与开口212暴露出的第一绝缘层170上形成覆盖共用电极220与导电层310的第二绝缘层230。接着，形成贯穿第二绝缘层230、第一绝缘层170、以及蚀刻停止层150的贯孔T2。然后，在第二绝缘层230上形成透明电极180，透明电极180系延伸入贯孔T2中以直接接触并电性连接有源层140，透明电极180包括漏极182与像素电极184。换言之，漏极182与像素电极184系为于同一制程步骤中制得的膜层。

图5绘示本发明一实施例的显示器的剖面图。请参照图5，本实施例的显示器500包括一薄膜晶体管基板510、一基板520以及一夹于薄膜晶体管基板510与基板520之间的显示介质530。薄膜晶体管基板510可为前述图1～4所示的薄膜晶体管基板，显示介质530可为液晶层或有机发光层。基板520例如为彩色滤光基板或是透明基板。

综上所述，本发明借由形成兼具漏极与像素电极的功能的透明电极来简化制程步骤以及避免漏极与像素电极对位不准的问题。

此外，本发明的用以容置源极的开口以及用以容置漏极的贯孔是在不同的光刻制程（或光刻蚀刻制程）中形成，因此，开口与贯孔之间的间距不会受到光刻技术的解析度极限的限制，故可大幅缩小开口与贯孔之间的间距以及有源层的宽度，进而提升薄膜晶体管的充电能力、像素的开口率、或是可应用于更高解析度的显示面板中。

再者，本发明的透明电极的材质可采用金属氧化物，且有源层的材质可采用金属氧化物半导体，因此，透明电极与有源层之间可形成欧姆接触，而有效降低两者之间的接触电阻。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (20)

1.一种薄膜晶体管基板，包括：

一基板；

一栅极，位于该基板上；

一栅绝缘层，位于该基板上且覆盖该栅极；

一有源层，配置于该栅绝缘层上，且位于该栅极上方；

一蚀刻停止层，位于该有源层上；

一源极，配置于该蚀刻停止层上，并电性连接该有源层；

一第一绝缘层，配置于该蚀刻停止层上并覆盖该源极；以及

一透明电极，包括相连的一漏极与一像素电极，其中该漏极是贯穿该第一绝缘层与该蚀刻停止层并接触该有源层，以电性连接该有源层，该像素电极是位于该第一绝缘层上。

2.如权利要求1所述的薄膜晶体管基板，其特征在于，该漏极与该像素电极为于同一制程步骤中制得的膜层。

3.如权利要求1所述的薄膜晶体管基板，其特征在于，该源极是贯穿该蚀刻停止层而接触该有源层。

4.如权利要求3所述的薄膜晶体管基板，还包括：

一平坦层，配置于该第一绝缘层上；

一共用电极，配置于该平坦层上；以及

一第二绝缘层，配置于该平坦层上并覆盖该共用电极，其中该漏极系贯穿该第二绝缘层、该平坦层、该第一绝缘层与该蚀刻停止层，该像素电极系位于该第二绝缘层上。

5.如权利要求3所述的薄膜晶体管基板，其特征在于，该源极的接触该有源层的部分与该漏极的接触该有源层的部分的间距为2微米至10微米。

6.如权利要求5所述的薄膜晶体管基板，其特征在于，该源极的接触该有源层的部分与该漏极的接触该有源层的部分的间距为3微米至8微米。

7.如权利要求1所述的薄膜晶体管基板，其特征在于，该有源层的宽度为12微米至35微米。

8.如权利要求7所述的薄膜晶体管基板，其特征在于，该有源层的宽度为13微米至24微米。

9.如权利要求1所述的薄膜晶体管基板，还包括：

一导电层，配置于该第一绝缘层上，并贯穿该第一绝缘层与该蚀刻停止层，以接触该有源层并电性连接该有源层与该源极。

10.如权利要求9所述的薄膜晶体管基板，其特征在于，该源极与该有源层部分重叠。

11.如权利要求9所述的薄膜晶体管基板，还包括：

一平坦层，配置于该第一绝缘层上，其中该导电层配置于该平坦层上，并贯穿该平坦层、该第一绝缘层与该蚀刻停止层；

一共用电极，配置于该平坦层上，该共用电极与该导电层为于同一制程步骤中制得的膜层；以及

一第二绝缘层，配置于该平坦层上并覆盖该共用电极与该导电层，其中该漏极是贯穿该第二绝缘层、该平坦层、该第一绝缘层与该蚀刻停止层，该像素电极位于该第二绝缘层上。

12.如权利要求9所述的薄膜晶体管基板，其特征在于，该导电层的直接接触该有源层的部分与该漏极的直接接触该有源层的部分的间距为1.5微米至10微米。

13.如权利要求12所述的薄膜晶体管基板，其特征在于，该导电层的直接接触该有源层的部分与该漏极的直接接触该有源层的部分的间距为2.5微米至8微米。

14.如权利要求9所述的薄膜晶体管基板，其特征在于，该导电层的材质为透明金属氧化物。

15.如权利要求9所述的薄膜晶体管基板，其特征在于，该有源层的宽度为9.5微米至30微米。

16.如权利要求15所述的薄膜晶体管基板，其特征在于，该有源层的宽度为11微米至24微米。

17.如权利要求1所述的薄膜晶体管基板，其特征在于，该有源层的材质包括金属氧化物半导体，该透明电极的材质包括金属氧化物。

18.如权利要求17所述的薄膜晶体管基板，其特征在于，该有源层的材质为铟镓锌氧化物，该透明电极的材质为铟锡氧化物。

19.一种显示器，包括：

一如权利要求1所述的薄膜晶体管基板；

一基板，与该薄膜晶体管基板相对设置；以及

一显示介质，形成于该薄膜晶体管基板与该基板之间。

20.如权利要求19所述的显示器，其特征在于，该显示介质为一液晶层或一有机发光层。

Images