CN102569187A - 一种低温多晶硅显示装置及其制作方法 - Google Patents

一种低温多晶硅显示装置及其制作方法 Download PDF

Info

Publication number
CN102569187A
CN102569187A CN201110433171XA CN201110433171A CN102569187A CN 102569187 A CN102569187 A CN 102569187A CN 201110433171X A CN201110433171X A CN 201110433171XA CN 201110433171 A CN201110433171 A CN 201110433171A CN 102569187 A CN102569187 A CN 102569187A
Authority
CN
China
Prior art keywords
layer
electrode layer
electrically connected
metal screen
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110433171XA
Other languages
English (en)
Other versions
CN102569187B (zh
Inventor
周秀峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201110433171.XA priority Critical patent/CN102569187B/zh
Priority to PCT/CN2012/071187 priority patent/WO2013091298A1/zh
Publication of CN102569187A publication Critical patent/CN102569187A/zh
Application granted granted Critical
Publication of CN102569187B publication Critical patent/CN102569187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种低温多晶硅显示装置及其制作方法，包括：在基板之上方形成金属屏蔽层；在金属屏蔽层之上方形成与金属屏蔽层绝缘的多晶硅层；在多晶硅层之上方分别形成相互绝缘的公共电极层和像素电极层，并且使所述像素电极层与多晶硅层电连接，使公共电极层与金属屏蔽层电连接。通过上述方式，本发明能够降低公共电极层的阻值，减少因为公共电极层的电阻值过大引起的延迟效应，减少一次掩膜板的使用，减少完成一次工艺流程的时间，降低成本，提高产能。

Description

一种低温多晶硅显示装置及其制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种低温多晶硅显示装置及其制作方法。
背景技术
低温多晶技术已经广泛应用到液晶显示器和/或有机发光二极管领域，同时结合平面转换(In-Plane Switching，IPS)或边缘场切换(FringeField Switching，FFS)技术，可以达到更佳的显示特性，更好地满足消费者的需求。
如图1所示，现有技术中，低温多晶硅显示装置包括：基板10、金属屏蔽层11、多晶硅层12、公共电极13以及金属层14。金属屏蔽层11、多晶硅层12、公共电极13和及金属层14依次形成在基板10之上方，其中多晶硅层12中的一部分作为薄膜晶体管的沟道15。形成金属屏蔽层11的目的是为了减少光照引起的漏电流，保护薄膜晶体管的沟道15。金属层14沉积形成在公共电极13之上方，并且与公共电极13并联，其作用是降低公共电极13的阻值，减少公共电极13的电阻值过大所引起的延迟效应。
在现有的工艺流程中，至少需要使用12次掩模板(Mask)才能完成包括上述制程在内的整个工艺流程。这样的工艺流程成本高，完成一次工艺流程的时间也很长，严重影响产能。
发明内容
本发明主要解决的技术问题是提供一种低温多晶硅显示装置及其制作方法，能够降低公共电极层的阻值，减少因为公共电极层的电阻值过大引起的延迟效应，减少一次掩膜板的使用，减少完成一次工艺流程的时间，降低成本，提高产能。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种低温多晶硅显示装置的制作方法，包括：在基板之上方形成金属屏蔽层；在金属屏蔽层之上方形成与金属屏蔽层绝缘的多晶硅层；在多晶硅层之上方分别形成相互绝缘的公共电极层和像素电极层，并且使像素电极层与多晶硅层电连接，使公共电极层与金属屏蔽层电连接。
其中，在基板之上方形成金属屏蔽层的步骤包括：在基板之上方形成金属屏蔽层，并使金属屏蔽层延伸至对应公共电极层的下方。
其中，在多晶硅层之上方分别形成相互绝缘的公共电极层和像素电极层、并且使像素电极层与多晶硅层电连接、使公共电极层与金属屏蔽层电连接的步骤包括：在多晶硅层之上方依序形成三层绝缘层，并且在对应多晶硅层与像素电极层电连接的位置形成贯穿三层绝缘层的第一导电通路，在对应金属屏蔽层与公共电极层电连接的位置形成贯穿三层绝缘层的第二导电通路；在三层绝缘层之上方分别形成相互绝缘的公共电极层和像素电极层，并且使像素电极层与多晶硅层通过第一导电通路电连接，使公共电极层与金属屏蔽层通过第二导电通路电连接。
其中，在多晶硅层之上方依序形成三层绝缘层、并且在对应多晶硅层与像素电极层电连接的位置形成贯穿三层绝缘层的第一导电通路、在对应金属屏蔽层与公共电极层电连接的位置形成贯穿三层绝缘层的第二导电通路的步骤包括：在多晶硅层之上方依序形成三层绝缘层中的两层绝缘层；在两层绝缘层中对应多晶硅层与像素电极层电连接的位置形成第一贯穿孔；在第一贯穿孔中填满第一导电材料；在填满第一导电材料后，在两层绝缘层之上方再形成三层绝缘层中剩下的一层绝缘层；在三层绝缘层中剩下的一层绝缘层中对应多晶硅层与像素电极层电连接的位置形成第二贯穿孔，并且在对应金属屏蔽层与公共电极层电连接的位置形成贯穿三层绝缘层的第三贯穿孔；在第二贯穿孔中填满第二导电材料，第一导电材料和第二导电材料连接，形成第一导电通路，在第三贯穿孔中填满第三导电材料，形成第二导电通路。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种低温多晶硅显示装置，包括：基板、在基板之上方设置的金属屏蔽层、在金属屏蔽层之上方设置的与金属屏蔽层绝缘的多晶硅层以及在多晶硅层之上方分别设置的相互绝缘的公共电极层和像素电极层；其中，像素电极层与多晶硅层电连接，公共电极层与金属屏蔽层电连接。
其中，金属屏蔽层延伸至对应公共电极层的下方，以使得电连接至公共电极层。
其中，低温多晶硅显示装置包括依序设置于多晶硅层之上方的三层绝缘层，并且在对应多晶硅层与像素电极层电连接的位置设有贯穿三层绝缘层的第一导电通路，在对应金属屏蔽层与公共电极层电连接的位置设有贯穿三层绝缘层的第二导电通路；像素电极层与多晶硅层通过第一导电通路电连接，公共电极层与金属屏蔽层通过第二导电通路电连接。
其中，低温多晶硅显示装置是液晶显示装置。
其中，液晶显示装置是平面转换IPS或边缘场切换FFS液晶显示装置。
其中，低温多晶硅显示装置是有机发光二极管显示装置。
本发明的有益效果是：区别于现有技术的情况，本发明通过将公共电极层与原有的金属屏蔽层电连接，无需专门沉积与公共电极层并联以降低公共电极层电阻的金属层，即能够降低公共电极层的阻值，减少因为公共电极层的电阻值过大引起的延迟效应，减少一次掩膜板的使用，减少完成一次工艺流程的时间，降低成本，提高产能。
附图说明
图1是现有技术低温多晶硅显示装置实施例中薄膜晶体管基板的部分截面示意图；
图2是本发明低温多晶硅显示装置实施例中薄膜晶体管基板的部分截面示意图；
图3是本发明低温多晶硅显示装置制作方法实施例的流程图。
具体实施方式
下面，对本发明低温多晶硅显示装置实施例进行具体描述，以更清楚公开本发明的细节和精神。
如图2所示，图2是本发明低温多晶硅显示装置实施例中薄膜晶体管基板的部分截面示意图。本发明低温多晶硅显示装置包括：
基板110、金属屏蔽层100、多晶硅层101、栅极金属层102、源极金属层103、漏极金属层104、公共电极层105以及像素电极层106。
金属屏蔽层100设置在基板110之上方，以减少光照引起的漏电流。
金属屏蔽层100之上方设置有与金属屏蔽层100相互绝缘的多晶硅层101。栅极金属层102设置在多晶硅层101之上方，并通过第一绝缘层107与多晶硅层101绝缘。源极金属层103和漏极金属层104设置于同一金属层，并且均设置在栅极金属层102之上方，并通过第二绝缘层108与栅极金属层102绝缘。公共电极层105设置在源极金属层103之上方，并且通过第三绝缘层109与源极金属层103绝缘。公共电极层105可以为透明导电薄膜ITO，也可以为其他透明的导电材料比如透明的金属。其中，金属屏蔽层100延伸至对应公共电极层105的下方，以使得金属屏蔽层100电连接至公共电极层105。
多晶硅层101作为薄膜晶体管的导电通道，分别与源极金属层103和漏极金属层104连接。栅极金属层102、源极金属层103和漏极金属层104公共构成薄膜晶体管或者有机发光二极管。通过薄膜晶体管控制像素电极层106是否产生电场、如何产生电场以实现显示的目的。或者在另外的实施例中，通过控制有机发光二极管是否发光、如何发光以实现显示的目的。
像素电极层106设置在公共电极层105之上方，并且与公共电极层105绝缘。公共电极层105之上方可以设置金属层，以此来进一步降低公共电极层105的电阻。当然，公共电极层105之上方也可以不设置金属层。像素电极层106形成于低温多晶硅显示装置的显示区域内。像素电极层106的材料为透明导电薄膜ITO。
在多晶硅层101上方的第一绝缘层107和第二绝缘层108形成有第一贯穿孔111。第一贯穿孔111穿透第一绝缘层107和第二绝缘层108，并且填满与源极金属层103相同的导电材料。源极金属层103通过第一贯穿孔111与多晶硅层101电连接。
在源极金属层103上方的第三绝缘层109形成第二贯穿孔112。第二贯穿孔112穿透第三绝缘层109，并且填满与像素电极106相同的导电材料。像素电极层106通过第二贯穿孔112与源极金属层103电连接。
第一贯穿孔111和第二贯穿孔112共同形成第一导电通路，像素电极层106通过第一导电通路与多晶硅层101电连接。
在形成第一导电通路时，还可以在像素电极层106与多晶硅层101之间直接形成贯穿孔，实现像素电极层106与多晶硅层101之间的电连接。
在形成第一导电通路时，还可以在形成第一贯穿孔111和第二贯穿孔112后，在像素电极106和公共电极105之间形成贯穿孔，实现像素电极层106与多晶硅层101之间的电连接。
金属屏蔽层100的上方形成有第三贯穿孔113，第三贯穿孔113穿透公共电极层105与金属屏蔽层100之间的第一绝缘层107和第二绝缘层108，并且填满与公共电极层105相同的导电材料。公共电极层105通过第三贯穿孔113与金属屏蔽层100电连接。
第三贯穿孔113作为第二导电通路，实现公共电极层105与金属屏蔽层100之间的电连接。第三贯穿孔113可以与第一贯穿孔111在同一次光罩制程中形成。第三贯穿孔113的数量可以为一个或者多个，以实现公共电极层105与金属屏蔽层100之间更好的电连接。
上述低温多晶硅显示装置的结构和类型仅仅是示例性的，可以是各种类型的液晶显示装置，如TN型、STN型、IPS或FFS等薄膜晶体管。也可以是有机发光二极管显示装置。本文不作限制。
区别于现有技术，本发明通过将公共电极层与原有的金属屏蔽层电连接，无需专门沉积与公共电极层并联以降低公共电极层电阻的金属层，即能够降低公共电极层的阻值，减少因为公共电极层的电阻值过大引起的延迟效应，减少一次掩膜板的使用，减少完成一次工艺流程的时间，降低成本，提高产能。
如图3所示，图3是本发明低温多晶硅显示装置制作方法实施例的流程图。低温多晶硅显示装置的制作方法包括：
步骤S101：在基板之上方形成金属屏蔽层。
步骤S102：在金属屏蔽层之上方形成与金属屏蔽层绝缘的多晶硅层。
步骤S103：在多晶硅层之上方分别形成相互绝缘的公共电极层和像素电极层，并且使所述像素电极层与多晶硅层电连接，使公共电极层与金属屏蔽层电连接。
再参阅图2所示，在实施步骤S101时，金属屏蔽层100延伸至对应公共电极层105的下方，以使得金属屏蔽层100电连接至公共电极层105。
继续参阅图2所示，在实施步骤S102时，在多晶硅层101之上方依次沉积第一绝缘层107、栅极金属层102、第二绝缘层108、源极金属层104以及第三绝缘层109。
在多晶硅层100之上方形成有第一贯穿孔111，第一贯穿孔111穿透第一绝缘层107和第二绝缘层108，并且第一贯穿孔111中填满与源极金属层104相同的导电材料。源极金属层104通过第一贯穿孔111与多晶硅层101电连接。在源极金属层104之上方形成第二贯穿孔112，第二贯穿孔112穿透第三绝缘层109，并且第二贯穿孔112中填满与像素电极层106相同的导电材料。像素电极层106通过第二贯穿孔112与源极金属层104电连接。第一贯穿孔111和第二贯穿孔112共同形成第一导电通路，像素电极层106通过第一导电通路与多晶硅层100电连接。
继续参阅图2所示，在实施步骤S103时，在第三绝缘层109之上方依次沉积公共电极层105、像素电极层106。
在金属屏蔽层100之上方形成有第三贯穿孔113，第三贯穿孔113穿透公共电极层105与金属屏蔽层100之间的第一绝缘层107和第二绝缘层108，并且第三贯穿孔113中填满与公共电极层105相同的导电材料。公共电极层105通过第三贯穿孔113与金属屏蔽层100电连接。第三贯穿孔113作为第二导电通路，实现公共电极层105与金属屏蔽层100之间的电连接。第三贯穿孔113与第一贯穿孔111在同一次光罩制程中形成。第三贯穿孔113的数量可以为一个或者多个，可以实现公共电极层105与金属屏蔽层100之间更好的电连接。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种低温多晶硅显示装置的制作方法，其特征在于，包括：
在基板之上方形成金属屏蔽层；
在所述金属屏蔽层之上方形成与金属屏蔽层绝缘的多晶硅层；
在所述多晶硅层之上方分别形成相互绝缘的公共电极层和像素电极层，并且使所述像素电极层与多晶硅层电连接，使公共电极层与金属屏蔽层电连接。
2.根据权利要求1所述的方法，其特征在于：
所述在基板之上方形成金属屏蔽层的步骤包括：在基板之上方形成金属屏蔽层，并使所述金属屏蔽层延伸至对应公共电极层的下方。
3.根据权利要求2所述的方法，其特征在于：
所述在多晶硅层之上方分别形成相互绝缘的公共电极层和像素电极层、并且使所述像素电极层与多晶硅层电连接、使公共电极层与金属屏蔽层电连接的步骤包括：
在所述多晶硅层之上方依序形成三层绝缘层，并且在对应多晶硅层与像素电极层电连接的位置形成贯穿三层绝缘层的第一导电通路，在对应金属屏蔽层与公共电极层电连接的位置形成贯穿三层绝缘层的第二导电通路；
在所述三层绝缘层之上方分别形成相互绝缘的公共电极层和像素电极层，并且使所述像素电极层与多晶硅层通过第一导电通路电连接，使公共电极层与金属屏蔽层通过第二导电通路电连接。
4.根据权利要求3所述的方法，其特征在于：
所述在多晶硅层之上方依序形成三层绝缘层、并且在对应多晶硅层与像素电极层电连接的位置形成贯穿三层绝缘层的第一导电通路、在对应金属屏蔽层与公共电极层电连接的位置形成贯穿三层绝缘层的第二导电通路的步骤包括：
在多晶硅层之上方依序形成三层绝缘层中的两层绝缘层；
在所述两层绝缘层中对应多晶硅层与像素电极层电连接的位置形成第一贯穿孔；
在所述第一贯穿孔中填满第一导电材料；
在填满所述第一导电材料后，在所述两层绝缘层之上方再形成三层绝缘层中剩下的一层绝缘层；
在所述三层绝缘层中剩下的一层绝缘层中对应多晶硅层与像素电极层电连接的位置形成第二贯穿孔，并且在对应金属屏蔽层与公共电极层电连接的位置形成贯穿三层绝缘层的第三贯穿孔；
在所述第二贯穿孔中填满第二导电材料，所述第一导电材料和第二导电材料连接，形成所述第一导电通路，在所述第三贯穿孔中填满第三导电材料，形成所述第二导电通路。
5.一种低温多晶硅显示装置，其特征在于，包括：
基板、在所述基板之上方设置的金属屏蔽层、在所述金属屏蔽层之上方设置的与金属屏蔽层绝缘的多晶硅层以及在所述多晶硅层之上方分别设置的相互绝缘的公共电极层和像素电极层；
其中，所述像素电极层与多晶硅层电连接，公共电极层与金属屏蔽层电连接。
6.根据权利要求5所述的低温多晶硅显示装置，其特征在于：
所述金属屏蔽层延伸至对应公共电极层的下方，以使得电连接至公共电极层。
7.根据权利要求6所述的低温多晶硅显示装置，其特征在于：
所述低温多晶硅显示装置包括依序设置于多晶硅层之上方的三层绝缘层，并且在对应多晶硅层与像素电极层电连接的位置设有贯穿三层绝缘层的第一导电通路，在对应金属屏蔽层与公共电极层电连接的位置设有贯穿三层绝缘层的第二导电通路；
所述像素电极层与多晶硅层通过第一导电通路电连接，所述公共电极层与金属屏蔽层通过第二导电通路电连接。
8.根据权利要求5所述的低温多晶硅显示装置，其特征在于：
所述低温多晶硅显示装置是液晶显示装置。
9.根据权利要求8所述的低温多晶硅显示装置，其特征在于：
所述液晶显示装置是平面转换IPS或边缘场切换FFS液晶显示装置。
10.根据权利要求5所述的低温多晶硅显示装置，其特征在于：
所述低温多晶硅显示装置是有机发光二极管显示装置。
CN201110433171.XA 2011-12-21 2011-12-21 一种低温多晶硅显示装置及其制作方法 Active CN102569187B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110433171.XA CN102569187B (zh) 2011-12-21 2011-12-21 一种低温多晶硅显示装置及其制作方法
PCT/CN2012/071187 WO2013091298A1 (zh) 2011-12-21 2012-02-16 一种液晶显示装置、低温多晶硅显示装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110433171.XA CN102569187B (zh) 2011-12-21 2011-12-21 一种低温多晶硅显示装置及其制作方法

Publications (2)

Publication Number Publication Date
CN102569187A true CN102569187A (zh) 2012-07-11
CN102569187B CN102569187B (zh) 2014-08-06

Family

ID=46414259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110433171.XA Active CN102569187B (zh) 2011-12-21 2011-12-21 一种低温多晶硅显示装置及其制作方法

Country Status (2)

Country Link
CN (1) CN102569187B (zh)
WO (1) WO2013091298A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103474436A (zh) * 2013-09-18 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103824862A (zh) * 2012-11-16 2014-05-28 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
CN103838044A (zh) * 2014-02-26 2014-06-04 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN104022126A (zh) * 2014-05-28 2014-09-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
WO2015081659A1 (zh) * 2013-12-06 2015-06-11 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
US20150311232A1 (en) * 2013-08-30 2015-10-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display device
CN105094426A (zh) * 2015-07-20 2015-11-25 武汉华星光电技术有限公司 面板及面板制备方法
CN105785676A (zh) * 2016-04-29 2016-07-20 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106154656A (zh) * 2016-08-29 2016-11-23 合肥惠科金扬科技有限公司 一种低响应时间液晶屏
US9601584B2 (en) 2012-11-16 2017-03-21 Innolux Corporation Thin-film transistor substrate
WO2018000481A1 (zh) * 2016-06-29 2018-01-04 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
WO2020010687A1 (zh) * 2018-07-13 2020-01-16 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板
CN111983861A (zh) * 2020-08-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 液晶显示面板及液晶显示面板的制备方法
WO2022246714A1 (zh) * 2021-05-26 2022-12-01 京东方科技集团股份有限公司 显示面板、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304641A (zh) * 2015-09-24 2016-02-03 武汉华星光电技术有限公司 一种低温多晶硅tft阵列基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11101988A (ja) * 1997-09-26 1999-04-13 Seiko Epson Corp 液晶表示パネルの製造方法及び液晶表示パネル
JP2001036090A (ja) * 1999-07-16 2001-02-09 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2001255559A (ja) * 2000-03-13 2001-09-21 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
CN1577014A (zh) * 2003-06-27 2005-02-09 Lg.菲利浦Lcd株式会社 共平面开关模式液晶显示装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744521B2 (ja) * 2003-02-07 2006-02-15 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101242030B1 (ko) * 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11101988A (ja) * 1997-09-26 1999-04-13 Seiko Epson Corp 液晶表示パネルの製造方法及び液晶表示パネル
JP2001036090A (ja) * 1999-07-16 2001-02-09 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2001255559A (ja) * 2000-03-13 2001-09-21 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
CN1577014A (zh) * 2003-06-27 2005-02-09 Lg.菲利浦Lcd株式会社 共平面开关模式液晶显示装置及其制造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824862A (zh) * 2012-11-16 2014-05-28 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
US9601584B2 (en) 2012-11-16 2017-03-21 Innolux Corporation Thin-film transistor substrate
CN103824862B (zh) * 2012-11-16 2016-12-07 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103268047B (zh) * 2012-12-31 2015-12-09 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
US20150311232A1 (en) * 2013-08-30 2015-10-29 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof and display device
US10050061B2 (en) 2013-09-18 2018-08-14 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device
WO2015039389A1 (zh) * 2013-09-18 2015-03-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103474436B (zh) * 2013-09-18 2016-03-09 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103474436A (zh) * 2013-09-18 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2015081659A1 (zh) * 2013-12-06 2015-06-11 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
US9921433B2 (en) 2013-12-06 2018-03-20 Boe Technology Group Co., Ltd. Array substrate, liquid crystal display panel and display device
CN103838044B (zh) * 2014-02-26 2017-08-29 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN103838044A (zh) * 2014-02-26 2014-06-04 京东方科技集团股份有限公司 基板及其制造方法、显示装置
EP3171398A4 (en) * 2014-05-28 2018-04-11 Boe Technology Group Co. Ltd. Array substrate and manufacturing method therefor, and display apparatus
CN104022126A (zh) * 2014-05-28 2014-09-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN105094426B (zh) * 2015-07-20 2018-10-19 武汉华星光电技术有限公司 面板及面板制备方法
WO2017012166A1 (zh) * 2015-07-20 2017-01-26 武汉华星光电技术有限公司 面板及面板制备方法
CN105094426A (zh) * 2015-07-20 2015-11-25 武汉华星光电技术有限公司 面板及面板制备方法
CN105785676A (zh) * 2016-04-29 2016-07-20 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN105785676B (zh) * 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US10180608B2 (en) 2016-04-29 2019-01-15 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and liquid crystal display apparatus having the same
WO2018000481A1 (zh) * 2016-06-29 2018-01-04 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US10139690B2 (en) 2016-06-29 2018-11-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and manufacture method thereof, liquid crystal display panel
CN106154656A (zh) * 2016-08-29 2016-11-23 合肥惠科金扬科技有限公司 一种低响应时间液晶屏
WO2020010687A1 (zh) * 2018-07-13 2020-01-16 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板
CN111983861A (zh) * 2020-08-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 液晶显示面板及液晶显示面板的制备方法
WO2022246714A1 (zh) * 2021-05-26 2022-12-01 京东方科技集团股份有限公司 显示面板、显示装置

Also Published As

Publication number Publication date
CN102569187B (zh) 2014-08-06
WO2013091298A1 (zh) 2013-06-27

Similar Documents

Publication Publication Date Title
CN102569187B (zh) 一种低温多晶硅显示装置及其制作方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104392999B (zh) 一种阵列基板及其制作方法、显示装置
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
CN104898892A (zh) 一种触控显示面板及其制作方法、触控显示装置
CN103311253B (zh) 薄膜晶体管阵列基板及其制作方法以及液晶显示装置
CN102832254B (zh) 一种阵列基板及其制造方法、显示面板
CN104570515A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
US20170186784A1 (en) TFT and Manufacturing Method Thereof, Array Substrate and Manufacturing Method Thereof, and Display Device
CN102566165B (zh) 阵列基板及其制造方法和液晶显示器
CN104749841A (zh) 薄膜晶体管阵列基板及其制造方法
CN104218063A (zh) 有机发光显示装置及其制造方法
JP2016508621A (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
CN104716196A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN103439844B (zh) 阵列基板、显示装置及制作阵列基板的方法
CN102289114B (zh) 液晶显示装置
CN102929060A (zh) 阵列基板及其制作方法、显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN105742294A (zh) Tft基板的制作方法及制得的tft基板
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120711

Assignee: Wuhan Hua Xing photoelectricity technology corporation, Ltd.

Assignor: Shenzhen Huaxing Optoelectronic technology Co., Ltd.

Contract record no.: 2016440020109

Denomination of invention: Low-temperature polysilicon display device and manufacturing method thereof

Granted publication date: 20140806

License type: Exclusive License

Record date: 20161222

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co., Ltd

Address before: 518000 Guangdong province Shenzhen Guangming New District Office of Gongming Tong community tourism industry science and Technology Parks Road Building 1 first floor B District

Patentee before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Wuhan Hua Xing photoelectricity technology corporation, Ltd.

Assignor: Shenzhen Huaxing Optoelectronic Technology Co., Ltd.

Contract record no.: 2016440020109

Date of cancellation: 20200114

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120711

Assignee: Wuhan China Star Optoelectronics Technology Co.,Ltd.

Assignor: TCL Huaxing Photoelectric Technology Co., Ltd

Contract record no.: X2020440020004

Denomination of invention: Low-temperature polysilicon display device and manufacturing method thereof

Granted publication date: 20140806

License type: Exclusive License

Record date: 20200119