CN105206565A - 一种阵列基板的制作方法、阵列基板及显示装置 - Google Patents

一种阵列基板的制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105206565A
CN105206565A CN201510570434.XA CN201510570434A CN105206565A CN 105206565 A CN105206565 A CN 105206565A CN 201510570434 A CN201510570434 A CN 201510570434A CN 105206565 A CN105206565 A CN 105206565A
Authority
CN
China
Prior art keywords
via hole
electrode
insulating barrier
photoresist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510570434.XA
Other languages
English (en)
Other versions
CN105206565B (zh
Inventor
张斌
周婷婷
李正亮
姚琪
张伟
关峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510570434.XA priority Critical patent/CN105206565B/zh
Publication of CN105206565A publication Critical patent/CN105206565A/zh
Application granted granted Critical
Publication of CN105206565B publication Critical patent/CN105206565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板的制作方法、阵列基板及显示装置。方法包括：在衬底基板上依次形成有源层、第一绝缘层、栅极和层间介质层，有源层上形成有源极掺杂区和漏极掺杂区；在层间介质层上形成源极；在源极上方形成第二绝缘层，通过一次构图工艺在与源极对应的区域形成贯穿第二绝缘层的第一过孔，在与源极掺杂区对应的区域贯穿第二绝缘层、层间介质层和第一绝缘层的第二过孔，在与漏极掺杂区对应的区域形成贯穿第二绝缘层、层间介质层和第一绝缘层的第三过孔；在第二绝缘层上，通过一次构图工艺形成由第一透明导电层构成的透明电极和连接导线，连接导线通过第一过孔和所述第二过孔将源极和源极掺杂区相互连接。本发明的方案可使阵列基板在制作过程中节省一道掩膜工艺。

Description

一种阵列基板的制作方法、阵列基板及显示装置
技术领域
本发明涉及液晶显示领域，特别是一种阵列基板的制作方法、阵列基板及显示装置。
背景技术
以传统的顶栅型阵列基板为例，主要功能图形如图1所示，包括：衬底基板1、有源层2、第一绝缘层3、源极S、公共电极Com、和像素电极P-E。为抑制薄膜晶体管的漏极电流，需要通过离子注入工艺在有源层2上进一步形成源极掺杂区21和漏极掺杂区22。该源极掺杂区21用于与源极S连接，而漏极掺杂区22则与像素电极P-E连接(像素电极P-E本身可作为漏极)。
针对图1所示的阵列基板，由于源极S与像素电极P-E不属于同一图层，因此现有的制作方法在形成源极S前，需要单独使用一次掩膜工艺，在对应源极掺杂区21的位置上，形成贯通第一绝缘层3的过孔，以保证后续形成的源极S能够直接通过该第一绝缘层3的过孔与源极掺杂区21跨接。而掩膜工艺耗时长、成本高，若能将第一绝缘层3的过孔步骤复用在其他图形掩膜工艺中制作，则可以有效提高产品的市场竞争力。
发明内容
本发明的目的是提供一种阵列基板的制作方法、阵列基板及显示装置，能够能降低阵列基板制作中的掩膜次数，进而减少制作时间、成本，并增加产能。
为解决上述目的，本发明的实施例提供技术方案如下：
一方面提供一种阵列基板的制作方法，包括：
在衬底基板上依次形成有源层、第一绝缘层、栅极和层间介质层，所述有源层上形成有源极掺杂区和漏极掺杂区，
其特征在于，包括：
在所述层间介质层上形成源极；
在所述源极上方形成第二绝缘层，通过一次构图工艺在与所述源极对应的区域形成贯穿所述第二绝缘层的第一过孔，并且在与所述源极掺杂区对应的区域形成贯穿所述第二绝缘层、层间介质层和第一绝缘层的第二过孔,在与所述漏极掺杂区对应的区域形成贯穿所述第二绝缘层、层间介质层和第一绝缘层的第三过孔；
在形成有所述第一过孔、第二过孔和第三过孔的所述第二绝缘层上，通过一次构图工艺形成由第一透明导电层构成的透明电极和连接导线，所述连接导线通过所述第一过孔和所述第二过孔将所述源极和所述源极掺杂区相互连接。
其中，所述透明电极为公共电极，所述制作方法还包括：
在所述公共电极和连接导线上形成钝化层，通过一次构图工艺，形成贯穿所述钝化层的第四过孔，所述第四过孔与所述第三过孔连通；在形成有所述第四过孔的钝化层上形成第二透明导电层，通过一次构图工艺形成由所述第二透明导电层构成的像素电极，所述像素电极通过所述第四过孔与所述漏极掺杂区相互连接。
或者，所述透明电极为像素电极，所述像素电极通过所述第三过孔与所述漏极掺杂区相互连接。
在所述层间介质层上形成源极的步骤包括：
通过一次构图工艺，在所述层间介质层上形成公共电极和源极。
其中，通过一次构图工艺，在所述层间介质层上形成公共电极和源极，包括：
在形成有所述第一绝缘层的衬底基板上，依次沉积第二透明导电层和金属层；
在所述金属层上涂布光刻胶；
利用多灰阶掩膜板对所述光刻胶进行曝光并显影，形成光刻胶全保留区、光刻胶半保留区和光刻胶去除区，其中，光刻胶全保留区对应源极图形区域，所述光刻胶半保留区对应公共电极图形区域，所述光刻胶去除区对应其他区域；
对所述光刻胶去除区的金属层和第三透明导电层进行刻蚀；
通过灰化，去除所述光刻胶半保留区的光刻胶，将所述光刻胶全保留区的光刻胶减薄；对所述光刻胶半保留区的金属层进行刻蚀，形成只由第三透明导电层构成的公共电极的图形和由第三透明导电层以及金属层构成的源极图形；
去除剩余的光刻胶。
其中，所述光刻胶全保留区还对应公共电极引线图形区域；
对所述光刻胶半保留区的金属层进行刻蚀还形成只由金属层构成的公共电极引线，所述公共电极引线位于所述公共电极的上方。
其中，所述有源层是铟镓锌氧化物或低温多晶硅。
另一方面，本发明还提供一种阵列基板，包括：
在衬底基板上依次形成的有源层、第一绝缘层、栅极和层间介质层，所述有源层上形成有源极掺杂区和漏极掺杂区，
其特征在于，所述阵列基板还包括：
在所述层间介质层上形成的源极；
形成在所述源极上方的第二绝缘层，在与所述源极对应的区域形成有贯穿所述第二绝缘层的第一过孔，在与所述源极掺杂区对应的区域形成有贯穿所述第二绝缘层、层间介质层和第一绝缘层的第二过孔，在与所述漏极掺杂区对应的区域形成有贯穿所述第二绝缘层、层间介质层和第一绝缘层的第三过孔；
在形成有所述第一过孔、第二过孔和第三过孔的所述第二绝缘层上形成的透明电极和连接导线，所述连接导线通过所述第一过孔和所述第二过孔将所述源极和所述源极掺杂区相互连接。
其中，所述透明电极为公共电极，所述的阵列基板还包括：
在所述公共电极和连接导线上形成的钝化层，所述钝化层形成有贯通的第四过孔，所述第四过孔与所述第三过孔连通；
在形成有所述第四过孔的钝化层上形成的像素电极，所述像素电极通过所述第四过孔与所述漏极掺杂区相互连接。
或者，所述透明电极为像素电极，所述像素电极通过所述第三过孔与所述漏极掺杂区相互连接。
所述阵列基板还包括：
在所述层间介质层和源极之间形成的公共电极；
位于所述公共电极上方的公共电极引线，所述公共电极引线与所述源极同层同材料形成。
其中，所述第一过孔和所述第二过孔相互连通，形成为一个过孔。
其中，所述有源层是铟镓锌氧化物或低温多晶硅。
另一方面，本发明还提供一种包括有上述阵列基板的显示装置。
本发明的上述技术方案的有益效果如下：
本发明的方案中，在形成源极上方的第二绝缘层后，使用一次掩膜工艺形成露出源极、源极掺杂区和漏极掺杂区的三个过孔。并在第二绝缘层上方形成透明电极的掩膜工艺中，额外制作一个连接导线，以连接源极和源极掺杂区。相比于现有技术，在形成源极前，不再单独使用一道掩膜工艺，对第一绝缘层进行过孔，从而有效提高阵列基板的制作效率，并降低制作成本。
附图说明
图1为现有的阵列基板的结构示意图；
图2A-图2D为本发明的阵列基板的制作方法的示意图；
图3A-图3J为本发明的制作方法，在制作顶栅型阵列基板的一种可行方式的流程示意图。
图4A-4F为本发明的制作方法，在制作顶栅型阵列基板的另一种可行方式的流程示意图；
图4D1-图4D4为图4D的详细步骤示意图；
图5为本发明的阵列基板的结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
针对目前的阵列基板需要使用过多掩膜工艺制作的问题，本发明的实施例提供一种阵列基板的制作方法，如图2A所示，应用于依次形成有源层2、第一绝缘层3、栅极G和层间介质层4的衬底基板1，该有源层2上形成有源极掺杂区21和漏极掺杂区22；其中，本实施例的制作方法包括：
步骤21，参考图2B，在所述层间介质层4上形成源极S。
步骤22，参考图2C，在源极S上方形成第二绝缘层5，通过一次构图工艺在与源极S对应的区域形成贯穿第二绝缘层5的第一过孔H1，并且在与源极掺杂区21对应的区域形成贯穿第二绝缘层5、层间介质层4和第一绝缘层3的第二过孔H2,在与漏极掺杂区22对应的区域形成贯穿第二绝缘层5、层间介质层4和第一绝缘层3的第三过孔H3；
步骤23，参考图2D，在形成有第一过孔H1、第二过孔H2和第三过孔H3的第二绝缘层5上，形成由第一透明导电层构成的透明电极62和连接导线61，该连接导线61通过第一过孔H1和第二过孔H2将源极S和源极掺杂区21相互连接。这里需要给予说明的是，第二绝缘层的第三过孔H3是现有技术所必需形成的，像素电极或者漏极必需要通过该第三过孔H3与漏极掺杂区连接。
在本制作方法的实施例中，在形成源极上方的第二绝缘层后，使用一次掩膜工艺形成露出源极、源极掺杂区和漏极掺杂区的三个过孔。并在第二绝缘层上方形成透明电极的掩膜工艺中，额外制作一个连接导线，以连接源极和源极掺杂区。相比于现有技术，在形成源极前，不再单独使用一道掩膜工艺，对第一绝缘层进行过孔，从而有效提高阵列基板的制作效率，并降低制作成本。
当然，作为本实施例的一种可行方案，上述透明电极62可以是公共电极，上述第二绝缘层5位于公共电极与源极的图层之间。连接导线61与公共电极由同一材料层一次制成。下面对本方案进行详细介绍：
<实现方式一>
在本实现方式一中，阵列基板的详细制作流程包括：步骤301：如图3A所示，通过第一次掩膜工艺，在衬底基板1上形成遮光层(黑色图形)，并在遮光层形成后，沉积一平坦层(黑色图形上方的白色图形)。
在本实际应用中，遮光层为非必需的功能图案，可阻挡衬底基板1下方的背光源直接对源极掺杂区和漏极掺杂区进行照射，从而影响源极掺杂区和漏极掺杂区的性能。
步骤302：如图3B所示，通过第二次掩膜工艺，在平坦层上形成岛状图形的有源层2，并在有源层2形成后，沉积第一绝缘层3。
其中，本步骤的有源层的材料可以是铟镓锌氧化物或低温多晶硅。
步骤303：如图3C所示，通过第三次掩膜工艺，第一绝缘层2上，形成栅极G1、G2以及公共电极引线Com-Data，作为优选方案，栅极G1、G2与公共电极引线Com-Data采用同一材料层制作；
这里需要给予说明的是，制作上述公共电极引线Com-Data为现有技术，且本步骤也可以只形成一个栅极。
步骤304：如图3D所示，在栅极G1和G2上涂覆一层光刻胶(即栅极G1、G2上方的白色图层)，以光刻胶和栅极G1和G2作为掩膜板，对半导体岛状图形进行离子注入工艺，形成源极掺杂区21、漏极掺杂区22，之后剥离栅极G1、G2上的光刻胶。
具体地，在本步骤中，光刻胶和栅极同时阻挡的半导体岛状图形的区域没有得到离子注入，形成薄膜晶体管的半导体有源层。只有光刻胶阻挡的半导体岛状图形的区域，得到少量离子的注入，形成源极轻掺杂区以及漏极轻掺杂区。即没有被光刻胶阻挡，也没有被栅极阻挡的半导体岛状图形的区域得到全部离子的注入，形成源极重掺杂区和漏极重掺杂区。该源极重掺杂区即对应图中的21，该漏极重掺杂区对应图中的22。
步骤305：如图3E所示，在栅极G1、G2和公共电极引线Com-Data上沉积层间介质层4。
步骤306：如图3F所示，通过第四次掩膜工艺，在层间介质层4上形成源极S。
步骤307：如图3G所示，通过第五次掩膜工艺，形成具有第一过孔H1、第二过孔H2、第三过孔H3以及第六过孔H6的第二绝缘层5。
其中，第一过孔H1和第二过孔H2可以组成一个较大的过孔，露出源极S以及源极掺杂区2。第三过孔H3露出漏极掺杂区22。第五过孔H5露出公共电极引线Com-Data，属于现有的制作方法。
步骤308：如图3H所示，通过第六次掩膜工艺，形成由第一透明导电层构成的公共电极62和连接导线61。
其中，连接导线61通过图3G所示的第一过孔H1和第二过孔H2，连接源极S和源极掺杂区21。公共电极层62通过图3G所示的第5过孔H5与公共电极引线Com-Data连接。
步骤309：如图3I所示，通过第七次掩膜工艺，形成具有第四过孔H4的钝化层7。
其中，上述第四过孔H4与图3G所示的第三过孔H3连通，从而使钝化层7露出漏极掺杂区22。
步骤310：如图3J所示，通过第八次掩膜工艺，形成像素电极层P-E。
其中，像素电极P-E通过图3I所示第四过孔H4与漏极掺杂区22连接。参考图3J可以知道，本实现方式的像素电极P-E直接取代了漏极，因此可以节省漏极的横向占用面积，从而在一定程度上提高了阵列基板的开口率。
以上是本实现方式一提供的八次掩膜(MASK)工艺的阵列基板的制作方法。而现有的顶栅型阵列基板的制作方法中，若制作遮光层，最少也需要九次掩膜工艺。显然，相比于现有技术，本发明的制作方法更能节约制作成本，并提高产能。
此外，作为本实施例制作方法的另一可行的实现方式，透明电极62也可以是像素电极，而第二绝缘层则位于像素电极与公共电极之间，导线61与像素电极由同一材料层制作。下面结合一具体实现方式，对本方案进行详细介绍：
<实现方式二>
在本实现方式二中，阵列基板的详细制作流程包括：步骤401：如图4A所示，通过第一次掩膜工艺，在衬底基板1上形成一岛状图形的有源层2，并在有源层2形成后，沉积第一绝缘层3。
本步骤中的有源层2同样可以是铟镓锌氧化物或低温多晶硅制成。
步骤402：如图4B所示，通过第二次掩膜工艺，在第一绝缘层3上，形成栅极G，并通过离子注入，在有源层2上形成源极掺杂区21和漏极掺杂区22；
其中，离子注入为现有技术，本文不再详细赘述。
步骤403：如图4C所示，在形成有源极掺杂区21和漏极掺杂区22的衬底基板1上，形成层间介质层4；
步骤404：如图4D所示，通过第三次掩膜工艺，形成源极S、公共电极Com和公共电极引线Com-Data；其中，公共电极引线Com-Data设置在公共电极Com的上方，与源极S由同一金属材料制成，而公共电极则由透明导电材料制成。下面，对步骤404进行详细介绍。
本实现方式二的步骤404具体包括：
步骤4041，参考图4D1，在形成有第一绝缘层2的衬底基板1上，依次沉积第三透明导电层M1和金属层M2，并在金属层M2上涂布光刻胶PI；之后利用多灰阶掩膜板对光刻胶PI进行曝光并显影，形成光刻胶全保留区X、光刻胶半保留区Y和光刻胶去除区Z，其中，光刻胶全保留区X对应源极S图形区域和公共电极引线Com-Data图形区域，光刻胶半保留区Y对应公共电极Com图形区域，光刻胶去除区Z对应其他区域；
步骤4042，参考图4D2，对光刻胶去除区Z的金属层M2和第三透明导电层M1进行刻蚀；
步骤4043，参考图4D3，通过灰化减薄光刻胶全保留区X对应的光刻胶的厚度，去除光刻胶半保留区Y对应的光刻胶；
步骤4044，参考图4D4，对光刻胶半保留区Y的金属层M2进行刻蚀，形成只由第三透明导电层M1构成的公共电极Com的图形和由第三透明导电层M1以及金属层M2构成的源极S图形、公共电极引线Com-Data图形；并去除剩余的光刻胶PI。
在步骤404后，本实现方式二的制作方法还包括：
步骤405，如图4E所示，在形成源极S、公共电极引线Com-Data和公共电极Com后，通过第四次掩膜工艺，形成具有第一过孔H1、第二过孔H2和第三过孔H3的第二绝缘层4；
其中，第一过孔H1露出源极S，第二过孔H2露出源极掺杂区21，第三过孔H3露出漏极掺杂区22。
步骤406，如图4F所示，通过第五次掩膜工艺，形成由第一透明导层构成的像素电极62和连接导线61；
其中，像素电极62通过上述图4E所以的第三过孔H3连接漏极掺杂区22，连接导线61通过上述图4E所以的第一过孔H1和第二过孔H2，连接源极S和源极掺杂区21。
以上是实现方式二所提供的一种五次掩膜工艺制作得到的顶栅型LTPS-LCD阵列基板。相比于实现方式一，所需掩膜工艺的次数更少，因此在生产成本和生产效率上比现有技术更具有优势。
此外，本发明的另一实施例还提供一种阵列基板，该阵列基板与上述制作方法相对应，能够与上述制作方法实现相同的技术效果。
如图5所示，本实施例的阵列基板包括：
衬底基板1；
在衬底基板1上依次形成的有源层2、第一绝缘层3、栅极G和层间介质层4；其中，有源层2可以由是铟镓锌氧化物或低温多晶硅制成，并形成有源极掺杂区21和漏极掺杂区22；
在所述层间介质层上形成的源极S；
在所述源极S上方的第二绝缘层5；
形成在源极S上方的第二绝缘层5，在与源极S对应的区域形成有贯穿第二绝缘层5的第一过孔H1，在与源极掺杂区21对应的区域形成有贯穿第二绝缘层5、层间介质层4和第一绝缘层3的第二过孔H2，在与漏极掺杂区22对应的区域形成有贯穿第二绝缘层5、层间介质层4和第一绝缘层3的第三过孔H3；
在形成有第一过孔H1、第二过孔H2和第三过孔H3的所述第二绝缘层5上形成的透明电极62和连接导线61，所述连接导线61通过第一过孔H1和第二过孔H2将源极S和所述源极掺杂区21相互连接。
显然，本发明实施例的阵列基板由本发明的制作方法所得到，因此上述制作方法所能应用的实现方式，本发明实施例的阵列基板同样也能适用。
即，上述透明电极62可以为公共电极，本实施例的阵列基板可以与图3J所示的结构相对应，包括：
在公共电极62和连接导线61上形成的钝化层7，该钝化层7形成有贯通的第四过孔H4，该第四过孔H4与第三过孔H3连通；
在形成有第四过孔H4的钝化层7上形成的像素电极P-E，该像素电极P-E通过第四过孔H4与漏极掺杂区22相互连接。
此外，在本实施例的阵列基板中，透明电极可以为像素电极，即本实施例的阵列基板可以为图4E所示的结构，包括：
在层间介质层4和源极S之间形成的公共电极Com；
位于公共电极Com上方的公共电极引线Com-Data；其中，公共电极引线Com-Data与源极S同层同材料形成。
此外，本发明还提供一种包括有上述阵列基板的显示装置，该显示装置可以是手机、PAD、电视等产品。由于显示装置中的阵列基板是通过本发明的制作方法得到的，因此在成本和产能上要比现有的显示装置具有明显优势。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种阵列基板的制作方法，包括：在衬底基板上依次形成有源层、第一绝缘层、栅极和层间介质层，所述有源层上形成有源极掺杂区和漏极掺杂区，
其特征在于，包括：
在所述层间介质层上形成源极；
在所述源极上方形成第二绝缘层，通过一次构图工艺在与所述源极对应的区域形成贯穿所述第二绝缘层的第一过孔，并且在与所述源极掺杂区对应的区域形成贯穿所述第二绝缘层、层间介质层和第一绝缘层的第二过孔,在与所述漏极掺杂区对应的区域形成贯穿所述第二绝缘层、层间介质层和第一绝缘层的第三过孔；
在形成有所述第一过孔、第二过孔和第三过孔的所述第二绝缘层上，通过一次构图工艺形成由第一透明导电层构成的透明电极和连接导线，所述连接导线通过所述第一过孔和所述第二过孔将所述源极和所述源极掺杂区相互连接。
2.根据权利要求1所述的制作方法，其特征在于，所述透明电极为公共电极，所述制作方法还包括：
在所述公共电极和连接导线上形成钝化层，通过一次构图工艺，形成贯穿所述钝化层的第四过孔，所述第四过孔与所述第三过孔连通；在形成有所述第四过孔的钝化层上形成第二透明导电层，通过一次构图工艺形成由所述第二透明导电层构成的像素电极，所述像素电极通过所述第四过孔与所述漏极掺杂区相互连接。
3.根据权利要求1所述的制作方法，其特征在于，所述透明电极为像素电极，所述像素电极通过所述第三过孔与所述漏极掺杂区相互连接。
4.根据权利要求3所述的制作方法，其特征在于，在所述层间介质层上形成源极的步骤包括：
通过一次构图工艺，在所述层间介质层上形成公共电极和源极。
5.根据权利要求4所述的制作方法，其特征在于，
通过一次构图工艺，在所述层间介质层上形成公共电极和源极，包括：
在形成有所述第一绝缘层的衬底基板上，依次沉积第三透明导电层和金属层；
在所述金属层上涂布光刻胶；
利用多灰阶掩膜板对所述光刻胶进行曝光并显影，形成光刻胶全保留区、光刻胶半保留区和光刻胶去除区，其中，光刻胶全保留区对应源极图形区域，所述光刻胶半保留区对应公共电极图形区域，所述光刻胶去除区对应其他区域；
对所述光刻胶去除区的金属层和第三透明导电层进行刻蚀；
通过灰化，去除所述光刻胶半保留区的光刻胶，将所述光刻胶全保留区的光刻胶减薄；
对所述的光刻胶半保留区的金属层进行刻蚀，形成只由第三透明导电层构成的公共电极的图形和由第三透明导电层以及金属层构成的源极图形；
去除剩余的光刻胶。
6.根据权利要求5所述的制作方法，其特征在于，
所述光刻胶全保留区还对应公共电极引线图形区域；
对所述光刻胶半保留区的金属层进行刻蚀还形成只由金属层构成的公共电极引线，所述公共电极引线位于所述公共电极的上方。
7.根据权利要求1至6中的任一项所述的制作方法，其特征在于，
所述有源层是铟镓锌氧化物或低温多晶硅。
8.一种阵列基板，包括：在衬底基板上依次形成的有源层、第一绝缘层、栅极和层间介质层，所述有源层上形成有源极掺杂区和漏极掺杂区，
其特征在于，所述阵列基板还包括：
在所述层间介质层上形成的源极；
形成在所述源极上方的第二绝缘层，在与所述源极对应的区域形成有贯穿所述第二绝缘层的第一过孔，在与所述源极掺杂区对应的区域形成有贯穿所述第二绝缘层、层间介质层和第一绝缘层的第二过孔，在与所述漏极掺杂区对应的区域形成有贯穿所述第二绝缘层、层间介质层和第一绝缘层的第三过孔；
在形成有所述第一过孔、第二过孔和第三过孔的所述第二绝缘层上形成的透明电极和连接导线，所述连接导线通过所述第一过孔和所述第二过孔将所述源极和所述源极掺杂区相互连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述透明电极为公共电极，所述阵列基板还包括：
在所述公共电极和连接导线上形成的钝化层，所述钝化层形成有贯通的第四过孔，所述第四过孔与所述第三过孔连通；
在形成有所述第四过孔的钝化层上形成的像素电极，所述像素电极通过所述第四过孔与所述漏极掺杂区相互连接。
10.根据权利要求8所述的阵列基板，其特征在于，
所述透明电极为像素电极，所述像素电极通过所述第三过孔与所述漏极掺杂区相互连接。
11.根据权利要求10所述的阵列基板，其特征在于，还包括：
在所述层间介质层和源极之间形成的公共电极。
12.根据权利要求11所述的阵列基板，其特征在于，还包括：
位于所述公共电极上方的公共电极引线，所述公共电极引线与所述源极同层同材料形成。
13.根据权利要求8至12中的任一项所述的阵列基板，其特征在于，
所述第一过孔和所述第二过孔相互连通，形成为一个过孔。
14.根据权利要求8至12中的任一项所述的阵列基板，其特征在于，
所述有源层是铟镓锌氧化物或低温多晶硅。
15.一种显示装置，其特征在于，包括：如权利要求8至14任一项所述的阵列基板。
CN201510570434.XA 2015-09-09 2015-09-09 一种阵列基板的制作方法、阵列基板及显示装置 Active CN105206565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510570434.XA CN105206565B (zh) 2015-09-09 2015-09-09 一种阵列基板的制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510570434.XA CN105206565B (zh) 2015-09-09 2015-09-09 一种阵列基板的制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105206565A true CN105206565A (zh) 2015-12-30
CN105206565B CN105206565B (zh) 2018-06-19

Family

ID=54954152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510570434.XA Active CN105206565B (zh) 2015-09-09 2015-09-09 一种阵列基板的制作方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN105206565B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054485A (zh) * 2016-08-22 2016-10-26 深圳市华星光电技术有限公司 液晶显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241924A1 (en) * 2003-05-30 2004-12-02 Chen-Ming Chen Thin film transistor and fabrication method for same
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103824862A (zh) * 2012-11-16 2014-05-28 群康科技(深圳)有限公司 薄膜晶体管基板与显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241924A1 (en) * 2003-05-30 2004-12-02 Chen-Ming Chen Thin film transistor and fabrication method for same
CN103824862A (zh) * 2012-11-16 2014-05-28 群康科技(深圳)有限公司 薄膜晶体管基板与显示器
CN103472646A (zh) * 2013-08-30 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054485A (zh) * 2016-08-22 2016-10-26 深圳市华星光电技术有限公司 液晶显示面板及其制作方法
CN106054485B (zh) * 2016-08-22 2019-05-31 深圳市华星光电技术有限公司 液晶显示面板及其制作方法

Also Published As

Publication number Publication date
CN105206565B (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
CN103208491B (zh) 阵列基板及其制造方法、显示装置
CN104617102B (zh) 阵列基板及阵列基板制造方法
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
CN104966721B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN103715138B (zh) 一种阵列基板及其制造方法、显示装置
CN102637636A (zh) 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN105655359A (zh) Tft基板的制作方法
CN104576523A (zh) 一种阵列基板及其制作方法和显示装置
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN106024808A (zh) 阵列基板及其制备方法、显示器件
CN104319277A (zh) 一种coa基板及其制作方法
CN102629608A (zh) 一种阵列基板及其制造方法和显示装置
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN103700668B (zh) 一种阵列基板及其制备方法和显示装置
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
CN104810375A (zh) 一种阵列基板及其制作方法和一种显示装置
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
CN105206565A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN106129071A (zh) 一种阵列基板的制作方法及相应装置
CN203085536U (zh) 阵列基板和显示装置
CN102683593A (zh) 一种有机薄膜晶体管阵列基板的制作方法
CN203480181U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant