CN203085536U - 阵列基板和显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板和显示装置，涉及显示领域，能够减少阵列基板的制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提高良品率。本实用新型提供的阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔，所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上；所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。

Description

阵列基板和显示装置

技术领域

本实用新型涉及显示领域，尤其涉及一种阵列基板和显示装置。 

背景技术

高级超维场开关技术(Advanced-Super Dimensional Switching，简称：ADS)通过同一平面内像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶盒内像素电极或公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。 

ADS显示器由ADS阵列基板和彩膜基板对盒而形成，ADS阵列基板和彩膜基板之间滴注有液晶。一般而言，如图1所示，ADS阵列基板包括：基板1，依次设置在基板1上的公共电极层8、栅极金属层10、栅绝缘层12、有源层9、源漏极金属层11、绝缘保护层7和像素电极层2，栅极金属层中包括TFT的栅极和栅线(图中未示出)，有源层9包括半导体层3和掺杂半导体层4，源漏极金属层11中包括TFT的源极5、漏极6以及数据线，像素电极层2中包括像素电极，公共电极层8中包括公共电极，源漏极金属层11的漏极6通过过孔与像素电极层2相连。 

目前，ADS阵列基板的制造方法普遍为五次甚至是六次构图工艺，以五次构图工艺为例，其实现过程一般包括：第一次构图工艺形成公共电极层8；第二次构图工艺形成栅极金属层10；第三次构图工艺形成有源层9(半导体层3和掺杂半导体层4)、源漏金属层11；第四次构图工艺形成绝缘保护层7，并在绝缘保护层7形成连接源漏极金属层的漏极6 和像素电极层2的过孔；第五次构图工艺形成像素电极层2，这样就完成了阵列基板的制作。 

但是，由于到构图工艺的次数直接影响着制作成本与良品率，构图工艺次数越多，则生产周期越长，制作成本越高，良品率越低。因此，如何有效的减少构图工艺次数，是阵列基板的制作过程中需要解决的技术问题。 

实用新型内容

本实用新型所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置，能够减少阵列基板的制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提高良品率。 

为达到上述目的，本实用新型的实施例采用如下技术方案： 

一方面，本实用新型提供一种阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔， 

所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上； 

所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。 

可选地，所述公共电极线与所述栅极同层设置， 

所述公共电极和所述公共电极线通过设置在第二引线孔中的第二金属连接层相连接，所述第二金属连接层与所述源电极和漏电极同层设置。 

进一步地，所述的阵列基板还包括：设置在所述阵列基板边缘的源漏极引线端子和栅极引线端子； 

所述源漏极引线端子，通过设置在源漏极引线孔里的第二金属连接层与数据线相连接，所述数据线与所述源电极和所述漏电极同层设置； 

所述栅极引线端子，通过设置在栅极引线孔里的第二金属连接层与栅线相连接，所述栅线与所述栅极同层设置。 

本实用新型还提供另一阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，所述公共电极设置在所述基板上，所述栅极直接设置在与所述公共电极同层设置的透明导电层上； 

所述像素电极设置在所述绝缘保护层上，所述绝缘保护层设置有绝缘保护层过孔，所述像素电极通过所述绝缘保护层过孔与所述漏电极相连接。 

具体地，公共电极线与所述栅极同层设置， 

所述公共电极线直接与位于所述公共电极线下方的所述公共电极相连接。 

本实用新型还提供一种显示装置，包括任一项所述的阵列基板。 

本实用新型实施例提供一种阵列基板和显示装置，将栅极金属层(栅极所在金属层)直接设置在与像素电极层同层设置的透明导电层上，制备时先依次形成第一透明导电薄膜和栅金属薄膜，再采用多阶掩膜(MTM)工艺通过一次构图(第一次构图工艺)即可制备出像素电极和栅极，然后在形成栅绝缘层时利用光刻胶剥离(Lift Off)技术形成第一引线过孔，以连接漏电极和像素电极；第二次构图工艺形成有源层和源、漏电极，在源、漏电极之上形成绝缘保护层时再利用光刻胶剥离(Lift Off)技术形成第二引线过孔，以连接源漏金属层公共电极线和公共电极，其中所述公共电极线与栅极同层设置，或者所述公共电极线与源、漏电极同层设置；第三次构图工艺形成公共电极，从而仅使用3次掩膜板(Mask)即可制造出阵列基板，能够减少阵列基板制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提高良品率。 

附图说明

图1为现有ADS阵列基板的结构示意图； 

图2(a)和(b)分别为本实用新型实施例一提供的第一种阵列基板的平面结构示意图和沿A-A线的剖面结构示意图； 

图3为本实用新型实施例一提供的第二种阵列基板沿A-A线的剖面结构示意图； 

图4为本实用新型实施例一提供的第一种阵列基板沿A-A线的剖面结构示意图二； 

图5为本实用新型实施例一提供的第三种阵列基板沿A-A线的剖面结构示意图二； 

图6为本实用新型实施例一提供的第一种阵列基板制造方法的流程图； 

图7(a)和(b)分别为本实用新型实施例二中第一构图工艺中曝光刻蚀后基板的平面结构示意图和沿A-A线的剖面结构示意图； 

图8为本实用新型实施例二中第一构图工艺的流程图； 

图9(a)～(f)为本实用新型实施例二中第一构图工艺过程的步骤1011～1015中基板沿A-A线的剖面示意图； 

图10为本实用新型实施例二第一构图工艺过程中依次形成栅绝缘薄膜和半导体薄膜后的基板沿A-A线的剖面示意图； 

图11为本实用新型实施例二第一构图工艺过程中光刻胶剥离后的基板沿A-A线的剖面示意图； 

图12(a)和(b)分别为本实用新型实施例二中第二构图工艺后基板沿A-A线的剖面示意图； 

图13为本实用新型实施例二中第二构图工艺的流程图； 

图14(a)～(f)为本实用新型实施例二中第二构图工艺过程的步骤1021～1027基板沿A-A线的剖面示意图； 

图15(a)和(b)分别为本实用新型实施例二中步骤1028形成绝缘 保护薄膜后基板沿A-A线的剖面示意图和光刻胶剥离后基板沿A-A线的剖面示意图； 

图16(a)～(c)为本实用新型实施例二中第三构图工艺过程中基板沿A-A线的剖面示意图； 

图17为本实用新型实施例二提供的第二种阵列基板制造方法的流程图； 

图18(a)为第二种阵列基板制造方法中第一构图工艺的光刻胶图案，图18(b)为第一构图工艺刻蚀后后基板沿A-A线的剖面示意图，图18(c)为第二种阵列基板制造方法中第一构图工艺后基板沿A-A线的剖面示意图； 

图19(a)为第二种阵列基板制造方法中第二构图工艺中的光刻胶图案，图19(b)为刻蚀后基板沿A-A线的剖面示意图； 

图20为第二种阵列基板制造方法中第二构图工艺后基板沿A-A线的剖面示意图。 

图1附图标记说明 

1-基板，2-像素电极层，3-半导体层，4-掺杂半导体层，5-源极，6-漏极，7-绝缘保护层，8-公共电极层，9-有源层，10-栅极金属层，12-栅绝缘层，11-源漏极金属层。 

实施例一至三的附图标记 

10-基板，11-像素电极层，12-栅极金属层，13-栅绝缘层，14-有源层，15-源漏极金属层，16-绝缘保护层，17-公共电极层，18-源漏极引线端子，19-栅极引线端子， 

110-透明导电层，111-像素电极，121-栅极，122-公共电极线，123-第一金属连接层，151-源电极，152-漏电极，153-第二金属连接层，171--公共电极，20-第一引线孔，21-第二引线孔，22-源漏极引线孔，23-栅极引线孔，24-绝缘保护层过孔， 

100-第一透明导电薄膜，400-半导体薄膜，700-第二透明导电薄膜，800-第一光刻胶图案，900-第二光刻胶图案。 

具体实施方式

本实用新型实施例提供一种阵列基板和显示装置，能够减少阵列基板制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提高良品率。 

下面结合附图对本实用新型实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本实用新型，并不用于限定本实用新型。 

实施例一 

本实用新型实施例提供一种阵列基板，如图2(a)和(b)所示，该阵列基板包括基板10，依次设置在基板10上的栅极121、栅绝缘层13、有源层14、源电极151、漏电极152和绝缘保护层16，基板10上还设置有像素电极111和公共电极171，以及连接像素电极111和漏电极152的第一引线孔20和连接公共电极171和公共电极线122的第二引线孔21，其中，像素电极111设置在基板10上，栅极121直接设置在与像素电极111同层设置的透明导电层上；像素电极111通过设置在第一引线孔20里的第一金属连接层123与漏电极152相连接，所述第一金属连接层123与栅极121同层设置。 

优选地，本实施例中的公共电极线122与栅极121同层设置，公共电极171和公共电极线122通过设置在第二引线孔21中的第二金属连接层153相连接，所述第二金属连接层153与源电极151和漏电极152同层设置。 

本实施例所述基板10上自下而上依次设置有像素电极层11(像素电极111和透明导电层110所在层)、栅极金属层12(栅极121、栅线、第一金属连接层123和公共电极线122所在层)、栅绝缘层13、有源层14、源漏金属层15(源电极151、漏电极152和第二金属连接层153所在的层)、 绝缘保护层16和公共电极层17(公共电极171所在层)。 

其中，像素电极层11由透明导电薄膜形成，像素电极层11其图形包括像素电极111，还包括在栅极金属层12下方保留的与栅极金属层12具有相同图形的透明导电层110；栅极金属层12直接设置像素电极层11上，其图形包括栅极121、栅线(未示出)和公共电极线122，还包括设置在第一引线孔20里的第一金属连接层123。制备时，先沉积透明导电薄膜(用以形成像素电极层11)，然后直接在该透明导电薄膜上沉积栅极金属薄，再通过多阶调掩模工艺，即可通过一次构图工艺(阵列基板制备中的第一次构图工艺，简称第一构图工艺)形成像素电极111、栅极金属层121、栅线和公共电极线122。其中，像素电极111为透明导电薄膜形成的单层膜结构，栅极121、栅线和公共电极线122实质上均为金属薄膜(对应栅极金属层12)和透明导电层110(对应像素电极层11)组成的双层膜结构。另外，在形成栅极121、栅线时，同步在第一引线孔20内形成第一金属连接层123。 

本实施例所述的栅绝缘层13在第一引线孔20及第二引线孔21对应区域均设置有过孔，具体实施时可通过在第一构图工艺中在第一引线孔20及第二引线孔21对应区域保留光刻胶，再沉积栅绝缘层，然后通过光刻胶剥离工艺(即离地剥离工艺)，在栅绝缘层13上形成第一引线孔20及第二引线孔21对应区域形成过孔。通过栅绝缘层13的过孔，后续形成的漏电极152直接与第一金属连接层123接触，从而实现TFT的漏极152与像素电极111的电连接。 

本实施例所述的有源层14包括半导体层和掺杂半导体层，有源层14的图形包括TFT的有源层(TFT的沟道)；源漏极金属层15由源漏极金属薄膜形成，其图形包括TFT的源极151、漏极152以及数据线(图1中未示出)，还包括设置在第二引线孔21内的第二金属连接层153。制备时，通过先制备半导体薄膜(包括半导体薄膜和掺杂半导体薄膜)和源漏极金属薄膜，同样地再利用多阶调掩模工艺，即可通过一次构图工 艺(阵列基板制备中的第二次构图工艺，简称第二构图工艺)形成有源层14和源电极151、漏电极152以及数据线。 

本实施例所述的绝缘保护层16(即钝化层)，覆盖在设置有像素电极层11、栅极金属层12、栅绝缘层13、有源层14和源漏极金属层15的基板上，所述基板上还形成有贯穿绝缘保护层16和栅绝缘层13的第二引线孔21，具体实施时可通过在第二构图工艺中在第二引线孔21对应区域保留光刻胶，再沉积绝缘保护薄膜，然后通过光刻胶剥离工艺，形成第二引线过孔。 

本实施例所述的公共电极层17包括公共电极171，且公共电极171为狭缝状电极，另外，公共电极171还通过第二引线孔21与公共电极线122相连。公共电极171通过一次构图工艺(阵列基板制备中的第三次构图工艺，简称第三构图工艺)形成。 

在第二引线孔21的位置处，栅绝缘层13设置有过孔，因此第二金属连接层153直接与公共电极线122相接触，另外，绝缘保护层16(即钝化层)在第二引线孔21对应区域也设置有过孔，因此设置在绝缘保护层16之上的公共电极171与第二金属连接层153直接接触，从而实现了公共电极171与公共电极线122的电连接。 

综上所述，本实施例提供的阵列基板自下而上依次包括：像素电极层11、栅极金属层12、栅绝缘层13、有源层14和源漏极金属层15绝缘保护层16和公共电极层17，其中，源漏极金属层15(TFT的漏电极152)通过第一引线与像素电极111相连，公共电极171通过第二引线与公共电极线122相连。所述的第一引线孔20中自下而上保留有透明导电像素电极111的一部分、第一金属连接层123和漏电极152；所述的第二引线孔21中自下而上保留有与像素电极同层设置的透明导电层110、公共电极线122和第二金属连接层153，以及公共电极171的一部分。 

本实用新型实施例通过改进阵列基板的结构设计，采用了多色调掩膜板(MTM)制备和光刻胶剥离(Lift Off)技术，仅使用3次掩膜板(Mask) 即可制造出阵列基板。 

另外，可选地，如图3所示，本实施例中的公共电极线122还可位于源漏极金属层15，即公共电极线122还可与源电极151和漏电极152同层设置，公共电极171和公共电极线122通过设置在第二引线孔21中的第二金属连接层相连接。 

进一步地，如图4所示，本实用新型实施例提供的阵列基板，还包括：设置在阵列基板边缘的源漏极引线端子18和栅极引线端子19，源漏极引线端子18用于数据线与外部信号输入设备(未示出)的连接从而为数据线提供电信号，而栅极引线端子19用于栅线与外部信号输入设备(未示出)的连接从而为栅线提供电信号。 

源漏极引线端子18，通过设置在源漏极引线孔中的第二金属连接层与数据线相连接，所述数据线与源电极151和所述漏电极152同层设置；栅极引线端子19，通过设置在栅极引线孔里的第二金属连接层153与栅线相连接，所述栅线与栅极121同层设置。其中，源漏极引线孔22内设置有第二金属连接层(对应数据线的一部分)，栅极引线孔23内设置有第一金属连接层123(对应栅线的一部分)和第二金属连接层153，源漏极引线孔和栅极引线孔的制备工艺与第二引线孔21大致类似。 

对于栅极引线孔，制备时与第二引线孔21相同，分别通过第一和第二构图工艺在栅极引线端子19的位置保留光刻胶，再通过光刻胶剥离工艺在栅绝缘层13和绝缘保护层16形成过孔；对于源漏极引线孔，制备时通过第二构图工艺在源漏极引线端子18的位置保留光刻胶，再通过光刻胶剥离工艺在绝缘保护层16形成过孔。 

最终，形成的栅极引线端子19位于栅线(由像素电极层11的透明导电层和栅极金属层12的金属膜层构成)上方，栅极引线端子的对应位置还依次保留有源漏极金属层15和公共电极层17，从而将栅线引出，与外部信号输入设备相连。形成的源漏极引线端子18位于数据线(位于源漏极金属层15)上方，从而将数据线引出与外部信号输入设备相连。 

本实用新型实施例提供另一阵列基板，如图5所示，与图2～图4所示的阵列基板的区别之处在于，公共电极171和像素电极111的位置互换，即公共电极171设置在基板10上，栅极121、公共电极线直接设置在公共电极171上；像素电极111设置在绝缘保护层16上，绝缘保护层16设置有绝缘保护层过孔24，像素电极111通过绝缘保护层过孔24与漏电极152相连接。 

还需要注意的是：其中栅极金属层12的图形包括栅极121、栅线(未示出)和公共电极线122，公共电极线122与公共电极171直接相连，不需要另外设置过孔。像素电极层11包括像素电极111，像素电极111为狭缝状电极，公共电极171为板状电极。 

进一步地，本实用新型实施例提供的阵列基板，还包括：设置在阵列基板边缘的源漏极引线端子18和栅极引线端子19，设置位置以及制备方法与图4所示相同，均已做过详细叙述，在此不再赘述。 

本实用新型实施例提供的另一阵列基板的结构设计，公共电极层17设置在基板10上，像素电极层11设置在绝缘保护层16，同样采用了多色调掩膜板(MTM)和光刻胶剥离(Lift Off)技术，仅使用3次掩膜板(Mask)即可制造出阵列基板。 

本实用新型实施例提供的阵列基板，制备过程中所采用的构图工艺的次数减少，从而有效降低制作成本，提高良品率。 

实施例二 

本实用新型实施例还提供了一种显示装置，其包括实施例一所述的任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。 

本实用新型实施例提供的显示装置，采用的阵列基板在制备过程中所采用的构图工艺的次数减少，从而有效降低制作成本，提高良品率。 

实施例三 

本实用新型实施例还提供了一种阵列基板的制造方法，如图6所示，包括： 

101、通过第一次构图工艺形成像素电极、栅极、第一金属连接层、公共电极线、栅绝缘层、有源层、第一引线孔20和第二引线孔21； 

如图7(a)和(b)所示，在基板10上沉积透明导电膜和栅极金属膜，然后通过多阶掩膜工艺进行分区域曝光、分区域刻蚀，形成像素电极层11的图形(包括像素电极111)和栅极金属层12的图形，栅极金属层12的图形包括栅极121、栅线、位于第一引线孔20内的第一金属连接层123，以及公共电极线122，公共电极线部分延伸至后续形成的第二引线孔21对应位置。另外，在后续形成的像素电极121连接漏电极的第一引线孔20对应的位置处保留光刻胶。 

具体地，对于图2和4所示的阵列基板，公共电极线122位于栅极金属层12，通过位于第二引线孔21内的第二金属连接层153(位于源漏极金属层15)，将公共电极171和公共电极线122相连接。因此，步骤101的第一构图工艺中，还需要在公共电极层连接栅极金属层12的第二引线孔21对应的位置处保留光刻胶，以便在栅绝缘层对应第二引线孔21所在位置形成过孔。而对图3所示的阵列基板，公共电极线122位于源漏极金属层15，在对应第二引线孔21所在位置栅绝缘层不需设置过孔，因此步骤101的第一构图工艺中第二引线孔对应位置在则不需要保留光刻胶。 

然后，在形成有像素电极层11图形和栅极金属层12图形，且在后续形成第一引线孔20和第二引线孔21预设位置保留有光刻胶的基板上，形成栅绝缘层和半导体层，采用离地剥离工艺去除第三厚度对应区域剩余的光刻胶和位于其上方的栅绝缘层和半导体层，形成第一引线孔20和第二引线孔21。 

具体而言，如图8所示，步骤101所述第一次构图工艺具体可包括以下步骤： 

1011、在基板上依次形成第一透明导电薄膜100和栅金属薄膜200，如图9(a)所示； 

1012、在形成有第一透明导电薄膜和栅金属薄膜的基板上涂覆光刻胶； 

1013、对基板进行多阶曝光，经过曝光、显影后，在形成有第一透明导电薄膜100和栅金属薄膜200的基板上形成如图9(b)所示的第一光刻胶图案，使得所述第一光刻胶图案中， 

在后续形成像素电极的预设位置(对应图中的A区域)形成第一厚度d1的光刻胶，在后续形成栅极的预设位置(对应图中的B区域)形成第二厚度d2的光刻胶，在后续形成第一引线孔20和第二引线孔21的预设位置(对应图中的C1和C2区域)形成第三厚度d3的光刻胶，且所述第三厚度大于所述第二厚度，所述第二厚度大于所述第一厚度，即d3＞d2＞d1； 

多阶曝光，即多阶调掩模工艺，指在沉积的栅金属薄膜上涂覆光刻胶后，利用多阶调掩模板(MTM，Multi Tone Mask)进行曝光，由于多阶掩模板各个部分透过的光强不同，会导致光刻胶相应的各个部分曝光强度也不多，再经过显影，可以得到光刻胶厚度不同的光刻胶图样，如图9(b)所示的第一光刻胶图样。 

对于图4所示的阵列基板，公共电极线122位于栅极金属层12，第一构图工艺中还需要在第二引线孔21对应的位置处(图中的C2区域)和基板边缘的栅极引线孔23对应区域(图中的C3区域)保留光刻胶，厚度也为d3，如图9(b)所示。而对于图3所示的阵列基板，公共电极线122位于源漏极金属层15，第一构图工艺中则不需要在第二引线孔21对应的位置处(图中的C2区域)保留光刻胶。 

1014、对基板进行刻蚀(第一次刻蚀)，去除露出的第一透明导电 薄膜和栅金属薄膜，如图9(c)所示。 

对图4所示阵列基板而言，本步骤进行刻蚀，去除第一光刻胶图案未遮挡区域，即除后继形成栅极121、栅线、像素电极和公共电极线区域以外的第一透明导电薄膜100和栅金属薄膜200。本步骤先利用刻蚀液将没有光刻胶阻挡地方的栅金属薄膜200进行刻蚀，再利用另一种刻蚀液对同样地方的像素电极薄膜(第一透明导电薄膜100)进行刻蚀，得到栅极图案。 

1015、对基板进行灰化处理(第一次灰化处理)，去除第一厚度的光刻胶，如图9(d)所示； 

本步骤对光刻胶进行灰化处理，减薄第一光刻胶图案，以使后继形成像素电极111的区域(A区域)的光刻胶完全去除，而栅极金属层区域(B区域)和第一引线孔20区域(对图4所示阵列基板而言，还包括C2和C3区域)保留光刻胶，如图9(d)所示； 

可选地，本步骤利用等离子(Plasma)对光刻胶进行刻蚀(Ash)，将最薄处(A区域)的光刻胶都去除，同时其余处(B区域和C1、C2和C3区域)的光刻胶也会变薄。 

1016、对基板进行刻蚀(第二次刻蚀)，去除露出的栅金属薄膜； 

本步骤刻蚀像素电极层区域(A区域)直至露出第一透明导电薄膜，形成像素电极111，如图9(e)所示。 

可选地，本步骤利用刻蚀液，将经1015步骤处理后的没有光刻胶阻挡的区域(A区域)的栅金属薄膜200进行刻蚀，得到像素电极111的图案。 

1017、对基板进行灰化处理(第二次灰化处理)，去除第二厚度对应区域剩余的光刻胶； 

本步骤再次对光刻胶进行灰化处理，继续减薄第一光刻胶图样，以使栅极金属层区域(B区域)的光刻胶完全去除，而第一引线孔20区域、第二引线孔21区域和栅极引线孔23区域的光刻胶保留，如图9(f)所 示。 

需要说明的是，以图4所示的阵列基板为例，公共电极线位于栅极金属层12，因此，步骤1017第二次灰化处理后还需要在公共电极层连接栅极金属层12的第二引线孔21对应的位置处(C2区域)保留光刻胶。而对于图3所示的阵列基板，公共电极线位于源漏极金属层15，第一构图工艺中步骤1017第二次灰化处理后并不需要在第二引线孔21对应的位置处保留光刻胶。 

1018、形成栅绝缘层300和半导体层400； 

如图10所示，本步骤在形成有像素电极层11和栅极金属层12并且第一引线孔20、第二引线孔21以及栅极引线孔23对应的位置处保留有光刻胶的基板上依次形成栅绝缘层300和半导体层400。 

1019、采用离地剥离工艺去除第三厚度对应区域剩余的光刻胶和位于其上方的栅绝缘层300和半导体层400，形成有源层、第一引线孔20和第二引线孔21。 

如图11所示，本步骤通过光刻胶剥离工艺，去除保留在第一引线孔20、第二引线孔21以及栅极引线孔23对应的位置处的光刻胶，使得第一引线孔20、第二引线孔21以及栅极引线孔23对应的位置处的栅绝缘层300和半导体层400一起剥离； 

上述步骤叙述中以图4所示的阵列基板为例，而对于图3所示的阵列基板，步骤1017后在形成有栅极金属层12和像素电极层12并且第一引线孔20以及栅极引线孔23对应的位置处保留有光刻胶的基板上依次形成栅绝缘层300和半导体层400；步骤1019在通过剥离工艺，去除保留在第一引线孔20以及栅极引线孔23对应的位置处的光刻胶，使得第一引线孔20以及栅极引线孔23对应的位置处的栅绝缘层300和半导体层400一起剥离。 

如上所述，经过一次构图工艺(第一构图工艺)即可形成像素电极111和栅极121。 

102、如图12(a)和(b)所示，通过第二次构图工艺形成源电极151、漏电极152、第二金属连接层和绝缘保护层(未示出)，漏电极152通过设置在第一引线孔20中的第一金属连接层与像素电极111连接； 

具体而言，以图3或图4所示阵列基板为例，步骤102还在源漏极引线孔22和栅极引线孔23对应的位置处保留光刻胶，如图13所示，该步骤具体包括： 

1021、形成源漏金属层15，如图14(a)所示； 

本步骤在形成有像素电极层11、栅极金属层12、栅绝缘层13、半导体层400的基板上，形成源漏金属层15。 

1022、在形成源漏金属层15基板上涂覆光刻胶； 

1023、对基板进行多阶曝光，经过曝光、显影后，在后续形成TFT沟道的预设位置(对应图中的D区域)形成第四厚度d4的光刻胶，在后续形成源漏电极的预设位置(对应图中的E区域)形成第五厚度d5的光刻胶，在后续形成第二引线孔21的预设位置(对应图中的F3区域)形成第六厚度d6的光刻胶，其中，所述第六厚度大于第五厚度，第五厚度大于第四厚度，即d6＞d5＞d4； 

本步骤通过多阶调掩模工艺，在形成有源漏极金属层500的基板上形成第二光刻胶图案900，如图14(b)所示，其中，可选地，第二光刻胶图案900中，在后续形成源漏极引线孔22和栅极引线孔23的预设位置(对应图中的F4和F5区域)也可保留第六厚度d6的光刻胶。 

1024、对基板进行刻蚀(第一次刻蚀)，去除露出的源漏金属层15和半导体层400； 

如图14(c)所示，本步骤进行刻蚀，以使除被光刻胶遮挡的区域，即除后续形成源漏电极及TFT沟道区域，第二引线孔21区域、源漏极引线孔22和栅极引线孔23的预设位置(分别对应图中的D、E、F3、F4和F5区域)之外其余区域的半导体层400和源漏极金属层500，均被刻蚀，露出基板10； 

1025、对基板进行灰化处理(第二次构图中的第一次灰化处理)，去除第四厚度(即D区域)的光刻胶，对露出的部分(即D区域)进行刻蚀，形成TFT沟道区； 

本步骤对光刻胶进行灰化处理，减薄第二光刻胶图案900，使得后续形成TFT沟道的预设位置(D区域)的光刻胶完全去除，而后续形成源漏电极(E区域)、第二引线孔21、源漏极引线孔22和以及栅极引线孔23的预设位置处(F3、F4和F5区域)则保留有光刻胶，如图14(d)所示； 

然后，对暴露出的部分(即后续形成TFT沟道的预设位置，对应图中的D区域)进行刻蚀，以形成TFT沟道，如图14(e)所示。本步骤刻蚀时，可利用刻蚀液，先将沟道区域没有光刻胶阻挡的源漏极金属层500刻蚀掉，然后再利用等离子刻蚀(Plasma)对同样地方的半导体层400进行刻蚀，得到沟道图形，形成薄膜晶体管(Thin Film Transistor，TFT)的图案。其中，半导体层400包括半导体薄膜和掺杂半导体薄膜，利用等离子刻蚀(Plasma)对沟道区域进行刻蚀时，需刻蚀至下层的半导体薄膜露出，具体实施时，为保证沟道区域的掺杂半导体薄膜能完全去除，一般是刻蚀掉沟道区域的部分半导体薄膜。 

1026、对基板进行灰化处理(第二次构图中的第二次灰化处理)，去除第五厚度对应区域(E区域)剩余的光刻胶，形成源漏电极。 

本步骤再次对光刻胶进行灰化处理，减薄第二光刻胶图案900，使后继形成源漏电极的区域(E区域)的光刻胶完全去除，而后继形成第二引线孔21、源漏极引线孔22和栅极引线孔23的对应区域(F1、F2和F3区域)则保留光刻胶，如图14(f)所示。 

1027、形成绝缘保护层16； 

在形成有像素电极层11、栅极金属层12、栅绝缘层13、有源层14和源漏极金属层15并且后继形成第二引线孔21、源漏极引线孔22和栅极引线孔23的预设位置处保留有光刻胶的基板上，形成绝缘保护层16， 如图15(a)所示； 

1028、如图15(b)所示，采用离地剥离工艺，去除剩余的光刻胶和位于其上方的绝缘保护层，形成第二引线孔21。 

通过剥离工艺，去除剩余的光刻胶，即去除保留在第二引线孔21预设位置处的光刻胶，还可包括：去除保留在源漏极引线孔22和栅极引线孔23的预设位置处的光刻胶，使得第二引线孔21、源漏极引线孔22和栅极引线孔23预设位置处的绝缘保护层16剥离，形成过孔； 

步骤102通过第二构图工艺，形成有源层14、源漏极金属层15和绝缘保护层16，并且绝缘保护层16在公共电极连接公共电极线的第二引线孔21、源漏极引线孔22和栅极引线孔23的预设位置处设置有过孔。 

103、如图16(a)～(c)所示，通过第三次构图工艺形成公共电极171，公共电极171通过设置在第二引线孔21中的第二金属连接层与所述公共电极线连接。 

可选地，本步骤103所述第三次构图工艺具体包括以下步骤： 

1031、形成第二透明导电薄膜； 

1032、在形成第二透明导电薄膜的基板上涂覆光刻胶； 

1033、对基板进行曝光、显影和刻蚀工艺，形成公共电极。 

具体而言，步骤1031沉积第二透明导电膜700如图16(a)所示，步骤1032涂覆光刻胶，步骤1033利用现有的一般掩膜板进行曝光，得到图16(b)所示的光刻胶图形。然后，利用刻蚀液将没有光刻胶阻挡地方的第二透明导电膜700(用以形成公共电极)进行刻蚀，得到图16(c)所示的公共电极171的图案，存储电容Cs的图案，以及源漏极引线端子18和栅极引线端子19的图案，最后还需去除剩余的光刻胶。 

本实施例提供的阵列基板的制造方法，采用了多阶调掩膜板(MTM)和光刻胶剥离(Lift Off)技术，仅使用3次掩膜板(Mask)即可制造出阵列基板。 

本实施例提供的阵列基板制造方法虽然以对图2或图4所示的阵列 基板为例，但同样适用于图3所示的阵列基板，只不过图3所示的阵列基板的公共电极线位于源漏极金属层15，因此步骤101第一构图工艺中并不需要在后继形成第二引线孔21的预设位置处保留光刻胶，也不需要通过剥离工艺形成第二引线孔21，除此之外的其余步骤则完全相同。 

本实施例还提供另一阵列基板制造方法，对应图5所示阵列基板，如图17所示，该方法包括： 

201、通过第一次构图工艺形成公共电极、栅极、公共电极线、栅绝缘层和有源层； 

在基板上依次形成第一透明导电薄膜和栅金属薄膜，然后通过第一构图工艺形成公共电极、栅极、公共电极线、栅绝缘层和有源层；具体而言，步骤201所述第一次构图工艺具体包括以下步骤： 

2011、在基板上形成第一透明导电薄膜100和栅金属薄膜200； 

2012、在形成有第一透明导电薄膜100和栅金属薄膜200的基板上涂覆光刻胶； 

2013、如图18(a)所示，对基板进行多阶曝光，经过曝光、显影后，在后续形成公共电极的预设位置(对应H区域)形成第六厚度d6的光刻胶，在后续形成所述栅极、所述公共电极线的预设位置(对应I区域)形成第七厚度d7的光刻胶，且所述第七厚度大于所述第六厚度； 

另外，可选地，本步骤还可在后继形成栅极引线孔23的预设位置(对应G区域)也保留厚度比I区域还大的光刻胶(厚度为d8)。 

2014、对基板进行刻蚀，去除露出的第一透明导电薄膜100和栅金属薄膜200； 

本步骤对后继形成栅极、栅线、公共电极线，公共电极和栅极引线孔23(分别对应I、H和G区域)之外区域进行刻蚀，以去除第一透明导电薄膜和栅金属薄膜。 

2015、对基板进行灰化处理，去除六第厚度(H区域)的光刻胶； 

本步骤对光刻胶进行灰化处理，减薄光刻胶图样，以使后继形成公 共电极(H区域)的光刻胶完全去除，后继形成栅极的预设位置处(I区域)的光刻胶保留。另外，可选地，在后继形成栅极引线孔23的预设位置处(G区域)也保留光刻胶。 

2016、对露出的部分进行刻蚀，去除露出的栅金属薄膜，形成公共电极； 

如图18(b)所示，本步骤刻蚀公共电极层区域(H区域)直至露出第一透明导电薄膜200，以形成公共电极171。 

2017、对基板进行灰化处理，去除第七厚度对应区域(I区域)剩余的光刻胶，形成栅极和公共电极线； 

可选地，本步骤在后继形成栅极引线孔23的预设位置处(G区域)的光刻胶保留，在步骤2018后采用离地剥离工艺，去除栅绝缘层和半导体层，已形成栅极引线孔23。 

2018、沉积栅绝缘层13和半导体层400。 

如图18(c)所示，本步骤在形成有公共电极层17、栅极金属层12、栅绝缘层13、半导体层400的基板上，沉积栅绝缘层13和半导体层400。 

第一次构图工艺后，本实施例形成的所述栅极金属层12包括栅线和栅极121，还包括公共电极线122，形成的公共电极层17包括公共电极171。栅极金属层12直接设置在公共电极层17上，这样公共电极线122直接与公共电极171电连接。 

202、如图19(a)～(b)和图20所示，通过第二次构图工艺形成源电极151、漏电极152和绝缘保护层16，所述绝缘保护层16设置有绝缘保护层过孔24； 

可选地，步骤202所述第二次构图工艺具体包括以下步骤： 

2021、形成源漏金属层15； 

2022、在形成源漏金属层15的基板上涂覆光刻胶900； 

2023、对基板进行多阶曝光，经过曝光、显影后，如图19(a)所示，在后续形成TFT沟道的预设位置(D区域)形成第十厚度的光刻胶，在 后续形成源漏电极的预设位置(E区域)形成第十一厚度的光刻胶，在后续形成绝缘保护层过孔的预设位置(F1区域)形成第十二厚度的光刻胶，其中，所述第十二厚度大于第十一厚度，第十一厚度大于第十厚度； 

以下步骤2024～2026请参照图19(b)所示。 

2024、对基板进行刻蚀，去除露出的源漏金属层15和半导体层400，； 

本步骤对基板进行刻蚀，去除露出部分(除D、E、F1、F4、F5之外区域)的源漏金属层400和半导体层500，露出栅绝缘层13。 

2025、对基板进行灰化处理，去除第十厚度(D区域)的光刻胶，对露出的部分(D区域)进行刻蚀，形成TFT沟道区； 

2026、对基板进行灰化处理，去除第十一厚度对应区域(E区域)剩余的光刻胶，形成源电极151和漏电极152； 

可选地，本步骤可在后继形成源漏极引线孔22(F3区域)和栅极引线孔22(F4区域)保留光刻胶。 

步骤2027和2028请参照图20所示。 

2027、形成绝缘保护层； 

本步骤在形成有公共电极层17、栅极金属层12、栅绝缘层12、半导体13和源漏极金属层15并且后继形成绝缘保护层过孔的预设位置处保留有光刻胶的基板上，形成绝缘保护层16； 

2028、如图20所示，采用离地剥离工艺，去除剩余的光刻胶和位于其上方的绝缘保护层16，形成绝缘保护层过孔24。 

本步骤中通过光刻胶剥离工艺，去除保留在绝缘保护层过孔24所对应的位置处的光刻胶，使得绝缘保护层过孔24对应的位置处的绝缘保护层16剥离，在TFT的源极上方的对应位置形成绝缘保护层过孔24； 

203、如图5所示，通过第三次构图工艺形成像素电极111，所述像素电极111通过所述绝缘保护层过孔24与漏电极152连接。 

本步骤中形成第二透明导电薄膜；在形成第二透明导电薄膜的基板上涂覆光刻胶；对基板进行曝光、显影和刻蚀工艺，形成像素电极。 

本实施例提供的阵列基板的制造方法，采用了多阶调掩膜板(MTM)和光刻胶剥离(Lift Off)技术，同样采用3次掩膜板(Mask)工艺即可制造出阵列基板，相比现有技术，可减少阵列基板制备过程中构图工艺的次数，从而有效降低制作成本，提高良品率。 

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。 

Claims (6)

1.一种阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，以及连接所述像素电极和所述漏电极的第一引线孔和连接所述公共电极和公共电极线的第二引线孔，其特征在于，

所述像素电极设置在所述基板上，所述栅极直接设置在与所述像素电极同层设置的透明导电层上；

所述像素电极通过设置在第一引线孔里的第一金属连接层与所述漏电极相连接，所述第一金属连接层与所述栅极同层设置。

2.根据权利要求1所述的阵列基板，其特征在于，

所述公共电极线与所述栅极同层设置，

所述公共电极和所述公共电极线通过设置在第二引线孔中的第二金属连接层相连接，所述第二金属连接层与所述源电极和漏电极同层设置。

3.根据权利要求1或2所述的阵列基板，其特征在于，还包括：设置在所述阵列基板边缘的源漏极引线端子和栅极引线端子；

所述源漏极引线端子，通过设置在源漏极引线孔里的第二金属连接层与数据线相连接，所述数据线与所述源电极和所述漏电极同层设置；

所述栅极引线端子，通过设置在栅极引线孔里的第二金属连接层与栅线相连接，所述栅线与所述栅极同层设置。

4.一种阵列基板，包括基板，依次设置在所述基板上的栅极、栅绝缘层、有源层、源电极、漏电极和绝缘保护层，所述基板上还设置有像素电极和公共电极，其特征在于，

所述公共电极设置在所述基板上，所述栅极直接设置在与所述公共电极同层设置的透明导电层上；

所述像素电极设置在所述绝缘保护层上，所述绝缘保护层设置有绝缘保护层过孔，所述像素电极通过所述绝缘保护层过孔与所述漏电极相连接。

5.根据权利要求4所述的阵列基板，其特征在于，

公共电极线与所述栅极同层设置，

所述公共电极线直接与位于所述公共电极线下方的所述公共电极相连接。

6.一种显示装置，其特征在于，包括权利要求1-5任一项所述的阵列基板。

Images