CN113327949A - 显示面板、显示面板的制作方法及显示装置 - Google Patents
显示面板、显示面板的制作方法及显示装置 Download PDFInfo
- Publication number
- CN113327949A CN113327949A CN202110666638.9A CN202110666638A CN113327949A CN 113327949 A CN113327949 A CN 113327949A CN 202110666638 A CN202110666638 A CN 202110666638A CN 113327949 A CN113327949 A CN 113327949A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- electrode
- active layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 472
- 239000011229 interlayer Substances 0.000 claims abstract description 107
- 239000010409 thin film Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例提供了一种显示面板、显示面板的制作方法及显示装置。显示面板包括:衬底;低温多晶硅薄膜晶体管,设置于所述衬底上,所述低温多晶硅薄膜晶体管包括第一有源层、第一栅极、第一源极和第一漏极,所述第一有源层上依次层叠覆盖有第一栅极绝缘层和第一层间绝缘层;氧化物薄膜晶体管,所述氧化物薄膜晶体管包括第二有源层、第二栅极和第二源极,所述第二源极和所述第二有源层同层设置,所述第二有源层上依次层叠覆盖有第二栅极绝缘层和第二层间绝缘层;像素电极,所述像素电极通过第一过孔与所述第二有源层连接,所述第一过孔贯穿所述第二栅极绝缘层和所述第二层间绝缘层。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种显示面板、显示面板的制作方法及显示装置。
背景技术
随着OLED(Organic Light-Emitting Diode)有机发光二极管在显示屏幕中的应用技术的发展,人们对显示装置的低功耗性能要求越来越高,存在驱动TFT和开关TFT且能实现较低能耗的LTPS(低温多晶硅)显示技术逐渐成为主流,与多晶硅显示技术相比,LTPS电子迁移率大,但也存在漏点电流大的问题,所以现今设计者找到新的方案,即LTPO(LowTemperature Polycrystalline-Si Oxide)低温多晶氧化物工艺,是融合了LTPS(LowTemperature Poly Si,低温多晶硅)和IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)两个方案的特点,推出反应速度更快、功耗更低的LTPO方案。
然而,目前采用LTPO技术的显示面板,其显示区域的膜层结构较为复杂,故而产品的制作工艺也较为复杂。这对产品的制作成本和良率都提出了很大的挑战。
发明内容
本申请实施例的目的在于提供一种显示面板、显示面板的制作方法及显示装置,以降低产品的工艺复杂程度,从而降低产品的成本、提高产品的良率。
具体技术方案如下:
本申请第一方面的实施例提出了一种显示面板,包括:
衬底;
低温多晶硅薄膜晶体管,设置于所述衬底上,所述低温多晶硅薄膜晶体管包括第一有源层、第一栅极、第一源极和第一漏极,所述第一有源层上依次层叠覆盖有第一栅极绝缘层和第一层间绝缘层;
氧化物薄膜晶体管,所述氧化物薄膜晶体管包括第二有源层、第二栅极和第二源极,所述第二源极和所述第二有源层同层设置,所述第二有源层上依次层叠覆盖有第二栅极绝缘层和第二层间绝缘层;
像素电极,所述像素电极通过第一过孔与所述第二有源层连接,所述第一过孔贯穿所述第二栅极绝缘层和所述第二层间绝缘层。
在一些实施例中,在所述像素电极和所述第二层间绝缘层之间设置有平坦层,所述第一过孔还贯穿所述平坦层。
在一些实施例中,所述第二栅极设置在所述第二栅极绝缘层的背离所述第二有源层的一侧,所述第二层间绝缘层覆盖所述第二栅极;
在所述第一栅绝缘层的背离所述衬底的一侧设置有光遮挡层,所述光遮挡层与所述第二有源层相对设置。
在一些实施例中,所述第二栅极设置在所述第一栅绝缘层的背离所述衬底的一侧,所述第二有源层设置在所述第一层间绝缘层的背离所述第一栅绝缘层的一侧,所述第二栅极和所述第二有源层相对设置。
在一些实施例中,所述第二栅极设置在所述第一栅绝缘层的背离所述衬底的一侧,所述第二有源层设置在所述第一层间绝缘层的背离所述第一栅绝缘层的一侧,所述第二栅极和所述第二有源层相对设置;
所述氧化物薄膜晶体管还包括第三栅极,所述第三栅极设置在所述第二栅绝缘层的背离所述衬底的一侧,所述第三栅极通过贯穿所述第一层间绝缘层和所述第二栅极绝缘层的第二过孔与所述第二栅极连接。
在一些实施例中,所述第一源极和所述第一漏极设置在所述第一层间绝缘层的背离所述第一栅极绝缘层的一侧,所述第一源极通过第三过孔与所述第一有源层连接,所述第一漏极通过所述第四过孔与所述第一有源层连接,所述第一源极、所述第一漏极和所述第二有源层同层设置。
本申请第二方面的实施例提出了一种显示面板,包括:
衬底;
低温多晶硅薄膜晶体管,设置于所述衬底上,所述低温多晶硅薄膜晶体管包括第一有源层、第一栅极、第一源极和第一漏极,所述第一有源层上依次层叠覆盖有栅极绝缘层和层间绝缘层;
氧化物薄膜晶体管,所述氧化物薄膜晶体管包括第二有源层、第二栅极和第二源极,所述第二源极和所述第二有源层同层设置,所述第二有源层上依次层叠覆盖有第二栅极绝缘层和第二层间绝缘层;
像素电极,所述像素电极与转接电极连接,所述转接电极为透明金属氧化物,所述转接电极通过第一过孔与所述第二有源层连接,所述第一过孔贯穿所述第二栅极绝缘层和第二层间绝缘层。
在一些实施例中,在所述像素电极和所述第二层间绝缘层之间设置有平坦层,在所述平坦层上设置有第二过孔,所述像素电极通过所述第二过孔与所述转接电极连接。
在一些实施例中,所述第二栅极设置在所述第二栅极绝缘层的背离所述第二有源层的一侧,所述第二层间绝缘层覆盖所述第二栅极;
在所述第一栅绝缘层的背离所述衬底的一侧设置有光遮挡层,所述光遮挡层与所述第二有源层相对设置。
在一些实施例中,所述第二栅极设置在所述第一栅绝缘层的背离所述衬底的一侧,所述第二有源层设置在所述第一层间绝缘层的背离所述第一栅绝缘层的一侧,所述第二栅极和所述第二有源层相对设置。
在一些实施例中,所述第二栅极设置在所述第一栅绝缘层的背离所述衬底的一侧,所述第二有源层设置在所述第一层间绝缘层的背离所述第一栅绝缘层的一侧,所述第二栅极和所述第二有源层相对设置;
所述氧化物薄膜晶体管还包括第三栅极,所述第三栅极设置在所述第二栅绝缘层的背离所述衬底的一侧,所述第三栅极通过贯穿所述第一层间绝缘层和所述第二栅极绝缘层的第二过孔与所述第二栅极连接。
在一些实施例中,所述第一源极和所述第一漏极设置在所述第一层间绝缘层的背离所述第一栅极绝缘层的一侧,所述第一源极通过第三过孔与所述第一有源层连接,所述第一漏极通过第四过孔与所述第一有源层连接,所述第一源极、所述第一漏极和所述第二有源层同层设置。
本申请第三方面的实施例提出了一种显示装置,包括上述第一方面的任一实施例中的显示面板。
本申请第四方面的实施例提出了一种显示装置,包括上述第二方面的任一实施例中的显示面板。
本申请第五方面的实施例提出了一种显示面板的制作方法,包括:
在衬底上形成低温多晶硅薄膜晶体管的第一有源层;
在第一有源层上形成第一栅极绝缘层和第一层间绝缘层;
在第一层间绝缘层和第一栅极绝缘层上加工第三过孔和第四过孔,在第一层间绝缘层上形成通过第三过孔与第一有源层连接的第一源极和通过第四过孔与第一有源层连接的第一漏极;
在第一层间绝缘层上形成氧化物薄膜晶体管的第二有源层和与第二有源层连接的第二源极;
在第二有源层和第二源极上形成第二栅极绝缘层和第二层间绝缘层;
在第二层间绝缘层上形成平坦层;
在平坦层、第二层间绝缘层和第二栅极绝缘层上加工第一过孔;
在平坦层上形成通过第一过孔与第二有源层连接的像素电极。
本申请第六方面的实施例提出了一种显示面板的制作方法,包括:
在衬底上形成低温多晶硅薄膜晶体管的第一有源层;
在第一有源层上形成第一栅极绝缘层和第一层间绝缘层;
在第一层间绝缘层和第一栅极绝缘层上加工第三过孔和第四过孔,在第一层间绝缘层上形成通过第三过孔与第一有源层连接的第一源极和通过第四过孔与第一有源层连接的第一漏极;
在第一层间绝缘层上形成氧化物薄膜晶体管的第二有源层和与第二有源层连接的第二源极;
在第二有源层和第二源极上形成第二栅极绝缘层和第二层间绝缘层;
在第二层间绝缘层和第二栅极绝缘层上加工第一过孔;
在第二层间绝缘层上形成由透明金属氧化物制成的通过第一过孔与第二有源层连接的转接电极;
在第二层间绝缘层和转接电极上形成坦层;
在平坦层加工第二过孔;
在平坦层上形成通过第二过孔与转接电极连接的像素电极。
本申请实施例有益效果:
本申请实施例提供的一种显示面板、显示面板的制作方法及显示装置,显示面板包括低温多晶硅薄膜晶体管和氧化物薄膜晶体管,是采用LTPO技术的显示面板。本申请实施例中的显示面板,它的氧化物薄膜晶体管的第二源极和第二有源层同层设置,这样,第二源极就可以直接与第二有源层连接,而无需像现有技术那样通过设置过孔使第二源极与第二有源层连接。由此可见,本申请实施例中的显示面板,相比于现有技术中的采用LTPO技术的显示面板,减少了过孔的数量,由此可以使产品的制作工艺的复杂程度有所降低,从而有降低产品的制作成本,以及提高产品的良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的实施例。
图1为本申请第一方面的实施例中的一种显示面板的剖面结构示意图;
图2为本申请第一方面的实施例中的一种显示面板的局部结构(仅包括氧化物薄膜晶体管部分)的俯视示意图;
图3为本申请第一方面的实施例中的另一种显示面板的剖面结构示意图;
图4为本申请第一方面的实施例中的再一种显示面板的剖面结构示意图;
图5为本申请第二方面的实施例中的一种显示面板的剖面结构示意图;
图6为本申请第二方面的实施例中的另一种显示面板的剖面结构示意图;
图7为本申请第二方面的实施例中的再一种显示面板的剖面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员基于本申请所获得的所有其他实施例,都属于本申请保护的范围。
如图1至图4所示,本申请第一方面的实施例提出了一种显示面板10。显示面板10包括衬底100、低温多晶硅薄膜晶体管200、氧化物薄膜晶体管300和像素电极400。具体地,低温多晶硅薄膜晶体管200设置于衬底100上,低温多晶硅薄膜晶体管200包括第一有源层210、第一栅极220、第一源极230和第一漏极240,第一有源层210上依次层叠覆盖有第一栅极绝缘层500和第一层间绝缘层600。氧化物薄膜晶体管300包括第二有源层310、第二栅极320和第二源极330。其中,第二有源层310可以设置在第一层间绝缘层600的背离第一栅极绝缘层500的一侧。第二源极330和第二有源层310同层设置,第二有源层310上依次层叠覆盖有第二栅极绝缘层700和第二层间绝缘层800。像素电极400通过第一过孔1100与第二有源层310连接,第一过孔1100贯穿第二栅极绝缘层700和第二层间绝缘层800。
根据本申请实施例的显示面板10,其包括低温多晶硅薄膜晶体管200和氧化物薄膜晶体管300,是采用LTPO技术的显示面板10。具体地,本申请实施例中的显示面板10,它的氧化物薄膜晶体管300的第二源极330和第二有源层310同层设置,这样,第二源极330就可以直接与第二有源层310连接,而无需像现有技术那样通过设置过孔使第二源极330与第二有源层310连接。另外,像素电极400通过第一过孔1100与第二有源层310连接,由此,取消了氧化物薄膜晶体管300中的漏极,进而也就减少了使漏极与氧化物薄膜晶体管300的有源层连接的过孔。由此可见,本申请实施例中的显示面板10,相比于现有技术中的采用LTPO技术的显示面板10,减少了过孔的数量,由此可以使产品的制作工艺的复杂程度有所降低,从而有降低产品的制作成本,以及提高产品的良率。此外,由于像素电极400通常由透明金属氧化物制成,而氧化物薄膜晶体管300中源极和漏极通常为不透光的金属,因此,本实施例中的像素电极400直接与氧化物薄膜晶体管300的第二有源层310连接,从而取代了漏极,这样,也有利于提高显示面板10的开口率和透光率,进而提高产品的显示效果。
进一步地,第一有源层210为低温多晶硅层,第二有源层310为铟镓锌氧化物层。
在本申请的一些实施例中,在像素电极400和第二层间绝缘层800之间设置有平坦层1500,也就是说,像素电极400可以形成在平坦层1500上。进一步地,第一过孔1100还贯穿平坦层1500,即第一过孔1100同时贯穿平坦层1500、第二层间绝缘层800以及第二栅极绝缘层700,这样,经过一次孔加工程序即可形成用于连接像素电极400和第二有源层310的第一过孔1100,有利于对产品工艺进行简化。
在本申请的一些实施例中,如图1所示,第二栅极320设置在第二栅极绝缘层700的背离第二有源层310的一侧,第二层间绝缘层800覆盖第二栅极320。此种情况下,氧化物薄膜晶体管300采用的是顶栅结构。进一步地,基于氧化物薄膜晶体管300采用顶栅结构,在第一栅绝缘层的背离衬底100的一侧设置有光遮挡层900,光遮挡层900与第二有源层310相对设置,以构造为为第二有源层310遮挡光线。
在本申请的另外一些实施例中,如图3所示,第二栅极320设置在第一栅绝缘层的背离衬底100的一侧,第二有源层310设置在第一层间绝缘层600的背离第一栅绝缘层的一侧,第二栅极320和第二有源层310相对设置。此种情况下,氧化物薄膜晶体管300采用的是底栅结构。由于氧化物薄膜晶体管300的栅极通常为不透光的金属,因此,在氧化物薄膜晶体管300采用底栅结构的情况下,第二栅极320可以起到为第二有源层310遮挡光线的作用,故而可以不再设置光遮挡层900。
在本申请的其它一些实施例中,如图4所示,第二栅极320设置在第一栅绝缘层的背离衬底100的一侧,第二有源层310设置在第一层间绝缘层600的背离第一栅绝缘层的一侧,第二栅极320和第二有源层310相对设置。氧化物薄膜晶体管300还包括第三栅极340,第三栅极340设置在第二栅绝缘层的背离衬底100的一侧,第三栅极340通过贯穿第一层间绝缘层600和第二栅极绝缘层700的第二过孔1200与第二栅极320连接。此种情况下,氧化物薄膜晶体管300采用的是双栅结构(同时具有顶栅和底栅)。由于氧化物薄膜晶体管300的栅极通常为不透光的金属,因此,第二栅极320可以起到为第二有源层310遮挡光线的作用,故而可以不再设置光遮挡层900。
在本申请的一些实施例中,低温多晶硅薄膜晶体管200的第一源极230和第一漏极240设置在第一层间绝缘层600的背离第一栅极绝缘层500的一侧,第一源极230通过第三过孔1300与第一有源层210连接,第一漏极240通过第四过孔1400与第一有源层210连接,第一源极230、第一漏极240和第二有源层310同层设置。在本实施例中,低温多晶硅薄膜晶体管200的第一源极230和第一漏极240,与氧化物薄膜晶体管300的第二有源层310同层设置,且第一源极230通过第三过孔1300与第一有源层210连接,第一漏极240通过第四过孔1400与第一有源层210连接,由此可知,第三过孔1300和第四过孔1400贯穿第一层间绝缘层600和第一栅极绝缘层500,而无需贯穿第二栅极绝缘层700。而现有技术中的采用LTPO技术的显示面板10,大多情况下低温多晶硅薄膜晶体管200的源极和漏极设置在第二栅极绝缘层700上。由此可见,本实施例中的显示面板10,对低温多晶硅薄膜晶体管200的第一源极230、第一漏极240的设置位置进行了优化,这样,可以减少第三过孔1300和第四过孔1400所贯穿的层结构的层数,从而进一步降低产品的制作工艺的复杂程度。
在本申请的一些实施例中,衬底100可以包括玻璃基板和设置在玻璃基板上的缓冲层。
如图5至图7所示,本申请第二方面的实施例提出了一种显示面板10,其与第一方面的实施例中的显示面板10的区别之处仅在于,像素电极400不是直接与氧化物薄膜晶体管300的第二有源层310连接,而是通过由透明金属氧化物制成的转接电极1000与氧化物薄膜晶体管300的第二有源层310连接。
具体地,第二方面的实施例中的显示面板10包括衬底100、低温多晶硅薄膜晶体管200、氧化物薄膜晶体管300和像素电极400。其中,低温多晶硅薄膜晶体管200设置于衬底100上,低温多晶硅薄膜晶体管200包括第一有源层210、第一栅极220、第一源极230和第一漏极240,第一有源层210上依次层叠覆盖有栅极绝缘层和层间绝缘层。氧化物薄膜晶体管300包括第二有源层310、第二栅极320和第二源极330,第二源极330和第二有源层310同层设置,第二有源层310上依次层叠覆盖有第二栅极绝缘层700和第二层间绝缘层800。像素电极400与转接电极1000连接,转接电极1000为透明金属氧化物,转接电极1000通过第一过孔1100与第二有源层310连接,第一过孔1100贯穿第二栅极绝缘层700和第二层间绝缘层800。
根据本申请实施例的显示面板10,它的氧化物薄膜晶体管300的第二源极330和第二有源层310同层设置,这样,第二源极330就可以直接与第二有源层310连接,而无需像现有技术那样通过设置过孔使第二源极330与第二有源层310连接。可见,本申请实施例中的显示面板10,相比于现有技术中的采用LTPO技术的显示面板10,减少了过孔的数量,由此可以使产品的制作工艺的复杂程度有所降低,从而有降低产品的制作成本,以及提高产品的良率。此外,像素电极400与由透明金属氧化物制成的转接电极1000连接,转接电极1000通过第一通孔与第二有源层310连接,由此,取消了氧化物薄膜晶体管300中的漏极,又由于漏极通常为不透光的金属,因此,本实施例通过以转接电极1000取代漏极,有利于提高显示面板10的开口率和透光率,进而提高产品的显示效果。
在本申请的一些实施例中,在像素电极400和第二层间绝缘层800之间设置有平坦层1500,也就是说,像素电极400可以形成在平坦层1500上。进一步地,在平坦层1500上设置有第五过孔1600,像素电极400通过第五过孔1600与转接电极1000连接。
在本申请的一些实施例中,如图5所示,第二栅极320设置在第二栅极绝缘层700的背离第二有源层310的一侧,第二层间绝缘层800覆盖第二栅极320。此种情况下,氧化物薄膜晶体管300采用的是顶栅结构。进一步地,基于氧化物薄膜晶体管300采用顶栅结构,在第一栅绝缘层的背离衬底100的一侧设置有光遮挡层900,光遮挡层900与第二有源层310相对设置,以构造为为第二有源层310遮挡光线。
在本申请的另外一些实施例中,如图6所示,第二栅极320设置在第一栅绝缘层的背离衬底100的一侧,第二有源层310设置在第一层间绝缘层600的背离第一栅绝缘层的一侧,第二栅极320和第二有源层310相对设置。此种情况下,氧化物薄膜晶体管300采用的是底栅结构。由于氧化物薄膜晶体管300的栅极通常为不透光的金属,因此,在氧化物薄膜晶体管300采用底栅结构的情况下,第二栅极320可以起到为第二有源层310遮挡光线的作用,故而可以不再设置光遮挡层900。
在本申请的其它一些实施例中,如图7所示,第二栅极320设置在第一栅绝缘层的背离衬底100的一侧,第二有源层310设置在第一层间绝缘层600的背离第一栅绝缘层的一侧,第二栅极320和第二有源层310相对设置。氧化物薄膜晶体管300还包括第三栅极340,第三栅极340设置在第二栅绝缘层的背离衬底100的一侧,第三栅极340通过贯穿第一层间绝缘层600和第二栅极绝缘层700的第二过孔1200与第二栅极320连接。此种情况下,氧化物薄膜晶体管300采用的是双栅结构(同时具有顶栅和底栅)。由于氧化物薄膜晶体管300的栅极通常为不透光的金属,因此,第二栅极320可以起到为第二有源层310遮挡光线的作用,故而可以不再设置光遮挡层900。
在本申请的一些实施例中,低温多晶硅薄膜晶体管200的第一源极230和第一漏极240设置在第一层间绝缘层600的背离第一栅极绝缘层500的一侧,第一源极230通过第三过孔1300与第一有源层210连接,第一漏极240通过第四过孔1400与第一有源层210连接,第一源极230、第一漏极240和第二有源层310同层设置。在本实施例中,低温多晶硅薄膜晶体管200的第一源极230和第一漏极240,与氧化物薄膜晶体管300的第二有源层310同层设置,且第一源极230通过第三过孔1300与第一有源层210连接,第一漏极240通过第四过孔1400与第一有源层210连接,由此可知,第三过孔1300和第四过孔1400贯穿第一层间绝缘层600和第一栅极绝缘层500,而无需贯穿第二栅极绝缘层700。而现有技术中的采用LTPO技术的显示面板10,大多情况下低温多晶硅薄膜晶体管200的源极和漏极设置在第二栅极绝缘层700上。由此可见,本实施例中的显示面板10,对低温多晶硅薄膜晶体管200的第一源极230、第一漏极240的设置位置进行了优化,这样,可以减少第三过孔1300和第四过孔1400所贯穿的层结构的层数,从而进一步降低产品的制作工艺的复杂程度。
本申请第三方面的实施例提出了一种显示装置,包括上述第一方面的实施例中的显示面板10。
根据实施例中的显示装置,由于与第一方面的实施例中的显示面板10具有相同的发明构思,因此,本申请实施例中的显示装置可以获得第一方面的实施例中的显示面板10的全部有益效果。
本申请第四方面的实施例提出了一种显示装置,包括上述第二方面的实施例中的显示面板10。
根据实施例中的显示装置,由于与第二方面的实施例中的显示面板10具有相同的发明构思,因此,本申请实施例中的显示装置可以获得第二方面的实施例中的显示面板10的全部有益效果。
本申请第五方面的实施例提出了一种显示面板10的制作方法,包括以下步骤:
在衬底100上形成低温多晶硅薄膜晶体管200的第一有源层210;
在第一有源层210上形成第一栅极绝缘层500和第一层间绝缘层600;
在第一层间绝缘层600和第一栅极绝缘层500上加工第三过孔1300和第四过孔1400,在第一层间绝缘层600上形成通过第三过孔1300与第一有源层210连接的第一源极230和通过第四过孔1400与第一有源层210连接的第一漏极240;
在第一层间绝缘层600上形成氧化物薄膜晶体管300的第二有源层310和与第二有源层310连接的第二源极330;
在第二有源层310和第二源极330上形成第二栅极绝缘层700和第二层间绝缘层800;
在第二层间绝缘层800上形成平坦层1500;
在平坦层1500、第二层间绝缘层800和第二栅极绝缘层700上加工第一过孔1100;
在平坦层1500上形成通过第一过孔1100与第二有源层310连接的像素电极400。
根据本申请实施例的显示面板10的制作方法,在制作氧化物薄膜晶体管300的过程中,在第一层间绝缘层600上形成氧化物薄膜晶体管300的第二有源层310和与第二有源层310连接的第二源极330,这样,就无需像现有技术那样加工用于连接第二源极330与第二有源层310的过孔,由此,使显示面板10的制作工艺的复杂程度有所降低。另外,本申请实施例中的制作方法所形成的像素电极400,直接通过第一过孔1100与第二有源层310连接,由此,取消了氧化物薄膜晶体管300中的漏极,进而也就省略了使漏极与氧化物薄膜晶体管300的有源层连接的过孔加工过程,从而也可以降低显示面板10的制作工艺的复杂程度。
在本申请的一些实施例中,所述在第一有源层210上形成第一栅极绝缘层500和第一层间绝缘层600的步骤,包括:
在第一有源层210上形成第一栅极绝缘层500;
在第一栅极绝缘层500上形成低温多晶硅薄膜晶体管200的第一栅极220,以及在第一栅极绝缘层500上形成光遮挡层900,光遮挡层900用于为第二有源层310遮挡光线;
在第一栅极绝缘层500上形成覆盖第一栅极220和光遮挡层900的第一层间绝缘层600。
本申请第六方面的实施例提出了一种显示面板10的制作方法,包括:
在衬底100上形成低温多晶硅薄膜晶体管200的第一有源层210;
在第一有源层210上形成第一栅极绝缘层500和第一层间绝缘层600;
在第一层间绝缘层600和第一栅极绝缘层500上加工第三过孔1300和第四过孔1400,在第一层间绝缘层600上形成通过第三过孔1300与第一有源层210连接的第一源极230和通过第四过孔1400与第一有源层210连接的第一漏极240;
在第一层间绝缘层600上形成氧化物薄膜晶体管300的第二有源层310和与第二有源层310连接的第二源极330;
在第二有源层310和第二源极330上形成第二栅极绝缘层700和第二层间绝缘层800;
在第二层间绝缘层800和第二栅极绝缘层700上加工第一过孔1100;
在第二层间绝缘层800上形成由透明金属氧化物制成的通过第一过孔1100与第二有源层310连接的转接电极1000;
在第二层间绝缘层800和转接电极1000上形成坦层;
在平坦层1500加工第二过孔1200;
在平坦层1500上形成通过第二过孔1200与转接电极1000连接的像素电极400。
根据本申请实施例的显示面板10的制作方法,在制作氧化物薄膜晶体管300的过程中,在第一层间绝缘层600上形成氧化物薄膜晶体管300的第二有源层310和与第二有源层310连接的第二源极330,这样,就无需像现有技术那样加工用于连接第二源极330与第二有源层310的过孔,由此,使显示面板10的制作工艺的复杂程度有所降低。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本申请的较佳实施例,并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本申请的保护范围内。
Claims (11)
1.一种显示面板,其特征在于,包括:
衬底;
低温多晶硅薄膜晶体管,设置于所述衬底上,所述低温多晶硅薄膜晶体管包括第一有源层、第一栅极、第一源极和第一漏极,所述第一有源层上依次层叠覆盖有第一栅极绝缘层和第一层间绝缘层;
氧化物薄膜晶体管,所述氧化物薄膜晶体管包括第二有源层、第二栅极和第二源极,所述第二源极和所述第二有源层同层设置,所述第二有源层上依次层叠覆盖有第二栅极绝缘层和第二层间绝缘层;
像素电极,所述像素电极通过第一过孔与所述第二有源层连接,所述第一过孔贯穿所述第二栅极绝缘层和所述第二层间绝缘层。
2.一种显示面板,其特征在于,包括:
衬底;
低温多晶硅薄膜晶体管,设置于所述衬底上,所述低温多晶硅薄膜晶体管包括第一有源层、第一栅极、第一源极和第一漏极,所述第一有源层上依次层叠覆盖有栅极绝缘层和层间绝缘层;
氧化物薄膜晶体管,所述氧化物薄膜晶体管包括第二有源层、第二栅极和第二源极,所述第二源极和所述第二有源层同层设置,所述第二有源层上依次层叠覆盖有第二栅极绝缘层和第二层间绝缘层;
像素电极,所述像素电极与转接电极连接,所述转接电极为透明金属氧化物,所述转接电极通过第一过孔与所述第二有源层连接,所述第一过孔贯穿所述第二栅极绝缘层和第二层间绝缘层。
3.根据权利要求1所述的显示面板,其特征在于,在所述像素电极和所述第二层间绝缘层之间设置有平坦层,所述第一过孔还贯穿所述平坦层。
4.根据权利要求2所述的显示面板,其特征在于,在所述像素电极和所述第二层间绝缘层之间设置有平坦层,在所述平坦层上设置有第二过孔,所述像素电极通过所述第二过孔与所述转接电极连接。
5.根据权利要求1或2所述的显示面板,其特征在于,所述第二栅极设置在所述第二栅极绝缘层的背离所述第二有源层的一侧,所述第二层间绝缘层覆盖所述第二栅极;
在所述第一栅绝缘层的背离所述衬底的一侧设置有光遮挡层,所述光遮挡层与所述第二有源层相对设置。
6.根据权利要求1或2所述的显示面板,其特征在于,所述第二栅极设置在所述第一栅绝缘层的背离所述衬底的一侧,所述第二有源层设置在所述第一层间绝缘层的背离所述第一栅绝缘层的一侧,所述第二栅极和所述第二有源层相对设置。
7.根据权利要求1或2所述的显示面板,其特征在于,所述第二栅极设置在所述第一栅绝缘层的背离所述衬底的一侧,所述第二有源层设置在所述第一层间绝缘层的背离所述第一栅绝缘层的一侧,所述第二栅极和所述第二有源层相对设置;
所述氧化物薄膜晶体管还包括第三栅极,所述第三栅极设置在所述第二栅绝缘层的背离所述衬底的一侧,所述第三栅极通过贯穿所述第一层间绝缘层和所述第二栅极绝缘层的第二过孔与所述第二栅极连接。
8.根据权利要求1或2所述的显示面板,其特征在于,所述第一源极和所述第一漏极设置在所述第一层间绝缘层的背离所述第一栅极绝缘层的一侧,所述第一源极通过第三过孔与所述第一有源层连接,所述第一漏极通过第四过孔与所述第一有源层连接,所述第一源极、所述第一漏极和所述第二有源层同层设置。
9.一种显示装置,其特征在于,包括根据权利要求1至8中任一项所述的显示面板。
10.一种显示面板的制作方法,其特征在于,包括:
在衬底上形成低温多晶硅薄膜晶体管的第一有源层;
在第一有源层上形成第一栅极绝缘层和第一层间绝缘层;
在第一层间绝缘层和第一栅极绝缘层上加工第三过孔和第四过孔,在第一层间绝缘层上形成通过第三过孔与第一有源层连接的第一源极和通过第四过孔与第一有源层连接的第一漏极;
在第一层间绝缘层上形成氧化物薄膜晶体管的第二有源层和与第二有源层连接的第二源极;
在第二有源层和第二源极上形成第二栅极绝缘层和第二层间绝缘层;
在第二层间绝缘层上形成平坦层;
在平坦层、第二层间绝缘层和第二栅极绝缘层上加工第一过孔;
在平坦层上形成通过第一过孔与第二有源层连接的像素电极。
11.一种显示面板的制作方法,其特征在于,包括:
在衬底上形成低温多晶硅薄膜晶体管的第一有源层;
在第一有源层上形成第一栅极绝缘层和第一层间绝缘层;
在第一层间绝缘层和第一栅极绝缘层上加工第三过孔和第四过孔,在第一层间绝缘层上形成通过第三过孔与第一有源层连接的第一源极和通过第四过孔与第一有源层连接的第一漏极;
在第一层间绝缘层上形成氧化物薄膜晶体管的第二有源层和与第二有源层连接的第二源极;
在第二有源层和第二源极上形成第二栅极绝缘层和第二层间绝缘层;
在第二层间绝缘层和第二栅极绝缘层上加工第一过孔;
在第二层间绝缘层上形成由透明金属氧化物制成的通过第一过孔与第二有源层连接的转接电极;
在第二层间绝缘层和转接电极上形成坦层;
在平坦层加工第二过孔;
在平坦层上形成通过第二过孔与转接电极连接的像素电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110666638.9A CN113327949A (zh) | 2021-06-16 | 2021-06-16 | 显示面板、显示面板的制作方法及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110666638.9A CN113327949A (zh) | 2021-06-16 | 2021-06-16 | 显示面板、显示面板的制作方法及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113327949A true CN113327949A (zh) | 2021-08-31 |
Family
ID=77421065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110666638.9A Pending CN113327949A (zh) | 2021-06-16 | 2021-06-16 | 显示面板、显示面板的制作方法及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113327949A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681481A (zh) * | 2012-09-14 | 2014-03-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN103824862A (zh) * | 2012-11-16 | 2014-05-28 | 群康科技(深圳)有限公司 | 薄膜晶体管基板与显示器 |
CN106558593A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业(深圳)有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
WO2018188146A1 (zh) * | 2017-04-10 | 2018-10-18 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示装置及其制作方法 |
CN215896391U (zh) * | 2021-06-16 | 2022-02-22 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2021
- 2021-06-16 CN CN202110666638.9A patent/CN113327949A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681481A (zh) * | 2012-09-14 | 2014-03-26 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN103824862A (zh) * | 2012-11-16 | 2014-05-28 | 群康科技(深圳)有限公司 | 薄膜晶体管基板与显示器 |
CN106558593A (zh) * | 2015-09-18 | 2017-04-05 | 鸿富锦精密工业(深圳)有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
WO2018188146A1 (zh) * | 2017-04-10 | 2018-10-18 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示装置及其制作方法 |
CN215896391U (zh) * | 2021-06-16 | 2022-02-22 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107680993B (zh) | Oled面板及其制作方法 | |
US10325938B2 (en) | TFT array substrate, method for manufacturing the same, and display device | |
WO2017092173A1 (zh) | Tft背板结构及其制作方法 | |
US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
WO2018188146A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
CN107706224B (zh) | 一种显示面板及其制作方法 | |
US9214533B2 (en) | Semiconductor device having transparent electrodes | |
CN103972298B (zh) | 薄膜晶体管及其制造方法 | |
US10804300B2 (en) | Complementary thin film transistor drive back-plate and manufacturing method thereof, display panel | |
CN108054192A (zh) | 柔性amoled基板及其制作方法 | |
US8119465B1 (en) | Thin film transistor and method for fabricating the same | |
JP2019511831A5 (zh) | ||
US20170062490A1 (en) | Thin Film Transistor Substrate and Display Using the Same | |
US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
EP2808916A2 (en) | Organic light emitting display device and method of manufacturing the same | |
US9276126B2 (en) | Semiconductor device and method for producing same | |
KR20140075937A (ko) | 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치 | |
US11895870B2 (en) | Display panel and display device | |
CN215896391U (zh) | 显示面板及显示装置 | |
CN114203778A (zh) | 有源矩阵oled显示面板及其制备方法 | |
US11121263B2 (en) | Hydrogen trap layer for display device and the same | |
CN107808885B (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 | |
CN113629073B (zh) | Tft背板与显示面板 | |
US9379250B2 (en) | Semiconductor device and method for producing same | |
US20240030240A1 (en) | Driver board, display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |