CN101794822A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101794822A
CN101794822A CN201010107913A CN201010107913A CN101794822A CN 101794822 A CN101794822 A CN 101794822A CN 201010107913 A CN201010107913 A CN 201010107913A CN 201010107913 A CN201010107913 A CN 201010107913A CN 101794822 A CN101794822 A CN 101794822A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
electrode layer
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010107913A
Other languages
English (en)
Other versions
CN101794822B (zh
Inventor
山崎舜平
坂田淳一郎
岸田英幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101794822A publication Critical patent/CN101794822A/zh
Application granted granted Critical
Publication of CN101794822B publication Critical patent/CN101794822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

本发明提供一种半导体装置及其制造方法。根据本发明，当形成薄膜晶体管时，使用氧化物半导体层，并且在该氧化物半导体层和栅绝缘层之间形成包含电导率比该氧化物半导体层的电导率高的钛化合物的簇。

Description

半导体装置及其制造方法
本申请基于2009年1月30日在日本专利局提交的日本专利申请号为2009-019922的申请要求优先权，在此引用其全部内容作为参考。
技术领域
本发明涉及使用氧化物半导体的半导体装置、使用该半导体装置的显示装置、该半导体装置及该显示装置的制造方法。
背景技术
金属氧化物多样地存在并用于各种各样的用途。氧化铟是公知材料，它用作在液晶显示器等中所需要的具有透光性的电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。呈现半导体特性的金属氧化物是化合物半导体的一种。化合物半导体是两种以上的原子键合而成的半导体。一般而言，金属氧化物成为绝缘体。但是，已知，根据构成金属氧化物的元素的组合，成为半导体。
例如已知在金属氧化物中，氧化钨、氧化锡、氧化铟、氧化锌、氧化钛等呈现半导体特性。另外，已公开了将由这种金属氧化物构成的透明半导体层用作沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1、非专利文献7)。
另外，作为金属氧化物不仅一元氧化物，还已知多元氧化物。例如，具有同源相(homologous phase)的InGaO3(ZnO)m(m为自然数)是公知的材料(非专利文献2至4)。
并且，已确认了可以将如上所述的In-Ga-Zn类氧化物用作薄膜晶体管的沟道层(专利文献5、非专利文献5和6)。
现有的设置在有源矩阵型液晶显示器的各像素中的薄膜晶体管(TFT)使用非晶硅或多晶硅，但是使用如上述那样的金属氧化物半导体代替这些硅材料来制造薄膜晶体管的技术引人瞩目。例如，在专利文献6及专利文献7中公开作为金属氧化物半导体膜使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用于图像显示装置的开关元件等中的技术。
[专利文献1]日本特开昭60-198861号公报
[专利文献2]日本特开平8-264794号公报
[专利文献3]日本特表平11-505377号公报
[专利文献4]日本特开2000-150900号公报
[专利文献5]日本特开2004-103957号公报
[专利文献6]日本特开2007-123861号公报
[专利文献7]日本特开2007-96055号公报
[非专利文献1]
M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，“A ferroelectric transparentthin-film transistor”，Appl.Phys.Lett.，17June 1996，Vol.68p.3650-3652
[非专利文件2]
M.Nakamura，N.Kimizuka，and T.Mohri，“The Phase Relations inthe In2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid StateChem.，1991，Vol.93，p.298-315
[非专利文件3]
N.Kimizuka，M.Isobe，and M.Nakamura，“Syntheses andSingle-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and16)in the In2O3-ZnGa2O4-ZnO System”，J.Solid StateChem.，1995，Vol.116，p.170-178
[非专利文件4]
M.Nakamura，N.Kimizuka，T.Mohri，and M.Isobe，″Syntheses and crystal structures of new homologous compounds，indinm iron zinc oxides(InFeO3(ZnO)m)(m：natural number)andrelated compounds″，KOTAI BUTSURI(SOLID STATE PHYSICS)，1993，Vol.28，No.5，PP.317-327
[非专利文件5]
K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，“Thin-film transistor fabricated in single-crystallinetransparent oxide semiconductor”，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文件6]
K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，“Room-temperature fabrication of transparent flexiblethin-film transistors using amorphous oxide semiconductors”，NATURE，2004，Vol.432，p.488-492
[非专利文献7]
Furubarashi et al.，Japanese Journal of AppliedPhysics，Vol.44，No.34,2005，p.L1063-L1065
通过溅射法等在300℃以下的温度中可以形成氧化物半导体膜，并且可以容易在大型衬底的大范围内形成将沟道形成区设置在氧化物半导体中的薄膜晶体管。因此，可以期待将氧化物半导体应用于有源矩阵型的显示装置。
另一方面，在有源矩阵型的液晶显示装置中，在较短的栅极开关时间期间进行对于液晶层的电压的施加和存储电容的充电，所以需要大的驱动电流。尤其是在画面大型化或高清晰化的液晶显示装置中要求更大的驱动电流。因此，用作开关元件的薄膜晶体管优选为场效应迁移率高的薄膜晶体管。
发明内容
据此，本发明的目的之一在于在使用氧化物半导体的薄膜晶体管中，提高场效应迁移率。本发明的目的之一还在于即使提高薄膜晶体管的场效应迁移率，也抑制截止电流的增大。另外，本发明的目的之一还在于提供具有使用该氧化物半导体的薄膜晶体管的显示装置。
本发明的要点是，在形成薄膜晶体管时，使用氧化物半导体层，在该氧化物半导体层和栅绝缘层之间形成包含金属如钛且其电导率高于该氧化物半导体层的电导率的簇(cluster)。
所公开的发明的一例是一种半导体装置，包括：栅电极层；所述栅电极层上的栅绝缘层；所述栅绝缘层上的多个包含钛的簇；所述栅绝缘层及所述多个包含钛的簇上的氧化物半导体层；以及所述氧化物半导体层上的源电极层及漏电极层，其中所述氧化物半导体层和所述源电极层及漏电极层电连接。
所公开的发明的另一例是一种半导体装置，包括：栅电极层；所述栅电极层上的栅绝缘层；所述栅绝缘层上的多个包含钛的簇；所述栅绝缘层及所述多个包含钛的簇上的氧化物半导体层；所述氧化物半导体层上的具有n型导电型的缓冲层；以及所述缓冲层上的源电极层及漏电极层，其中所述多个包含钛的簇的电导率高于所述氧化物半导体层的电导率，所述缓冲层的载流子浓度高于所述氧化物半导体层的载流子浓度，并且所述氧化物半导体层和所述源电极层及漏电极层通过所述缓冲层而电连接。
注意，所述多个簇包含具有比所述氧化物半导体层高的电导率的钛化合物。
注意，所述多个包含钛的簇的以和所述栅绝缘层接触的面为基准的高度优选为大于等于3nm且小于等于5nm。另外，所述多个包含钛的簇优选包含选自铌(Nb)、钽(Ta)中的至少一种杂质元素。
注意，所述氧化物半导体层及所述缓冲层优选包含选自铟、镓及锌中的至少一种。另外，所述氧化物半导体层的膜厚度为大于等于10nm且小于等于150nm，优选为大于等于20nm且小于等于60nm。
注意，所述氧化物半导体层优选在所述源电极层和漏电极层之间具有膜厚比与所述源电极层及漏电极层重叠的第二区域薄的第一区域。另外，也可以在所述氧化物半导体层上具有由无机材料构成的沟道保护层。
所公开的发明的另一例是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在所述栅电极层上形成栅绝缘层；在所述栅绝缘层上分散地形成多个包含钛的簇；在所述栅绝缘层及所述多个包含钛的簇上通过溅射法形成氧化物半导体膜；对所述氧化物半导体膜进行蚀刻形成岛状的氧化物半导体层；在所述岛状的氧化物半导体层上形成导电层；以及对所述导电层进行蚀刻形成氧化物半导体层和源电极层及漏电极层。在所述栅绝缘层及所述多个包含钛的簇上形成有所述氧化物半导体层。
注意，在本说明书中，簇是指多个原子或分子汇集中而成的结构单位，并且簇不采用膜结构。包含钛的簇是指包含钛且具有导电性的簇。因此，如果使包含钛且具有导电性的簇汇集来形成膜，则该膜呈现高于形成在多个包含钛的簇上的氧化物半导体层的导电性且不照射光也具有导电性。
注意，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或层叠顺序。另外，其在本说明书中不表示用来特定发明的事项的固有名词。
注意，在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置，因此电光学装置、半导体电路及电子设备都是半导体装置。
在使用氧化物半导体层的薄膜晶体管中，通过在氧化物半导体层和栅绝缘层之间形成包含钛且其电导率高于氧化物半导体层的电导率的簇，可以提高该薄膜晶体管的场效应迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的同时抑制截止电流的增大。
通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性好的显示装置。
附图说明
图1A至1C是说明实施方式的半导体装置的图；
图2A至2C是说明实施方式的半导体装置的图；
图3A至3C是说明实施方式的半导体装置的制造方法的图；
图4A至4C是说明实施方式的半导体装置的制造方法的图；
图5A至5C是说明实施方式的半导体装置的制造方法的图；
图6是说明实施方式的半导体装置的制造方法的图；
图7是说明实施方式的半导体装置的制造方法的图；
图8是说明实施方式的半导体装置的制造方法的图；
图9是说明实施方式的半导体装置的制造方法的图；
图10A1、10A2、10B1及10B2是说明实施方式的半导体装置的图；
图11是说明实施方式的半导体装置的图；
图12是说明实施方式的半导体装置的图；
图13A至13C是说明实施方式的半导体装置的制造方法的图；
图14A至14C是说明实施方式的半导体装置的图；
图15A和15B是说明半导体装置的框图的图；
图16是说明信号线驱动电路的结构的图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明信号线驱动电路的工作的时序图；
图19是说明移位寄存器的结构的图；
图20是说明实施方式的触发器的连接结构的图；
图21A1、21A2及21B是说明实施方式的半导体装置的图；
图22是说明实施方式的半导体装置的图；
图23是说明实施方式的半导体装置的图；
图24是说明实施方式的半导体装置的像素等效电路的图；
图25A至25C是说明实施方式的半导体装置的图；
图26A和26B是说明实施方式的半导体装置的图；
图27A和27B是说明电子纸的使用方式的例子的图；
图28是表示电子书籍的一例的外观图；
图29A和29B是表示电视装置及数码相框的例子的外观图；
图30A和30B是表示游戏机的例子的外观图；
图31是表示移动电话机的一例的外观图；
图32A至32C是说明钛化合物的状态密度的图；
图33A和33B是说明钛化合物的状态密度的图；
图34A至34C是说明钛化合物的状态密度的图；
图35是说明钛化合物的状态密度的图。
(附图标记说明)
100衬底；101栅极电极层；102栅绝缘层；103氧化物半导体层；104沟道保护层；105a源电极层或漏电极层；105b源电极层或漏电极层；106簇；106a簇；106b簇；106c簇；107保护绝缘层；108电容布线；110像素电极层；112导电层；112a导电层；113导电层；113a导电层；114导电层；114a导电层；115导电层；120连接电极；121端子；122端子；125接触孔；126接触孔；127接触孔；128透明导电膜；129透明导电膜；131抗蚀剂掩模；132抗蚀剂掩模；150端子；151端子；152栅绝缘层；153连接电极；154保护绝缘膜；155透明导电膜；156电极；170薄膜晶体管；171薄膜晶体管；301a缓冲层；302缓冲层；400衬底；401a栅极电极层；401b栅极电极层；402栅绝缘层；403a氧化物半导体层；403b氧化物半导体层；404接触孔；405a布线；405b布线；405c布线；406簇；430a薄膜晶体管；430b薄膜晶体管；580衬底；581薄膜晶体管；583栅绝缘膜；584绝缘层；585绝缘层；587电极层；588电极层；589球形粒子；590a黑色区；590b白色区；594空洞；595填料；1000移动电话机；1001框体；1002显示部；1003操作按钮；1004外部连接端；1005扬声器；1006麦克；2600TFT衬底；2601对置衬底；2602密封材料；2603像素部；2604显示元件；2605着色层；2606偏振片；2607偏振片；2608布线电路部；2609柔性线路板；2610冷阴极管；2611反射板；2612电路衬底；2613扩散板；2631招贴；2632车厢广告；2700电子书籍；2701框体；2703框体；2705显示部；2707显示部；2711轴部；2721电源；2723操作键；2725扬声器；4001衬底；4002像素部；4003信号线驱动电路；4004扫描线驱动电路；4005密封材料；4006衬底；4008液晶层；4010薄膜晶体管；4011薄膜晶体管；4013液晶元件；4015连接端子电极；4016端子电极；4018FPC；4019各向异性导电膜；4020绝缘层；4021绝缘层；4030像素电极层；4031对置电极层；4032绝缘层；4033绝缘层；4501衬底；4502像素部；4503a信号线驱动电路；4503b信号线驱动电路；4504a扫描线驱动电路；4504b扫描线驱动电路；4505密封材料；4506衬底；4507填料；4509薄膜晶体管；4510薄膜晶体管；4511发光元件；4512电场发光层；4513电极层；4515连接端子电极；4516端子电极；4517电极层；4518a FPC；4519各向异性导电膜；4520分隔壁；5300衬底；5301像素部；5302扫描线驱动电路；5303信号线驱动电路；5400衬底；5401像素部；5402扫描线驱动电路；5403信号线驱动电路；5404扫描线驱动电路；5501布线；5502布线；5503布线；5504布线；；5505布线；5506布线；5543节点；5544节点；5571薄膜晶体管；5572薄膜晶体管；5573薄膜晶体管；5574薄膜晶体管；5575薄膜晶体管；5576薄膜晶体管；5577薄膜晶体管；5578薄膜晶体管；5601驱动器IC；5602开关组；5603a薄膜晶体管；5603b薄膜晶体管；5603c薄膜晶体管；5611布线；5612布线；5613布线；5621布线；5701触发器；5703a时序；5703b时序；5703c时序；5711布线；5712布线；5713布线；5714布线；5715布线；5716布线；5717布线；5721信号；5803a时序；5803b时序；5803c时序；5821信号；6400像素；6401开关用薄膜晶体管；6402驱动用薄膜晶体管；6403电容元件；6404发光元件；6405信号线；6406扫描线；6407电源线；6408共同电极；7001TFT；7002发光元件；7003阴极；7004发光层；7005阳极；7011驱动用TFT；7012发光元件；7013阴极；7014发光层；7015阳极；7016屏蔽膜；7017导电膜；7021驱动用TFT；7022发光元件；7023阴极；7024发光层；7025阳极；7027导电膜；9400通信装置；9401框体；9402操作按钮；9403外部输入端子；9404麦克；9405扬声器；9406发光部；9410显示装置；9411框体；9412显示部；9413操作按钮；9600电视装置；9601框体；9603显示部；9605支架；9607显示部；9609操作键；9610遥控操作机；9700数码相框；9701框体；9703显示部；9881框体；9882显示部；9883显示部；9884扬声器部；9885操作键；9886记录媒体插入部；9887连接端子；9888传感器；9889麦克风；9890LED灯；9891框体；9893连接部；9900投币机；9901框体；9903显示部
具体实施方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解的一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围内的情况下可以被变化为各种各样的形式。因此，本发明不应当被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的发明的结构中，在不同附图中使用相同的附图标记表示相同部分或具有相同功能的部分，并且省略重复说明。
实施方式1
在本实施方式中，使用图1A至1C说明薄膜晶体管的结构。
图1A至1C示出本实施方式的底栅结构的薄膜晶体管。图1A是截面图，图1B是平面图。图1A是在图1B中沿线A1-A2的截面图。此外，图1C是图1A的氧化物半导体层103中的扩大图。
图1A至1C所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅绝缘层102，在栅绝缘层102上分散地设置有多个包含钛的簇106，在栅绝缘层102及所述多个包含钛的簇106上设置有氧化物半导体层103，在氧化物半导体层103上设置有源电极层或漏电极层105a、105b。注意，氧化物半导体层103的至少一部分以接触栅绝缘层102上表面的方式设置。
栅电极层101使用铝、铜、钼、钛、铬、钽、钨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物，以单层或叠层形成。所述栅电极层101优选由铝和铜等低电阻导电材料形成，然而，所述低电阻导电材料有耐热性较低或容易腐蚀等问题，所以优选与耐热性导电材料组合来使用。作为耐热性导电材料使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101的层叠结构，优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、或层叠氮化钛层和钼层的两层结构。作为三层结构，优选采用层叠钨层或氮化钨层、使用铝和硅的合金或铝和钛的合金的层、氮化钛或钛层的结构。
作为形成氧化物半导体层103的氧化物半导体，优选使用表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体，特别优选使用In-Ga-Zn-O类氧化物半导体。另外，M表示选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)中的一种金属元素或多种金属元素。例如，作为M，除了采用Ga，有时还采用包含诸如Ga和Ni或Ga和Fe等Ga以外的上述金属元素。此外，在上述氧化物半导体中，还有不仅包含作为M的金属元素，而且还包含作为杂质元素的Fe、Ni其他过渡金属元素或该过渡金属的氧化物的氧化物半导体。在本说明书中，在表示为InMO3(ZnO)m(m＞0)的结构式的氧化物半导体中，将具有作为M至少包含Ga的结构式的氧化物半导体称为In-Ga-Zn-O类氧化物半导体，也将该In-Ga-Zn-O类氧化物的薄膜称为In-Ga-Zn-O类非单晶膜。
通过XRD(X线分析)分析，在In-Ga-Zn-O类非单晶膜的结晶结构中观察到了非晶结构。另外，In-Ga-Zn-O类非单晶膜在使用溅射法进行成膜之后以200℃至500℃，典型地以300℃至400℃进行10分钟至100分钟的热处理。
然而，形成氧化物半导体层103的氧化物半导体层不局限于具有表示为InMO3(ZnO)m(m＞0)的结构的氧化物半导体层。例如，也可以使用由氧化铟(InOx)、氧化锌(ZnOx)、氧化锡(SnO)、氧化铟锌(IZO)、氧化铟锡(ITO)、包含氧化硅的氧化铟锡(ITSO)、添加有镓的氧化锌(GZO)等构成的氧化物半导体层。
氧化物半导体层103的厚度为大于等于10nm且小于等于150nm，优选为大于等于20nm且小于等于60nm。另外，氧化物半导体层103在源电极层或漏电极层105a、105b之间具有厚度比与源电极层或漏电极层105a、105b重叠的区域薄的区域。
氧化物半导体层103的载流子浓度范围优选低于1×1017/cm3(更优选为大于等于1×1011/cm3)。氧化物半导体层103的载流子浓度范围超过上述范围时，有薄膜晶体管成为常开启状态(normally-on)的忧虑。
也可以使氧化物半导体层103包含绝缘性的杂质。作为该杂质，采用以氧化硅、氧化锗等为代表的绝缘性氧化物；以氮化硅等为代表的绝缘性氮化物；或者氧氮化硅等的绝缘性氧氮化物。
以不损害氧化物半导体的导电性的浓度添加这些绝缘性氧化物或绝缘性氮化物。
通过使氧化物半导体层103包含绝缘性的杂质，可以抑制该氧化物半导体层103的晶化。通过抑制氧化物半导体层103的晶化，可以使薄膜晶体管的特性稳定。
另外，通过使In-Ga-Zn-O类氧化物半导体包含氧化硅等的杂质，即使进行300℃至600℃的热处理，也可以防止该氧化物半导体的晶化或微晶粒的生成。
在将In-Ga-Zn-O类氧化物半导体用作沟道形成区的薄膜晶体管的制造过程中，通过进行热处理可以提高S值(亚阈值摆值：subthreshold swing value)、场效应迁移率，但是，即使在这种情况下也可以防止薄膜晶体管成为常开启状态。另外，即使在对该薄膜晶体管施加热应力、偏置应力的情况下，也可以防止阈值电压的变动。
作为用于氧化物半导体层103的氧化物半导体，除了上述材料之外，还可以采用In-Sn-Zn-O类、Sn-Ga-Zn-O类、In-Zn-O类、Sn-Zn-O类、Ga-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体。就是说，通过使这些氧化物半导体包含绝缘性的杂质，可以抑制该氧化物半导体层103的晶化，并且使薄膜晶体管的特性稳定。
包含钛的簇106是包含钛且其电导率高于氧化物半导体层103的电导率的簇。例如，作为该簇的例子可以举出金属钛、氮化钛、氧化钛。另外，也可以对包含钛的氧化物添加铌(Nb)、钽(Ta)等的杂质，而提高电导率。注意，包含钛的簇106也可以为晶化状态。
通过状态密度的计算可知作为电导率比氧化物半导体层103高的簇而使用的钛化合物的电子状态。状态密度的计算根据基于密度泛函理论的第一原理计算进行，而计算出的钛化合物的结构分别为TiO(NaCl型)、Ti2O3(Al2O3型)、TiO2(锐钛矿(Anatase)、金红石(Rutile)、板钛矿(Brookite))、Ti、氮化钛(陨氯钛矿(Osbornite))、TiO0.5N0.5(NaCl型)，将该结构最优化并计算电子状态。作为计算程序使用CASTEP，而作为泛函使用GGA-PBE。
计算钛的状态密度的结果是，如图32A所示那样可知是费密能级在传导带的内部的金属。同样，根据图32B和32C所示的状态密度图也可知氮化钛及氧氮化钛(TiO0.5N0.5)以与金属同样的导电机理而呈现导电性。
另外，在示出计算一氧化钛(TiO)及Ti2O3的状态密度的结果的图33A和33B中，也可以确认费密能级在传导带的内部，而可知是以与金属同样的导电机理而呈现导电性。
另一方面，在图34A至34C所示的二氧化钛(TiO2)的状态密度图中，由于费密能级在价电子带的上端，并且可以确认有较大的带隙，所以二氧化钛(TiO2)可以被认为是半导体。因此可以认为，虽然氧化钛TiOx(x＞0)在氧的成分较高的情况下为半导体，但是随着氧的成分的下降，氧化钛TiOx(x＞0)以与金属同样的导电机理而呈现导电性。另外，对锐钛矿型的二氧化钛(TiO2)添加Nb作为杂质时，可知状态密度如图35所示那样，费密能级转移到传导带，并且产生载流子而传导率提高。如上所述，大多数包含钛的化合物具有导电性，可以将其用作本实施方式的包含钛的簇。
另外，包含钛的簇106的高度R大于0nm且小于等于10nm，优选为大于等于3nm且小于等于5nm。在此，如图1C所示，高度R是指以栅绝缘层102的平面和包含钛的簇106接触的面为基准的包含钛的簇106的高度。另外，包含钛的簇106的形状不局限于图1C的包含钛的簇106a那样的半球状。包含钛的簇106既可以如包含钛的簇106b那样使半球成为向横方向扁平的形状，又可以如包含钛的簇106c那样使半球成为向纵方向扁平的形状。
在氧化物半导体层103的沟道形成区中，分散地设置有包含钛的多个簇106。因此，当薄膜晶体管导通时，使漏极电流经过包含钛的簇106而流过，从而可以提高场效应迁移率。另外，当薄膜晶体管截止时，利用氧化物半导体层103防止载流子的感应，而可以抑制截止电流的增大。
另外，包含钛的簇106对氧的亲和性高，所以包含钛的簇106从围绕周围的氧化物半导体层103吸引氧。其结果是，包含钛的簇106和氧化物半导体层103的界面的电性接合良好。
源电极层或漏电极层105a采用由第一导电层112a、112b、第二导电层113a、113b、第三导电层114a、114b构成的三层结构。作为第一导电层(112a、112b)、第二导电层(113a、113b)、及第三导电层(114a、114b)的材料，可以使用铝、铜、钼、钛、铬、钽、钨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。尤其是，为了抑制布线电阻，优选由铝和铜等低电阻导电材料形成第一导电层(112a、112b)、第二导电层(113a、113b)、及第三导电层(114a、114b)，然而，因为低电阻导电材料有耐热性低或容易腐蚀的问题，所以优选与耐热性导电材料组合来使用。作为耐热性导电材料使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为第一导电层112a、112b及第三导电层114a、114b优选使用作为耐热性导电材料的钛，而作为第二导电层113a、113b优选使用低电阻的包含钕的铝合金。通过采用这种结构，可以形成抑制了电阻并抑制了小丘的发生的导电层。注意，在本实施方式中，源电极层或漏电极层105a、105b采用由第一导电层112a、112b、第二导电层113a、113b、第三导电层114a、114b构成的三层结构，但是不局限于此，源电极层或漏电极层105a、105b既可以采用单层结构或两层结构，又可以采用大于等于四层的结构。
另外，不局限于图1A至1C所示的反交错型结构的薄膜晶体管，也可以采用如图2A至2C所示那样的在氧化物半导体层103上设置有沟道保护层104的反交错型结构的薄膜晶体管。作为沟道保护层104，可以使用通过等离子体CVD法或热CVD法等的气相沉积法或溅射法形成的无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)的膜。通过采用在氧化物半导体层103上设置沟道保护层104的结构，可以防止在制造步骤中对氧化物半导体层103的沟道形成区的损伤(形成氧化物半导体层103时的蚀刻的等离子体、由于蚀刻剂导致的膜的减薄和氧化等)。因此，可以提高薄膜晶体管的可靠性。注意，图2A至2C所示的薄膜晶体管除了形成在氧化物半导体层103上的沟道保护层104之外，采用与图1A至1C所示的薄膜晶体管相同的结构，并且附图中的附图标记也使用与图1A至1C所示的薄膜晶体管相同的附图标记。
通过采用上述结构，在成为有源层的氧化物半导体层和栅绝缘层之间形成包含钛且其电导率高于该氧化物半导体层的电导率的簇，而当薄膜晶体管导通时可以提高场效应迁移率。另外，可以与提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式2
在本实施方式中，使用图3A至图11说明包括实施方式1所示的薄膜晶体管的显示装置的制造工序。图3A至图5C是截面图，图6至图11是平面图，并且图6至图9中的线A1-A2及线B1-B2对应于图3A至图5C的截面图中的线A1-A2、B1-B2。
首先准备衬底100。衬底100除了可以使用通过熔融法或浮法(float method)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘膜的衬底。衬底100的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，还可以在衬底100上形成绝缘膜作为基底膜。作为基底膜，可以是利用CVD法或溅射法等形成的氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层。在作为衬底100使用如玻璃衬底等的含有可动离子的衬底的情况下，通过使用氮化硅膜、氮氧化硅膜等的含有氮的膜作为基底膜，可以防止可动离子进入到氧化物半导体层。
接着，通过溅射法或真空蒸镀法在衬底100的整个面上形成用来形成包括栅电极层101的栅极布线、电容布线108以及第一端子121的导电膜。接着，进行第一光刻工序，形成抗蚀剂掩模，利用蚀刻去除不需要的部分来形成布线及电极(包括栅电极层101的栅极布线、电容布线108以及第一端子121)。此时，为了防止台阶断线，优选以至少将栅电极层101的端部形成为锥形形状的方式进行蚀刻。图3A示出这个阶段的截面图。另外，这个阶段的平面图相当于图6。
包括栅电极层101的栅极布线、电容布线108、端子部的第一端子121可以使用实施方式1所示的导电材料的单层或叠层形成。
接着，在栅电极层101的整个表面上形成栅绝缘层102。通过CVD法或溅射法等，以50nm至250nm的厚度形成栅绝缘层102。
例如，通过CVD法或溅射法并使用氧化硅膜来形成100nm厚的栅绝缘层102。当然，栅绝缘层102不局限于这种氧化硅膜，也可以使用氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等其他绝缘膜来形成由这些材料构成的单层或叠层结构。
此外，作为栅绝缘层102，也可以采用使用有机硅烷气体的CVD法形成氧化硅层。作为有机硅烷气体，可以使用含硅化合物诸如正硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。
此外，作为栅绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种或更多种化合物的化合物。
注意，在本说明书中，氧氮化物是指作为其组成氧原子的数量多于氮原子的数量的物质，而氮氧化物是指作为成分的氮原子的数量多于氧原子的数量的物质。例如，氧氮化硅膜是指如下膜：作为其成分，氧原子的数量比氮原子的数量多且当使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量时，作为浓度范围，包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、0.1原子％至10原子％的氢。此外，氮氧化硅膜是指如下膜：作为其成分，氮原子的数量比氧原子的数量多且当使用RBS和HFS测量时，作为浓度范围，其包括5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、以及10原子％至30原子％的氢。但是，当将构成氧氮化硅或氮氧化硅的原子总量设定为100原子％时，氮、氧、硅及氢的含量比率在上述范围内。
接着，进行第二光刻工序形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分且形成到达与栅电极层101相同材料的布线或电极层的接触孔。设置该接触孔是为与后续形成的导电膜直接连接。例如，当在驱动电路部中，在形成与栅电极层、源电极层或漏电极层直接接触的薄膜晶体管、与端子部的栅极布线电连接的端子时形成接触孔。
注意，在形成用来形成氧化物半导体层103的氧化物半导体膜及包含钛的簇106之前，优选进行在设置有衬底100的处理室内引入氩气体来产生等离子体的反溅射，去除附着于栅绝缘层表面的尘屑。另外，通过进行反溅射，可以提高栅绝缘层102表面的平坦性。反溅射是指一种方法，其中不对靶材一侧施加电压，而在氩气氛下使用RF电源对衬底一侧施加电压并在衬底上产生等离子体来对表面进行改性。另外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛中加入氧、N2O等的气氛下进行。另外，也可以对氩气氛中加入Cl2、CF4等的气氛下进行。在反溅射处理之后，通过不暴露于大气地形成氧化物半导体膜，可以防止在栅绝缘层102、氧化物半导体层103及包含钛的簇106的界面上附着尘屑或水分。
接着，在栅绝缘层102上分散地形成多个包含钛的簇106。另外，也可以除了钛之外，还添加铌(Nb)或钽(Ta)，而提高电导率。另外，也可以包含铟(In)、锌(Zn)、锡(Sn)、钼(Mo)或钨(W)。但是，要使包含钛的簇106的电导率高于氧化物半导体层103的电导率。并且，包含钛的簇106也可以为晶化状态。这些包含钛的簇可以通过溅射法、蒸镀法、溶胶-凝胶法等形成。将包含钛的簇106的高度R设定为大于0nm且小于等于10nm，优选为大于等于3nm且小于等于5nm。在这里，与实施方式1同样，高度R是指以栅绝缘层102的平面和包含钛的簇106接触的面为基准的包含钛的簇106的高度。
接着，以不暴露于大气中的方式在氩等稀有气体和氧气体的气氛下通过溅射法形成用于形成氧化物半导体层103的氧化物半导体膜。作为氧化物半导体膜可以使用实施方式1所示的氧化物半导体，优选使用In-Ga-Zn-O类氧化物半导体。作为具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，成膜气体的流量比为Ar∶O2＝50∶5(sccm)，将成膜温度设定为室温来进行溅射成膜。另外，可以在包括In2O3的直径为8英寸的圆盘上布置颗粒状的Ga2O3和ZnO作为靶材。此外，若使用脉冲直流(DC)电源，则可以减少尘屑，膜厚度分布也变得均匀，所以这是优选的。In-Ga-Zn-O类非单晶膜的厚度为大于等于10nm且小于等于150nm，优选为大于等于20nm且小于等于60nm。
在通过溅射法形成In-Ga-Zn-O类非单晶膜的情况下，也可以使包含In、Ga及Zn的氧化物半导体靶材包括绝缘性的杂质。该杂质是以氧化硅、氧化锗等为代表的绝缘性氧化物、以氮化硅为代表的绝缘性氮化物、或氧氮化硅等的绝缘性氧氮化物等。例如，优选使氧化物半导体靶材包含大于等于0.1重量％且小于等于10重量％的SiO2，优选包含大于等于1重量％且小于等于6重量％的SiO2。
通过使氧化物半导体包含绝缘性的杂质，可以容易使形成的氧化物半导体膜非晶化。另外，在对氧化物半导体膜进行热处理的情况下，可以抑制氧化物半导体膜的晶化。
除了In-Ga-Zn-O类氧化物半导体之外，还可以通过使In-Sn-Zn-O类、Sn-Ga-Zn-O类、In-Zn-O类、Sn-Zn-O类、Ga-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体包含绝缘性的杂质，来获得同样的效果。
例如，在通过溅射法形成添加有氧化硅的In-Sn-Zn-O类氧化物半导体的情况下，作为靶材使用以预定的比率烧结In2O3、SnO2、ZnO、SiO2的靶材。另外，在采用添加有氧化硅的In-Zn-O类氧化物半导体的情况下，作为靶材使用以预定的比率烧结In2O3、ZnO、SiO2的靶材。另外，在通过溅射法形成添加有氧化硅的Sn-Zn-O类氧化物半导体膜的情况下，使用如下靶材，即：以预定的比率混合SnO2和ZnO，以相对于SnO2和ZnO的总计为大于等于1wt％且小于等于10wt％，优选为大于等于2wt％且小于等于8wt％的比率添加SiO2，并且烧结后的靶材。
形成In-Ga-Zn-O类非单晶膜，既可以使用与之前进行了反溅射的处理室同一个处理室，又可以使用与之前进行了反溅射的处理室不同的处理室。
在溅射法中，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，还有以脉冲方法施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。
此外，有利用在处理室内具备磁石机构的磁控管溅射法的溅射装置；和不使用辉光放电而利用使用微波来产生的等离子体的ECR溅射法的溅射装置。
此外，作为使用溅射法的成膜方法，还有在成膜时使靶材物质和溅射气体成分发生化学反应而形成它们的化合物薄膜的反应溅射法，以及在成膜时对衬底也施加电压的偏压溅射法。
接着，进行第三光刻工序，形成抗蚀剂掩模，并对In-Ga-Zn-O类非单晶膜进行蚀刻。可以将柠檬酸或草酸等的有机酸用作蚀刻剂进行In-Ga-Zn-O类非单晶膜的蚀刻。在此通过使用ITO07N(日本关东化学公司制造)的湿法蚀刻去除不需要的部分来使In-Ga-Zn-O类非单晶膜成为岛状，并且形成作为In-Ga-Zn-O类非单晶膜的氧化物半导体层103。与此同时，对形成在不重叠于氧化物半导体层103的位置的包含钛的簇106也进行蚀刻。通过将氧化物半导体层103的端部蚀刻为锥形，可以防止因台阶形状导致的布线的断开。但是，在与In-Ga-Zn-O类非单晶膜同时的蚀刻中不能完全去除包含钛的簇106的情况下，再次进行蚀刻而去除残留的包含钛的簇106。
此外，此时的蚀刻不局限于湿法蚀刻，而也可以利用干法蚀刻。作为用于干法蚀刻的蚀刻装置，可以使用如下装置：利用反应性离子蚀刻法(Reactive Ion Etching；RIE法)的蚀刻装置；利用ECR(Electron Cyclotron Resonance；电子回旋共振)或ICP(InductivelyCoupled Plasma；感应耦合等离子体)等的高密度等离子体源的干法蚀刻装置。另外，作为与ICP蚀刻装置相比容易在较大面积上获得均匀放电的干法蚀刻装置，有ECCP(Enhanced Capacitively CoupledPlasma：增强电容耦合等离子体)模式的蚀刻装置，在该ECCP模式的蚀刻装置中，上部电极接地，下部电极连接到13.56MHz的高频电源，并且下部电极还连接到3.2MHz的低频电源。通过采用该ECCP模式的蚀刻装置，例如，即使在作为衬底使用其尺寸超过第10代、即3m的衬底的情况下也可以进行处理。图3B示出这个阶段的截面图。注意，图7相当于这个阶段的平面图。
接着，利用溅射法或真空蒸镀法在氧化物半导体层103及栅绝缘层102上形成由金属材料构成的第一导电层112、第二导电层113及第三导电层114。图3C示出这个阶段的截面图。
作为第一导电层112、第二导电层113、第三导电层114的材料，可以使用实施方式1所示的导电材料且以单层或叠层形成。在本实施方式中，作为第一导电层112及第三导电层114使用作为耐热性导电材料的钛，并且作为第二导电层113使用包含钕的铝合金。通过采用这种结构，可以形成抑制了电阻并抑制了小丘的发生的导电层。
接着，进行第四光刻工序，形成抗蚀剂掩模131，通过蚀刻去除不需要的部分来形成源电极层或漏电极层105a、105b、氧化物半导体层103及连接电极120。作为此时的蚀刻方法使用湿法蚀刻或干法蚀刻。例如，在作为第一导电层112及第三导电层114使用钛，并且作为第二导电层113使用包含钕的铝合金的情况下，可以将过氧化氢溶液、加热盐酸或包含氟化氨的硝酸水溶液用作蚀刻剂来进行湿法蚀刻。例如，可以通过使用KSMF-240(日本关东化学公司制造)，一次性地对第一导电层112、第二导电层113及第三导电层114进行蚀刻。在该蚀刻工序中，氧化物半导体层103的露出区域的一部分也被蚀刻，而在源电极层或漏电极层105a、105b之间形成其厚度薄于与源电极层或漏电极层105a、105b重叠的区域的厚度的区域。因此，包括氧化物半导体层103及包含钛的簇106的沟道形成区重叠于氧化物半导体层103的厚度薄的区域。
在图4A中，因为可以使用过氧化氢溶液、加热盐酸或包含氟化氨的硝酸水溶液用作蚀刻剂一次性地对第一导电层112、第二导电层113、第三导电层114及氧化物半导体层103进行蚀刻，所以源电极层或漏电极层105a、105b及氧化物半导体层103的端部一致，能够成为连续结构。另外，因为使用湿法蚀刻，各向同性地进行蚀刻，所以源电极层或漏电极层105a、105b的端部比抗蚀剂掩模131更缩退。通过上述工序可以制造将氧化物半导体层103及包含钛的簇106用作沟道形成区的薄膜晶体管170。图4A示出这个阶段的截面图。另外，图8相当于这个阶段的平面图。
另外，在该第四光刻工序中，在端子部中残留与源电极层或漏电极层105a、105b相同材料的第二端子122。注意，第二端子122电连接到源极布线(包括源电极层或漏电极层105a、105的源极布线)。
另外，在端子部中，连接电极120通过形成在栅绝缘层中的接触孔直接连接到端子部的第一端子121。注意，虽然在此未图示，但是经过与上述的工序相同的工序，驱动电路的薄膜晶体管的源极布线或漏极布线直接连接到栅电极。
在上述工序中，在将氧化物半导体层103和包含钛的簇106形成为岛状的第三光刻工序、和在形成源电极层或漏电极层105a、105b的第四光刻工序中使用两个掩模。但是，在使用由多灰度(高灰度)掩模形成的具有多种(代表为两种)厚度的区域的抗蚀剂掩模的情况下，可以缩减抗蚀剂掩模数量，所以可以实现工序简化和低成本化。使用图5A至5C说明使用利用多灰度掩模的光刻工序来制造薄膜晶体管171的方法。
首先，与上述工序同样，在栅绝缘层102上分散地形成多个包含钛的簇之后，不暴露于大气地形成氧化物半导体膜。
接着，不是将氧化物半导体膜和包含钛的簇形成为岛状，而是通过溅射法或真空蒸镀法在所述氧化物半导体膜的整个表面上形成由金属材料构成的第一导电层112、第二导电层113、第三导电层114。注意，第一导电层112、第二导电层113、第三导电层114与上述工序同样地形成。图5A示出这个阶段的截面图。
接着，通过使用透过的光具有多个强度的多灰度(高灰度)掩模的曝光，如图5B所示在第三导电层114上形成具有多种不同厚度的区域的抗蚀剂掩模132。抗蚀剂掩模132在与栅电极层101的一部分重叠的区域中具有厚度薄的区域。接着，使用抗蚀剂掩模132，对第一导电层112、第二导电层113、第三导电层114进行蚀刻来将其加工成岛状，形成导电层115。图5B相当于这个阶段的截面图。
然后，对抗蚀剂掩模132进行灰化，形成抗蚀剂掩模131。如图5C所示，抗蚀剂掩模131由于灰化而面积缩小，并且其厚度减薄，而厚度薄的区域的抗蚀剂被去除。
最后，使用抗蚀剂掩模131，对导电层115进行蚀刻，而形成源电极层或漏电极层105a、105b。在该蚀刻工序中，氧化物半导体层103的露出区域的一部分也被蚀刻，而在源电极层或漏电极层105a、105b之间形成厚度比与源电极层或漏电极层105a、105b重叠的区域的厚度薄的区域。另外，由于抗蚀剂掩模131缩小，源电极层或漏电极层105a、105b的端部也被蚀刻。图5C相当于这个阶段的截面图。
在去除抗蚀剂掩模131之后，优选以200℃至600℃，典型的是以250℃至500℃进行热处理。在此将其放置在炉中，在氮气氛下以350℃进行一个小时的热处理。通过该热处理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列。由于通过该热处理而释放阻碍载流子迁移的应变(Strain)(能量)，所以在此的热处理(还包括光退火)是重要的。另外，进行热处理的时序只要在形成In-Ga-Zn-O类非单晶膜之后，就没有特别的限制，例如也可以在形成像素电极之后进行。另外，通过上述热处理也可以使包含钛的簇106晶化，从而能够提高包含钛的簇106的电导率。
再者，也可以对露出的氧化物半导体层103的沟道形成区域进行氧自由基处理。通过进行氧基团处理，可以使薄膜晶体管成为常截止状态(normally-off)。另外，通过进行基团处理，可以恢复由于氧化物半导体层103的蚀刻导致的损伤。基团处理优选在O2、N2O、且更优选为包含氧的N2、He、Ar气氛下进行。另外，还可以在对上述气氛添加Cl2、CF4的气氛下进行所述基团处理。注意，基团处理优选不加偏置(bias)地进行。
接着，形成覆盖薄膜晶体管170的保护绝缘层107。作为保护绝缘层107，可以使用利用溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。
接着，进行第五光刻工序，形成抗蚀剂掩模，并通过对保护绝缘层107的蚀刻来形成到达漏电极层105b的接触孔125。此外，通过在此的蚀刻，形成到达第二端子122的接触孔127、到达连接电极120的接触孔126。图4B表示在去除抗蚀剂掩模之后的截面图。
接着，形成透明导电膜。作为透明导电膜的材料，利用溅射法及真空蒸镀法等形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等。使用盐酸类的溶液对这些材料进行蚀刻处理。然而，由于对ITO的蚀刻容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行第六光刻工序，形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成像素电极层110。
此外，在该第六光刻工序中，以电容部中的栅绝缘层102及保护绝缘层107为电介质并使用电容布线108和像素电极层110形成存储电容(storage capacitor)。
另外，在该第六光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子并使形成在端子部的透明导电膜128、129残留。透明导电膜128、129成为用来与FPC连接的电极或布线。形成在与第一端子121直接连接的连接电极120上的透明导电膜128是用作栅极布线的输入端子的用于连接的端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的用于连接的端子电极。
接着，去除抗蚀剂掩模。图4C示出这个阶段的截面图。另外，图9相当于这个阶段的平面图。
此外，图10A1和图10A2分别示出这个阶段的栅极布线端子部的截面图及平面图。图10A1相当于沿着图10A2中的线C1-C2的截面图。在图10A1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图10A1中，在端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153隔着栅绝缘层152重叠，并互相直接接触以实现导通。另外，连接电极153与透明导电膜155通过设置在保护绝缘膜154中的接触孔直接接触以实现导通。
另外，图10B1及图10B2分别示出源极布线端子部的截面图及平面图。此外，图10B1相当于沿着图10B2中的线D1-D2的截面图。在图10B1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图10B1中，在端子部中，使用与栅极布线相同的材料形成的电极156隔着栅绝缘层102重叠于与源极布线电连接的第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成用于应对杂波的电容或用于应对静电的电容。此外，第二端子150隔着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部中，多个地并排地配置与栅极布线相同电位的第一端子、与源极布线相同电位的第二端子、与电容布线相同电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数量，即可。
像这样，通过六次的光刻工序，使用六个光掩模可以完成包括底栅型的n沟道型薄膜晶体管的薄膜晶体管170的像素薄膜晶体管部、存储电容。而且，通过对应于每一个像素将该像素薄膜晶体管部、存储电容配置为矩阵状来构成像素部，可以将其用作用来制造有源矩阵型显示装置的一个衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，并固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，并且在端子部中设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位，例如GND、0V等的端子。
此外，本实施方式不局限于图9的像素结构。图11示出与图9不同的平面图的例子。图11示出一例，其中不设置电容布线，而隔着保护绝缘膜及栅绝缘层将像素电极与相邻像素的栅极布线重叠来形成存储电容。在此情况下，可以省略电容布线及与电容布线连接的第三端子。另外，在图11中，使用相同的附图标记说明与图9相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过在被选择的像素电极和与该像素电极相对应的对置电极之间施加电压，对配置在像素电极和对置电极之间的液晶层进行光学调制，该光学调制被观察者识别为显示的图案。
当液晶显示装置进行动态显示时，由于液晶分子本身的响应慢，所以有产生余象或动态图像模糊的问题。有一种被称为黑插入的驱动技术，在该驱动技术中为了改善液晶显示装置的动态图像特性，每隔一帧进行整个画面的黑显示。
此外，还有被称为倍速驱动的驱动技术，其中通过将垂直同步频率设定为通常的1.5倍以上，优选设定为通常的2倍以上以改善响应速度，并且针对各帧内的被分割的多个域中的每一个选择要写入的灰度。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，使用多个LED(发光二极管)光源或多个EL光源等构成面光源作为背光灯，并使构成面光源的各光源独立地在一个帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在这种驱动技术中可以部分地关断LED，所以尤其是在进行一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少的效果。
通过组合这些驱动技术，可以比现有的液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。
由于根据本实施方式而得到的n沟道型晶体管将In-Ga-Zn-O类非单晶膜用于沟道形成区并具有良好的动态特性，因此可以组合这些驱动技术。
此外，在制造发光显示装置的情况下，因为将有机发光元件的一方的电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部中设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部中设置与电源供给线电连接的第五端子。
如上所述，在使用氧化物半导体层的薄膜晶体管中，在成为有源层的氧化物半导体层和栅绝缘层之间形成包含钛且其电导率高于该氧化物半导体层的电导率的簇，而可以在薄膜晶体管导通时提高场效应迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。
通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性好的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，参照图12说明与实施方式1所示的薄膜晶体管不同形状的薄膜晶体管。
图12示出本实施方式的底栅结构的薄膜晶体管。在图12所示的薄膜晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅绝缘层102，在栅绝缘层102上分散地设置有多个包含钛的簇106，在栅绝缘层102及多个包含钛的簇106上设置有氧化物半导体层103，在氧化物半导体层103上设置有缓冲层301a、301b，在缓冲层301a、301b上设置有源电极层或漏电极层105a、105b。另外，源电极层或漏电极层105a、105b具有由第一导电层112a、112b、第二导电层113a、113b、第三导电层114a、114b构成的三层结构。也就是说，图12所示的薄膜晶体管是在实施方式1中的图1A和1B示出的薄膜晶体管的氧化物半导体层103和源电极层或漏电极层105a、105b之间设置有缓冲层301a、301b的薄膜晶体管。
用作源区或漏区的缓冲层301a、301b具有n型导电类型，并将其电导率设定得高于氧化物半导体层103的电导率。
作为可以用作缓冲层301a、301b的n型导电类型且电导率高于氧化物半导体层103的电导率的材料，例如可以举出如在与氧化物半导体层103不同的条件下形成的包含In、Ga及Zn的In-Ga-Zn-O类非单晶膜、包含In、Ga、Zn、氧及氮的膜。
通过溅射法可以形成用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜。但是，用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件与用于氧化物半导体层的In-Ga-Zn-O类非单晶膜的成膜条件不同。例如，使用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件下的氧气体流量的比率低于用于氧化物半导体层的In-Ga-Zn-O类非单晶膜的成膜条件下的氧气体流量的比率。另外，也可以将用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的成膜条件设定为在成膜气体中不包含氧气体的氩等的稀有气体的气氛下。
作为溅射法的具体条件的例子，使用直径为8英寸的包含In、Ga以及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，设衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，成膜气体的流量比为Ar∶O2＝50∶1(sccm)，成膜温度为室温来进行溅射成膜。
另外，使用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜至少包含非晶硅成分，有时在非晶结构中包含晶粒(纳米晶体)。晶粒(纳米晶体)的直径为1nm至10nm，代表的为2nm至4nm左右。
用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的膜厚度为5nm至20nm。当然，在膜中包含晶粒的情况下，所述晶粒的尺寸不超过膜厚度。在本实施方式中，用于缓冲层301a、301b的In-Ga-Zn-O类非单晶膜的膜厚度为5nm。
另外，也可以使缓冲层301a、301b包含赋予n型的杂质元素。作为杂质元素，例如可以使用如镁、铝、钛、铁、锡、钙、锗、钪、钇、锆、铪、硼、铊、铅等。当使缓冲层包含镁、铝、钛等时，具有对氧的阻挡效果等，并且通过成膜之后的加热处理等可以将氧化物半导体层的氧浓度保持于最合适的范围内。
另外，缓冲层的载流子浓度范围优选为大于等于1×1018/cm3(小于等于1×1022/cm3)。
另外，用于缓冲层301a、301b的包含In、Ga、Zn、氧及氮的氧氮化物中的相对于氧(O)的氮(N)的比率(N/O)在5原子％以上且80原子％以下的范围内，优选在10原子％以上且50原子％以下的范围内。用于缓冲层的包含In、Ga、Zn、氧及氮的导电性氧氮化物通过如下方法形成：在包含氮的气氛中使用以包含In、Ga及Zn的氧化物为成分的靶材且通过溅射法进行成膜，并且进行加热处理。
作为溅射法的具体条件例子，使用将包含铟、镓和锌的氧化物烧结而形成的直径12英寸的靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，将衬底和靶材之间的距离设定为60mm，将压力设定为0.4Pa，将直流(DC)电源设定0.5kW，并且在氩与氮的混合气体气氛中进行成膜。氧氮化物膜的厚度为2nm至100nm。将混合气体的总流量设定为40sccm，并以1sccm至40sccm的范围来混合氮气并进行成膜。在本实施方式中，用于缓冲层的导电氧氮化物膜的厚度为5nm。
如上所述，通过设置缓冲层301a、301b，可以在氧化物半导体层和源电极层或漏电极层105a、105b之间，与肖特基结相比可以提高热稳定性，并且可以使薄膜晶体管的工作特性稳定。另外，因为导电性好，所以即使高漏极电压下也可以保持良好的迁移率。
注意，关于本实施方式的薄膜晶体管的缓冲层301a、301b之外的结构和材料参照实施方式1。
本实施方式的薄膜晶体管的制造工序与实施方式2所示的薄膜晶体管的制造工序大致相同。首先，通过实施方式2所示的方法形成用来形成氧化物半导体层103的氧化物半导体膜。通过上述方法利用溅射来形成用来形成缓冲层301a、301b的n型导电类型且电导率高于氧化物半导体膜103的电导率的材料膜。接着，通过第三光刻工序，与氧化物半导体层103的形成方法同样，将n型导电类型且具有高于氧化物半导体层103的电导率的材料膜蚀刻为岛状，来形成缓冲层302(参照图13A)。接着，通过实施方式2所示的方法形成第一导电层112、第二导电层113及第三导电层114(参照图13B)。接着，通过第四光刻工序形成源电极层或漏电极层105a、105b、氧化物半导体层103及缓冲层301a、301b(参照图13C)。以后的工序与实施方式2同样。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
通过设置其电导率高于氧化物半导体层103的电导率的缓冲层302，可以实现薄膜晶体管的工作的稳定化。另外，可以在薄膜晶体管导通时提高场效应迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。
实施方式4
在本实施方式中，说明使用两个实施方式1所说明的薄膜晶体管的反相器电路。
使用反相器电路、电容、电阻等构成用来驱动像素部的驱动电路。在组合两个n沟道型TFT形成反相器电路的情况下，有组合增强型晶体管和耗尽型晶体管形成反相器电路的情况(以下称为EDMOS电路)以及使用两个增强型TFT形成反相器电路的情况(以下称为EEMOS电路)。注意，在n沟道型TFT的阈值电压是正的情况下，定义为增强型晶体管，而在n沟道型TFT的阈值电压是负的情况下，定义为耗尽型晶体管。在本说明书中按照该定义进行描述。
将像素部和驱动电路形成在同一衬底上，并且在像素部中，使用配置为矩阵状的增强型晶体管切换对像素电极的电压施加的导通/截止。配置于该像素部中的增强型晶体管，使用氧化物半导体，其电特性泄漏电流少且可以实现低耗电量驱动。
图14A表示驱动电路的反相器电路的截面结构。注意，图14A至14C所示的第一薄膜晶体管430a、第二薄膜晶体管430b是本发明的一个方式的反交错型薄膜晶体管。
图14A所示的第一薄膜晶体管430a，在衬底400上设置有第一栅电极层401a，在第一栅电极层401a上设置有栅绝缘层402，在栅绝缘层402上分散地设置有多个包含钛的簇406，在栅绝缘层402及多个包含钛的簇406上设置有第一氧化物半导体层403a，在第一氧化物半导体层403a上设置有第一布线405a及第二布线405b。同样，在第二薄膜晶体管430b中，也在衬底400上设置有第二栅电极层401b，在第二栅电极层401b上设置有栅绝缘层402，在栅绝缘层402上分散地设置有多个包含钛的簇406，在栅绝缘层402及包含钛的簇406上设置有第二氧化物半导体层403b，在第二氧化物半导体层403b上设置有第二布线405b及第三布线405c。在此，第二布线405b通过形成在栅绝缘层402中的接触孔404直接连接到第二栅电极层401b。第一氧化物半导体层403a及第二氧化物半导体层403b的至少一部分以与栅绝缘层402的上表面相接触的方式设置。注意，各部分的结构和材料参照实施方式2的薄膜晶体管。
第一布线405a是接地电位的电源线(接地电源线)。该接地电位的电源线也可以是被施加负电压VDL的电源线(负电源线)。第三布线405c是被施加正电压VDD的电源线(正电源线)。
如图14A所示那样，电连接到第一氧化物半导体层403a和第二氧化物半导体层403b的双方的第二布线405b通过形成在栅绝缘层402上的接触孔404与第二薄膜晶体管430b的第二栅电极层401b直接连接。通过将第二布线405b和第二栅电极层401b直接连接，可以获得良好的接触并减少接触电阻。与隔着其他导电膜，例如隔着透明导电膜而连接第二栅电极层401b和第二布线405b的情况相比，可以实现减少接触孔数、占有面积由于接触孔数的减少而缩小。
此外，图14C示出驱动电路的反相器电路的俯视图。在图14C中，沿着虚线Z1-Z2截断的截面相当于图14A。
另外，图14B示出EDMOS电路的等效电路。图14A及图14C所示的电路连接相当于图14B，并且它是第一薄膜晶体管430a为增强型n沟道型晶体管，而第二薄膜晶体管430b为耗尽型n沟道型晶体管的例子。
作为在同一衬底上制造增强型n沟道型晶体管和耗尽型n沟道型晶体管的方法，例如使用不同的材料及不同的成膜条件制造第一氧化物半导体层403a和第二氧化物半导体层403b。此外，也可以在氧化物半导体层的上下设置栅电极进行阈值控制，对栅电极施加电压以使得一方TFT成为常开启状态，并使得另一方TFT成为常截止状态而构成EDMOS电路。
另外，不局限于EDMOS电路，通过作为第一薄膜晶体管430a及第二薄膜晶体管430b采用增强型n型晶体管，也可以制造EEMOS电路。在此情况下，用第三布线405c和第二栅电极层401b的连接，代替第二布线405b和第二栅电极层401b的连接。
通过采用上述结构，在成为有源层的氧化物半导体层和栅绝缘层之间形成包含钛且其电导率高于该氧化物半导体层的电导率的簇，而可以当薄膜晶体管导通时提高场效应迁移率。另外，可以在提高薄膜晶体管的场效应迁移率的同时，抑制截止电流的增大。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式5
在本实施方式中，以下使用图15A至图20说明在本发明的一个方式的半导体装置的一例的显示装置中，在同一衬底上制造驱动电路的至少一部分和配置在像素部中的薄膜晶体管的例子。
与其他实施方式例示的方法同样地形成配置在同一衬底上的薄膜晶体管。此外，因为所形成的薄膜晶体管是n沟道型TFT，所以将可以由n沟道型TFT构成的驱动电路的一部分与像素部的薄膜晶体管形成在同一衬底上。
图15A示出本发明的一个方式的半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图15A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及对被选择了的像素的视频信号的输入进行控制的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303朝列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302朝行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn的配置为矩阵形的多个像素(未图示)。并且，各像素与信号线Sj(信号线S1-Sm中的某一个)、扫描线Gi(扫描线G1-Gn中的某一个)连接。
此外，参照图16说明由其他实施方式例示的n沟道型TFT构成的信号线驱动电路。
图16所示的信号线驱动电路包括：驱动器IC5601；开关组5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关组5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关组5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关组5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1、信号线Sm(m＝3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的某一个)通过开关组5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj(j＝3J)。
注意，分别对第一布线5611、第二布线5612、第三布线5613输入信号。
注意，驱动器IC5601优选使用单晶半导体形成。再者，开关组5602_1至5602_M优选与像素部形成在同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关组5602_1至5602_M。或者，也可以通过与像素部贴合在同一衬底上等地设置单晶半导体层，来形成驱动器IC5601。
接着，参照图17的时序图说明图16所示的信号线驱动电路的工作。注意，图17的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图16的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图17相同的工作。
注意，图17的时序图示出第J列的布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。
注意，图17的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj-1，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-2、Data_j-1、Data_j。
如图17所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，图16的信号线驱动电路通过将一个栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图16的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，可以提高图16的信号线驱动电路的可靠性、成品率等。
注意，只要能够如图16所示，将一个栅极选择期间分割为多个子选择期间，并在各子选择期间中从某一个布线向多个信号线分别输入视频信号，则对于薄膜晶体管的配置、数量及驱动方法等就没有限制。
例如，当在三个或更多的子选择期间的每个中从一个布线分别三个以上的信号线输入视频信号时，追加薄膜晶体管及用来控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图18的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图18的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图18所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三薄膜晶体管5603c输入到信号线Sj。
据此，因为应用了图18的时序图的图16的信号线驱动电路，通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图18中，使用相同的附图标记来表示与图17相同的部分，而省略对于同一部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转换器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。一行像素的晶体管的栅电极连接到扫描线。而且，由于必须将一行像素的晶体管同时导通，因此使用能够流过大电流的缓冲器。
参照图19和图20说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图19示出移位寄存器的电路结构。图19所示的移位寄存器由触发器5701_1至5701_n的多个触发器构成。此外，移位寄存器被输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图19的移位寄存器的连接关系。第一级触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2。另外，第二级触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3。
与此同样，第i级触发器5701_i(触发器5701_1至5701_n中的任一个)连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i及第七布线5717_i+1。在此，在i为奇数的情况下，第i级触发器5701_i连接到第二布线5712，在i为偶数的情况下，第i级触发器5701_i连接到第三布线5713。
另外，第n级触发器5701_n连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n及第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，使用图20说明图19所示的触发器的详细结构。图20所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅-源间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
另外，图20所示的触发器具有第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。
在此示出所有薄膜晶体管采用增强型n沟道型晶体管的例子，但是没有特别的限制，例如即使使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，下面示出图20所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。
第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接位置为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接位置为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
在第i级触发器5701_i中，图20中的第一布线5501和图19中的第七布线5717_i-1连接。另外，图20中的第二布线5502和图19中的第七布线5717_i+1连接。另外，图20中的第三布线5503和第七布线5717_i连接。而且，图20中的第六布线5506和第五布线5715连接。
在i为奇数的情况下，图20中的第四布线5504连接到图19中的第二布线5712，在i为偶数的情况下，图20中的第四布线5504连接到图19中的第三布线5713。另外，图20中的第五布线5505和图19中的第四布线5714连接。
但是，在第一级触发器5701_1中，图20中的第一布线5501连接到图19中的第一布线5711。另外，在第n级触发器5701_n中，图20中的第二布线5502连接到图19中的第六布线5716。
此外，也可以仅使用其他实施方式例示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为其他实施方式例示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，由于其他实施方式例示的n沟道型TFT利用In-Ga-Zn-O类非单晶膜的源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使用其他实施方式例示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，通过使用多个扫描线驱动电路对同一扫描线输出信号，有利于显示装置的大型化。
此外，在制造应用本发明的一个方式的半导体装置的一例的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图15B示出有源矩阵型发光显示装置的框图的一例。
图15B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及对被选择的像素的视频信号的输入进行控制的信号线驱动电路5403。
在输入到图15B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。具体而言，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以进行灰度显示。
注意，在图15B所示的发光显示装置中示出一种例子，其当在一个像素中配置两个开关用TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关用TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一方的开关用TFT的栅极布线的第二扫描线的信号，但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关用TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分与像素部的薄膜晶体管形成在同一衬底上。另外，也可以仅使用其他实施方式例示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路不限于液晶显示装置及发光显示装置，还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、其耗电量比其他显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，仅显示集中在一方的粒子的颜色。注意，第一粒子或第二粒子包含染料，并且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电泳效应的显示器，在该介电泳效应中，介电常数高的物质移动到高电场区。电泳显示器的电泳显示装置不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的分散体称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊，使得微囊夹在两个电极之间就完成了有源矩阵型显示装置，当对微囊施加电场时可以进行显示。例如，可以使用利用与其他实施方式例示的方法同样地形成的薄膜晶体管来得到的有源矩阵衬底。
此外，微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、强介电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的复合材料即可。
本实施方式例示的显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
制造本发明的一个方式的其他实施方式例示的薄膜晶体管，并且通过将该薄膜晶体管用于像素部，且还用于驱动电路，可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以通过使用本发明的一个方式的其他实施方式例示的薄膜晶体管，将驱动电路的一部分或全部与像素部形成在同一衬底上，从而形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)元件、有机EL元件等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的状态的面板和在该面板中安装有包括控制器的IC等的状态的模块。再者，本发明的一个方式涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且该元件衬底在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻导电膜形成像素电极之前的状态，而可以采用各种方式。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置在TAB带或TCP的端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图21A1、21A2以及21B说明相当于本发明的一个方式的半导体装置的一个方式的液晶显示面板的外观及截面。图21A1和21A2是一种面板的俯视图，其中利用密封材料4005将可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间，其中薄膜晶体管4010、4011包括形成在第一衬底4001上的其他实施方式例示的In-Ga-Zn-O类非单晶膜作为氧化物半导体层。图21B相当于沿着图21A1、21A2的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，在第一衬底4001和第二衬底4006之间像素部4002和扫描线驱动电路4004与液晶层4008一起由密封材料4005密封。此外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，可以采用COG方法、引线键合方法或TAB方法等。图21A1是通过COG方法安装信号线驱动电路4003的例子，而图21A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图21B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。
薄膜晶体管4010、4011可以应用其他实施方式例示的作为化物半导体层包括In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，并且隔着绝缘层4032、4033夹有液晶层4008。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔件，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔件。另外，对置电极层4031与设置在与薄膜晶体管4010同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电性粒子将对置电极层4031和共同电位线电连接。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围，将混合有5重量％以上的手性(chiral)试剂的液晶组成物用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理，从而视角依赖小。
另外，虽然本实施方式示出透过型液晶显示装置的例子，但是本发明的一个方式也可以应用于反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见的一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
另外，在本实施方式中，采用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖其他实施方式例示的薄膜晶体管的结构，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于此，而使用各种方法形成保护膜即可。
在此，作为保护膜形成叠层结构的绝缘层4020。在此，作为绝缘层4020的第一层，利用溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对防止用作源电极层及漏电极层的铝膜的小丘有效。
另外，作为保护膜的第二层形成绝缘层。在此，利用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行氧化物半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂除了氢之外也可以具有氟、烷基、或芳香烃中的至少一种作为取代基。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行氧化物半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和氧化物半导体层的退火，可以有效地制造半导体装置。
像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电性高分子(也称为导电性聚合物)的导电性组成物形成像素电极层4030、对置电极层4031。使用导电性组成物形成的像素电极的薄层电阻优选为小于等于10000Ω/□，并且其波长为550nm时的透光率优选为大于等于70％。另外，导电组性成物所包含的导电性高分子的电阻率优选为小于等于0.1Ω·cm。
作为导电性高分子，可以使用所谓的π电子共轭类导电性高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与薄膜晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图21A1、21A2以及21B中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图22示出使用应用其他实施方式例示的TFT制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图22是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且其中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态层叠。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domainVertical Alignment)模式、PVA(垂直取向排列；Patterned VerticalAlignment)模式、ASM(轴对称排列微胞；Axially Symmetric alignedMicro-cell)模式、OCB(光学补偿双折射；Optically CompensatedBirefringence)模式、FLC(铁电性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectric Liquid Crystal)模式等。
本实施方式例示的液晶显示面板安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式7
在本实施方式中，作为应用了其他实施方式例示的薄膜晶体管的半导体装置示出电子纸的例子。
在图23中，作为半导体装置的例子示出有源矩阵型电子纸。作为用于半导体装置的薄膜晶体管581，可以应用其他实施方式例示的薄膜晶体管。
图23的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是指一种方法，其将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并使在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
形成在衬底580上的薄膜晶体管581是具有栅绝缘层583和绝缘层584的薄膜晶体管，并且通过形成在绝缘层584和绝缘层585的开口，源电极层或漏电极层电连接到第一电极层587。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图23)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的共同电位线电连接。可以使用其他实施方式例示的任一个共同连接部，通过配置在一对衬底之间的导电性粒子对第二电极层588和共同电位线进行电连接。
此外，还可以使用电泳元件代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。设置在第一电极层和第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地称为电子纸。因为电泳显示元件比液晶显示元件反射率高，所以不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。从而，即使使具有显示功能的半导体装置(也简单地称为显示装置，或称为具备显示装置的半导体装置)远离成为电源供给源的电波发送源，也能够储存显示过的图像。
本实施方式例示的电子纸安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式8
在本实施方式中，作为应用其他实施方式例示的薄膜晶体管的半导体装置示出发光显示装置的例子。在此，通过利用使用电致发光的发光元件来示出显示装置所具有的显示元件。根据其发光材料是有机化合物还是无机化合物来区分利用电致发光的发光元件，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以使电流流过。然后，通过这些载流子(电子和空穴)的复合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，进行发光。根据这种机制，这种发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层再利用电极夹住的结构，并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
图24是作为应用本发明的一个方式的半导体装置的例子，示出能够应用数字时间灰度级驱动(digital time grayscale driving)的像素结构的一例的图。
以下对能够应用数字时间灰度级驱动的像素的结构及像素的工作进行说明。在此示出在一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管将其他实施方式例示的氧化物半导体层(In-Ga-Zn-O类非单晶膜)用作沟道形成区。
像素6400包括：开关用晶体管6401、驱动用晶体管6402、发光元件6404以及电容元件6403。在开关用晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动用晶体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接于电源线6407，第一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接，将该连接部分用作共同连接部，并且具有图1A、图2A或图3A所示的结构，即可。
此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外，低电源电位是指，以由电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使电流流过发光元件6404以使发光元件6404发光，以使高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动用晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动用晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能够使驱动用晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动用晶体管6402在线形区域进行工作。由于驱动用晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动用晶体管6402的栅极上。另外，对信号线6405施加大于等于(电源线电压+驱动晶体管6402的Vth)的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图24相同的像素结构。
当进行模拟灰度级驱动时，对驱动用晶体管6402的栅极施加(发光元件6404的正向电压+驱动用晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指得到所希望的亮度时的电压，至少包括正向阈值电压。此外，通过输入驱动用晶体管6402工作在饱和区域中的视频信号，可以使电流流过发光元件6404。为了使驱动用晶体管6402工作在饱和区域中，使电源线6407的电位高于驱动用晶体管6402的栅极电位。通过将视频信号设为模拟模式，可以使对应于该视频信号的电流流过发光元件6404，并进行模拟灰度级驱动。
此外，图24所示的像素结构不局限于此。例如，也可以对图24所示的像素重新添加开关、电阻元件、电容元件、晶体管、或逻辑电路等。
接着，参照图25A至25C说明发光元件的结构。在此，以驱动用TFT是n型的情况为例子来说明像素的截面结构。作为用于图25A、25B和25C的半导体装置的驱动用TFT的TFT 7001、7011、7021可以与其他实施方式例示的薄膜晶体管同样地制造，其是包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。
为了发光，发光元件的阳极及阴极中之至少一方是透明的，即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，从与衬底相反的面发光的顶部发射、从衬底一侧的面发光的底部发射、以及从衬底一侧及与衬底相反的面发光的双面发射。本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。
参照图25A说明顶部发射结构的发光元件。
在图25A中示出当驱动用TFT7001是n型，并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图25A中，发光元件7002的阴极7003和驱动用TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。而且，发光层7004可以由单层或多个层的叠层构成。在由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。使用具有透过光的透光性的导电材料形成阳极7005，也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图25A所示的像素的情况下，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图25B说明底部发射结构的发光元件。图25B示出在驱动用TFT 7011是n型，并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图25B中，在与驱动用TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以以覆盖阳极的方式形成有用于反射光或进行遮光的屏蔽膜7016。与图25A的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图25A同样地，发光层7014既可以由单层构成也可以由多个层的叠层构成。阳极7015不需要透过光，但是可以与图25A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色颜料的树脂等。
由阴极7013及阳极7015夹住发光层7014的区域相当于发光元件7012。在图25B所示的像素的情况下，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图25C说明双面发射结构的发光元件。在图25C中，在与驱动用TFT 7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图25A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图25A同样地，发光层7024既可以由单层构成，也可以由多个层的叠层构成。阳极7025可以与图25A同样地使用具有透过光的透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图25C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动用TFT)和发光元件电连接的例子，但是也可以采用在驱动用TFT和发光元件之间连接有电流控制用TFT的结构。
注意，本实施方式所示的半导体装置不局限于图25A至25C所示的结构，而可以根据本发明的一个方式的技术思想进行各种变形。
接着，参照图26A和26B说明相当于应用其他实施方式例示的薄膜晶体管的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图26A是一种面板的俯视图，其利用密封材料在第一衬底与第二衬底之间密封有形成在第一衬底上的薄膜晶体管及发光元件。图26B相当于沿着图26A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，优选以不暴露于空气的方式，使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料封装(密封)发光面板。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图26B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510可以应用包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的其他实施方式例示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续曲率而成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC 4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与薄膜晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC 4518a所具有的端子电连接。
位于从发光元件4511发光的方向上的第二衬底4506必须具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光以降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以是在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路并被安装。此外，也可以另行仅形成并安装信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分。本实施方式不局限于图26A和26B的结构。
本实施方式例示的发光显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式9
应用其他实施方式例示的薄膜晶体管的半导体装置可以用作电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图27A和27B以及图28示出电子设备的一例。
图27A示出使用电子纸制造的招贴2631。在广告媒体是纸印刷物的情况下用人工进行广告的更换，但是如果使用应用本发明的一个方式的电子纸，则可以在短时间内能够改变广告的显示。此外，显示不会被打乱而可以获得稳定的图像。注意，招贴也可以采用以无线的方式收发信息的结构。
此外，图27B示出电车等的交通工具的车厢广告2632。在广告媒体是纸印刷物的情况下用人工进行广告的更换，但是如果使用应用本发明的一个方式的电子纸，则可以不需要许多人工并在短时间内改变广告的显示内容。此外，显示不会被打乱而可以得到稳定的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。
另外，图28示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703通过轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701中组装有显示部2705，而框体2703中组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图28中的显示部2705)中显示文章，而在左边的显示部(图28中的显示部2707)中显示图像。
此外，在图28中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部同一个面中具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以采用具有电子词典的功能的结构。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，并下载的结构。
本实施方式例示的显示装置安装有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。
实施方式10
使用其他实施方式例示的薄膜晶体管的半导体装置可以应用于各种电子设备(也包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图29A示出电视装置9600的一例。电视装置9600，在框体9601中组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以利用接收机接收一般的电视广播，再者，电视装置9600通过调制解调器连接到有线或无线方式的通信网络，从而可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者彼此之间等)的信息通信。
图29B示出数码相框9700的一例。例如，数码相框9700，在框体9701中组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以与显示部组装到同一个面，但是由于将它设置在侧面或背面时可以提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后在显示部9703中显示所提取的图像数据。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。
图30A示出一种便携式游戏机，其由框体9881和框体9891这两个框体构成，并且通过连接部9893可以开闭地连接。框体9881中安装有显示部9882，并且框体9891中安装有显示部9883。另外，图30A所示的便携式游戏机除此之外还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备根据本发明的一个方式的半导体装置的结构即可。因此，可以采用适当地设置有其它附属设备的结构。图30A所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注意，图30A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图30B示出作为大型游戏机的投币机9900的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900除此之外还具备如启动手柄或停止开关等的操作单元、投硬币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用至少具备根据本发明的一个方式的半导体装置即可。因此，可以采用适当地设置有其它附属设备的结构。
图31示出移动电话机1000的一例。移动电话机1000除了安装在框体1001中的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、受话器1006等。
图31所示的移动电话机1000可以通过用手指等触摸显示部1002来输入信息。此外，可以通过用手指等触摸显示部1002来进行打电话或输入电子邮件等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式。第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(竖向还是横向)，而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，来切换画面模式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，在输入模式中，当检测出显示部1002的光传感器所检测的信号并且在一定期间中没有显示部1002的触摸操作输入的情况下，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
本实施方式例示的电子设备搭载有本发明的一个方式的薄膜晶体管，所以其耗电量低并可以进行高速工作。
注意，本实施方式所示的结构可以与其他实施方式例示的结构适当地组合而使用。

Claims (17)

1.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅绝缘层；
所述栅绝缘层上的包含钛的多个簇；
所述栅绝缘层及所述包含钛的多个簇上的氧化物半导体层；以及
所述氧化物半导体层上的源电极层及漏电极层，
其中所述氧化物半导体层和所述源电极层及漏电极层彼此电连接。
2.根据权利要求1所述的半导体装置，其中所述多个簇包含其电导率高于所述氧化物半导体层的电导率的钛化合物。
3.根据权利要求1所述的半导体装置，
其中所述包含钛的多个簇的高度为离所述簇和所述栅绝缘层接触的面大于等于3nm且小于等于5nm，并且包含选自铌和钽中的至少一种杂质元素。
4.根据权利要求1所述的半导体装置，其中所述氧化物半导体层包含选自铟、镓及锌中的至少一种。
5.根据权利要求1所述的半导体装置，
其中所述氧化物半导体层具有位于所述源电极层和漏电极层之间的第一区域，并且
所述第一区域的厚度小于所述源电极层及漏电极层重叠的第二区域的厚度。
6.根据权利要求1所述的半导体装置，
其中所述氧化物半导体层及所述缓冲层包含选自铟、镓及锌中的至少一种，并且
所述氧化物半导体层的厚度为大于等于10nm且小于等于150nm。
7.根据权利要求1所述的半导体装置，其中包括无机材料的沟道保护层形成在所述氧化物半导体层上。
8.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅绝缘层；
所述栅绝缘层上的包含钛的多个簇；
所述栅绝缘层及所述包含钛的多个簇上的氧化物半导体层；
所述氧化物半导体层上的具有n型导电类型的缓冲层；以及
所述缓冲层上的源电极层及漏电极层，
其中所述缓冲层的载流子浓度高于所述氧化物半导体层的载流子浓度，并且
所述氧化物半导体层和所述源电极层及漏电极层通过所述缓冲层彼此电连接。
9.根据权利要求8所述的半导体装置，其中所述多个簇包含其电导率高于所述氧化物半导体层的电导率的钛化合物。
10.根据权利要求8所述的半导体装置，
其中所述包含钛的多个簇的高度为离所述簇和所述栅绝缘层接触的面大于等于3nm且小于等于5nm，并且包含选自铌和钽中的至少一种杂质元素。
11.根据权利要求8所述的半导体装置，其中所述氧化物半导体层包含选自铟、镓及锌中的至少一种。
12.根据权利要求8所述的半导体装置，
其中所述氧化物半导体层具有位于所述源电极层和漏电极层之间的第一区域，并且
所述第一区域的厚度小于所述源电极层及漏电极层重叠的第二区域的厚度。
13.根据权利要求8所述的半导体装置，
其中所述氧化物半导体层及所述缓冲层包含选自铟、镓及锌中的至少一种，并且
所述氧化物半导体层的厚度为大于等于10nm且小于等于150nm。
14.根据权利要求8所述的半导体装置，其中包括无机材料的沟道保护层形成在所述氧化物半导体层上。
15.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上分散地形成包含钛的多个簇；
在所述栅绝缘层及所述包含钛的多个簇上通过溅射法形成氧化物半导体膜；
对所述氧化物半导体膜进行蚀刻以形成岛状的氧化物半导体层；
在所述岛状的氧化物半导体层上形成导电层；以及
对所述导电层进行蚀刻以形成氧化物半导体层、源电极层及漏电极层。
16.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅绝缘层；
所述栅绝缘层上的包含金属的多个簇；
所述栅绝缘层及所述包含金属的多个簇上的氧化物半导体层；以及
所述氧化物半导体层上的源电极层及漏电极层，
其中所述氧化物半导体层和所述源电极层及漏电极层彼此电连接。
17.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅绝缘层；
在所述栅绝缘层上分散地形成包含金属的多个簇；
在所述栅绝缘层及所述包含金属的多个簇上通过溅射法形成氧化物半导体膜；
对所述氧化物半导体膜进行蚀刻以形成岛状的氧化物半导体层；
在所述岛状的氧化物半导体层上形成导电层；
对所述导电层进行蚀刻以形成氧化物半导体层、源电极层及漏电极层。
CN201010107913.5A 2009-01-30 2010-01-28 半导体装置及其制造方法 Active CN101794822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009019922 2009-01-30
JP2009-019922 2009-01-30

Publications (2)

Publication Number Publication Date
CN101794822A true CN101794822A (zh) 2010-08-04
CN101794822B CN101794822B (zh) 2015-05-27

Family

ID=42396942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010107913.5A Active CN101794822B (zh) 2009-01-30 2010-01-28 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8436350B2 (zh)
JP (1) JP5591547B2 (zh)
KR (1) KR101708610B1 (zh)
CN (1) CN101794822B (zh)
TW (1) TWI545757B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013159513A1 (zh) * 2012-04-28 2013-10-31 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103579358A (zh) * 2012-07-31 2014-02-12 元太科技工业股份有限公司 显示面板、薄膜晶体管及其制造方法
CN105612617A (zh) * 2013-10-11 2016-05-25 夏普株式会社 半导体装置
CN107112363A (zh) * 2014-10-14 2017-08-29 韩国航空大学校产学协力团 薄膜电晶体制造方法及薄膜电晶体
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
WO2019196404A1 (zh) * 2018-04-10 2019-10-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111490089A (zh) * 2020-04-24 2020-08-04 京东方科技集团股份有限公司 显示基板和显示设备
CN111490162A (zh) * 2020-04-14 2020-08-04 中国科学院重庆绿色智能技术研究院 一种基于微纳结构力敏薄膜的柔性人工传入神经系统及其制备方法
CN111539340A (zh) * 2020-04-26 2020-08-14 厦门天马微电子有限公司 一种显示面板、显示装置及驱动方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5222281B2 (ja) * 2006-04-06 2013-06-26 アプライド マテリアルズ インコーポレイテッド ラージエリア基板への酸化亜鉛透明導電性酸化物の反応性スパッタリング
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5590877B2 (ja) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR102174366B1 (ko) 2009-11-06 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102233958B1 (ko) 2010-07-02 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130129674A (ko) * 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102090289B1 (ko) 2013-05-30 2020-04-16 삼성디스플레이 주식회사 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법
WO2015040982A1 (ja) * 2013-09-18 2015-03-26 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
JP6358510B2 (ja) * 2014-05-02 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置、及びそれを用いた表示装置
US10032802B2 (en) 2014-05-02 2018-07-24 Joled Inc. Thin-film transistor device and display device using same
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR102312924B1 (ko) * 2015-04-08 2021-10-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
TWI570976B (zh) * 2015-07-06 2017-02-11 元太科技工業股份有限公司 主動元件及其製作方法
WO2017139751A1 (en) * 2016-02-12 2017-08-17 Rhode Island Board Of Education Temperature and thermal gradient sensor for ceramic matrix composites and methods of preparation thereof
DE112017001488T5 (de) * 2016-03-22 2018-12-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst
JP6411556B2 (ja) * 2017-02-03 2018-10-24 株式会社半導体エネルギー研究所 半導体メモリ装置
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US732356A (en) * 1903-02-04 1903-06-30 Frank S Betz Massaging instrument.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0747876Y2 (ja) * 1988-10-19 1995-11-01 富士ゼロックス株式会社 薄膜トラジスタ
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN100459150C (zh) * 2003-04-15 2009-02-04 松下电器产业株式会社 弹道半导体元件
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
CN103219465B (zh) * 2006-01-09 2016-02-03 技术研究及发展基金有限公司 晶体管结构及其制造方法
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7528448B2 (en) * 2006-07-17 2009-05-05 E.I. Du Pont De Nemours And Company Thin film transistor comprising novel conductor and dielectric compositions
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008153550A (ja) * 2006-12-19 2008-07-03 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置および電子機器
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
TWI345671B (en) * 2007-08-10 2011-07-21 Au Optronics Corp Thin film transistor, pixel structure and liquid crystal display panel
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100965434B1 (ko) * 2008-01-29 2010-06-24 한국과학기술연구원 졸-겔 및 광경화 반응에 의해 광경화 투명고분자 내에금속산화물 나노입자를 포함하는 게이트 절연층을 이용한유기박막 트랜지스터 및 그의 제조방법
JP5434000B2 (ja) * 2008-07-17 2014-03-05 株式会社リコー 電界効果型トランジスタ及びその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5590877B2 (ja) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013159513A1 (zh) * 2012-04-28 2013-10-31 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN102709326B (zh) * 2012-04-28 2018-04-17 北京京东方光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103579358A (zh) * 2012-07-31 2014-02-12 元太科技工业股份有限公司 显示面板、薄膜晶体管及其制造方法
CN105612617A (zh) * 2013-10-11 2016-05-25 夏普株式会社 半导体装置
CN105612617B (zh) * 2013-10-11 2018-08-24 夏普株式会社 半导体装置
CN107112363B (zh) * 2014-10-14 2021-04-06 韩国航空大学校产学协力团 薄膜电晶体制造方法及薄膜电晶体
CN107112363A (zh) * 2014-10-14 2017-08-29 韩国航空大学校产学协力团 薄膜电晶体制造方法及薄膜电晶体
CN107273973A (zh) * 2015-10-23 2017-10-20 株式会社半导体能源研究所 半导体装置及电子设备
US10922605B2 (en) 2015-10-23 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11893474B2 (en) 2015-10-23 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2019196404A1 (zh) * 2018-04-10 2019-10-17 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11404448B2 (en) 2018-04-10 2022-08-02 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof, and display device
CN111490162A (zh) * 2020-04-14 2020-08-04 中国科学院重庆绿色智能技术研究院 一种基于微纳结构力敏薄膜的柔性人工传入神经系统及其制备方法
CN111490162B (zh) * 2020-04-14 2023-05-05 中国科学院重庆绿色智能技术研究院 一种基于微纳结构力敏薄膜的柔性人工传入神经系统及其制备方法
CN111490089A (zh) * 2020-04-24 2020-08-04 京东方科技集团股份有限公司 显示基板和显示设备
CN111490089B (zh) * 2020-04-24 2023-04-07 京东方科技集团股份有限公司 显示基板和显示设备
CN111539340A (zh) * 2020-04-26 2020-08-14 厦门天马微电子有限公司 一种显示面板、显示装置及驱动方法

Also Published As

Publication number Publication date
CN101794822B (zh) 2015-05-27
TWI545757B (zh) 2016-08-11
KR101708610B1 (ko) 2017-03-08
JP5591547B2 (ja) 2014-09-17
KR20100088565A (ko) 2010-08-09
US20100193783A1 (en) 2010-08-05
JP2010199566A (ja) 2010-09-09
TW201036166A (en) 2010-10-01
US8436350B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
CN101794822B (zh) 半导体装置及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN102169906B (zh) 半导体装置
CN101866952B (zh) 半导体装置及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101685835B (zh) 半导体装置及其制造方法
CN101901838B (zh) 半导体装置及该半导体装置的制造方法
CN101859799B (zh) 半导体装置及该半导体装置的制造方法
CN101640221B (zh) 半导体装置以及半导体装置的制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN101847661A (zh) 半导体装置及其制造方法
CN101859798A (zh) 半导体装置以及其制造方法
CN101789451A (zh) 半导体装置及其制造方法
CN101714547A (zh) 显示装置
CN101740632A (zh) 半导体装置及其制造方法
CN101800250A (zh) 半导体装置以及半导体装置的制造方法
CN101901768A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant