CN211150560U - 阵列基板、显示面板和显示装置 - Google Patents
阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN211150560U CN211150560U CN201921986690.7U CN201921986690U CN211150560U CN 211150560 U CN211150560 U CN 211150560U CN 201921986690 U CN201921986690 U CN 201921986690U CN 211150560 U CN211150560 U CN 211150560U
- Authority
- CN
- China
- Prior art keywords
- array substrate
- base plate
- gnd
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000009825 accumulation Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 11
- 230000003068 static effect Effects 0.000 description 11
- 238000000059 patterning Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型涉及显示技术领域,公开了一种阵列基板、显示面板和显示装置。该阵列基板包括衬底基板以及GND走线;GND走线沿衬底基板的边缘设置,GND走线包括多段间隔设置的导电线段。该阵列基板能够减小GND走线的面积,从而能够降低GND走线上的静电积累,减少GND走线与其上方的导电层发生ESD,也能减少静电累计而对面板内部造成击伤,提高产品良率。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板、安装有该阵列基板的显示面板和安装有该显示面板的显示装置。
背景技术
阵列基板是显示装置的重要组成部分,阵列基板通常包括衬底基板以及形成于衬底基板上的多层导电结构。
目前,对于高开口率高级超维场转换技术(high aperture advanced superdimensional switching,HADS)产品具有高开口率、宽可视角达到178°的优势特点。但是,该产品易出现ESD(Electro-Static discharge;静电释放)现象,会影响阵列基板的产品良率。
因此,有必要研究一种阵列基板、安装有该阵列基板的显示面板和安装有该显示面板的显示装置。
所述背景技术部分公开的上述信息仅用于加强对本实用新型的背景的理解,因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
实用新型内容
本实用新型的目的在于克服上述现有技术的易出现静电释放现象的不足,提供一种不易出现静电释放现象的阵列基板、安装有该阵列基板的显示面板和安装有该显示面板的显示装置。
本实用新型的额外方面和优点将部分地在下面的描述中阐述,并且部分地将从描述中变得显然,或者可以通过本实用新型的实践而习得。
根据本公开的一个方面,提供一种阵列基板,包括:
衬底基板;
GND走线,沿所述衬底基板的边缘设置,所述GND走线包括多段间隔设置的导电线段。
在本公开的一种示例性实施例中,所述阵列基板还包括:
第一绝缘层,设于所述GND走线的背离所述衬底基板的一面;
第一电极层,设于所述第一绝缘层的背离所述衬底基板的一面;
连接结构,设于所述第一电极层的背离所述衬底基板的一面,所述连接结构能够导通连接相邻两个所述导电线段。
在本公开的一种示例性实施例中,所述连接结构包括:
设于所述第一绝缘层上的多个第一过孔,所述第一过孔在所述衬底基板上的正投影覆盖相邻两个所述导电线段之间的间隔在所述衬底基板上的正投影;
第二绝缘层,设于所述第一电极层的背离所述衬底基板的一面,所述第二绝缘层上设置有第二过孔,所述第二过孔在所述衬底基板上的正投影覆盖相邻两个所述导电线段之间的间隔在所述衬底基板上的正投影;
第一连接部,设于所述第二绝缘层的背离所述衬底基板的一面,所述第一连接部通过所述第二过孔以及所述第一过孔将相邻两个所述导电线段导通连接。
在本公开的一种示例性实施例中,所述第一绝缘层上设置有多个第一通孔,所述第一电极层上设置有多个第二通孔,所述第二通孔与所述第一通孔连通,所述第二绝缘层上设置有多个第三通孔;
所述阵列基板还包括:
CT pad,设于所述衬底基板之上,并与所述GND走线同层设置;
第二连接部,设于所述第一通孔以及第二通孔内,以导通连接所述CT pad与所述第一电极层;
第三连接部,设于所述第二绝缘层的背离所述衬底基板的一面,所述第三连接部通过所述第三通孔与所述第二连接部导通连接。
在本公开的一种示例性实施例中,所述第三连接部和所述第一连接部与显示区域的公共电极同层设置。
在本公开的一种示例性实施例中,所述第一电极层与显示区域的像素电极同层设置。
在本公开的一种示例性实施例中,所述GND走线上的间隔设置有四个。
在本公开的一种示例性实施例中,四个所述间隔一一对应的设置在所述GND走线的四个拐角部。
在本公开的一种示例性实施例中,所述GND走线上设置有开口部。
在本公开的一种示例性实施例中,所述开口部设于所述阵列基板的DP侧。
在本公开的一种示例性实施例中,相邻两个所述导电线段之间的间隔的长度值大于等于5mm且小于等于10mm。
根据本公开的一个方面,提供一种显示面板,包括:
上述任意一项所述的阵列基板。
根据本公开的一个方面,提供一种显示装置,包括:
上述所述的显示面板。
由上述技术方案可知,本实用新型具备以下优点和积极效果中的至少之一:
本实用新型的阵列基板,将GND走线进行分段设计形成多段间隔设置的导电线段。减小GND走线的面积,从而能够降低GND走线上的静电积累,减少GND走线与其上方的导电层发生ESD,也能减少静电累计而对面板内部造成击伤,提高产品良率。
附图说明
通过参照附图详细描述其示例实施方式,本实用新型的上述和其它特征及优点将变得更加明显。
图1是相关技术中阵列基板的结构示意图;
图2是本实用新型阵列基板一实施方式的结构示意图;
图3是按照图2中的A-A剖切的结构示意图;
图4是按照图2中的B-B剖切的结构示意图;
图中主要元件附图标记说明如下:
1、显示区域;
2、GND走线;21、导电线段;22、间隔;23、开口部;
3、GOA驱动电路;4、衬底基板;
51、第一绝缘层;52、第二绝缘层;
61、第一连接部;62、第二连接部;63、第三连接部;
7、第一电极层;8、CT pad。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本实用新型将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
参照图1所示的相关技术中阵列基板的结构示意图;阵列基板可以包括显示区和位于显示区域1周围的非显示区域,在非显示区域设置有GND走线2以及GOA驱动电路3。显示区域1设置在阵列基板的中间,在阵列基板的四周边缘设置一圈GND走线2,设置GND走线2的目的在于当有静电电压产生时,可以通过GND走线2快速将静电释放掉,防止静电累计而对面板内部造成击伤,影响显示。但这种GND走线2释放静电的功能是有限的,当静电电压过高时,会造成GND金属走线的炸伤,甚至影响内部线路,造成显示不良。特别是对于将栅极层直接与衬底基板4接触的阵列基板,静电会主要集中在栅极层上,而GND走线2是与栅极层通过同一次构图工艺形成的孤立的走线,由于孤立的GND走线2较长,在GND走线2上会积累较多的静电,导致第一电极层7和GND走线2形成电势差,易出现ESD(Electro-Staticdischarge;静电释放)现象,会影响阵列基板的产品良率。
本实用新型首先提供了一种阵列基板,参照图2所示的本实用新型的阵列基板一实施方式的结构示意图,该阵列基板包括衬底基板4、GND走线2、第一绝缘层51、第一电极层7以及连接结构;GND走线2沿所述衬底基板4的边缘设置,所述GND走线2包括多段间隔设置的导电线段21;第一绝缘层51设于所述GND走线2的背离所述衬底基板4的一面;第一电极层7设于所述第一绝缘层51的背离所述衬底基板4的一面;连接结构设于所述第一电极层7的背离所述衬底基板4的一面,所述连接结构能够导通连接相邻两个所述导电线段21。
在本示例实施方式中,衬底基板4可以为玻璃基板。在衬底基板4之上形成第一导电层,可以通过同一次构图工艺使第一导电层在显示区域1形成栅极以及在非显示区域形成GND走线2。
在本示例实施方式中,GND走线2具有开口部23,开口部23即为断开部,开口部23使得GND走线2形成一个非闭环的结构。开口部23的长度大约为5mm至10mm,开口部23位于DP(date pad)侧。设置开口部23的作用是使静电积累容易释放。当然,在本实用新型的其他示例实施方式中,开口部23也可以设置于DPO(date pad opposite)侧、GPL(gate pad left,面板左侧)侧或GPR(gate pad right,面板右侧)侧。
在本示例实施方式中,在GND走线2上设置有四个间隔22,四个间隔22和开口部23使GND走线2形成五段导电线段21。GND走线2上的间隔22的长度值大约为5mm至10mm,或导电线段21的长度大约为180mm至190mm。四个间隔22对应设置在GND走线2的四个拐角部。本示例实施方式的阵列基板为长方形具有四个拐角部,GND走线2沿阵列基板的四周边缘设置,因此GND走线2也具有四个拐角部。当然,在本实用新型的其他示例实施方式中,GND走线2上的间隔22可以设置的更少或更多,例如,可以设置为三个、五个、七个或八个。间隔22的位置也不必设置在拐角处,只要使形成的多段导电线段21的长度基本均匀即可。
将GND走线2设置为多段间隔设置的导电线段21,不需要增加工艺程序,只需要修改形成栅极以及GND走线2时所使用的的掩膜版即可,因此,不会增加成本。
在本示例实施方式中,形成GND走线2后,在GND走线2的背离衬底基板4的一面形成第一绝缘层51。然后在第一绝缘层51的背离衬底基板4的一面形成第一电极层7。在GND走线2的正上方没有设置第一电极层7,即第一电极层7在衬底基板4上的正投影与GND走线2在衬底基板4上的正投影互相没有交叠区域。第一电极层7可以与阵列基板的显示区域1的像素电极通过同一次构图工艺形成。第一电极层7的材质可以为铟锡氧化物,也可以采用其他的导电材料。
在本示例实施方式中,连接结构可以包括第二绝缘层52、第一连接部61以及设置在第一绝缘层51上的第一过孔。第二绝缘层52设于第一电极层7的背离衬底基板4的一面,由于在GND走线2的正上方没有设置第一电极层7,因此,GND走线2的正上方的第二绝缘层52与第一绝缘层51贴合。参照图3所示的按照图2中的A-A剖切的结构示意图。在第一绝缘层51上设置有第一过孔,在第二绝缘层52上设置有第二过孔。可以对第一绝缘层51以及第二绝缘层52进行一次图案化处理,使得在第一绝缘层51上形成第一过孔,在第二绝缘层52上形成第二过孔,第一过孔在衬底基板4上的正投影覆盖相邻两个导电线段21之间的间隔22在衬底基板4上的正投影,即第一过孔在衬底基板4上的正投影与相邻两个导电线段21之间的间隔22在衬底基板4上的正投影位置相同,且第一过孔在衬底基板4上的正投影面积大于或等于相邻两个导电线段21之间的间隔22在衬底基板4上的正投影面积。第二过孔在衬底基板4上的正投影也覆盖相邻两个导电线段21之间的间隔22在衬底基板4上的正投影,即第二过孔在衬底基板4上的正投影与相邻两个导电线段21之间的间隔22在衬底基板4上的正投影位置相同,且第二过孔在衬底基板4上的正投影面积大于或等于相邻两个导电线段21之间的间隔22在衬底基板4上的正投影面积。第二过孔的大小与第一过孔大小可以相同或稍大于第一过孔的大小,且第二过孔的位置与第一过孔的位置相同。第一连接部61设于第二绝缘层52的背离衬底基板4的一面,第一连接部61通过第二过孔以及第一过孔将相邻两个导电线段21导通连接。第一连接部61可以与阵列基板的显示区域1的公共电极通过同一次构图工艺形成。第一连接部61的材质可以为铟锡氧化物,也可以采用其他的导电材料。第一连接部61设置在阵列基板的最上层,即第一连接部61最后一步形成,能够减少前面工序产生的静电在GND走线2上的累积。
将GND走线2进行分段设计形成多段间隔设置的导电线段21,减小GND走线2的面积,从而能够降低GND走线2上的静电积累,减少GND走线2与其上方的导电层发生ESD,也能减少静电累计而对面板内部造成击伤,提高产品良率。
参照图4所示的按照图2中的B-B剖切的结构示意图,在第一绝缘层51上设置有多个第一通孔,在第一电极层7上设置有多个第二通孔,第二通孔与第一通孔连通,在第二绝缘层52上设置有多个第三通孔。阵列基板还包括CT pad(Cell Test Pad)8、第二连接部62以及第三连接部63,CT pad8设于衬底基板4之上,CT pad8可以与GND走线2以及显示区域1的栅极同层设置,即CT pad8与GND走线2以及显示区域1的栅极通过同一次构图工艺形成。第二连接部62设于第一通孔以及第二通孔内,第二连接部62可以与阵列基板的显示区域1的源漏极通过同一次构图工艺形成;通过第二连接部62将CT pad8与第一电极层7导通连接。第三连接部63设于第二绝缘层52的背离衬底基板4的一面,第三连接部63通过第三通孔与第二连接部62导通连接。
在本示例实施方式中,第三连接部63与第一连接部61可以同层设置。即第三连接部63可以与第一连接部61以及阵列基板的显示区域1的公共电极通过同一次构图工艺形成,同样,第三连接部63的材质可以为铟锡氧化物,也可以采用其他的导电材料。第三连接部63连接至GOA驱动电路3,通过CT pad8给GOA驱动电路3输入驱动信号以驱动GOA驱动电路3。
进一步的,本实用新型还提供了一种显示面板,该显示面板包括上述所述的阵列基板。阵列基板的具体结构上述已经进行了详细说明,此处不再赘述。
进一步的,本实用新型还提供了一种显示装置,该显示装置包括上述所述的显示面板。显示面板包括上述所述的阵列基板。阵列基板的具体结构上述已经进行了详细说明,此处不再赘述。
上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中,如有可能,各实施例中所讨论的特征是可互换的。在上面的描述中,提供许多具体细节从而给出对本实用新型的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本实用新型的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组件、材料等。在其它情况下,不详细示出或描述公知结构、材料或者操作以避免模糊本实用新型的各方面。
本说明书中使用“约”“大约”的用语通常表示在一给定值或范围的20%之内,较佳是10%之内,且更佳是5%之内。在此给定的数量为大约的数量,意即在没有特定说明的情况下,仍可隐含“约”“大约”“大致”“大概”的含义。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语,例如“高”“低”“顶”“底”“前”“后”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
本说明书中,用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等;用语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
应可理解的是,本实用新型不将其应用限制到本说明书提出的部件的详细结构和布置方式。本实用新型能够具有其他实施方式,并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本实用新型的范围内。应可理解的是,本说明书公开和限定的本实用新型延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本实用新型的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本实用新型的最佳方式,并且将使本领域技术人员能够利用本实用新型。
Claims (12)
1.一种阵列基板,其特征在于,包括:
衬底基板;
GND走线,沿所述衬底基板的边缘设置,所述GND走线包括多段间隔设置的导电线段;
所述阵列基板还包括:
第一绝缘层,设于所述GND走线的背离所述衬底基板的一面;
第一电极层,设于所述第一绝缘层的背离所述衬底基板的一面;
连接结构,设于所述第一电极层的背离所述衬底基板的一面,所述连接结构能够导通连接相邻两个所述导电线段。
2.根据权利要求1所述的阵列基板,其特征在于,所述连接结构包括:
设于所述第一绝缘层上的多个第一过孔,所述第一过孔在所述衬底基板上的正投影覆盖相邻两个所述导电线段之间的间隔在所述衬底基板上的正投影;
第二绝缘层,设于所述第一电极层的背离所述衬底基板的一面,所述第二绝缘层上设置有第二过孔,所述第二过孔在所述衬底基板上的正投影覆盖相邻两个所述导电线段之间的间隔在所述衬底基板上的正投影;
第一连接部,设于所述第二绝缘层的背离所述衬底基板的一面,所述第一连接部通过所述第二过孔以及所述第一过孔将相邻两个所述导电线段导通连接。
3.根据权利要求2所述的阵列基板,其特征在于,所述第一绝缘层上设置有多个第一通孔,所述第一电极层上设置有多个第二通孔,所述第二通孔与所述第一通孔连通,所述第二绝缘层上设置有多个第三通孔;
所述阵列基板还包括:
CT pad,设于所述衬底基板之上,并与所述GND走线同层设置;
第二连接部,设于所述第一通孔以及第二通孔内,以导通连接所述CT pad与所述第一电极层;
第三连接部,设于所述第二绝缘层的背离所述衬底基板的一面,所述第三连接部通过所述第三通孔与所述第二连接部导通连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述第三连接部和所述第一连接部与显示区域的公共电极同层设置。
5.根据权利要求1所述的阵列基板,其特征在于,所述第一电极层与显示区域的像素电极同层设置。
6.根据权利要求1所述的阵列基板,其特征在于,所述GND走线上的间隔设置有四个。
7.根据权利要求6所述的阵列基板,其特征在于,四个所述间隔一一对应的设置在所述GND走线的四个拐角部。
8.根据权利要求1所述的阵列基板,其特征在于,所述GND走线上设置有开口部。
9.根据权利要求8所述的阵列基板,其特征在于,所述开口部设于所述阵列基板的DP侧。
10.根据权利要求1所述的阵列基板,其特征在于,相邻两个所述导电线段之间的间隔的长度值大于等于5mm且小于等于10mm。
11.一种显示面板,其特征在于,包括:
权利要求1~10任意一项所述的阵列基板。
12.一种显示装置,其特征在于,包括:
权利要求11所述的显示面板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921986690.7U CN211150560U (zh) | 2019-11-15 | 2019-11-15 | 阵列基板、显示面板和显示装置 |
US16/831,144 US11469256B2 (en) | 2019-11-15 | 2020-03-26 | Array substrate, display panel and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921986690.7U CN211150560U (zh) | 2019-11-15 | 2019-11-15 | 阵列基板、显示面板和显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211150560U true CN211150560U (zh) | 2020-07-31 |
Family
ID=71773449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921986690.7U Active CN211150560U (zh) | 2019-11-15 | 2019-11-15 | 阵列基板、显示面板和显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11469256B2 (zh) |
CN (1) | CN211150560U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112164690A (zh) * | 2020-09-29 | 2021-01-01 | 上海天马有机发光显示技术有限公司 | 一种显示面板及显示装置 |
CN112271192A (zh) * | 2020-09-29 | 2021-01-26 | 京东方科技集团股份有限公司 | 显示基板及其显示装置 |
CN112782884A (zh) * | 2021-01-11 | 2021-05-11 | 远峰科技股份有限公司 | 一种防静电显示面板及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4305486B2 (ja) * | 2006-09-28 | 2009-07-29 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
CN103296021B (zh) | 2012-06-29 | 2016-12-07 | 上海天马微电子有限公司 | Tft阵列基板 |
-
2019
- 2019-11-15 CN CN201921986690.7U patent/CN211150560U/zh active Active
-
2020
- 2020-03-26 US US16/831,144 patent/US11469256B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112164690A (zh) * | 2020-09-29 | 2021-01-01 | 上海天马有机发光显示技术有限公司 | 一种显示面板及显示装置 |
CN112271192A (zh) * | 2020-09-29 | 2021-01-26 | 京东方科技集团股份有限公司 | 显示基板及其显示装置 |
CN112271192B (zh) * | 2020-09-29 | 2023-07-04 | 京东方科技集团股份有限公司 | 显示基板及其显示装置 |
CN112782884A (zh) * | 2021-01-11 | 2021-05-11 | 远峰科技股份有限公司 | 一种防静电显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US11469256B2 (en) | 2022-10-11 |
US20210151469A1 (en) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211150560U (zh) | 阵列基板、显示面板和显示装置 | |
CN103631046B (zh) | 触摸面板内置型显示装置 | |
CN108873512B (zh) | 显示面板和显示装置 | |
US11209947B2 (en) | Touch structure and touch panel | |
US9625940B2 (en) | Touch screen panel | |
US9791991B2 (en) | Display device with a built-in touch panel | |
CN104571758B (zh) | 一种阵列基板和显示面板 | |
CN107219699B (zh) | 一种阵列基板 | |
CN107065287B (zh) | 一种显示面板和显示装置 | |
CN202523030U (zh) | 触控面板 | |
US11957024B2 (en) | Organic light emitting display panel and organic light emitting display device | |
CN104503653B (zh) | 一种自电容触摸屏和显示装置 | |
CN106020530A (zh) | 一种触控显示面板和触控显示装置 | |
CN104699311A (zh) | 显示面板以及显示装置 | |
CN108519696A (zh) | 一种显示面板及显示装置 | |
US11550414B2 (en) | Touch display screen and touch display device | |
CN108803944A (zh) | 触控结构及触控面板 | |
CN111679524B (zh) | 显示面板及显示装置 | |
JP2020521169A (ja) | アレイ基板及びその製造方法 | |
KR101432891B1 (ko) | 액정표시장치 | |
CN106129046B (zh) | 阵列基板、显示面板和显示装置 | |
CN106354320B (zh) | 触摸屏及其制备方法、触控显示装置 | |
US20180373368A1 (en) | Touch Panel and Display Device | |
US20200142240A1 (en) | Method of manufacturing display device and display device | |
CN106597766B (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |