JP2013228668A - 液晶ディスプレイ装置とその製造方法 - Google Patents

液晶ディスプレイ装置とその製造方法 Download PDF

Info

Publication number
JP2013228668A
JP2013228668A JP2012258332A JP2012258332A JP2013228668A JP 2013228668 A JP2013228668 A JP 2013228668A JP 2012258332 A JP2012258332 A JP 2012258332A JP 2012258332 A JP2012258332 A JP 2012258332A JP 2013228668 A JP2013228668 A JP 2013228668A
Authority
JP
Japan
Prior art keywords
tft
ldd
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012258332A
Other languages
English (en)
Other versions
JP5670991B2 (ja
Inventor
Sangwon Lee
サンウォン・リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2013228668A publication Critical patent/JP2013228668A/ja
Application granted granted Critical
Publication of JP5670991B2 publication Critical patent/JP5670991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】ディスプレイ及びタッチ特性を向上させることができるタッチ機能が内蔵された液晶ディスプレイ装置とその製造方法を提供する。
【解決手段】表示領域に形成されたピクセルＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、非表示領域に形成されたゲートドライバのバッファＴＦＴと、を含み、前記ピクセルＴＦＴと前記バッファＴＦＴは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）長さが互いに異なることを特徴とする。
【選択図】図１２

Description

本発明は、平板ディスプレイ装置に係り、特に、ディスプレイとタッチセンシング性能を向上させることができるタッチ機能が内蔵された液晶ディスプレイ装置とその製造方法に関する。
入力装置として、従来適用されていたマウスやキーボードなどの入力装置の代わりに、使用者が指先やペンを用いてスクリーンに直接情報を入力できるタッチスクリーンが適用されている。このようなタッチスクリーンは、誰でも容易に操作できるという長所によって適用が拡大されている。
液晶ディスプレイ装置にタッチスクリーンを適用する際に、厚さのスリム（ｓｌｉｍ）化のために液晶パネルのＴＦＴアレイ基板（下部基板）にタッチスクリーンを内蔵させている。すなわち、タッチスクリーンと液晶パネルを一体化させることで厚さを減らす。
一例として、ＴＦＴアレイ基板に形成された共通電極をタッチ電極（ｔｏｕｃｈ ｅｌｅｃｔｒｏｄｅ）として機能させ、共通電極（タッチ電極）を連結するセンシングライン（ＲXライン及びＴXライン）を別途に形成したインセルタッチ（ｉｎ−ｃｅｌｌ ｔｏｕｃｈ）タイプの液晶ディスプレイ装置が開発された。
図１は、従来技術による液晶ディスプレイ装置を示す図である。
図１を参照すると、ＴＦＴアレイ基板には、画像が表示されるアクティブ領域（ａｃｔｉｖｅ ａｒｅａ）１０が形成されており、アクティブ領域１０には、複数のピクセル（ｐｉｘｅｌ）がマトリックス状に形成されている。
また、アクティブ領域１０の外郭には非表示領域が形成されている。非表示領域の一側には、駆動回路のうちゲートドライバがＧＩＰ（ｇａｔｅ ｉｎ ｐａｎｅｌ）２０方式で形成されている。非表示領域の他側には、アクティブ領域１０と駆動回路との間の接続のためのパッド部３０が形成されている。
図２は、従来技術による液晶ディスプレイ装置の問題点を示す図である。
図２を参照すると、交差するように形成されたゲートライン４０とデータライン５０によりピクセルが定義される。ゲートライン４０とデータライン５０が交差する領域に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形成される。
共通電極をタッチ電極として機能させるために、ＴＦＴアレイ基板にセンシングラインを形成し、共通電極をＸ軸方向及びＹ軸方向に連結させる。
一例として、センシングラインは、タッチ駆動信号（ｔｏｕｃｈ ｄｒｉｖｉｎｇ ｓｉｇｎａｌ）が供給される駆動ライン（ＴXライン）６０と、タッチ駆動（Ｔｏｕｃｈ ｄｒｉｖｉｎｇ）信号による静電容量を検出する受信ライン（ＲXライン）７０とで構成される。
表示期間には、共通電極に共通電圧（Ｖｃｏｍ）を供給して画像をディスプレイする。そして、非表示期間には、共通電極をタッチ電極として駆動させて、タッチによる静電容量の変化をセンシングする。
低温多結晶シリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）ベースのＴＦＴの信頼性改善、及びオフ状態（ｏｆｆ−ｓｔａｔｅ）の漏れ電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）特性を改善させるために、ＴＦＴのソース／ドレイン領域の濃度を低くドーピング（ｄｏｐｉｎｇ）してＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成する。ここで、ＴＦＴのＩ−Ｖ特性及び駆動信頼性は、ＬＤＤの長さ（ＬＤＤ ｌｅｎｇｔｈ）によって大きく影響を受ける。
従来技術による液晶ディスプレイ装置は、ＴＦＴの信頼性及びオフ状態（ｏｆｆ ｓｔａｔｅ）の特性に合せてアクティブ領域のＴＦＴとＧＩＰバッファ２２のＴＦＴのＬＤＤの長さを同一に設計した。これによって、ＴＦＴのＲｏｎ特性が低下して、ディスプレイ駆動とタッチ駆動間に干渉が生じるという問題点がある。
インセルタッチタイプの液晶パネルにおいて、ＧＩＰバッファ２２のＴＦＴのＬＤＤは、信頼性改善及びオフ（ｏｆｆ）特性を改善するために形成された。しかし、ＴＦＴの全体抵抗においてＬＤＤが７０〜８０％を占めるので、ＬＤＤによってソース／ドレインの直列抵抗（ｓｅｒｉｅｓ ｒｅｓｉｓｔａｎｃｅ）が増加することになる。したがって、ＬＤＤによりＴＦＴの信頼性及びオフ特性は改善されたが、反面、Ｒｏｎ特性が低下してタッチ特性を低下させるという問題点がある。
一方、インセルタッチパネルは、タッチ駆動のための構成が液晶パネルに組み込まれているため、ディスプレイ特性とタッチ特性との間に干渉が生じる。ディスプレイとタッチとの間の干渉を減らすために、ＴＦＴのＲｏｎ特性が改善されなければならない。
タッチ駆動のためのタッチ駆動（Ｔｏｕｃｈ ｄｒｉｖｉｎｇ）信号が、パネル内部の寄生キャパシタンス（ＣDTX、ＣGD、ＣDRX、ＣGRX、ＣMu）に漏洩してノイズ（ｎｏｉｓｅ）が生じることになり、ノイズを除去するためにはＴＦＴのＲｏｎ特性を改善しなければならない。
ＴＦＴのＲｏｎ特性を改善するためには、ＬＤＤの長さ（ＬＤＤ ｌｅｎｇｔｈ）を減少させなければならないが、ＬＤＤの長さは、ＴＦＴの信頼性及びオフ（ｏｆｆ）特性に影響を与えるので、ＬＤＤの長さを減らすことに困難がある。
タッチ特性を向上させるためには、アクティブ領域１０において漏れ電流の減少及び寄生キャパシタンスの均一度を考慮してＬＤＤの長さを設計しなければならないが、今までこれに対する具体的な方案が提示されていない。
本発明は、上述した問題点を解決するためのもので、インセルタッチパネルのディスプレイ及びタッチ特性を向上させることができる液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
また、本発明は、上述した問題点を解決するためのもので、インセルタッチパネルのディスプレイとタッチ駆動との間に干渉を減少させることができる液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
また、本発明は、上述した問題点を解決するためのもので、ＴＦＴのＲｏｎ特性を向上させることができる液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
また、本発明は、上述した問題点を解決するためのもので、タッチ駆動時に液晶パネルの内部のノイズを減少させることができる液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
また、本発明は、上述した問題点を解決するためのもので、ＧＩＰバッファＴＦＴの信頼性を考慮してＬＤＤの長さが設計された液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
また、本発明は、上述した問題点を解決するためのもので、ピクセル（ｐｉｘｅｌ）ＴＦＴのオフ状態（ｏｆｆ ｓｔａｔｅ）での漏れ電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）特性、及びパネル内部の寄生キャパシタンス（ｇａｔｅ ｔｏ ｓｏｕｒｃｅ／ｄｒａｉｎ ｃａｐａｃｉｔａｎｃｅ）の均一度を考慮してＬＤＤの長さが設計された液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
さらに、本発明は、上述した問題点を解決するためのもので、ＴＦＴのＲｏｎ特性を考慮してＧＩＰバッファに接続されたテール（ｔａｉｌ）ＴＦＴのＬＤＤ長さが設計された液晶ディスプレイ装置とその製造方法を提供することを技術的課題とする。
以上言及した本発明の技術的課題の他にも、本発明の他の特徴及び利点が以下で記述されたり、そのような記述及び説明から、本発明の属する技術分野における通常の知識を有する者に明確に理解されるだろう。
本発明によるタッチ機能が内蔵された液晶ディスプレイ装置は、表示領域に形成されたピクセルＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、非表示領域に形成されたゲートドライバのバッファＴＦＴと、を含み、前記ピクセルＴＦＴと前記バッファＴＦＴは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）長さが互いに異なることを特徴とする。
本発明によるタッチ機能が内蔵された液晶ディスプレイ装置の製造方法は、第１長さのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を有するピクセルＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を表示領域に形成するステップと、第２長さのＬＤＤを有するゲートドライバのバッファＴＦＴを非表示領域に形成するステップと、を含み、前記ピクセルＴＦＴと前記バッファＴＦＴのＬＤＤ長さを互いに異なるように形成することを特徴とする。
本発明による液晶ディスプレイ装置とその製造方法は、アクティブ領域に形成されたピクセルＴＦＴと非表示領域に形成されたＴＦＴのＬＤＤ長さを互いに異なるように形成して、インセルタッチパネルのディスプレイ及びタッチ特性を向上させることができる。
本発明による液晶ディスプレイ装置とその製造方法は、アクティブ領域に形成されたピクセルＴＦＴと非表示領域に形成されたＴＦＴのＬＤＤ長さを互いに異なるように形成して、インセルタッチパネルのディスプレイとタッチ駆動との間に干渉を減少させることができる。
本発明による液晶ディスプレイ装置は、ＴＦＴのＲｏｎ特性を向上させることができる。
本発明による液晶ディスプレイ装置は、タッチ駆動時に液晶パネルの内部のノイズを減少させることができる。
本発明による液晶ディスプレイ装置は、ＧＩＰバッファＴＦＴのＬＤＤ長さを調節して、ＧＩＰバッファＴＦＴの信頼性を向上させることができる。
本発明による液晶ディスプレイ装置とその製造方法は、ピクセルＴＦＴのＬＤＤの長さを調節して、ピクセルＴＦＴのオフ状態での漏れ電流特性及びパネル内部の寄生キャパシタンスの均一度を向上させることができる。
本発明による液晶ディスプレイ装置とその製造方法は、ＧＩＰバッファに接続されたテール（ｔａｉｌ）ＴＦＴのＬＤＤ長さを調節して、ＴＦＴのＲｏｎ特性を向上させることができる。
以上言及した本発明の特徴及び効果以外にも本発明の実施例を通じて本発明の更に他の特徴及び効果が新しく把握されることもあるだろう。
従来技術に係る液晶ディスプレイ装置を示す図である。 従来技術に係る液晶ディスプレイ装置の問題点を示す図である。 本発明の実施例に係る液晶ディスプレイ装置を示す図である。 本発明の実施例に係る液晶ディスプレイ装置を示す図である。 本発明の実施例に係る液晶ディスプレイ装置のディスプレイ及びタッチ駆動方法を説明するための図である。 本発明の実施例に係る液晶ディスプレイ装置においてピクセルＴＦＴを示す平面図である。 本発明の実施例に係る液晶ディスプレイ装置においてＧＩＰバッファのＴＦＴを示す平面図である。 ボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造を有するＴＦＴを示す断面図である。 トップゲート（ｔｏｐ ｇａｔｅ）構造を有するＴＦＴを示す断面図である。 本発明の実施例に係る液晶ディスプレイ装置においてＴＦＴのＬＤＤを形成する方法を示す工程図である。 本発明の実施例に係る液晶ディスプレイ装置においてＴＦＴのＬＤＤを形成する方法を示す工程図である。 本発明の実施例に係る液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴとＧＩＰバッファＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。 本発明の実施例に係る液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴとＧＩＰバッファＴＦＴのＬＤＤの長さを互いに異なるように形成する方法を示す図である。 本発明の他の実施例に係る液晶ディスプレイ装置を示す図である。 本発明の他の実施例に係る液晶ディスプレイ装置においてＧＩＰバッファＴＦＴ及びテールＴＦＴを示す平面図である。 本発明の他の実施例に係る液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴ、ＧＩＰバッファＴＦＴ及びテールＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。 本発明の他の実施例に係る液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴ、ＧＩＰバッファＴＦＴ及びテールＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。 本発明の更に他の実施例に係る液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴと非表示領域に形成されたＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。 本発明の更に他の実施例に係る液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴと非表示領域に形成されたＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。 本発明の各実施例に係る液晶ディスプレイ装置においてタッチ特性が向上した効果を従来技術と比較して示す図である。
以下、添付の図面を参照して、本発明の実施例によるタッチスクリーンが内蔵された液晶ディスプレイ装置とその製造方法について説明する。
本発明の実施例を説明する際、ある構造物（電極、ライン、レイヤ、コンタクト）が、他の構造物の「上部に又は上に」及び「下部に又は下に」形成されると記載された場合、このような記載は、この構造物が互いに接触されている場合はもとより、これら構造物の間に第３の構造物が介在されている場合も含むものと解釈されなければならない。
図面を参照した本発明の詳細な説明に先立ち、液晶ディスプレイ装置について簡単に説明する。液晶ディスプレイ装置は、液晶層の配列を調節する方式によって、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなど多様に開発されている。
そのうち、前記ＩＰＳモードと前記ＦＦＳモードは、下部基板上にピクセル電極と共通電極を配置して、前記ピクセル電極と共通電極との間の電界により液晶層の配列を調節する方式である。
前記ＩＰＳモードは、前記ピクセル電極と共通電極を平行に交互に配列することによって両電極間で水平電界を生じさせて液晶層の配列を調節する方式である。ＩＰＳモードは、前記ピクセル電極と前記共通電極の上側部分において液晶層の配列が調節されないため、その領域で光の透過度が低下するという短所がある。
ＩＰＳモードの短所を解決するために考案されたのが前記ＦＦＳモードである。ＦＦＳモードは、ピクセル電極と共通電極とを絶縁層を介して離隔するように形成させる。
このとき、一方の電極は、パターンまたは板（ｐｌａｔｅ）状に構成し、他方の電極は、フィンガー（ｆｉｎｇｅｒ）状に構成して、両電極の間で生じるフリンジフィールド（Ｆｒｉｎｇｅ Ｆｉｅｌｄ）を通じて液晶層の配列を調節する方式である。
本発明の実施例によるタッチスクリーンが内蔵された液晶ディスプレイ装置は、ＦＦＳモードの構造を有する。そして、ＴＦＴアレイ基板（下部基板）の素材として、低温多結晶シリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）を用いることができる。
本発明の実施例によるタッチスクリーンが内蔵された液晶ディスプレイ装置は、使用者のタッチ位置を検出するタッチスクリーンが内蔵されたインセルタッチ（ｉｎ−ｃｅｌｌ ｔｏｕｃｈ）タイプの液晶パネルと、前記液晶パネルに光を供給するバックライトユニット（Ｂａｃｋ Ｌｉｇｈｔ Ｕｎｉｔ）及び駆動回路部を含んで構成される。
前記駆動回路部は、タイミングコントローラ（Ｔ−ｃｏｎ）、データドライバ（Ｄ−ＩＣ）、ゲートドライバ（Ｇ−ＩＣ）、タッチセンシングドライバ、バックライト駆動部及び電源供給部を含む。
ここで、前記駆動回路部の全体又は一部は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）またはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で液晶パネルのＴＦＴアレイ基板（下部基板）に形成されることができる。
図３及び図４は、本発明の実施例による液晶ディスプレイ装置を示す図である。本発明の実施例による液晶ディスプレイ装置は、タッチスクリーンがインセルタッチタイプであり、ＴＦＴアレイ基板に組み込まれている。
図３では、本発明の実施例によるタッチスクリーンが内蔵された液晶ディスプレイ装置の構成のうち、カラーフィルタアレイ基板（上部基板）、液晶層及びＧＩＰ２００を除外した駆動回路部の図示は省略した。
図３及び図４を参照すると、ＴＦＴアレイ基板には、画像が表示されるアクティブ領域（ａｃｔｉｖｅ ａｒｅａ）１００が形成され、アクティブ領域１００には、複数のピクセル（ｐｉｘｅｌ）がマトリック状に形成されている。ここで、アクティブ領域１００は、イメージが表示される表示領域である。
また、アクティブ領域１００の外郭には非表示領域が形成される。非表示領域の一側には、駆動回路のうちゲートドライバがＧＩＰ（ｇａｔｅ ｉｎ ｐａｎｅｌ）２００方式で形成されている。一方、ゲートドライバはＡＳＧ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｇａｔｅ）方式で形成されてもよい。非表示領域の他側には、アクティブ領域１００と駆動回路との間の接続のためのパッド部３００が形成されている。
図３で示したように、パネルの外郭部左側にＧＩＰ２００が形成されてもよいが、ＧＩＰ２００は、パネルの外郭部右側または上端及び下端に形成されてもよい。また、図３で示したように、パネルの外郭部上端にパッド部３００が形成されてもよいが、パネルの外郭部左右側及び下端にパッド部３００が形成されてもよい。
図４に示されたように、複数のピクセルのそれぞれは、交差するように形成されたゲートライン１４０とデータライン１５０により定義される。ゲートライン１４０とデータライン１５０により定義されたピクセル毎にＴＦＴが形成される。また、複数のピクセルには、共通電極（Ｖｃｏｍ ｅｌｅｃｔｒｏｄｅ）及びピクセル電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）が形成される。
ＧＩＰ２００には、ゲートライン１４０の個数だけチャネルが形成されている。ＧＩＰ２００の各チャネルは、ＧＩＰバッファ２１０を通じてスキャンパルス（ｓｃａｎ ｐｕｌｓｅ）をゲートライン１４０に供給して、ピクセルＴＦＴをターンオン（ｔｕｒｎ−ｏｎ）させる。図４では、１チャネルのＧＩＰバッファ２１０がダブルＴＦＴで構成されたことを示している。しかし、ＧＩＰバッファ２１０を構成するＴＦＴの個数には制限がない。
共通電極をタッチ電極として機能させるために、ＴＦＴアレイ基板にセンシングラインを形成して、共通電極をＸ軸方向及びＹ軸方向に連結させる。
一例として、センシングラインは、タッチ駆動信号（ｔｏｕｃｈ ｄｒｉｖｉｎｇ ｓｉｇｎａｌ）が供給される駆動ライン（ＴXライン）１６０と、タッチ駆動（Ｔｏｕｃｈ ｄｒｉｖｉｎｇ）信号による静電容量を検出する受信ライン（ＲXライン）１７０とで構成されることができる。
図５は、本発明の実施例による液晶ディスプレイ装置のディスプレイ及びタッチ駆動方法を説明するための図である。
図５を参照して説明すると、１フレーム（１ｆｒａｍｅ）期間は、表示期間（ｄｉｓｐｌａｙ ｐｅｒｉｏｄ）と、非表示期間、すなわちタッチ期間（ｔｏｕｃｈ ｐｅｒｉｏｄ）で構成されることができる。
１フレームにおいて、表示期間には、ＧＩＰ２００の全体ＧＩＰバッファ２１０を通じて順次にスキャン信号をゲートライン１４０に供給してピクセルＴＦＴをターンオンさせる。ピクセルＴＦＴがターンオンされる時点に合せてデータライン１５０にデータ電圧を供給し、共通電極に共通電圧（Ｖｃｏｍ）を供給して画像をディスプレイする。
そして、非表示期間、すなわちタッチ期間には、ピクセルＴＦＴをターンオフ（ｔｕｒｎ−ｏｆｆ）させ、共通電極をタッチ電極として駆動させて、タッチによる静電容量の変化をセンシングする。
このとき、駆動ライン（ＴXライン）１６０にはタッチ駆動信号（ｔｏｕｃｈ ｄｒｉｖｉｎｇ ｓｉｇｎａｌ）を供給し、受信ライン（ＲXライン）１７０を通じて使用者のタッチによる静電容量の変化をセンシングする。
図６は、本発明の実施例による液晶ディスプレイ装置においてピクセルＴＦＴを示す平面図で、図７は、本発明の実施例による液晶ディスプレイ装置においてＧＩＰバッファのＴＦＴを示す平面図である。
図６及び図７を参照すると、アクティブ領域１００のピクセルＴＦＴ及びＧＩＰバッファ２１０のＴＦＴは、ゲートライン１４０と接続されたゲートＧ、アクティブＡ、データラインと接続されたソースＳ、及びピクセル電極と接続されたドレインＤを含み、ゲートＧとアクティブＡとの間にはゲート絶縁層ＧＩが形成されている。
ここで、アクティブ領域１００に形成されたピクセルＴＦＴ及び非表示領域に形成されたＧＩＰバッファ２１０のＴＦＴは、ディスプレイ及びタッチ駆動特性の向上、駆動信頼性及びオフ状態（ｏｆｆ ｓｔａｔｅ）の特性を向上させるためにＬＤＤを含む。このとき、ピクセルＴＦＴのＬＤＤ長さ（ＬＤＤ ｌｅｎｇｔｈ）とＧＩＰバッファ２１０のＴＦＴのＬＤＤ長さは互いに異なるように形成されている。
ＴＦＴに形成されたＬＤＤについて具体的に説明すると、非晶質シリコン（ａ−Ｓｉ：Ｈ）または低温ポリシリコン（Ｐ−Ｓｉ）でＴＦＴの半導体レイヤが形成され、半導体レイヤ上にゲート絶縁層（ＧＩ）及びゲート（ｇａｔｅ）が順次に形成される。
ゲートをマスクとして用いて半導体レイヤに低濃度のＮタイプ又はＰタイプの不純物をドーピングする。このとき、ゲートにより不純物がドーピングされない領域がＴＦＴのアクティブとなる。
ゲート、及び低濃度の不純物がドーピングされたアクティブの一部を覆うようにＰＲ（ｐｈｏｔｏｒｅｓｉｓｔ）を形成し、ＰＲをマスクとして用いて、半導体レイヤに高濃度のＮタイプ又はＰタイプの不純物をドーピングしてＴＦＴのソース及びドレインを形成する。このとき、ＰＲにより高濃度の不純物がドーピングされない領域がＬＤＤとなる。
製造工程において、ゲートＧの湿式エッチング（ｗｅｔ ｅｔｃｈ）での最小線幅（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）を調節してＬＤＤの長さを調節できる。また、製造工程において、高濃度の不純物をドーピング（例として、Ｎ+ ドーピング又はＰ+ ドーピング）する時にマスクとして形成されたＰＲ（ｐｈｏｔｏｒｅｓｉｓｔ）の最小線幅（ＣＤ）の差によりＬＤＤの長さを調節できる。このとき、ピクセルＴＦＴのＬＤＤ長さとバッファＴＦＴのＬＤＤ長さの比率を１：０．７〜１：０．９になるように調節できる。
一例として、表示領域であるアクティブ領域に形成されたピクセルＴＦＴのＬＤＤは、片側の長さが１．０〜２．０μｍ±０．１μｍに形成され、ピクセルＴＦＴの全体ＬＤＤの長さは、２．０〜４．０μｍ±０．２μｍに形成されることができる。
一方、非表示領域に形成されたＧＩＰバッファ２１０のＴＦＴのＬＤＤは、片側の長さが０．７〜１．７μｍ±０．１μｍに形成され、バッファＴＦＴの全体ＬＤＤの長さは、１．４〜３．４μｍ±０．２μｍに形成されることができる。
このように、アクティブ領域１００に形成されたピクセルＴＦＴと非表示領域に形成されたＧＩＰのバッファＴＦＴのＬＤＤ長さを互いに異なるように形成、すなわち、ピクセルＴＦＴのＬＤＤ長さよりもバッファＴＦＴのＬＤＤ長さを短く形成できる。これによって、ＴＦＴのソース／ドレイン間の直列抵抗を減らして、Ｒｏｎ特性を向上させてディスプレイ及びタッチ駆動特性を向上させることができる。
図８は、ボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造を有するＴＦＴを示す断面図であり、図９は、トップゲート（ｔｏｐ ｇａｔｅ）構造を有するＴＦＴを示す断面図である。
図８に示されたように、アクティブ領域１００のピクセルＴＦＴ及びＧＩＰバッファ２１０のＴＦＴは、ゲート１１２がアクティブ１１４の下部に形成されるボトムゲート構造に形成されることができる。
図８で、ガラス基板上には、アクティブ１１４を保護するためのブロッキングレイヤ（ｂｌｏｃｋｉｎｇ ｌａｙｅｒ）としてバッファ層１１１が形成されている。バッファ層１１１上にゲート１１２が形成されている。ゲート１１２を覆うようにガラス基板の全面にゲート絶縁層（ＧＩ）１１３が形成されている。ゲート絶縁層上にアクティブ１１４が形成されている。
アクティブ１１４の一側にはソース１１５が形成され、アクティブ１１４の他側にはドレイン１１６が形成されている。アクティブ１１４とソース１１５／ドレイン１１６との間には高濃度のドーピング層（Ｎ＋ ａ−Ｓｉ：Ｈ）１１７が形成されている。
一方、図９に示されたように、アクティブ領域１００のピクセルＴＦＴ及びＧＩＰバッファ２１０のＴＦＴは、ゲート１１２がアクティブ１１４の上部に形成されるトップゲート構造に形成されてもよい。
図９で、ガラス基板上には遮光層１１９が形成されている。アクティブ１１４を保護するためのブロッキングレイヤ（ｂｌｏｃｋｉｎｇ ｌａｙｅｒ）としてバッファ層１１１が遮光層１１９を覆うように形成されている。
バッファ層１１１上にアクティブ１１４、ＬＤＤ１１８、ソース１１５及びドレイン１１６が形成されている。アクティブ１１４、ＬＤＤ１１８、ソース１１５及びドレイン１１６は、製造工程中にアクティブ１１４を形成するための半導体レイヤに不純物を注入して形成されるので、同一レイヤに形成される。
アクティブ１１４、ＬＤＤ１１８、ソース１１５及びドレイン１１６を覆うようにゲート絶縁層１１３が形成されている。ゲート絶縁層１１３の上部においてアクティブ１１４と重なる領域にゲート１１２が形成されている。
ゲート１１２を覆うようにガラス基板の全面に保護層（ＰＡＳ）が形成されている。ソース１１５及びドレイン１１６の上面が露出するようにゲート絶縁層１１３及び保護層（ＰＡＳ）の一部領域がエッチングされた箇所にコンタクト（ＣＮＴ）が形成されている。前記コンタクト（ＣＮＴ）を通じて、ソース１１５はデータラインと接続され、ドレイン１１６はピクセル電極と接続される。
ＬＴＰＳが適用されたＴＦＴの場合、トップゲート方式が、工程の温度特性及びＬＤＤの形成時にゲートを用いたセルフマスク（ｓｅｌｆ ｍａｓｋ）の長所がある。上述したボトムゲート方式とトップゲート方式のＴＦＴは、固有の長所及び短所があるが、以下ではトップゲート方式のＴＦＴが適用されたものを一例として説明する。
ＴＦＴのＬＤＤ長さは、Ｉ−Ｖ特性及び駆動信頼性に大きな影響を与える。本発明の一実施例では、アクティブ領域に形成されたピクセルＴＦＴと、ＧＩＰのバッファＴＦＴとのＬＤＤ長さを互いに異なるように形成する。これを通じて、ＴＦＴの信頼性及びオフ状態（ｏｆｆ ｓｔａｔｅ）の特性を高め、ＴＦＴのＲｏｎ特性を改善しようとする。また、ＴＦＴのソース／ドレインの直列抵抗（ｓｅｒｉｅｓ ｒｅｓｉｓｔａｎｃｅ）を減少させ、パネル内部の寄生キャパシタンス（ＣDTX、ＣGD、ＣDRX、ＣGRX、ＣMu）を均一化させようとする。
図１０及び図１１は、本発明の実施例による液晶ディスプレイ装置においてＴＦＴのＬＤＤを形成する方法を示す工程図である。
以下、図１０及び図１１を参照してＴＦＴのＬＤＤを形成する方法を説明する。その後、アクティブ領域と非表示領域においてＴＦＴのＬＤＤ長さが互いに異なるように形成された特徴について説明する。
図１０（Ａ）に示されたように、ガラス基板の上部のＴＦＴ領域には、バックライトからの光がアクティブに入射されることを防止するための遮光層１１９が形成され、遮光層１１９を覆うようにガラス基板の全面にバッファ層１１１が形成される。
ここで、遮光層１１９は、光を遮断するために不透明金属、例えば、モリブデン（Ｍｏ）またはアルミニウム（Ａｌ）で形成されることができ、５００Åの厚さを有することができる。
バッファ層１１１は、無機物、例えば、ＳｉＯ2またはＳｉＮｘで形成されることができ、２，０００Å〜３，０００Åの厚さを有することができる。
バッファ層１１１の上部において遮光層１１９と重なる領域に、半導体物質でＴＦＴのアクティブ１１４が形成される。
ここで、アクティブ１１４は、非晶質シリコン（ａ−Ｓｉ：Ｈ）または低温ポリシリコン（Ｐ−Ｓｉ）で形成されることができ、５００Åの厚さを有することができる。
次に、図１０（Ｂ）に示されたように、アクティブ１１４及びバッファ層１１１を覆うようにガラス基板の全面にゲート絶縁層１１３が形成される。
ここで、ゲート絶縁層１１３は、ＳｉＯ2またはＳｉＮｘで形成されることができ、１，３００Åの厚さを有することができる。
一方、ゲート絶縁層１１３は、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）またはＭＴＯ（Ｍｉｄｄｌｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で蒸着して形成されてもよい。
ゲート絶縁層１１３上に、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のような伝導性金属物質、またはこれらの金属の合金を蒸着させてゲートメタル（ｇａｔｅ ｍｅｔａｌ）を形成する。
その後、第１のＰＲ(ｐｈｏｔｏ ｒｅｓｉｓｔ）をマスクとして用いた湿式エッチング（ｗｅｔ ｅｔｃｈ）を行って、ゲートメタルをパターニングする。
その後、ゲートメタル上に残存する第１のＰＲのストリップ及び乾式エッチング（ｄｒｙ ｅｔｃｈ）を行って、ゲート絶縁層１１３の上部においてアクティブ１１４と重なる領域にはＴＦＴのゲート１１２が形成される。このとき、ゲート１１２は、３，０００Åの厚さに形成されることができる。
次に、図１０（Ｃ）に示されたように、ゲート１１２をマスクとして用いて、半導体レイヤの外郭に低濃度のＮタイプまたはＰタイプの不純物をドーピング（例えば、Ｎ- ｄｏｐｉｎｇまたはＰ- ｄｏｐｉｎｇ）する。このとき、ゲート１１２により不純物がドーピングされない領域がアクティブ１１４となり、低濃度のＮタイプまたはＰタイプの不純物がドーピングされた領域にＬＤＤが形成される。
次に、図１０（Ｄ）に示されたように、ゲート１１２、及び低濃度の不純物がドーピングされたアクティブ１１４の一部を覆うように第２のＰＲを形成する。その後、第２のＰＲをマスクとして用いて、アクティブの外郭に高濃度のＮタイプまたはＰタイプの不純物をドーピング（例えば、Ｎ+ ｄｏｐｉｎｇまたはＰ+ ｄｏｐｉｎｇ）する。
ここで、高濃度の不純物がドーピングされた領域がソース１１５とドレイン１１６で形成される。そして、第２のＰＲにより高濃度の不純物がドーピングされない領域がＬＤＤ１１８となる。
このように、ゲート絶縁層１１３を介して、アクティブ１１４、ＬＤＤ１１８、ソース１１５、ドレイン１１６及びゲート１１２が形成されてＴＦＴが構成される。
上述した製造工程を通じて、表示領域に第１長さのＬＤＤを含むピクセルＴＦＴを形成し、非表示領域に第２長さのＬＤＤを含むバッファＴＦＴ及びテールＴＦＴを形成できる。
図示してはいないが、後続工程を通じてゲート１１２の上部には層間絶縁層（ＩＬＤ：Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ）及び保護層（ＰＡＳ）が形成される。ソース１１５とデータラインのコンタクト（ＣＮＴ）、及びドレイン１１６とピクセル電極間のコンタクト（ＣＮＴ）が形成される。
ここで、層間絶縁層は、ＳｉＯ2またはＳｉＮｘで形成されることができ、６，０００Åの厚さを有することができる。他の例として、層間絶縁層は、ＳｉＯ2(３，０００Å）／ＳｉＮｘ(３，０００Å）の構造に形成されてもよい。
保護層（ＰＡＳ）は、フォトアクリル（ＰＡＣ：ｐｈｏｔｏ ａｃｒｙｌ）で形成されることができ、２．０μｍ〜３．０μｍの厚さに形成されてガラス基板の全面を平坦化させる。
前記コンタクト（ＣＮＴ）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のような伝導性金属物質で、６，０００Åの厚さを有するように形成されることができる。
他の例として、コンタクト（ＣＮＴ）は、モリブデン／アルミニウム／モリブデンが積層された構造に形成されてもよい。
保護層の上部には、共通電極（Ｖｃｏｍ ｅｌｅｃｔｒｏｄｅ）が形成される。このとき、共通電極は、ＩＴＯ(ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ(ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）またはＩＴＺＯ(ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような透明伝導性物質で、５００Åの厚さを有するように形成されることができる。
共通電極を覆うように絶縁層が形成され、絶縁層上にピクセル電極が形成される。このとき、ピクセル電極は、ＩＴＯ、ＩＺＯまたはＩＴＺＯのような透明伝導性物質で、５００Åの厚さを有するように形成されることができる。
一方、共通電極にはセンシングラインが接続されるように形成され、非表示期間に共通電極をタッチ電極として駆動させる。
本発明は、アクティブ領域と非表示領域においてＴＦＴのＬＤＤ長さが互いに異なるように形成された点が重要な事項であるので、非表示期間に共通電極をタッチ電極として駆動させるために形成されるタッチセンシングラインの構造、及びコンタクト方法に対する詳細な説明は省略する。
上述した説明では、ピクセル電極が共通電極の上部に形成されたピクセル電極オントップ（ＰＸＬ ｏｎ ｔｏｐ）の構造を一例として説明したが、これは、本発明の一例に過ぎない。本発明の他の例として、共通電極がピクセル電極の上部に形成された共通電極オントップ（Ｖｃｏｍ ｏｎ ｔｏｐ）の構造も適用されることができる。
上述した構成を含む本発明の実施例による液晶ディスプレイ装置は、表示期間には、共通電極とピクセル電極との間で生じるフリンジフィールド（Ｆｒｉｎｇｅ Ｆｉｅｌｄ）を通じて液晶層の配列を調節して画像を表示することになる。
そして、非表示期間には、タッチセンシングラインを通じて連結されたピクセルの共通電極をタッチセンシング電極として駆動させて、使用者のタッチをセンシングする。
使用者のタッチによってカラーフィルタアレイ基板（上部基板）とＴＦＴアレイ基板（下部基板）の共通電極の間にはタッチ静電容量が形成される。このような、タッチによる静電容量の変化を感知して使用者のタッチ位置を検出することになる。
次に、図１１を参照すると、ＬＤＤの長さが（ｌｅｎｇｔｈ）は、ゲート１１２を形成する時、湿式エッチング工程での最小線幅（ＣＤ）と、高濃度の不純物をドーピング（例として、Ｎ＋ ドーピング）する工程でマスクとして形成されたＰＲの最小線幅（ＣＤ）の差により決定される。
本発明では、ゲート１１２の最小線幅（ＣＤ）と、ＰＲの最小線幅（ＣＤ）のうち少なくとも一つを調節して、アクティブ領域のピクセルＴＦＴのＬＤＤ長さ及び非表示領域のＧＩＰバッファＴＦＴのＬＤＤ長さを調節できる。すなわち、アクティブ領域に形成されるピクセルＴＦＴのＬＤＤ長さと非表示領域に形成されるＧＩＰバッファＴＦＴのＬＤＤ長さとを互いに異なるように形成できる。
図１２は、本発明の実施例による液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴとＧＩＰバッファＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。
図１２を参照すると、アクティブ領域のピクセルＴＦＴのＬＤＤ長さは、片側Ａ１、Ａ２が１．０〜２．０μｍ±０．１μｍに形成されている。ピクセルＴＦＴの全体ＬＤＤの長さは、２．０〜４．０μｍ±０．２μｍに形成されることができる。
一方、非表示領域に形成されたＧＩＰバッファＴＦＴのＬＤＤ長さは、片側Ｂ１、Ｂ２が０．７〜１．７μｍ±０．１μｍに形成されている。バッファＴＦＴの全体ＬＤＤの長さは、１．４〜３．４μｍ±０．２μｍに形成されることができる。
図１２に示されたように、ピクセルＴＦＴのＬＤＤ長さ（Ａ）が、バッファＴＦＴのＬＤＤ長さ（Ｂ）よりも長く（Ａ＞Ｂ）形成される。このとき、ピクセルＴＦＴのＬＤＤ長さとバッファＴＦＴのＬＤＤ長さとの比率は、１：０．７〜１：０．９になることができる。
ここで、バッファＴＦＴのＬＤＤ長さは、ＧＩＰバッファＴＦＴの信頼性を考慮して設計されたものである。従来技術に比べてバッファＴＦＴのＬＤＤ長さを短く形成することにより、ＴＦＴのソース／ドレイン間の直列抵抗を減らしてＲｏｎ特性を向上させることができる。
ピクセルＴＦＴのＬＤＤ長さは、ピクセルＴＦＴがオフ状態（ｏｆｆ ｓｔａｔｅ）であるとき、漏れ電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）特性及びパネル内部の寄生キャパシタンス（ｇａｔｅ ｔｏ ｓｏｕｒｃｅ／ｄｒａｉｎ ｃａｐａｃｉｔａｎｃｅ）の均一度を考慮して設計される。
図１３は、本発明の実施例による液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴとＧＩＰバッファＴＦＴのＬＤＤ長さを互いに異なるように形成する方法を示す図である。
図１３を参照すると、製造工程でアクティブ領域に第１マスクＭ１を適用し、非表示領域に第２マスクＭ２を別途に適用してゲート１１２の最小線幅（ＣＤ）を調節できる。
一方、１枚のマスクを用いてピクセルＴＦＴ及びバッファＴＦＴのゲートを形成できる。このとき、アクティブ領域と非表示領域に適用されるマスクパターンを互いに異なるように形成することにより、ピクセルＴＦＴのゲート及びバッファＴＦＴのゲートが互いに異なる最小線幅（ＣＤ）を有するように調節できる。
ゲート１１２の最小線幅（ＣＤ）と、高濃度の不純物の注入時にマスクとして用いられるＰＲの最小線幅（ＣＤ）のうち少なくとも一つを調節できる。これによって、ピクセルＴＦＴのＬＤＤ長さ及びバッファＴＦＴのＬＤＤ長さの比率を決定し、ピクセルＴＦＴのＬＤＤ長さとＧＩＰバッファＴＦＴのＬＤＤ長さとが互いに異なるように形成できる。
図１４は、本発明の他の実施例による液晶ディスプレイ装置を示す図で、図１５は、本発明の他の実施例による液晶ディスプレイ装置においてＧＩＰバッファＴＦＴ及びテールＴＦＴを示す平面図である。
図１４及び図１５を参照すると、ゲートドライバがＧＩＰ方式で適用されたインセルタッチ方式の液晶パネルは、画像のディスプレイのみならず、タッチ駆動の特性も非常に重要である。
したがって、ディスプレイとタッチ駆動との間の干渉を減らすために、テールＴＦＴ（ｔａｉｌ ＴＦＴ）２２０が形成されている。テールＴＦＴ２２０は、ＧＩＰバッファ２１０とピクセルＴＦＴとの間に形成されている。
図１５に示されたように、テールＴＦＴ２２０は、ＧＩＰバッファ２１０と同様の構造に形成されることができる。
テールＴＦＴ２２０は、ＧＩＰバッファ２１０からゲートライン１４０へ出力されたスキャン信号をＶＧＬにより消去させる。非表示期間、すなわちタッチ期間（ｔｏｕｃｈ ｐｅｒｉｏｄ）中にスキャン信号をＶＧＬにより消去させる。
これによって、ディスプレイとタッチ駆動との間に干渉を減らし、タッチ駆動信号が液晶パネルの内部の寄生キャパシタンスに漏洩してノイズが増加されることを防止できる。
ここで、本発明の他の実施例による液晶ディスプレイ装置では、ピクセルＴＦＴとテールＴＦＴ２２０のＬＤＤ長さを互いに異なるように形成する。
ディスプレイとタッチ駆動との間の干渉を減らすためには、テールＴＦＴ２２０のＲｏｎ特性が改善されなければならない。そのために、本発明の他の実施例による液晶ディスプレイ装置では、ピクセルＴＦＴのＬＤＤ長さよりもテールＴＦＴ２２０のＬＤＤ長さを短く形成する。
このとき、ピクセルＴＦＴのＬＤＤ長さと、ＧＩＰバッファ２１０のＴＦＴのＬＤＤ長さとの比率を１：０．７〜１：０．９になるように調節できる。また、ピクセルＴＦＴのＬＤＤ長さと、テールＴＦＴ２２０のＬＤＤ長さとの比率を１：０．７〜１：０．９になるように調節できる。
一方、ピクセルＴＦＴのＬＤＤ長さと、ＧＩＰバッファ２２０のＴＦＴのＬＤＤ長さとの比率を１：０．７〜１：０．９になるように調節し、ピクセルＴＦＴのＬＤＤ長さと、テールＴＦＴ２２０のＬＤＤ長さとの比率を１：０．５〜１：０．７になるように調節できる。
図１６及び図１７は、本発明の他の実施例による液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴ、ＧＩＰバッファＴＦＴ及びテールＴＦＴのＬＤＤ長さが互いに異なるように形成されたことを示す図である。
図１６及び図１７を参照すると、アクティブ領域のピクセルＴＦＴのＬＤＤ長は、片側Ａ１、Ａ２が１．０〜２．０μｍ±０．１μｍに形成されている。ピクセルＴＦＴの全体ＬＤＤの長さは、２．０〜４．０μｍ±０．２μｍに形成されることができる。
一方、非表示領域に形成された、ＧＩＰバッファＴＦＴのＬＤＤ長さは、片側Ｂ１、Ｂ２が０．７〜１．７μｍ±０．１μｍに形成されている。ＧＩＰバッファ２１０のＴＦＴの全体ＬＤＤの長さは、１．４〜３．４μｍ±０．２μｍに形成されることができる。
そして、非表示領域に形成された、テールＴＦＴ２２０のＬＤＤ長さは、片側Ｃ１、Ｃ２が０．５〜１．５μｍ±０．１μｍに形成されている。テールＴＦＴ２２０の全体ＬＤＤの長さは、１．０〜３．０μｍ±０．２μｍに形成されることができる。
図１６及び図１７に示されたように、ピクセルＴＦＴのＬＤＤ長さ（Ａ）が、バッファＴＦＴのＬＤＤ長さ（Ｂ）よりも長く（Ａ＞Ｂ）形成される。
そして、バッファＴＦＴのＬＤＤ長さ（Ｂ）が、テールＴＦＴのＬＤＤ長さ（Ｃ）よりも長く（Ｂ＞Ｃ）形成される。
したがって、ピクセルＴＦＴのＬＤＤ長さ（Ａ）、バッファＴＦＴのＬＤＤ長さ（Ｂ）及びテールＴＦＴのＬＤＤ長さ（Ｃ）の比率は、［Ａ＞Ｂ＞Ｃ］となる。
ここで、テールＴＦＴのＬＤＤ長さは、ディスプレイとタッチ駆動との間に干渉を減らし、ＴＦＴのＲｏｎ特性を改善するために設計されたものである。従来技術に比べてバッファＴＦＴのＬＤＤ長さ及びテールＴＦＴの長さをピクセルＴＦＴよりも短く形成することにより、ＴＦＴのソース／ドレイン間の直列抵抗を減らしてＲｏｎ特性を向上させることができる。
テールＴＦＴのＬＤＤ長さは、製造工程でピクセルＴＦＴ及びバッファＴＦＴの製造に適用されたマスク以外に別の第３マスクを適用して、ゲート１１２の最小線幅（ＣＤ）とＰＲの最小線幅（ＣＤ）のうち少なくとも一つを調節できる。
これによって、ピクセルＴＦＴのＬＤＤ長さ、バッファＴＦＴのＬＤＤ長さ及びテールＴＦＴのＬＤＤ長さの比率を決定し、ピクセルＴＦＴのＬＤＤ長さとＧＩＰバッファＴＦＴのＬＤＤ長さ及びテールＴＦＴのＬＤＤ長さが全て異なるように形成できる。
図１８及び図１９は、本発明の更に他の実施例による液晶ディスプレイ装置においてアクティブ領域のピクセルＴＦＴと、非表示領域に形成されたＴＦＴとのＬＤＤ長さが互いに異なるように形成されたことを示す図である。
図１８及び図１９を参照すると、本発明の更に他の実施例による液晶ディスプレイ装置では、ピクセルＴＦＴのＬＤＤ長さよりもバッファＴＦＴのＬＤＤ長さ及びテールＴＦＴのＬＤＤ長さを短く形成する。このとき、バッファＴＦＴのＬＤＤ長さとテールＴＦＴのＬＤＤ長さとを同一に形成する。
具体的に、アクティブ領域のピクセルＴＦＴのＬＤＤ長さは、片側Ａ１、Ａ２が１．０〜２．０μｍ±０．１μｍに形成されている。ピクセルＴＦＴの全体ＬＤＤの長さは、２．０〜４．０μｍ±０．２μｍに形成されることができる。
一方、非表示領域に形成された、ＧＩＰバッファＴＦＴのＬＤＤ長さ及びテールＴＦＴのＬＤＤ長さは、片側Ｂ１，Ｂ２，Ｃ１，Ｃ２が０．７〜１．７μｍ±０．１μｍに形成されている。バッファＴＦＴの全体ＬＤＤの長さは、１．４〜３．４μｍ±０．２μｍに形成されることができる。
しかし、これに限定されず、ＧＩＰバッファＴＦＴのＬＤＤ長さ及びテールＴＦＴのＬＤＤ長さの片側Ｂ１，Ｂ２，Ｃ１，Ｃ２を０．５〜１．５μｍ±０．１μｍに形成できる。バッファＴＦＴの全体ＬＤＤの長さを１．０〜３．０μｍ±０．２μｍに形成できる。
図１８及び図１９に示されたように、ピクセルＴＦＴのＬＤＤ長さ（Ａ）を、バッファＴＦＴのＬＤＤ長さ（Ｂ）及びテールＴＦＴのＬＤＤ長さ（Ｃ）よりも長く形成できる。ピクセルＴＦＴのＬＤＤ長さ（Ａ）、バッファＴＦＴのＬＤＤ長さ（Ｂ）及びテールＴＦＴのＬＤＤ長さ（Ｃ）の比率を、［Ａ＞Ｂ＝Ｃ］に形成できる。
製造工程でピクセルＴＦＴの製造に適用されたマスク以外に別のマスクを適用して、ゲート１１２の最小線幅（ＣＤ）とＰＲの最小線幅（ＣＤ）のうち少なくとも一つを調節できる。これによって、ピクセルＴＦＴのＬＤＤ長さ、バッファＴＦＴのＬＤＤ長さ及びテールＴＦＴのＬＤＤ長さの比率を決定できる。
上述した本発明の実施例による液晶ディスプレイ装置は、アクティブ領域のＴＦＴと非表示領域のＴＦＴのＬＤＤ長さを互いに異なるように形成できる。
上述した本発明の実施例による液晶ディスプレイ装置は、アクティブ領域に形成されたピクセルＴＦＴと非表示領域に形成されたＴＦＴのＬＤＤ長さを互いに異なるように形成して、インセルタッチパネルのディスプレイ及びタッチ特性を向上させることができる。
図２０は、本発明の実施例による液晶ディスプレイ装置においてタッチ特性が向上した効果を従来技術と比較して示す図である。
図２０を参照すると、従来技術による液晶ディスプレイ装置のタッチノイズを測定し、本発明の実施例による液晶ディスプレイ装置のタッチノイズを測定した結果を示している。
まず、図２０に示された“従来技術”と“本発明１”のタッチノイズを比較して説明すると、従来技術による液晶ディスプレイ装置のタッチノイズを１００［％］と設定し、テールＴＦＴが形成された本発明の実施例でのタッチノイズを測定した結果、従来技術に比べて３３．６％の水準にタッチノイズが減少することを確認できる。
次に、図２０に示された“従来技術”と“本発明２”のタッチノイズを比較して説明すると、表示領域に形成されたピクセルＴＦＴのＬＤＤ長さと、非表示領域に形成されたバッファＴＦＴ及びテールＴＦＴのＬＤＤ長さを互いに異なるように形成した本発明の実施例でのタッチノイズを測定した結果、従来技術に比べて２２．４％の水準にタッチノイズが減少することを確認できる。
このように、上述した本発明の実施例による液晶ディスプレイ装置は、タッチノイズを減少させてタッチ特性を向上させることができる。
また、アクティブ領域に形成されたピクセルＴＦＴと非表示領域に形成されたＴＦＴのＬＤＤ長さを互いに異なるように形成して、インセルタッチパネルのディスプレイとタッチ駆動との間に干渉を減少させることができる。
また、ＴＦＴのＲｏｎ特性を向上させ、タッチ駆動時に液晶パネルの内部のノイズを減少させることができる。
また、ＧＩＰバッファＴＦＴのＬＤＤ長さを調節して、ＧＩＰバッファＴＦＴの信頼性を向上させ、ピクセルＴＦＴのオフ状態での漏れ電流特性及びパネル内部の寄生キャパシタンスの均一度も向上させることができる。
本発明の属する技術分野における当業者は、上述した本発明がその技術的思想や必須の特徴を変更せずに他の具体的な形態で実施できるということを理解できるはずである。したがって、以上記述した実施例は、すべての面で例示的なものであり、限定的なものではないと理解しなければならない。
本発明の範囲は、前記詳細な説明よりは、後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、そしてその等価概念から導かれるすべての変更又は変形された形態が本発明の範囲に属するものと解さねばならない。
１００ アクティブ領域
１１１ バッファ層
１１２ ゲート
１１３ ゲート絶縁層
１１４ アクティブ
１１５ ソース
１１６ ドレイン
１１７ 高濃度のドーピング層
１１８ ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
１１９ 遮光層
ＣＮＴ コンタクト
Ｍ１，Ｍ２ マスク
１４０ ゲートライン
１５０ データライン
１６０ 駆動ライン
１７０ 受信ライン
Ｇ ゲート
Ｄ ドレイン
Ｓ ソース
Ａ アクティブ
ＰＲ フォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ）
２００ ＧＩＰ（ｇａｔｅ ｉｎ ｐａｎｅｌ）
２２０ テールＴＦＴ（ｔａｉｌ ＴＦＴ）
３００ パッド部

Claims (15)

  1. タッチ機能が内蔵された液晶ディスプレイ装置において、
    表示領域に形成されたピクセルＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、
    非表示領域に形成されたゲートドライバのバッファＴＦＴと、
    を含み、
    前記ピクセルＴＦＴのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）長さよりも前記バッファＴＦＴのＬＤＤ長さが短く形成された
    ことを特徴とする、液晶ディスプレイ装置。
  2. 前記ピクセルＴＦＴのＬＤＤ長さと前記バッファＴＦＴのＬＤＤ長さとの比率は、１：０．７〜１：０．９である
    ことを特徴とする、請求項１に記載の液晶ディスプレイ装置。
  3. 前記バッファＴＦＴとピクセルＴＦＴとの間に接続されたテールＴＦＴをさらに含み、
    前記ピクセルＴＦＴのＬＤＤ長さよりも前記テールＴＦＴのＬＤＤ長さが短く形成された
    ことを特徴とする、請求項１に記載の液晶ディスプレイ装置。
  4. 前記バッファＴＦＴのＬＤＤ長さと前記テールＴＦＴのＬＤＤ長さは同一である
    ことを特徴とする、請求項３に記載の液晶ディスプレイ装置。
  5. 前記バッファＴＦＴのＬＤＤ長さよりも前記テールＴＦＴのＬＤＤ長さが短く形成された
    ことを特徴とする、請求項３に記載の液晶ディスプレイ装置。
  6. 前記ピクセルＴＦＴのＬＤＤ長さと前記バッファＴＦＴのＬＤＤ長さとの比率は、１：０．７〜１：０．９であり、
    前記ピクセルＴＦＴのＬＤＤ長さと前記テールＴＦＴのＬＤＤ長さとの比率は、１：０．５〜１：０．９である
    ことを特徴とする、請求項３に記載の液晶ディスプレイ装置。
  7. 前記ピクセルＴＦＴ、前記バッファＴＦＴ及び前記テールＴＦＴのＬＤＤ長さを互いに異なるように形成して、液晶パネルの内部の寄生キャパシタンスを均一化させ、ＴＦＴのＲｏｎ特性を調節した
    ことを特徴とする、請求項３に記載の液晶ディスプレイ装置。
  8. 前記ゲートドライバは、ゲートインパネル（ｇａｔｅ ｉｎ ｐａｎｅｌ）方式でＴＦＴアレイ基板に形成され、
    タッチ検出のためのタッチセンサがインセルタッチパネル方式で前記ＴＦＴアレイ基板に形成された
    ことを特徴とする、請求項１に記載の液晶ディスプレイ装置。
  9. タッチ機能が内蔵された液晶ディスプレイ装置の製造方法において、
    第１長さのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を有するピクセルＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を表示領域に形成するステップと、
    第２長さのＬＤＤを有するゲートドライバのバッファＴＦＴを非表示領域に形成するステップと、
    を含み、
    前記ピクセルＴＦＴのＬＤＤ長さよりも前記バッファＴＦＴのＬＤＤ長さを短く形成する
    ことを特徴とする、液晶ディスプレイ装置の製造方法。
  10. 前記バッファＴＦＴと前記ピクセルＴＦＴとの間の非表示領域にテールＴＦＴをさらに形成し、
    前記ピクセルＴＦＴのＬＤＤ長さよりも前記テールＴＦＴのＬＤＤ長さを短く形成することを特徴とする、請求項９に記載の液晶ディスプレイ装置の製造方法。
  11. 前記バッファＴＦＴのＬＤＤ長さと前記テールＴＦＴのＬＤＤ長さを同一に形成する
    ことを特徴とする、請求項１０に記載の液晶ディスプレイ装置の製造方法。
  12. ガラス基板上にバッファ層を形成し、前記バッファ層上の一部領域に半導体物質でアクティブを形成するステップと、
    前記バッファ層及びアクティブを覆うようにゲート絶縁層を形成するステップと、
    前記ゲート絶縁層上にゲートメタルを形成するステップと、
    前記ゲートメタル上に第１フォトレジストマスクを形成した後、エッチング工程により前記ゲートメタルをパターニングして、前記アクティブと重なる領域にゲートを形成するステップと、
    前記ゲートをマスクとして用いて、前記アクティブの外郭に低濃度のＮタイプまたはＰタイプの不純物をドーピングするステップと、
    を含み、
    前記表示領域のピクセルＴＦＴに第１長さのＬＤＤを形成し、前記非表示領域のバッファＴＦＴに第２長さのＬＤＤを形成する
    ことを特徴とする、請求項１１に記載の液晶ディスプレイ装置の製造方法。
  13. 前記ゲート、及び低濃度の不純物がドーピングされた領域の一部を覆うように第２フォトレジストマスクを形成するステップと、
    前記低濃度の不純物がドーピングされた領域の外郭に高濃度のＮタイプまたはＰタイプの不純物をドーピングするステップと、
    を含んで、前記ＬＤＤの外郭にソースとドレインを形成する
    ことを特徴とする、請求項１２に記載の液晶ディスプレイ装置の製造方法。
  14. ゲートを形成するとき、ゲートの最小線幅を調節して前記ピクセルＴＦＴ、前記テールＴＦＴ及び前記バッファＴＦＴのＬＤＤ長さを調節する
    ことを特徴とする、請求項１２に記載の液晶ディスプレイ装置の製造方法。
  15. 前記ソース及びドレインを形成するとき、高濃度の不純物のドーピングを遮断する第２フォトレジストマスクの最小線幅を調節して前記ピクセルＴＦＴ、前記テールＴＦＴ及び前記バッファＴＦＴのＬＤＤ長さを調節する
    ことを特徴とする、請求項１３に記載の液晶ディスプレイ装置の製造方法。
JP2012258332A 2012-04-25 2012-11-27 液晶ディスプレイ装置とその製造方法 Active JP5670991B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0043074 2012-04-25
KR1020120043074A KR101353284B1 (ko) 2012-04-25 2012-04-25 액정 디스플레이 장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2013228668A true JP2013228668A (ja) 2013-11-07
JP5670991B2 JP5670991B2 (ja) 2015-02-18

Family

ID=47022585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012258332A Active JP5670991B2 (ja) 2012-04-25 2012-11-27 液晶ディスプレイ装置とその製造方法

Country Status (6)

Country Link
US (1) US8988626B2 (ja)
EP (1) EP2657975B1 (ja)
JP (1) JP5670991B2 (ja)
KR (1) KR101353284B1 (ja)
CN (1) CN103376608B (ja)
TW (1) TWI500164B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096007A (ko) * 2014-12-30 2017-08-23 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492115B (zh) * 2013-03-04 2015-07-11 Novatek Microelectronics Corp 內嵌式觸控面板
CN104678628A (zh) * 2013-11-26 2015-06-03 瀚宇彩晶股份有限公司 内嵌式触控显示面板及其驱动方法
CN103927045B (zh) * 2013-12-30 2017-04-05 上海天马微电子有限公司 一种触控基板的制备方法
US9997112B2 (en) 2014-03-10 2018-06-12 Lg Display Co., Ltd. Display device
CN103941952B (zh) 2014-03-31 2017-03-29 上海天马微电子有限公司 一种电磁感应式触控基板以及电感式触控显示装置
KR101637174B1 (ko) * 2014-06-30 2016-07-21 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
KR102223678B1 (ko) 2014-07-25 2021-03-08 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN104503647B (zh) * 2014-12-31 2017-12-08 京东方科技集团股份有限公司 一种触摸显示屏的基板及其制造方法、触摸屏及显示装置
CN104699313B (zh) * 2015-04-01 2018-05-01 上海天马微电子有限公司 一种触控面板及显示装置
CN104916584A (zh) * 2015-04-30 2015-09-16 京东方科技集团股份有限公司 一种制作方法、阵列基板及显示装置
CN105161456A (zh) * 2015-08-06 2015-12-16 武汉华星光电技术有限公司 一种阵列基板的制作方法
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
KR102447014B1 (ko) * 2015-09-07 2022-09-27 삼성디스플레이 주식회사 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법
CN105355588B (zh) * 2015-09-30 2018-06-12 深圳市华星光电技术有限公司 Tft阵列基板的制备方法、tft阵列基板及显示装置
CN105260076A (zh) * 2015-11-25 2016-01-20 深圳市华星光电技术有限公司 触控面板及其驱动方法、触控显示器
KR102543487B1 (ko) 2015-12-28 2023-06-16 삼성디스플레이 주식회사 자기 정전 용량형 터치 스크린 및 이를 구비하는 표시 장치
JP6695711B2 (ja) * 2016-03-10 2020-05-20 株式会社ジャパンディスプレイ 表示装置及び表示装置のタッチ検出方法
CN106095190A (zh) * 2016-06-29 2016-11-09 南京中电熊猫液晶显示科技有限公司 In‑cell触控显示面板、及其显示方法和制造方法
US10488965B2 (en) * 2016-11-29 2019-11-26 Lg Display Co., Ltd. Touch display device, display panel, touch-sensing method, touch-sensing circuit, and driving circuit
KR102416380B1 (ko) * 2017-12-29 2022-07-01 엘지디스플레이 주식회사 디스플레이 장치
CN108807422B (zh) * 2018-06-12 2020-08-04 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN109659316A (zh) * 2018-12-03 2019-04-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
JP7520690B2 (ja) * 2020-10-26 2024-07-23 株式会社ジャパンディスプレイ 表示装置
KR20240106321A (ko) * 2022-12-29 2024-07-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160464A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH10268254A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
JP2000208774A (ja) * 1999-01-18 2000-07-28 Seiko Epson Corp 薄膜トランジスタ、電気光学装置およびそれらの製造方法
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2011070055A (ja) * 2009-09-28 2011-04-07 Sony Corp 液晶表示装置
WO2011077855A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 光センサ付き表示装置
JP2012059265A (ja) * 2010-09-08 2012-03-22 Lg Display Co Ltd タッチセンサを有する表示装置及びその駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JPH10189998A (ja) * 1996-12-20 1998-07-21 Sony Corp 表示用薄膜半導体装置及びその製造方法
KR100243297B1 (ko) * 1997-07-28 2000-02-01 윤종용 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
US7592628B2 (en) * 2006-07-21 2009-09-22 Tpo Displays Corp. Display with thin film transistor devices having different electrical characteristics in pixel and driving regions
KR20080013262A (ko) * 2006-08-08 2008-02-13 삼성전자주식회사 터치 패널 일체형 액정표시장치
DE102007057089B4 (de) * 2006-12-22 2010-04-29 Lg Display Co., Ltd. Flüssigkristallanzeige mit Photosensor und Herstellungsverfahren derselben
TW200950099A (en) * 2008-01-31 2009-12-01 Corning Inc Thin film transistor having long lightly doped drain on SOI substrate and process for making same
US8156126B2 (en) 2008-07-14 2012-04-10 Greenbytes, Inc. Method for the allocation of data on physical media by a file system that eliminates duplicate data
KR101579842B1 (ko) * 2008-10-30 2015-12-24 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
KR101284709B1 (ko) * 2010-09-20 2013-07-16 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
KR101829455B1 (ko) * 2011-04-20 2018-03-29 엘지디스플레이 주식회사 영상표시장치 및 그의 구동방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160464A (ja) * 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
JPH10268254A (ja) * 1997-03-26 1998-10-09 Seiko Epson Corp 液晶表示装置
JP2000208774A (ja) * 1999-01-18 2000-07-28 Seiko Epson Corp 薄膜トランジスタ、電気光学装置およびそれらの製造方法
JP2008165028A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2011070055A (ja) * 2009-09-28 2011-04-07 Sony Corp 液晶表示装置
WO2011077855A1 (ja) * 2009-12-25 2011-06-30 シャープ株式会社 光センサ付き表示装置
JP2012059265A (ja) * 2010-09-08 2012-03-22 Lg Display Co Ltd タッチセンサを有する表示装置及びその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096007A (ko) * 2014-12-30 2017-08-23 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
JP2018503869A (ja) * 2014-12-30 2018-02-08 深▲セン▼市華星光電技術有限公司 配列基板と、表示パネルと、配列基板の調製方法
KR101999907B1 (ko) 2014-12-30 2019-07-12 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
TWI500164B (zh) 2015-09-11
US20130286300A1 (en) 2013-10-31
KR20130120086A (ko) 2013-11-04
EP2657975B1 (en) 2019-04-03
CN103376608B (zh) 2016-03-02
TW201344919A (zh) 2013-11-01
KR101353284B1 (ko) 2014-01-21
EP2657975A1 (en) 2013-10-30
US8988626B2 (en) 2015-03-24
CN103376608A (zh) 2013-10-30
JP5670991B2 (ja) 2015-02-18

Similar Documents

Publication Publication Date Title
JP5670991B2 (ja) 液晶ディスプレイ装置とその製造方法
KR101749146B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101284287B1 (ko) 액정 표시장치와 이의 제조방법
TWI454789B (zh) 具有內建觸控螢幕之液晶顯示裝置及其製造方法
US8698971B2 (en) Liquid crystal display device and method for manufacturing the same
JP5770796B2 (ja) 液晶ディスプレイ装置
TWI585646B (zh) 觸控型液晶顯示裝置
US20180260058A1 (en) In-cell touch panel, manufacturing method thereof and display device
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101887371B1 (ko) 액정 표시장치와 이의 제조방법
KR102155051B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102156057B1 (ko) 표시장치용 표시패널
US11385735B2 (en) In-cell touch-type display panel
US8581253B2 (en) Display substrate and method of manufacturing the same
KR20130033827A (ko) 액정 표시장치와 이의 제조방법
JP6433169B2 (ja) 薄膜半導体装置
JP2016009719A5 (ja)
KR20060099886A (ko) 표시 장치
US20180136785A1 (en) Position input device and display device having position input function
KR102080281B1 (ko) 액정표시장치
KR102151441B1 (ko) 액정 디스플레이 장치와 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5670991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250