CN105161456A - 一种阵列基板的制作方法 - Google Patents
一种阵列基板的制作方法 Download PDFInfo
- Publication number
- CN105161456A CN105161456A CN201510477766.3A CN201510477766A CN105161456A CN 105161456 A CN105161456 A CN 105161456A CN 201510477766 A CN201510477766 A CN 201510477766A CN 105161456 A CN105161456 A CN 105161456A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- array base
- base palte
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 96
- 229920005591 polysilicon Polymers 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 229910052796 boron Inorganic materials 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 239000002994 raw material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 127
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000003595 mist Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 4
- 238000003384 imaging method Methods 0.000 abstract 4
- 230000003139 buffering effect Effects 0.000 abstract 2
- 239000000969 carrier Substances 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- -1 boron ion Chemical class 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 231100000004 severe toxicity Toxicity 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制作方法，其包括：在衬底基板上形成遮光层、离子阻挡层、缓冲层；采用化学气相沉积方式在所述缓冲层上沉积非晶硅层；其中在所述沉积腔室中加入所述非晶硅层的制备原料以及含硼元素的混合原料；将所述非晶硅层转换为多晶硅层，并对所述多晶硅层进行图形化处理，在所述图形化处理后的多晶硅层上形成栅绝缘层；在所述栅绝缘层上形成第一金属层、保护层、第二金属层，对所述第一金属层进行图形化处理至少形成第一栅极和第二栅极；对所述第二金属层进行图形化处理形成至少两个源极和至少两个漏极。本发明可以避免高能量离子注入时对沟道处多晶硅的晶格损伤，提高载流子的迁移率和薄膜晶体管的可靠性。
Description
【技术领域】
本发明涉及液晶显示器技术领域，特别是涉及一种阵列基板的制作方法。
【背景技术】
低温多晶硅薄膜晶体管制作的显示器，包括液晶显示器或以低温多晶硅薄膜晶体管阵列驱动的OLED显示器，低温多晶硅薄膜晶体管的电子迁移率高达50cm2/V.s以上，比非晶硅薄膜晶体管的电子迁移率(约0.7cm2/V.s)高出2～3个数量级，由于具有上述优良的器件性能，使低温多晶硅的薄膜晶体管阵列基板可以把驱动IC也集成到玻璃基板上，可以节省显示器制造的IC采购的成本，并有利于制作窄边框显示器。
另外，低温多晶硅薄膜晶体管阵列基板把IC集成到基板上后，就不受传统非晶硅面板采用TAB或COG(chiponglass)的外引角间距的限制，可以制作出高PPI(pixelperinch)的高清晰显示器。另由于低温多晶硅薄膜晶体管的高电子迁移率，薄膜晶体管可以做更小，面板的开口率也可以相应的提高。
低温多晶硅薄膜晶体管阵列基板的制造可以使用类似COMS的制造工艺，在面板的外围制作N型多晶硅薄膜晶体管和P型多晶硅薄膜晶体管，通过集成电路设计的方法，比较容易将驱动IC集成到面板的外围。
一般多晶硅薄膜制造出来的N型TFT的阈值电压通常为0.3伏，而P型TFT的阈值电压为负5伏左右，两者的绝对值相差较大。当用N型多晶硅薄膜晶体管和P型多晶硅薄膜晶体管在驱动区形成逻辑门电路时，需要对两者的阈值电压(也叫开启电压)做调整，以便两者阈值电压能够匹配，也就是将N型多晶硅薄膜晶体管与P型多晶硅薄膜晶体管的阈值电压调整到对于零点位对称，从而达到提升互补式晶体管电路的效果，便于IC电路的设计。阈值电压的调整，传统工艺上通常采用离子注入的方式将硼离子掺杂到多晶硅中来实现。即在制备好多晶硅后，再通过离子注入的方式掺杂硼离子，由于离子注入设备比较昂贵，因此生产成本较高。同时由于高能量离子注入时对沟道处多晶硅的晶格损伤，不利于提高载流子的迁移率和薄膜晶体管的可靠性
因此，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。
【发明内容】
本发明的目的在于提供一种阵列基板及其制作方法，以解决现有技术制程过程比较复杂，生产成本较高，不利于在大尺寸上应用的技术问题。
为解决上述技术问题，本发明构造了一种阵列基板的制作方法，包括以下步骤：
将衬底基板放入沉积腔室中，在所述衬底基板上形成遮光层；
在所述遮光层上依次形成离子阻挡层、缓冲层；
采用化学气相沉积方式在所述缓冲层上沉积非晶硅层；其中在所述沉积腔室中加入所述非晶硅层的制备原料以及含硼元素的混合原料；
将所述非晶硅层转换为多晶硅层，并对所述多晶硅层进行图形化处理；其中所述图形化处理后的多晶硅层包括第一多晶硅部和第二多晶硅部；
在所述图形化处理后的多晶硅层上形成栅绝缘层；
在所述栅绝缘层上形成第一金属层，并对所述第一金属层进行图形化处理至少形成第一栅极和第二栅极；所述第一栅极与所述第一多晶硅部对应，所述第二栅极与所述第二多晶硅部对应；
对位于第一部分两侧的所述第一多晶硅部进行P型离子注入处理和对位于第二部分两侧的所述第二多晶硅部进行N型离子注入处理；所述第一部分为所述第一多晶硅部中与所述第一栅极对应的部分；所述第二部分为所述第二多晶硅部中与所述第二栅极对应的部分；
在所述第一金属层上沉积保护层；
在所述保护层上形成第二金属层，对所述第二金属层进行图形化处理形成至少两个源极和两个漏极。
在本发明的阵列基板的制作方法中，所述含硼元素的混合原料为乙硼烷和氢气的混合气体。
在本发明的阵列基板的制作方法中，所述乙硼烷和所述氢气的摩尔混合比为1：1000～1：5000。
在本发明的阵列基板的制作方法中，所述硼元素在所述混合气体中的含量为1×1011～5×1012atoms/cm2。
在本发明的阵列基板的制作方法中，所述将所述非晶硅层转换为多晶硅层的步骤包括：
对所述非晶硅层进行高温去氢处理；以及
对所述去氢处理后的非晶硅层进行准分子激光退火处理和激光照射。
在本发明的阵列基板的制作方法中，对所述第二金属层进行图形化处理形成两个源极和两个漏极；所述方法还包括：
通过光刻工艺在与每个所述源极对应的所述保护层上形成第一过孔；其中一所述源极通过所述第一过孔与所述第一多晶硅部连接，另一所述源极通过所述第一过孔与所述第二多晶硅部连接。
在本发明的阵列基板的制作方法中，所述方法还包括：
在与每个所述漏极对应的所述保护层上形成第二过孔，其中一所述漏极通过所述第二过孔与所述第一多晶硅部连接；另一所述漏极通过所述第二过孔与所述第二多晶硅部连接。
在本发明的阵列基板的制作方法中，所述方法还包括：
在所述第二金属层上形成平坦层，在与每个所述漏极或者每个所述源极对应的所述平坦层上设置第三过孔。
在本发明的阵列基板的制作方法中，所述方法还包括：
在所述平坦层上形成透明导电层；所述透明导电层通过所述第三过孔与所述第二金属层连接。
在本发明的阵列基板的制作方法中，所述遮光层的厚度为
本发明的阵列基板的制作方法，减少了离子注入设备的使用，还可以避免高能量离子注入时对沟道处多晶硅的晶格损伤，有利于提高载流子的迁移率和薄膜晶体管的可靠性、从而降低生产成本。
【附图说明】
图1为本发明阵列基板制作方法的第一步的示意图；
图2为本发明阵列基板制作方法的第二步的示意图；
图3为本发明阵列基板制作方法的第三步的示意图；
图4为本发明阵列基板制作方法的第四步的示意图；
图5为本发明阵列基板制作方法的第五步的示意图；
图6为本发明阵列基板制作方法的第六步的示意图；
图7为本发明阵列基板制作方法的第七步的示意图；
图8为本发明阵列基板制作方法的第八步的示意图；
图9为本发明阵列基板制作方法的第九步的示意图。
图10为本发明阵列基板制作方法的优选方式的示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
本发明的阵列基板如图9所示，其衬底基板111、遮光层112、离子阻挡层113、缓冲层114、多晶硅层116、栅绝缘层117、第一金属层118、保护层121、第二金属层、还可包括平坦层和透明导电层(图中未示出)；
所述遮光层112位于所述衬底基板111上；所述离子阻挡层113位于所述遮光层112上；所述缓冲层114位于所述离子阻挡层113上；所述多晶硅层116位于所述缓冲层114上，是通过对非晶硅层转换形成的，其中所述非晶硅层的制备原料中掺杂有含硼元素的混合原料；所述栅绝缘层117位于所述多晶硅层上；所述第一金属层118位于所述栅绝缘层117上，所述第一金属层118包括两个薄膜晶体管的栅极区；所述保护层121位于所述第一金属层118上；所述第二金属层位于所述保护层121上，所述第二金属层包括两个薄膜晶体管的漏极区和源极区；
所述平坦层位于所述第二金属层上，在与每个所述漏极或者每个所述源极对应的所述平坦层上设置第三过孔；所述透明导电层位于所述平坦层上；所述透明导电层通过所述第三过孔与所述第二金属层连接，即与所述源极或者漏极连接。所述透明导电层可包括像素电极。
结合图1-10，上述阵列基板的制作方法包括：
S101、将衬底基板放入沉积腔室中，并在所述衬底基板111上形成遮光层112；
在进行S101之前，先将衬底基板111放入沉积腔室中，如图1所示，所述遮光层112具体采用镀膜，光刻(光阻涂布，曝光，显影，蚀刻，光阻剥离)的工艺得到的；所述遮光层112层的材料可以为不透光的金属层，譬如Mo，Al，Ti等，也可以为可吸收光的材料，譬如非晶硅层。
优选地，所述遮光层112的厚度为从而减少从背光模组射来的光线对阵列基板多晶硅层的照射而产生的光漏电流。
S102、在所述遮光层112上依次形成离子阻挡层113、缓冲层114；
如图2所示，所述离子阻挡层113的材料为氮化硅SiNx，其作用避免所述衬底基板111中的钠、钾等离子在后续的高温工艺中扩散到多晶硅层中。由于这些钠、钾等离子会在多硅层半导体的电子能级中形成深层缺陷，从而导致TFT器件导通电流减少，漏电流增加，最终影响显示的效果和可靠性。
所述缓冲层114的材料可为SiO2，由于离子阻挡层113与后续的非晶硅薄膜的热膨胀系数比较接近，容易产生比较集中的异质结应力，从而会产生界面缺陷。所述缓冲层能够防止异质结应力集中，以减小界面缺陷。
S103、采用化学气相沉积方式在所述缓冲层114上沉积非晶硅层115；
如图3所示，其中在所述沉积腔室中加入所述非晶硅层的制备原料以及含硼元素的混合原料；
优选为等离子体辅助化学气相沉积方法，具体在等离子体辅助化学气相沉积(PECVD)的腔室中加入SiH4与H2的混合气体，使SiH4与H2在等离子体的状态下其发生化学反应，生成氢化非晶硅薄膜。本发明在等离子体辅助化学气相沉积(PECVD)的腔室中还通入B2H6和H2的混合气体。通过在制备原料掺杂含硼元素的混合原料，能够使N型多晶硅薄膜晶体管与P型多晶硅薄膜晶体管的阈值电压以零点位对称。
由于采用预先配置好的B2H6和H2的混合气体，一方面稀释了B2H6气体，使制程时气体的流量可以通入的量比较大，便于精准地控制流量和均匀性，另一方面，由于B2H6气体为易燃易爆剧毒的危险气体，让其与H2预先混合，可以增加B2H6气体运输的安全性。
优选地，所述B2H6和H2气的摩尔混合比为1：1000～1：5000；
设定制程腔内的温度为200℃-350℃，其中SiH4气体的流量为5000～17000sccm，H2气体的流量为1000～60000sccm以及B2H6和H2的混合气体的流量为10～500sccm。因硼元素的掺杂量非常少，若采用纯B2H6气体，根据计算B2H6的流量为0sccm～1sccm之间，B2H6的气体流量非常小，不容易精准地控制掺杂量和掺杂的均匀性，导致制程稳定性差，达不到大规模量产对制程可重复性和稳定性的要求。
因此，在本专利中，采用预先混合好的B2H6和H2的混合气体，B2H6和H2气的摩尔混合比为1：1000～1：5000。通过这样的混合比使得B2H6和H2的混合气体的流量就会增加。
优选地，所述硼元素在所述混合气体中的含量为1×1011～5×1012atoms/cm2。
S104、将所述非晶硅层115转换为多晶硅层116，并对所述多晶硅层进行图形化处理；
如图4所示，S104具体包括：
S201、先对所述非晶硅层115进行高温去氢处理；
S202、对所述去氢处理后的非晶硅层进行准分子激光退火(ELA)处理、以及激光照射后，使得所述非晶硅层115转变成整层多晶硅层。
S203、然后采用光刻(光阻涂布，曝光，显影，蚀刻，光阻剥离)的工艺对整层多晶硅层进行图案化处理，得到图案化处理后的多晶硅层，其中所述图形化处理后的多晶硅层包括第一多晶硅部和第二多晶硅部，如图4中116所示的两个梯形区域。所述多晶硅部的个数不限于图中所示的个数，也可以为两个以上。
S105、在所述图案化处理后的多晶硅层116上形成栅绝缘层117；
如图5所示，在步骤S104之后，通过采用等离子体辅助化学气相沉积(PECVD)的方式，在所述多晶硅层116上制备所述栅绝缘层117。所述栅绝缘层117的材料为氮化硅。
S106、在所述栅绝缘层上形成第一金属层，并对所述第一金属层进行图形化处理至少形成第一栅极和第二栅极；
所述第一栅极与所述第一多晶硅部对应，所述第二栅极与所述第二多晶硅部对应；如图6所示，在步骤S105之后，在所述栅绝缘层117层上制作第一金属层，第一金属层可采用Mo、Mo/Al/Mo、Ti、Ti/Mo等单层金属或者金属复合层；并对所述第一金属层进行图形化处理(即光刻工艺)形成两个栅极118；
S107、对位于第一部分两侧的所述第一多晶硅部进行P型离子注入处理和对位于第二部分两侧的所述第二多晶硅部进行N型离子注入处理；所述第一部分为所述第一多晶硅部中与所述第一栅极对应的部分；所述第二部分为所述第二多晶硅部中与所述第二栅极对应的部分；
如图7所示，第一多晶硅部(左侧的多晶硅层)，先将第一多晶硅部(右侧的多晶硅层)用光阻遮挡，只露出左侧的多晶硅层，对左侧的位于所述第一部分两侧的多晶硅层区域，采用离子注入的方法对该部分区域掺杂硼元素，硼元素的掺杂浓度为1×1015atoms/cm2～5×1015atoms/cm2，形成硼元素的掺杂的多晶硅区119，即P-MOSTFT的欧姆接触区；
再将左侧的多晶硅层用光阻遮挡，只露出右侧的多晶硅层，采用离子注入的方法，对右侧的位于所述第一部分两侧的多晶硅层区域进行磷元素的掺杂，掺杂浓度为1×1015atoms/cm2～5×1015atoms/cm2，形成磷元素的掺杂的多晶硅区120，即N-MOSTFT的欧姆接触区。
S109、在所述第一金属层上沉积保护层；
在步骤S108之后，进行保护层121层的制作，如图8所示，采用等离子体辅助化学气相沉积(PECVD)的方式，在所述第一金属层上制作保护层121。
S110、在所述保护层上形成第二金属层，对所述第二金属层进行图形化处理形成至少两个源极和至少两个漏极；
在步骤S108之后，如图9所示，在所述保护层121上采用镀膜的方式形成第二金属层，并对所述第二金属层进行图形化处理(即光刻工艺)后，形成两个源极21和两个漏极22。
优选地，所述方法还包括：
S111、通过光刻工艺在与每个所述源极对应的所述保护层上形成第一过孔；
其中一所述源极21通过所述第一过孔(图中未示出)与所述第一多晶硅部连接，另一所述源极21通过所述第一过孔与所述第二多晶硅部连接。
S112、在与每个所述漏极对应的所述保护层上形成第二过孔，
其中一所述漏极22通过所述第二过孔(图中未示出)与所述第一多晶硅部连接；另一所述漏极22通过所述第二过孔与所述第二多晶硅部连接。
S113、在所述第二金属层上制作平坦层，在与每个所述漏极或者每个所述源极对应的所述平坦层上设置第三过孔；
S114、在所述平坦层上形成透明导电层；所述透明导电层通过所述第三过孔与所述第二金属层连接。所述透明导电层包括像素电极。
优选地，如图10所示，为了改善N-MOSTFT欧姆接触区的热电子效应，在所述图形化处理后的多晶硅层中，还设置有轻掺杂区域122，所述轻掺杂区域122可采用离子注入的方法制作。
由于现有技术是在形成多晶硅层后，采用离子注入到的方式将硼离子掺杂到多晶硅层中的，容易对多晶硅的晶格损伤，而本发明在进行非晶硅层的薄膜沉积时，就进行硼元素的掺杂，以使N型多晶硅薄膜晶体管与P型多晶硅薄膜晶体管的阈值电压以零点位对称；从而节省了一次离子注入制程，可以减少离子注入设备的使用；本发明还可以避免离子注入对沟道处多晶硅晶格损伤，提高多晶硅薄膜晶体管的载流子迁移率和元件可靠性。
本发明的阵列基板及其制作方法，减少了离子注入设备的使用，还可以避免高能量离子注入时对沟道处多晶硅的晶格损伤，有利于提高载流子的迁移率和薄膜晶体管的可靠性、从而降低生产成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括：
将衬底基板放入沉积腔室中，并在所述衬底基板上形成遮光层；
在所述遮光层上依次形成离子阻挡层、缓冲层；
采用化学气相沉积方式在所述缓冲层上沉积非晶硅层；其中在所述沉积腔室中加入所述非晶硅层的制备原料以及含硼元素的混合原料；
将所述非晶硅层转换为多晶硅层，并对所述多晶硅层进行图形化处理，其中所述图形化处理后的多晶硅层包括第一多晶硅部和第二多晶硅部；
在所述图形化处理后的多晶硅层上形成栅绝缘层；
在所述栅绝缘层上形成第一金属层，并对所述第一金属层进行图形化处理至少形成第一栅极和第二栅极；所述第一栅极与所述第一多晶硅部对应，所述第二栅极与所述第二多晶硅部对应；
对位于第一部分两侧的所述第一多晶硅部进行P型离子注入处理和对位于第二部分两侧的所述第二多晶硅部进行N型离子注入处理；所述第一部分为所述第一多晶硅部中与所述第一栅极对应的部分；所述第二部分为所述第二多晶硅部中与所述第二栅极对应的部分；
在所述第一金属层上沉积保护层；
在所述保护层上形成第二金属层，对所述第二金属层进行图形化处理形成至少两个源极和至少两个漏极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述含硼元素的混合原料为乙硼烷和氢气的混合气体。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，
所述乙硼烷和所述氢气的摩尔混合比为1：1000～1：5000。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述硼元素在所述混合气体中的含量为1×1011～5×1012atoms/cm2。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述将所述非晶硅层转换为多晶硅层的步骤包括：
对所述非晶硅层进行高温去氢处理；以及
对所述去氢处理后的非晶硅层进行准分子激光退火处理和激光照射。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，对所述第二金属层进行图形化处理形成两个源极和两个漏极；所述方法还包括：
通过光刻工艺在与每个所述源极对应的所述保护层上形成第一过孔；其中一所述源极通过所述第一过孔与所述第一多晶硅部连接，另一所述源极通过所述第一过孔与所述第二多晶硅部连接。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述方法还包括：在与每个所述漏极对应的所述保护层上形成第二过孔，其中一所述漏极通过所述第二过孔与所述第一多晶硅部连接；另一所述漏极通过所述第二过孔与所述第二多晶硅部连接。
8.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述方法还包括：
在所述第二金属层上形成平坦层，在与每个所述漏极或者每个所述源极对应的所述平坦层上设置第三过孔。
9.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述方法还包括：
在所述平坦层上形成透明导电层；所述透明导电层通过所述第三过孔与所述第二金属层连接。
10.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述遮光层的厚度为
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510477766.3A CN105161456A (zh) | 2015-08-06 | 2015-08-06 | 一种阵列基板的制作方法 |
| PCT/CN2015/086476 WO2017020328A1 (zh) | 2015-08-06 | 2015-08-10 | 一种阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510477766.3A CN105161456A (zh) | 2015-08-06 | 2015-08-06 | 一种阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105161456A true CN105161456A (zh) | 2015-12-16 |
Family
ID=54802271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510477766.3A Pending CN105161456A (zh) | 2015-08-06 | 2015-08-06 | 一种阵列基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105161456A (zh) |
| WO (1) | WO2017020328A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960815A (zh) * | 2017-05-05 | 2017-07-18 | 武汉华星光电技术有限公司 | 一种制作阵列基板的方法 |
| CN107393827A (zh) * | 2017-06-20 | 2017-11-24 | 武汉华星光电技术有限公司 | 薄膜晶体管基板及其制造方法 |
| CN112289807A (zh) * | 2020-10-27 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 一种oled显示面板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599568A (zh) * | 2020-12-03 | 2021-04-02 | 福建华佳彩有限公司 | 一种激光切割的面板结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040063257A1 (en) * | 1998-12-28 | 2004-04-01 | Fujitsu Limited | CMOS-type semiconductor device and method of fabricating the same |
| CN103376608A (zh) * | 2012-04-25 | 2013-10-30 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
| US20140183476A1 (en) * | 2012-12-27 | 2014-07-03 | Lg Display Co. Ltd. | Thin-film transistor, method for manufacturing the same and display device comprising the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151017B2 (en) * | 2001-01-26 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
-
2015
- 2015-08-06 CN CN201510477766.3A patent/CN105161456A/zh active Pending
- 2015-08-10 WO PCT/CN2015/086476 patent/WO2017020328A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040063257A1 (en) * | 1998-12-28 | 2004-04-01 | Fujitsu Limited | CMOS-type semiconductor device and method of fabricating the same |
| CN103376608A (zh) * | 2012-04-25 | 2013-10-30 | 乐金显示有限公司 | 液晶显示设备及其制造方法 |
| US20140183476A1 (en) * | 2012-12-27 | 2014-07-03 | Lg Display Co. Ltd. | Thin-film transistor, method for manufacturing the same and display device comprising the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960815A (zh) * | 2017-05-05 | 2017-07-18 | 武汉华星光电技术有限公司 | 一种制作阵列基板的方法 |
| CN106960815B (zh) * | 2017-05-05 | 2020-02-28 | 武汉华星光电技术有限公司 | 一种制作阵列基板的方法 |
| CN107393827A (zh) * | 2017-06-20 | 2017-11-24 | 武汉华星光电技术有限公司 | 薄膜晶体管基板及其制造方法 |
| CN112289807A (zh) * | 2020-10-27 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 一种oled显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017020328A1 (zh) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| KR100274293B1 (ko) | 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| WO2016145967A1 (zh) | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 | |
| US11217697B2 (en) | Thin-film transistor and manufacturing method therefor, array substrate and display device | |
| WO2017008368A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN105161456A (zh) | 一种阵列基板的制作方法 | |
| CN102646683B (zh) | 一种阵列基板及其制造方法 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN105304641A (zh) | 一种低温多晶硅tft阵列基板的制造方法 | |
| CN105047567A (zh) | 一种薄膜晶体管及其制作方法 | |
| CN105374749A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105185788A (zh) | 阵列基板及其制造方法 | |
| CN104779167A (zh) | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| US20200357702A1 (en) | Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate | |
| US10290655B2 (en) | Low temperature polysilicon array substrate and method for manufacturing the same | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| CN109103203B (zh) | 一种cmos薄膜晶体管及其制作方法 | |
| CN109065548A (zh) | 一种阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151216 |