CN107393827A - 薄膜晶体管基板及其制造方法 - Google Patents
薄膜晶体管基板及其制造方法 Download PDFInfo
- Publication number
- CN107393827A CN107393827A CN201710468922.9A CN201710468922A CN107393827A CN 107393827 A CN107393827 A CN 107393827A CN 201710468922 A CN201710468922 A CN 201710468922A CN 107393827 A CN107393827 A CN 107393827A
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- silicon layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 139
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 6
- -1 boron ion Chemical class 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000009740 moulding (composite fabrication) Methods 0.000 description 4
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- HTCXJNNIWILFQQ-UHFFFAOYSA-M emmi Chemical compound ClC1=C(Cl)C2(Cl)C3C(=O)N([Hg]CC)C(=O)C3C1(Cl)C2(Cl)Cl HTCXJNNIWILFQQ-UHFFFAOYSA-M 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示装置技术领域，具体涉及一种薄膜晶体管基板及其制造方法，制造方法包括：步骤101，提供基板，在所述基板上制作遮光层和缓冲层；步骤102，在所述缓冲层上沉积第一非晶硅层；步骤103，在所述第一非晶硅层上沉积通入乙硼烷的第二非晶硅层；步骤104，在所述第二非晶硅层上依次制作栅极绝缘层、栅极层、层间绝缘层、源极、漏极、有机光阻膜层、第一电极层、钝化保护层和第二电极层。本发明的有益效果为：制作方法简单便捷，制成的薄膜晶体管基板使用效果好，提升薄膜晶体管基板原件的可靠性以及产品的品质。
Description
技术领域
本发明涉及显示装置技术领域，尤其涉及一种薄膜晶体管基板及其制造方法。
背景技术
目前低温多晶硅(LTPS)制程中由于本征有机硅树脂(Si)材料呈现弱P型，N型薄膜晶体管(TFT)和P形薄膜晶体管(TFT)的临界电压偏负，阈值电压(Vth)不在零电位对称。为了做N型薄膜晶体管(TFT)和P型薄膜晶体管(TFT)的匹配，即将N型薄膜晶体管(TFT)和P型薄膜晶体管(TFT)临界电压拉的零电位对称，一般用离子注入机(Implanter)机台进行半导体沟道(Channel Doping)，即向通道掺杂低剂量的硼离子。同时为了提高曝光机台(Photo)的产能及降低生产成本，一般使用多透过率掩膜板/光罩(Without NCD Mask)技术。但此技术存在一些缺陷，在没有光罩的半导体沟道制程后，N型薄膜晶体管(TFT)和P型薄膜晶体管(TFT)间阈值电压缺口(Vth Gap)缩小(如图4所示)，此现象不利于电路的驱动，会降低薄膜晶体管(TFT)器件的可靠性。如图4所示，随着半导体沟道剂量的增加P型薄膜晶体管(TFT)的阈值电压(Vth)上升比N型薄膜晶体管(TFT)的阈值电压(Vth)要快一些，这个与离子的注入深度有关。
在通道中注入低剂量硼离子来调整阈值电压(Vth)，表示为：
其中，Di为注入剂量，离子的分布为高斯分布。在P沟道金属氧化物半导体场效应晶体管(PMOS)中注入硼离子：耗尽层最大宽度随注入剂量增加而增大，注入剂量基本全部贡献给阈值电压，以上公式近似成立。在P沟道金属氧化物半导体场效应晶体管(NMOS)中注入硼离子：耗尽层最大宽度随注入剂量增加而减小，此时，若空间电荷区的最大宽度Xdmax＜注入杂质的深度XI，则只有残留在耗尽层(表层)的注入剂量对阈值电压有贡献，此时ΔVth如下公式：
ΔVTP＞ΔVTN；
故只有在浅植入的情况下，ΔVtp和ΔVtn才相近，Vth gap才会增大。
发明内容
针对上述问题中存在的不足之处，本发明提供一种薄膜晶体管基板及其制造方法。
为实现上述目的，本发明提供一种薄膜晶体管基板的制造方法，该方法包括以下步骤：
步骤101：提供基板，在所述基板上制作遮光层和缓冲层；
步骤102：在所述缓冲层上沉积第一非晶硅层；
步骤103：在所述第一非晶硅层上沉积通入乙硼烷的第二非晶硅层；
步骤104：在所述第二非晶硅层上依次制作栅极绝缘层、栅极层、层间绝缘层、源极、漏极、有机光阻膜层、第一电极层、钝化保护层和第二电极层。
上述的薄膜晶体管基板的制造方法，所述缓冲层为氮化硅层和氧化硅层的复合层。
上述的薄膜晶体管基板的制造方法，所述通入乙硼烷的第二非晶硅层的厚度为150埃米。
上述的薄膜晶体管基板的制造方法，所述第一非晶硅层的厚度为300埃米。
上述的薄膜晶体管基板的制造方法，所述缓冲层与所述第一非晶硅层通过化学气相沉积方式一道制成。
一种薄膜晶体管基板，包括：基板、缓冲层、遮光层、第一非晶硅层、第二非晶硅层、栅极绝缘层、栅极层、层间绝缘层、源极、漏极、有机光阻膜层、第一电极层、钝化保护层和第二电极层；其中，
所述第一非晶硅层沉积在所述缓冲层上，所述第二非晶硅层沉积在所述第一非晶层上；其中，
所述第二非晶硅层通入有乙硼烷。
上述的薄膜晶体管基板，所述通入有乙硼烷的第二非晶硅层的厚度为150埃米。
上述的薄膜晶体管基板，所述第一非晶硅层的厚度为300埃米。
上述的薄膜晶体管基板，所述基板为玻璃或塑料材质。
在上述技术方案中，本发明提供的薄膜晶体管基板的制造方法，与现有技术相比，非晶硅层通过化学气相沉积在缓冲层上，非晶硅层包括厚度为300埃米的第一非晶硅层以及在300埃米的第一非晶硅层上再沉积一层通入乙硼烷的第二非晶硅层，制作方法简单便捷，制成的薄膜晶体管基板使用效果好，提升薄膜晶体管基板原件的可靠性以及产品的品质。
由于上述薄膜晶体管基板的制造方法具有上述技术效果，包含该方法的薄膜晶体管基板也应具有相应的技术效果。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。
图1为本申请的一个实施例中薄膜晶体管基板的制造方法的流程图；
图2为本申请的一个实施例中薄膜晶体管基板的基板、遮光层、缓冲层及第一非晶硅层的结构示意图；
图3为本申请的一个实施例中薄膜晶体管基板的基板、遮光层、缓冲层、第一非晶硅层及第二非晶硅层的结构示意图；
图4为不同类型薄膜晶体管的半导体沟道剂量与阈值电压的关系图。
具体实施方式
下面将结合附图对本发明作进一步说明。
如图1所示，图1示意性地显示了该薄膜晶体管基板(TFT基板)的制造方法，该薄膜晶体管基板为低温多晶硅薄膜晶体管基板(LTPS TFT基板)，该方法包括以下步骤：
步骤101，提供基板1(glass)，在基板1上沉积遮光层6(LS)，缓冲层沉积在基板1和遮光层6上。其中，基板1采用玻璃或塑料材质。
具体的，缓冲层为氮化硅层2(SiNx)和氧化硅层3(SiOx)的复合层。
步骤102，第一非晶硅层4(aSi)通过化学气相沉积在缓冲层上。
步骤103，在第一非晶硅层上沉积通入乙硼烷的第二非晶硅层5(aSi(B2H6))。
具体的，第一非晶硅层4的厚度为300埃米或250埃米，在第一非晶硅层4上沉积一层通入乙硼烷的第二非晶硅层5。在制作非晶硅层的过程中，采用多步成膜的方式，在第一非晶硅层4上沉积一层通入乙硼烷或其他硼氢化合物的第二非晶硅层5，最终得到乙硼烷掺杂的非晶硅层，形成沟道后无需单独对沟道进行掺杂，有效简化了制程，降低了生产成本。
具体的，缓冲层与第一非晶硅层4通过化学气相沉积方式一道制成。
在一个实施例中，非晶硅层分两步成膜，第一步成300埃米厚度的第一非晶硅层4，第二步成150埃米厚度的非晶硅层5，在第二步时通入一定量的乙硼烷(B2H6)，从而用成膜的方式将乙硼烷+掺杂到非晶硅层表层。
具体的，三层成膜SiN500埃米＝＞SiO2500埃米＝＞aSi300埃米。
具体的，反应式为：SiH4+H2+B2H6-RF-＞Si：H+B：H，掺杂的剂量可通过B2H6气体量来控制，具体的条件可以通过实验得出。
在本实施例中，通入乙硼烷的第二非晶硅层5过程可以在同一个腔室中连续进行，也可以分开在两个腔室中进行。
在一个实施例中，非晶硅层还可以进行退火处理，可以采用炉管、准分子激光退火(ELA)设备、或化学气相沉积加热室(CVD Heating Chamber)对非晶硅层进行退火处理。
在一个优选的实施例中，通入乙硼烷的第二非晶硅层的5厚度为150埃米或100埃米。可根据实际需求进行调整，不完全局限上述数值。
TFT基板的制作方法还包括：
步骤104：在所述第二非晶硅层上依次制作栅极绝缘层(GI)、栅极层(GE)、层间绝缘层(ILD)、源极(Source)、漏极(Drain)、有机光阻膜层(PLN)、第一电极层(ITO1)、钝化保护层(PV)和第二电极层(ITO2)。
在一个实施例中，该薄膜晶体管基板包括：基板1、缓冲层、遮光层6、第一非晶硅层4、第二非晶硅层5、栅极绝缘层、栅极层、层间绝缘层、源极、漏极、有机光阻膜层、第一电极层、钝化保护层和第二电极层。
如图2所示，图2示意性的显示了该薄膜晶体管基板的基板、缓冲层、遮光层以及第一非晶硅层的结构，根据图2可知，遮光层6沉积在基板1上，缓冲层沉积在遮光层6和基板1上，第一非晶硅层4沉积在缓冲层上。
如图3所示，图3示意性的显示了该薄膜晶体管基板的基板1、缓冲层、遮光层6、第一非晶硅层4以及第二非晶硅层5的结构，根据图3可知，第一非晶硅层4上再沉积一层通入乙硼烷的第二非晶硅层5。制成的薄膜晶体管基板使用效果好，提升薄膜晶体管基板原件的可靠性以及产品的品质。
在一个优选的实施例中，通入乙硼烷的第二非晶硅层的5厚度为150埃米或100埃米，不局限上述数值，可根据实际需求进行调整。
在一个实施例中，在源极和漏极下方还可设有两个N型重掺杂区、位于非晶硅层的中部对应栅极下方的硼离子掺杂沟道区、及位于两个N型重掺杂区与硼离子掺杂沟道区之间的两个N型轻掺杂区。栅极绝缘层与层间绝缘层上对应两个N型重掺杂区的上方分别设有过孔，源极和漏极经由过孔与N型重掺杂区相接触。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (9)
1.一种薄膜晶体管基板的制造方法，其特征在于，该方法包括以下步骤：
步骤101：提供基板，在所述基板上制作遮光层和缓冲层；
步骤102：在所述缓冲层上沉积第一非晶硅层；
步骤103：在所述第一非晶硅层上沉积通入乙硼烷的第二非晶硅层；
步骤104：在所述第二非晶硅层上依次制作栅极绝缘层、栅极层、层间绝缘层、源极、漏极、有机光阻膜层、第一电极层、钝化保护层和第二电极层。
2.根据权利要求1所述的薄膜晶体管基板的制造方法，其特征在于：所述缓冲层为氮化硅层和氧化硅层的复合层。
3.根据权利要求1所述的薄膜晶体管基板的制造方法，其特征在于：所述通入乙硼烷的第二非晶硅层的厚度为150埃米。
4.根据权利要求1所述的薄膜晶体管基板的制造方法，其特征在于：所述第一非晶硅层的厚度为300埃米。
5.根据权利要求1所述的薄膜晶体管基板的制造方法，其特征在于：所述缓冲层与所述第一非晶硅层通过化学气相沉积方式一道制成。
6.一种利用权利要求1-5任一项所述的薄膜晶体管基板的制造方法制作的薄膜晶体管基板，其特征在于，包括：
基板、缓冲层、遮光层、第一非晶硅层、第二非晶硅层、栅极绝缘层、栅极层、层间绝缘层、源极、漏极、有机光阻膜层、第一电极层、钝化保护层和第二电极层；其中，
所述第一非晶硅层沉积在所述缓冲层上，所述第二非晶硅层沉积在所述第一非晶层上；其中，
所述第二非晶硅层通入有乙硼烷。
7.根据权利要求6所述的薄膜晶体管基板，其特征在于：所述通入有乙硼烷的第二非晶硅层的厚度为150埃米。
8.根据权利要求6所述的薄膜晶体管基板，其特征在于：所述第一非晶硅层的厚度为300埃米。
9.根据权利要求6所述的薄膜晶体管基板，其特征在于：所述基板为玻璃或塑料材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710468922.9A CN107393827A (zh) | 2017-06-20 | 2017-06-20 | 薄膜晶体管基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710468922.9A CN107393827A (zh) | 2017-06-20 | 2017-06-20 | 薄膜晶体管基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107393827A true CN107393827A (zh) | 2017-11-24 |
Family
ID=60333498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710468922.9A Pending CN107393827A (zh) | 2017-06-20 | 2017-06-20 | 薄膜晶体管基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393827A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1168538A (zh) * | 1996-02-09 | 1997-12-24 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US20050176188A1 (en) * | 2004-02-11 | 2005-08-11 | Fang-Chen Luo | Thin film transistor and manufacturing method thereof |
| CN105161456A (zh) * | 2015-08-06 | 2015-12-16 | 武汉华星光电技术有限公司 | 一种阵列基板的制作方法 |
-
2017
- 2017-06-20 CN CN201710468922.9A patent/CN107393827A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1168538A (zh) * | 1996-02-09 | 1997-12-24 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US20050176188A1 (en) * | 2004-02-11 | 2005-08-11 | Fang-Chen Luo | Thin film transistor and manufacturing method thereof |
| CN105161456A (zh) * | 2015-08-06 | 2015-12-16 | 武汉华星光电技术有限公司 | 一种阵列基板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US6291366B1 (en) | Process of manufacturing semiconductor devices | |
| US6479838B2 (en) | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device | |
| US11217697B2 (en) | Thin-film transistor and manufacturing method therefor, array substrate and display device | |
| CN102077323A (zh) | 配线结构、薄膜晶体管基板及其制造方法、以及显示装置 | |
| CN103050410A (zh) | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 | |
| US20130220224A1 (en) | Method and Apparatus for Manufacturing Semiconductor Device | |
| CN105070686B (zh) | Tft基板的制作方法及tft基板结构 | |
| KR20120127318A (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| US8896065B2 (en) | Top gate thin film transistor with independent field control for off-current suppression | |
| CN105161456A (zh) | 一种阵列基板的制作方法 | |
| US20190172931A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display panel | |
| CN109103203B (zh) | 一种cmos薄膜晶体管及其制作方法 | |
| CN101770986B (zh) | 降低栅极漏电流并控制启始电压偏移量的方法及装置 | |
| CN107393827A (zh) | 薄膜晶体管基板及其制造方法 | |
| Mishima et al. | Improved lifetime of poly-Si TFTs with a self-aligned gate-overlapped LDD structure | |
| Chien et al. | Performance enhancement of InGaZnO top-gate thin film transistor with low-temperature high-pressure fluorine treatment | |
| US20050239239A1 (en) | Thin-film transistor and method of fabricating the same | |
| US20040104431A1 (en) | [polysilicon thin film transistor and method of forming the same] | |
| KR100586554B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| WO2019109441A1 (zh) | 一种多晶硅tft基板的制作方法及多晶硅tft基板 | |
| US20060110868A1 (en) | Production of lightly doped drain of low-temperature poly-silicon thin film transistor | |
| CN102024704A (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| US20080237660A1 (en) | Method to deposit silicon film on a substrate | |
| CN1236486C (zh) | 制作具有对称域值电压的nmos以及pmos的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171124 |