KR102447014B1 - 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법 - Google Patents

타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법 Download PDF

Info

Publication number
KR102447014B1
KR102447014B1 KR1020150126459A KR20150126459A KR102447014B1 KR 102447014 B1 KR102447014 B1 KR 102447014B1 KR 1020150126459 A KR1020150126459 A KR 1020150126459A KR 20150126459 A KR20150126459 A KR 20150126459A KR 102447014 B1 KR102447014 B1 KR 102447014B1
Authority
KR
South Korea
Prior art keywords
image
area
region
image signals
processed
Prior art date
Application number
KR1020150126459A
Other languages
English (en)
Other versions
KR20170029710A (ko
Inventor
이은호
이현대
백성열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150126459A priority Critical patent/KR102447014B1/ko
Priority to US15/073,392 priority patent/US10580347B2/en
Publication of KR20170029710A publication Critical patent/KR20170029710A/ko
Application granted granted Critical
Publication of KR102447014B1 publication Critical patent/KR102447014B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Abstract

본 발명의 일 실시예에 따른 타이밍 컨트롤러는 제1 폭, 제2 폭, 제3 폭 및 제4 폭에 대한 정보를 포함하는 오버헤드 신호를 호스트에 송신하고, 호스트는 이전 프레임과 달라진 부분뿐 아니라 오버헤드 신호를 기반으로 주변 영역을 설정하여 그 부분의 영상 신호들도 타이밍 컨트롤러에 송신한다. 이 경우, 타이밍 컨트롤러 내 영상 처리부가 프레임 버퍼로부터 기저장된 영상 신호들을 수신할 필요가 없으므로, 영상 처리부의 구동 주파수 및 소비 전력이 감소할 수 있다.

Description

타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법{TIMING CONTROLLER, DISPLAY DEVICE INCLUDING TIMING CONTROLLER AND DRIVING METHOD OF TIMING CONTROLLER}
본 발명의 실시예는 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법에 관한 것이다.
표시 장치들이 개발된 후, 최근에는 표시 장치가 표시하는 화질을 개선하려는 연구가 진행 중이다.
특히, 영상 신호들에 대응하는 계조를 기반으로 영상 처리를 하는 것을 통해 화질을 개선하는 연구가 진행 중이다. 예를 들어, 경계면을 선명하게 하는 영상 처리가 수행될 수 있다.
본 발명의 실시예는 영상 처리부가 이전 프레임과 대응하는 영상 신호가 다른 영역뿐 아니라 그 영역을 둘러싸는 주변 영역을 같이 수신하므로, 프레임 버퍼로부터의 기저장된 영상 신호들을 사용하지 않아 영상 처리부의 구동 주파수 및 소비 전력이 감소되는 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법을 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 타이밍 컨트롤러는, 호스트로부터 제1 프레임 기간에서 디스플레이 패널의 제1 영역에 대응하는 제1 영상 신호들 및 상기 제1 영역에 대한 정보를 포함하는 제1 영역 좌표 신호를 수신하는 인터페이스부, 상기 인터페이스부로부터의 상기 제1 영상 신호들을 영상 처리하여 상기 디스플레이 패널의 제2 영역에 대응하는 영상 처리된 제2 영상 신호들을 생성하는 영상 처리부 및 상기 제2 영역에 대응하는 제2 영역 신호 및 상기 영상 처리부로부터의 상기 영상 처리된 제2 영상 신호들을 수신하고, 상기 영상 처리된 제2 영상 신호들을 기반으로 영상 처리된 전체 영상 신호들을 생성하고, 상기 영상 처리된 전체 영상 신호들을 데이터 구동부로 송신하는 버퍼부를 포함할 수 있고, 상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호와 상기 제1 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호가 서로 다를 수 있으며, 상기 제1 영역은 상기 제2 영역 및 상기 제2 영역과 인접하고 상기 제2 영역의 외곽 중 적어도 일부를 포함하는 주변 영역을 포함할 수 있다.
실시예에 따라, 상기 버퍼부는, 상기 영상 처리된 제2 영상 신호들을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들을 생성하는 인코더, 상기 인코더로부터의 상기 영상 및 인코딩 처리된 제2 영상 신호들을 수신 및 저장하고, 상기 제1 프레임 기간 이전에 저장되었던 영상 신호들과 조합하여 영상 및 인코딩 처리된 전체 영상 신호들을 생성하는 프레임 버퍼 및 상기 프레임 버퍼로부터의 상기 영상 및 인코딩 처리된 전체 영상 신호들을 디코딩하여 상기 영상 처리된 전체 영상 신호들을 생성하며, 상기 데이터 구동부에 상기 영상 처리된 전체 영상 신호들을 송신하는 디코더를 포함할 수 있다.
실시예에 따라, 상기 타이밍 컨트롤러는 컨트롤 신호 생성부를 더 포함할 수 있고, 상기 컨트롤 신호 생성부는, 상기 인터페이스부로부터 상기 제1 영역 좌표 신호를 수신할 수 있으며, 상기 제1 영역 좌표 신호를 기반으로 상기 제1 영역에 대응하는 제1 영역 신호 및 상기 제2 영역 신호를 생성할 수 있으며, 상기 제1 영역 신호 및 상기 제2 영역 신호를 상기 영상 처리부에 송신할 수 있다.
실시예에 따라, 상기 제1 영역 및 상기 제2 영역 각각은 제1 변 내지 제4 변을 가질 수 있고, 상기 제3 변 및 제4 변은 제1 방향으로 연장되고 상기 제1 변 및 상기 제2 변은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있으며, 상기 주변 영역은 상기 제1 영역의 상기 제1 변과 상기 제2 영역의 상기 제1 변 사이의 제1 폭, 상기 제1 영역의 상기 제2 변과 상기 제2 영역의 상기 제2 변 사이의 제2 폭, 상기 제1 영역의 상기 제3 변과 상기 제2 영역의 상기 제3 변 사이의 제3 폭 및 상기 제1 영역의 상기 제4 변과 상기 제2 영역의 상기 제4 변 사이의 제4 폭 중 적어도 하나를 가질 수 있다.
실시예에 따라, 상기 제1 폭 내지 상기 제4 폭에 대한 정보를 포함하는 오버헤드 신호가 상기 컨트롤 신호 생성부에서 생성되어 상기 호스트로 송신될 수 있고, 상기 제2 영역 신호는 상기 제1 영역 좌표 신호 및 상기 제1 폭 내지 상기 제4 폭에 대한 정보를 기반으로 생성될 수 있다.
또한, 본 발명의 다른 실시예는 타이밍 컨트롤러를 포함하는 표시 장치라는 다른 측면이 있다. 본 발명의 일 실시예에 따른 표시 장치는, 디스플레이 패널, 상기 디스플레이 패널을 구동하는 디스플레이 패널 구동부를 포함할 수 있고, 상기 디스플레이 패널 구동부는, 호스트로부터 제1 프레임 기간에서 상기 디스플레이 패널의 제1 영역에 대응하는 제1 영상 신호들 및 상기 제1 영역에 대한 정보를 포함하는 제1 영역 좌표 신호를 수신하고, 상기 제1 영상 신호들을 기반으로 영상 처리된 전체 영상 신호들을 생성하는 타이밍 컨트롤러 및 상기 타이밍 컨트롤러로부터 상기 영상 처리된 전체 영상 신호들을 수신하는 데이터 구동부를 포함할 수 있으며, 상기 타이밍 컨트롤러는, 상기 호스트로부터 상기 제1 영상 신호들 및 상기 제1 영역 좌표 신호를 수신하는 인터페이스부, 상기 인터페이스부로부터의 상기 제1 영상 신호들을 영상 처리하여 상기 영상 처리된 제2 영상 신호들을 생성하는 영상 처리부, 상기 인터페이스부로부터 상기 제1 영역 좌표 신호를 수신하며, 상기 제1 영역 좌표 신호를 기반으로 상기 제1 영역에 대응하는 제1 영역 신호 및 상기 제2 영역에 대응하는 제2 영역 신호를 생성하며, 상기 제1 영역 신호 및 상기 제2 영역 신호를 상기 영상 처리부에 송신하는 컨트롤 신호 생성부 및 상기 영상 처리부로부터 상기 제2 영역 신호 및 상기 영상 처리된 제2 영상 신호들을 수신하고, 상기 영상 처리된 제2 영상 신호들을 기반으로 상기 영상 처리된 전체 영상 신호들을 생성하고, 상기 영상 처리된 전체 영상 신호들을 상기 데이터 구동부로 송신하는 버퍼부를 포함할 수 있고, 상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호와 상기 제1 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호가 서로 다를 수 있으며, 상기 제1 영역은 상기 제2 영역 및 상기 제2 영역과 인접하고 상기 제2 영역의 외곽 중 적어도 일부를 포함하는 주변 영역을 포함할 수 있다.
실시예에 따라, 상기 버퍼부는, 상기 영상 처리된 제2 영상 신호들을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들을 생성하는 인코더, 상기 인코더로부터의 상기 영상 및 인코딩 처리된 제2 영상 신호들을 수신 및 저장하고, 상기 제1 프레임 기간 이전에 저장되었던 영상 신호들과 조합하여 영상 및 인코딩 처리된 전체 영상 신호들을 생성하는 프레임 버퍼 및 상기 프레임 버퍼로부터의 상기 영상 및 인코딩 처리된 전체 영상 신호들을 디코딩하여 상기 영상 처리된 전체 영상 신호들을 생성하며, 상기 데이터 구동부에 상기 영상 처리된 전체 영상 신호들을 송신하는 디코더를 포함할 수 있고, 상기 데이터 구동부는 상기 타이밍 컨트롤러로부터의 상기 영상 처리된 전체 영상 신호들을 디지털-아날로그 변환하는 디지털-아날로그 컨버터를 포함할 수 있다.
실시예에 따라, 상기 디스플레이 패널은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 화소들을 포함할 수 있고, 상기 제2 영역은 상기 제1 방향으로 i(i는 자연수) 내지 k(k은 i보다 큰 자연수)번째에 배치되고 상기 제2 방향으로 j(j는 자연수) 내지 l(l는 j보다 큰 자연수)번째에 배치된 화소들에 대응할 수 있으며, 상기 제1 영역은 상기 제1 방향으로 i-w1(w1은 0 이상의 정수) 내지 k+w2(w2는 0 이상의 정수)번째에 배치되고 상기 제2 방향으로 j-w3(w3은 0 이상의 정수) 내지 l+w4(w4는 0 이상의 정수)번째에 배치된 화소들에 대응할 수 있고, 상기 주변 영역은 w1가 1 이상인 경우 각각의 화소의 상기 제1 방향의 폭의 w1배에 대응하는 제1 폭을 가지고, w2가 1 이상인 경우 각각의 화소의 상기 제1 방향의 폭의 w2배에 대응하는 제2 폭을 가지며, w3가 1 이상인 경우 상기 제2 방향의 폭의 w3배에 대응하는 제3 폭을 가지고, w4가 1 이상인 경우 상기 제2 방향의 폭의 w4배에 대응하는 제4 폭을 가질 수 있다.
실시예에 따라, 상기 디스플레이 패널 구동부가 상기 제1 폭 내지 제4 폭에 대한 정보를 포함하는 오버헤드 신호를 생성할 수 있고, 상기 오버헤드 신호는 w1 내지 w4를 포함하며 상기 호스트에 송신할될 수 있다.
실시예에 따라, 상기 호스트는 상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서의 영상 신호들과 상기 제1 프레임 기간에서의 영상 신호들을 비교할 수 있다.
또한, 본 발명의 다른 실시예는 타이밍 컨트롤러의 구동 방법이라는 다른 측면이 있다. 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동 방법은, 오버헤드 신호를 호스트에 송신하는 단계, 상기 호스트로부터 제1 프레임 기간에서 디스플레이 패널의 제1 영역에 대응하는 제1 영상 신호들 및 상기 제1 영역에 대한 정보를 포함하는 제1 영역 좌표 신호를 수신하는 단계, 상기 제1 영역 좌표 신호들을 기반으로 상기 제1 영역에 대응하는 제1 영역 신호 및 제2 영역에 대응하는 제2 영역 신호를 생성하는 단계, 상기 제1 영상 신호들을 영상 처리하여 상기 제2 영역에 대응하는 영상 처리된 제2 영상 신호들을 생성하는 단계, 상기 영상 처리된 제2 영상 신호들을 기반으로 영상 처리된 전체 영상 신호들을 생성하는 단계 및 상기 영상 처리된 전체 영상 신호들을 데이터 구동부에 송신하는 단계를 포함할 수 있고, 상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호와 상기 제1 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호가 서로 다를 수 있으며, 상기 제1 영역은 상기 제2 영역 및 상기 제2 영역과 인접하고 상기 제2 영역의 외곽 중 적어도 일부를 포함하는 주변 영역을 포함할 수 있다.
실시예에 따라, 상기 영상 처리된 제2 영상 신호들을 기반으로 전체 영상 신호들을 생성하는 단계는, 상기 영상 처리된 제2 영상 신호들을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들을 생성하는 단계 및 상기 영상 및 인코딩 처리된 제2 영상 신호들을 상기 제1 프레임 기간 이전에 저장되었던 영상 신호들과 조합하여 인코딩된 전체 영상 신호들을 생성하는 단계 및 상기 인코딩된 전체 영상 신호들을 디코딩하여 상기 전체 영상 신호들을 생성하는 단계를 포함할 수 있다.
본 발명의 실시예는 영상 처리부가 이전 프레임과 대응하는 영상 신호가 다른 영역뿐 아니라 그 영역을 둘러싸는 주변 영역을 같이 수신하므로, 프레임 버퍼로부터의 기저장된 영상 신호들을 사용하지 않아 영상 처리부의 구동 주파수 및 소비 전력이 감소되는 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1의 표시 장치 중 타이밍 컨트롤러 및 데이터 구동부를 설명하기 위한 도면이다.
도 3는 도 1의 표시 장치 중 디스플레이 패널의 제1 영역, 제2 영역을 설명하기 위한 도면이다.
도 4는 도 1의 표시 장치 중 타이밍 컨트롤러에서 생성되는 제1 영역 신호 및 제2 영역 신호를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동 방법을 설명하기 위한 도면이다.
도 6은 도 5의 영상 처리된 제2 영상 신호들을 기반으로 전체 영상 신호들을 생성하는 단계를 설명하기 위한 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이고, 도 2는 도 1의 표시 장치 중 타이밍 컨트롤러 및 데이터 구동부를 설명하기 위한 도면이며, 도 3는 도 1의 표시 장치 중 디스플레이 패널의 제1 영역, 제2 영역을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 디스플레이 패널(100) 및 디스플레이 패널 구동부(200)를 포함한다.
디스플레이 패널(100)은 화소들(P(1, 1) 내지 P(m, n), m 및 n은 자연수), 화소들(P(1, 1) 내지 P(m, n), 이하 P)에 데이터 전압들을 전달하는 데이터 라인들(D1 내지 Dn, 이하 D) 및 화소들(P)에 스캔 신호들을 전달하는 스캔 라인들(S1 내지 Sm, 이하 S)을 포함한다. 실시예에 따라, 디스플레이 패널(100)은 화소들(P)에 발광 제어 신호들을 전달하는 발광 제어 라인들(E1 내지 Em, 이하 E)을 더 포함할 수도 있다. 화소들(P)은 제1 방향 및 제2 방향으로 배열되고, 데이터 라인들(D)은 제1 방향으로 연장되며, 스캔 라인들(S) 및 발광 제어 라인들(E)은 제1 방향과 교차되는 제2 방향으로 연장될 수 있다. 화소(P(y, x), y는 m보다 작은 자연수, x는 n보다 작은 자연수)는 제1 방향으로 y번째에 배치되고 제2 방향으로 x번째에 배치되었다고 표현될 수 있다. 각각의 화소(P)의 제1 방향 길이 및 제2 방향 길이는 서로 동일하다고 가정할 수 있다.
디스플레이 패널 구동부(200)는 데이터 전압들을 생성하여 데이터 라인들(D)에 공급하고, 스캔 신호들을 생성하여 스캔 라인들(S)에 공급하는 것에 의해 디스플레이 패널(100)을 구동한다. 실시예에 따라 디스플레이 패널 구동부(200)는 발광 제어 신호들을 더 생성하여 발광 제어 라인들(E)에 공급할 수도 있다. 디스플레이 패널 구동부(200)는 타이밍 컨트롤러(220), 데이터 구동부(230) 및 신호 구동부(240)를 포함한다. 타이밍 컨트롤러(220), 데이터 구동부(230) 및 신호 구동부(240)가 각각의 전자 장치로 구현될 수도 있고, 디스플레이 패널 구동부(200) 전체가 하나의 전자 장치로 구현될 수도 있다(예를 들어, 디스플레이 구동 IC 등).
타이밍 컨트롤러(220)는 호스트(300)로부터 제1 영상 신호들(RGB1), 타이밍 신호들(Timing signals) 및 제1 영역 좌표 신호(coor-a1)을 수신한다. 제1 영상 신호들(RGB1)은 디스플레이 패널(100)의 제1 영역(a1)에 대응한다. 타이밍 신호들(Timing signals)은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(CLK)을 포함한다. 제1 영역 좌표 신호(coor-a1)는 제1 영역(a1)에 대한 정보를 포함한다. 제1 영역(a1)은 제2 영역(a2) 및 제2 영역(a2)을 둘러싸는 주변 영역(ae)을 포함한다. 설명의 편의를 위해, 제1 프레임 기간에서 제2 영역(a2)에 대응하는 각각의 영상 신호와 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 제2 영역(a2)에 대응하는 각각의 영상 신호가 서로 다르고, 제1 프레임 기간에서 제2 영역(a2)을 제외한 영역에 대응하는 각각의 영상 신호와 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 제2 영역(a2)을 제외한 영역에 대응하는 각각의 영상 신호가 서로 같다고 가정할 수 있다. 즉, 제2 영역(a2)은 디스플레이 패널(100) 중 제1 프레임 기간에서 그 대응하는 영상 신호가 달라지는 영역에 대응한다. 제1 영역(a1), 제2 영역(a2) 및 주변 영역(ae)에 대해서는 도 3을 참조로 설명될 수 있다. 도 3을 참조하면, 제2 영역(a2)은 제1 방향으로 i(i는 m보다 작은 자연수) 내지 k(k은 i보다 크고 m보다 작은 자연수)번째에 배치되고 제2 방향으로 j(j는 n보다 작은 자연수) 내지 l(l는 j보다 크고 n보다 작은 자연수)번째에 배치된 화소들에 대응한다. 제2 영역(a2)은 제1 변(a2-s1) 내지 제4 변(a2-s4)을 가진다. 제1 변(a2-s1) 및 제2 변(a2-s2)은 제2 방향으로 연장되고, 제3 변(a2-s3) 및 제4 변(a2-s4)은 제1 방향으로 연장된다. 또한, 제1 영역(a1)은 제1 방향으로 i-w1(w1은 0 이상의 정수)번째 내지 k+w2(w2은 0 이상의 정수)번째에 배치되고 제2 방향으로 j-w3(w3은 0 이상의 정수)번째 내지 l+w4(w4는 0 이상의 정수)번째에 배치된 화소들에 대응한다. 제1 영역(a1)은 서로 겹치지 않는 제2 영역(a2) 및 주변 영역(ae)을 포함하고, 제1 변(a1-s1) 내지 제4 변(a1-s4)을 가진다. 제1 변(a1-s1) 및 제2 변(a1-s2)은 제2 방향으로 연장되고, 제3 변(a1-s3) 및 제4 변(a1-s4)은 제1 방향으로 연장된다. 주변 영역(ae)은 w1이 1 이상인 경우 제1 영역의 제1 변(a1-s1)과 제2 영역의 제1 변(a2-s1) 사이의 제1 폭(W1)을 가지고, 제1 폭(W1)은 화소(P((m, n))의 제1 방향의 길이의 w1배에 대응한다. 주변 영역(ae)은 w2이 1 이상인 경우 제1 영역의 제2 변(a1-s2)과 제2 영역의 제2 변(a2-s2) 사이의 제2 폭(W2)을 가지고, 제2 폭은 화소(P((m, n))의 제1 방향의 길이의 w2배에 대응한다. 주변 영역(ae)은 w3이 1 이상인 경우 제1 영역의 제3 변(a1-s3)과 제2 영역의 제3 변(a2-s3) 사이의 제3 폭(W3)을 가지고, 제3 폭(W3)은 화소(P((m, n))의 제2 방향의 길이의 w3배에 대응한다. 주변 영역(ae)은 w4이 1 이상인 경우 제1 영역의 제4 변(a1-s4)과 제2 영역의 제4 변(a2-s4) 사이의 제4 폭(W4)을 가지고, 제4 폭(W4)은 화소(P((m, n))의 제2 방향의 길이의 w4배에 대응한다. 여기서, w1, w2, w3, w4 중 적어도 하나는 1 이상이다. 따라서, 주변 영역(ae)은 제2 영역(a2)의 외곽 중 적어도 일부를 포함한다. 제1 영역(a1)은 제1 방향으로 i-w1(w1은 0 이상의 정수)번째 내지 k+w2(w2은 0 이상의 정수)번째에 배치되고 제2 방향으로 j-w3(w3은 0 이상의 정수)번째 내지 l+w4(w4는 0 이상의 정수)번째에 배치된 화소들에 대응하는 경우, 좌표 신호(coor-a1)는 (i-w1, j-w3, k+w2, l+w4)을 포함할 수 있다. 또는, 좌표 신호(coor-a1)가 (i-w1, j-w3, k+w2-i+w1, l+w4-j+w3)을 포함할 수도 있다.
타이밍 컨트롤러(220)는 제1 영상 신호들(RGB1) 및 제1 영역 좌표 신호(coor-a1)를 기반으로 영상 처리된 전체 영상 신호들(RGB-p)을 생성하고, 타이밍 신호들(Timing signals)을 기반으로 타이밍 제어 신호(CS) 및 데이터 타이밍 제어 신호(DCS)를 생성한다. 타이밍 제어 신호(CS)는 스캔 타이밍 제어 신호를 포함할 수 있고, 실시예에 따라 발광 제어 타이밍 제어 신호를 더 포함할 수도 있다. 타이밍 컨트롤러(220)는 영상 처리된 전체 영상 신호들(RGB-p) 및 데이터 타이밍 제어 신호(DCS)를 데이터 구동부(230)에 공급하고, 타이밍 제어 신호(CS)를 신호 구동부(240)에 공급한다. 또한 타이밍 컨트롤러(220)는 오버헤드 신호(overhead)를 생성하고, 이를 호스트(300)에 송신할 수 있다.
데이터 구동부(230)는 데이터 타이밍 제어신호(DCS)에 응답하여 타이밍 콘트롤러(220)로부터 입력되는 영상 처리된 전체 영상 신호들(RGB-p)을 래치한다. 데이터 구동부(230)는 다수의 소스 드라이브 IC들을 포함하며, 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 디스플레이 패널(100)의 데이터 라인들(D)에 전기적으로 접속될 수 있다.
신호 구동부(240)는 타이밍 제어신호(CS)에 응답하여, 스캔 신호들을 스캔 라인들(S)에 공급한다. 실시예에 따라, 신호 구동부(240)는 발광 제어 신호들을 발광 제어 라인들(E)에 더 공급할 수도 있다.
도 2를 참조하면, 타이밍 컨트롤러(220)는 인터페이스부(221), 영상 처리부(222), 컨트롤 신호 생성부(229) 및 버퍼부(225)를 포함한다. 버퍼부(225)는 인코더(226), 프레임 버퍼(227) 및 디코더(228)를 포함한다.
인터페이스부(221)는 호스트(300)로부터 제1 프레임 기간에서 디스플레이 패널(100)의 제1 영역(a1)에 대응하는 제1 영상 신호들(RGB1) 및 제1 영역(a1)에 대한 정보를 포함하는 제1 영역 좌표 신호(coor-a1)를 수신하고, 제1 영상 신호들(RGB1)을 영상 처리부(222)에 전달하며, 제1 영역 좌표 신호(coor-a1)를 컨트롤 신호 생성부(229)에 전달한다. 또한, 인터페이스부(221)는 컨트롤 신호 생성부(229)로부터 오버헤드 신호(overhead)를 수신하고, 오버헤드 신호(overhead)를 호스트(300)로 송신한다.
영상 처리부(222)는 인터페이스부(221)로부터 제1 영상 신호들(RGB1)을 수신하고, 컨트롤 신호 생성부(229)로부터 제1 영역(a1)에 대응하는 제1 영역 신호(as1) 및 제2 영역(a2)에 대응하는 제2 영역 신호(as2)를 수신한다. 영상 처리부(222)는 제1 영상 신호들(RGB1)을 영상 처리하여 영상 처리된 제2 영상 신호들(RGB2-p)을 생성한다. 영상 처리된 제2 영상 신호들(RGB2-p)은 제2 영역(a2)에 대응한다. 영상 처리된 제2 영상 신호들(RGB2-p) 및 제2 영역 신호(as2)를 버퍼부(225)의 인코더(226)에 송신한다. 컨트롤 신호 생성부(229)에서 생성된 제2 영역 신호(as2)는 영상 처리부(222)를 거쳐 인코더(226)로 송신되는데, 영상 처리부(222)를 거치는 것으로 인해 딜레이가 발생할 수도 있다.
인코더(226)는 영상 처리부(222)로부터 영상 처리된 제2 영상 신호들(RGB2-p) 및 제2 영역 신호(as2)를 수신하고, 영상 처리된 제2 영상 신호들(RGB2-p)을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)를 생성한다. 인코더(226)는 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe) 및 제2 영역 신호(as2)를 버퍼부(225)의 프레임 버퍼(227)에 전달할 수 있다.
프레임 버퍼(227)는 인코더(226)로부터 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe) 및 제2 영역 신호(as2)를 수신한다. 프레임 버퍼(227)에는 제1 프레임 기간 이전에 표시되었으며 인코딩된 데이터가 저장되어 있으므로, 프레임 버퍼(227)는 제1 프레임 기간 이전에 저장되었던 영상 신호들과 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)을 조합하여 영상 및 인코딩 처리된 전체 영상 신호들(RGB-pe)을 생성할 수 있다. 구체적으로, 제2 영역(a2)에 해당하는 부분에서, 제1 프레임 기간 직전인 제2 프레임 기간에 대응하는 영상 신호와 제1 프레임 기간에 대응하는 영상 신호가 다르므로 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)이 선택된다. 제1 프레임 기간 이전에 저장되었던 영상 신호들 중 제2 영역(a2)에 대응하는 부분은 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)로 변경되어 저장될 수 있다. 반면 제2 영역(a2)에 해당하지 않는 부분에서, 제1 프레임 기간 직전인 제2 프레임 기간에 대응하는 영상 신호와 제1 프레임 기간에 대응하는 영상 신호가 동일하므로 프레임 버퍼(227)에 기저장되어 있던 영상 신호들이 호출된다. 제2 영역(a2)에 해당하는 부분과 해당하지 않는 부분을 조합하면 영상 및 인코딩 처리된 전체 영상 신호들(RGB-pe)이 생성될 수 있다.
디코더(228)는 프레임 버퍼(227)로부터의 영상 및 인코딩 처리된 전체 영상 신호들(RGB-pe)을 디코딩하여 영상 처리된 전체 영상 신호들(RGB-p)를 생성한다.
컨트롤 신호 생성부(229)는 오버헤드 신호(overhead)를 생성하여 인터페이스부(221)로 송신하고, 인터페이스부(221)로부터 제1 영역 좌표 신호(coor-a1)을 수신하며, 제1 영역 신호(as1) 및 제2 영역 신호(as2)를 생성하여 영상 처리부(222)에 송신한다. 오버헤드 신호(overhead)는 (w1, w3, w2, w4) 또는 (W1, W3, W2, W4) 중 적어도 하나를 포함한다. 컨트롤 신호 생성부(229)는 제1 영역 좌표 신호(coor-a1) 및 오버헤드 신호(overhead)를 기반으로 제2 영역(a2)을 산출할 수 있다. 예를 들어, 제1 영역 좌표 신호(coor-a1)가 (i-w1, j-w3, k+w2, l+w4)를 포함하고, 오버헤드 신호(overhead)가 (w1, w3, w2, w4)를 포함하는 경우, 제2 영역(a2)이 제1 방향으로 i 내지 k번째에 배치되고 제2 방향으로 j 내지 l번째에 배치된 화소들에 대응하는 것을 알 수 있다. 어떤 실시예에서, w1 및 w2는 0이고 w3 및 w4은 1 이상의 값을 가질 수 있다. 이 경우, 영상 처리부(222)는 제2 방향에 대해서만 영상 처리(예를 들어, 경계선 강조)를 할 수 있다. 다른 실시예에서, w1 및 w2는 서로 같은 값을 가지고 w3 및 w4는 서로 같은 값을 가지며 w1 및 w3가 서로 다른 값을 가지고 w1, w2, w3 및 w4가 모두 1 이상일 수 있다. 이 경우, 영상 처리부(222)는 제1 방향 및 제2 방향에 대해서 영상 처리를 할 수 있으나, 제1 방향에 대해 영상 처리를 하는 알고리즘과 제2 방향에 대해 영상 처리를 하는 알고리즘이 다를 수 있다. 컨트롤 신호 생성부(229)는 제1 영역(a1) 및 제2 영역(a2)을 판단할 수 있으므로, 제1 영역(a1)에 대응하는 제1 영역 신호(as1) 및 제2 영역(a2)에 대응하는 제2 영역 신호(as2)를 생성하여 영상 처리부(222)에 송신한다. 제2 영역 신호(as2)는 컨트롤 신호 생성부(229)에서 생성되고 영상 처리부(222)를 거쳐서 버퍼부(225)로 송신되는 것처럼 도시되었으나, 이는 실시예에 불과하다. 컨트롤 신호 생성부(229)에서 생성된 제2 영역 신호(as2)가 직접 프레임 버퍼(227)에 송신될 수도 있다.
데이터 구동부(230)는 디지털 아날로그 컨버터(231)를 포함한다. 디지털 아날로그 컨버터(231)는 타이밍 컨트롤러(220)의 디코더(228)로부터 영상 처리된 전체 영상 신호들(RGB-p)을 수신하고, 영상 처리된 전체 영상 신호들(RGB-p)를 아날로그로 변환하여 데이터 전압들(Data)을 생성한다. 데이터 전압들은 데이터 라인들(D)에 공급될 수 있다.
호스트(300)는 인터페이스부(221)로부터 오버헤드 신호(overhead) 신호를 수신하고, 외부 장치(미도시)로부터 제1 프레임 기간에 대응하는 영상 신호들을 수신한다. 이 때, 호스트(300)는 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서의 영상 신호들과 제1 프레임 기간에서의 영상 신호들을 비교한다. 앞에서의 가정에 의해, 호스트(300)는 제2 프레임 기간에 비해 영상 신호가 달라진 영역이 제2 영역(a2)이라고 판단하고, 제2 영역(a2) 및 오버헤드 신호(overhead)를 기반으로 제1 영역 좌표 신호(coor-a1)를 생성한다. 제2 영역(a2)은 제1 방향으로 i(i는 m보다 작은 자연수) 내지 k(k은 i보다 크고 m보다 작은 자연수)번째에 배치되고 제2 방향으로 j(j는 n보다 작은 자연수) 내지 l(l는 j보다 크고 n보다 작은 자연수)번째에 배치된 화소들에 대응하고, 인터페이스부(221)로부터의 오버헤드 신호(overhead)가 (w1, w3, w2, w4)를 포함하므로, 제1 영역 좌표 신호(coor-a1)가 (i-w1, j-w3, k+w2, l+w4)을 포함할 수 있다. 호스트(300)는 제1 영역 좌표 신호(coor-a1)를 인터페이스부(221)에 송신하고, 전체 영상 신호들(RGB) 중 제1 영역(a1)에 대응하는 제1 영상 신호들(RGB1)만 인터페이스부(221)에 송신한다.
데이터 송수신으로 인한 전력 소모를 감소시키기 위해, 인터페이스부로 이전 프레임 기간에 비해 달라진 영상 신호들만 송신되었다. 한편, 경계선 처리를 하기 위해서는 영상 신호가 달라진 영역 및 그 주변의 영상 신호들도 필요하다. 따라서, 경계선 처리를 위해서는 이전 프레임 기간의 영상 신호들이 저장된 프레임 버퍼로부터 추가적인 영상 신호를 수신하여야 했다. 그러나 이 경우, 프레임 버퍼는 매 프레임에 대한 영상 신호들을 제공해야 하므로 구동 주파수가 일정 이상의 값(예를 들어, 60 헤르쯔(Hz))을 가져야 하고, 영상 처리부의 구동 주파수가 데이터 프레임의 구동 주파수와 같아야 하므로 영상 처리부의 구동 주파수가 증가한다. 그로 인해 영상 처리부의 소비 전력이 증가하는 문제점이 있다.
그러나 본 발명의 타이밍 컨트롤러(220)의 경우, 인터페이스부(221)로 이전 프레임 기간에 비해 달라진 영상 신호들(제2 영역(a2)에 대응하는 영상 신호들)뿐 아니라, 영상 신호가 달라진 영역의 주변의 영상 신호들(주변 영역(ae)에 대응하는 영상 신호들)도 수신된다. 따라서, 영상 처리부(222)가 프레임 버퍼(227)로부터 이전 프레임 기간의 영상 신호들을 수신할 필요가 없으므로, 영상 처리부(222)의 구동 주파수가 감소할 수 있다. 따라서, 영상 처리부(222)의 소비 전력도 감소할 수 있다.
도 4는 도 1의 표시 장치 중 타이밍 컨트롤러에서 생성되는 제1 영역 신호 및 제2 영역 신호를 설명하기 위한 도면이다. 제1 영역 신호(as1) 중 제1 영역(a1)에 포함되는 부분은 하이(high) 레벨을 가지고, 제1 영역 신호(as1) 중 제1 영역(a1)에 포함되지 않는 부분은 로우(low) 레벨을 가진다. 마찬가지로, 제2 영역 신호(as2) 중 제2 영역(a2)에 포함되는 부분은 하이(high) 레벨을 가지고, 제2 영역 신호(as2) 중 제2 영역(a2)에 포함되지 않는 부분은 로우(low) 레벨을 가진다. 여기서, 도 4에서 도시된 제2 영역 신호(as2)는 컨트롤 신호 생성부(229)로부터 영상 처리부(222)에 송신되는 제2 영역 신호(as2)이다. 영상 처리부(222)로부터 인코더(226)로 송신되는 제2 영역 신호(as2)의 경우, 신호 모양은 동일하나 딜레이가 있다. 제1 영역(a1)이 제2 영역(a2)을 포함하므로, 제1 영역 신호(as1) 중 하이 레벨을 가지는 부분이 제2 영역 신호(as2) 중 하이 레벨을 가지는 부분을 포함한다. 도 4에서, 제1 영역 신호(as1) 중 하이 레벨을 가지는 부분은 제2 기간 내지 제4 기간(T2 내지 T4)인데, 제2 영역 신호(as2) 중 하이 레벨을 가지는 부분은 제3 기간(T3)이므로 제2 기간 내지 제4 기간(T2 내지 T4)에 포함된다.
도 5는 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동 방법을 설명하기 위한 도면이다. 이하에서, 본 발명의 일 실시예에 따른 타이밍 컨트롤러의 구동 방법이 도 1 내지 도 5를 참조로 설명될 것이다.
S1100 단계에서, 오버헤드 신호(overhead)가 컨트롤 신호 생성부(229)에서 생성되고, 인터페이스부(221)를 거쳐 호스트(300)에 송신된다.
S1100 단계 이후, 호스트(300)는 제1 프레임 기간 직전에 표시된 제2 프레임 기간에서의 영상 신호들과 제1 프레임 기간에서의 영상 신호들을 비교한다. 호스트(300)는 제2 프레임 기간에 비해 영상 신호가 달라진 영역이 제2 영역(a2)이라고 판단하고, 제2 영역(a2)의 i, j, k, l 및 오버헤드 신호(overhead)를 기반으로 (i-w1, j-w3, k+w2, l+w4)을 포함하는 제1 영역 좌표 신호(coor-a1)를 생성한다. 또한, 전체 영상 신호들(RGB) 중 제1 영역(a1)에 대응하는 제1 영상 신호들(RGB1)만 인터페이스부(221)에 송신한다.
S1200 단계에서, 인터페이스부(221)는 호스트(300)로부터 제1 영상 신호들(RGB1) 및 제1 영역 좌표 신호(Coor-a1)를 수신한다. 제1 영상 신호들(RGB1)은 제1 영역(a1)에 대응하고, 제1 영역 좌표 신호(coor-a1)가 제1 영역(a1)에 대한 정보를 포함한다는 것은 앞에서 설명되었다.
S1300 단계에서, 컨트롤 신호 생성부(229)는 인터페이스부(221)로부터 제1 영역 좌표 신호(coor-a1)를 수신하고, 제1 영역 좌표 신호(coor-a1)를 기반으로 제1 영역 신호(as1) 및 제2 영역 신호(as2)를 생성한다. 컨트롤 신호 생성부(229)가 제1 영역 신호(as1) 및 제2 영역 신호(as2)를 생성하는 것은 앞에서 설명되었으므로 상세한 설명이 생략되어도 무방하다.
S1400 단계에서, 영상 처리부(222)는 인터페이스부(221)로부터 제1 영상 신호들(RGB1)을 수신하고, 컨트롤 신호 생성부(229)로부터 제1 영역 신호(as1) 및 제2 영역 신호(as2)를 수신하며, 영상 처리를 통해 영상 처리된 제2 영상 신호들(RGB2-p)을 생성한다. 영상 처리된 제2 영상 신호들(RGB2-p)을 생성하는 것은 앞에서 이미 설명되었다. S1400 단계에서, 영상 처리부(222)가 제2 영역 신호(as2)를 버퍼부(225)로 더 송신한다.
S1500 단계에서, 버퍼부(225)는 영상 처리된 제2 영상 신호들(RGB2-p)을 기반으로 영상 처리된 전체 영상 신호들(RGB-p)을 생성한다. S1500 단계의 상세한 내용은 도 6을 참조하여 설명될 것이다.
S1600 단계에서, 타이밍 컨트롤러(220)는 영상 처리된 전체 영상 신호들(RGB-p)을 데이터 구동부(230)에 송신한다.
도 6은 도 5의 영상 처리된 제2 영상 신호들을 기반으로 전체 영상 신호들을 생성하는 단계를 설명하기 위한 도면이다.
S1510 단계에서, 인코더(226)가 영상 처리된 제2 영상 신호들(RGB2-p)을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)을 생성한다. 인코더(226)는 또한 영상 처리부(222)로부터 제2 영역 신호(as2)를 수신한다.
S1520 단계에서, 프레임 버퍼(227)는 인코더(226)로부터 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe) 및 제2 영역 신호(as2)를 수신하고, 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)과 이전에 저장되었던 영상 신호들을 조합하여 영상 및 인코딩 처리된 전체 영상 신호들(RGB-pe)을 생성한다. 예를 들어, 프레임 버퍼(227)에는 제1 프레임 직전인 제2 프레임에 표시되었던 영상 신호들이 인코딩된 상태로 저장되어 있다고 가정할 수 있다. 그 이후, 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe) 및 제2 영역 신호(as2)를 수신하는 경우, 인코딩된 영상 신호들 중 제2 영역(a2)에 대응하는 부분이 영상 및 인코딩 처리된 제2 영상 신호들(RGB2-pe)로 교체되고, 이것이 곧 영상 및 인코딩 처리된 전체 영상 신호들(RGB-pe)로 된다.
S1530 단계에서, 디코더(228)가 영상 및 인코딩된 전체 영상 신호들(RGB-pe)을 디코딩하여 영상 처리된 전체 영상 신호들(RGB-p)을 생성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
222: 영상 처리부
229: 컨트롤 신호 생성부

Claims (12)

  1. 호스트로부터 제1 프레임 기간에서 디스플레이 패널의 제1 영역에 대응하는 제1 영상 신호들 및 상기 제1 영역에 대한 정보를 포함하는 제1 영역 좌표 신호를 수신하는 인터페이스부;
    상기 인터페이스부로부터의 상기 제1 영상 신호들을 영상 처리하여 상기 디스플레이 패널의 제2 영역에 대응하는 영상 처리된 제2 영상 신호들을 생성하는 영상 처리부; 및
    상기 제2 영역에 대응하는 제2 영역 신호 및 상기 영상 처리부로부터의 상기 영상 처리된 제2 영상 신호들을 수신하고, 상기 영상 처리된 제2 영상 신호들을 기반으로 영상 처리된 전체 영상 신호들을 생성하고, 상기 영상 처리된 전체 영상 신호들을 데이터 구동부로 송신하는 버퍼부를 포함하고,
    상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호와 상기 제1 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호가 서로 다르며,
    상기 제1 영역은 상기 제2 영역 및 상기 제2 영역과 인접하고 상기 제2 영역의 외곽 중 적어도 일부를 포함하는 주변 영역을 포함하는 타이밍 컨트롤러.
  2. 제1항에 있어서,
    상기 버퍼부는,
    상기 영상 처리된 제2 영상 신호들을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들을 생성하는 인코더;
    상기 인코더로부터의 상기 영상 및 인코딩 처리된 제2 영상 신호들을 수신 및 저장하고, 상기 제1 프레임 기간 이전에 저장되었던 영상 신호들과 조합하여 영상 및 인코딩 처리된 전체 영상 신호들을 생성하는 프레임 버퍼; 및
    상기 프레임 버퍼로부터의 상기 영상 및 인코딩 처리된 전체 영상 신호들을 디코딩하여 상기 영상 처리된 전체 영상 신호들을 생성하며, 상기 데이터 구동부에 상기 영상 처리된 전체 영상 신호들을 송신하는 디코더를 포함하는 타이밍 컨트롤러.
  3. 제1항에 있어서,
    상기 타이밍 컨트롤러는 컨트롤 신호 생성부를 더 포함하고,
    상기 컨트롤 신호 생성부는,
    상기 인터페이스부로부터 상기 제1 영역 좌표 신호를 수신하며,
    상기 제1 영역 좌표 신호를 기반으로 상기 제1 영역에 대응하는 제1 영역 신호 및 상기 제2 영역 신호를 생성하며,
    상기 제1 영역 신호 및 상기 제2 영역 신호를 상기 영상 처리부에 송신하는 타이밍 컨트롤러.
  4. 제3항에 있어서,
    상기 제1 영역 및 상기 제2 영역 각각은 제1 변 내지 제4 변을 가지고,
    상기 제3 변 및 제4 변은 제1 방향으로 연장되고 상기 제1 변 및 상기 제2 변은 상기 제1 방향과 교차하는 제2 방향으로 연장되며,
    상기 주변 영역은 상기 제1 영역의 상기 제1 변과 상기 제2 영역의 상기 제1 변 사이의 제1 폭, 상기 제1 영역의 상기 제2 변과 상기 제2 영역의 상기 제2 변 사이의 제2 폭, 상기 제1 영역의 상기 제3 변과 상기 제2 영역의 상기 제3 변 사이의 제3 폭 및 상기 제1 영역의 상기 제4 변과 상기 제2 영역의 상기 제4 변 사이의 제4 폭 중 적어도 하나를 가지는 타이밍 컨트롤러.
  5. 제4항에 있어서,
    상기 제1 폭 내지 상기 제4 폭에 대한 정보를 포함하는 오버헤드 신호가 상기 컨트롤 신호 생성부에서 생성되어 상기 호스트로 송신되고,
    상기 제2 영역 신호는 상기 제1 영역 좌표 신호 및 상기 제1 폭 내지 상기 제4 폭에 대한 정보를 기반으로 생성되는 타이밍 컨트롤러.
  6. 디스플레이 패널;
    상기 디스플레이 패널을 구동하는 디스플레이 패널 구동부를 포함하고,
    상기 디스플레이 패널 구동부는,
    호스트로부터 제1 프레임 기간에서 상기 디스플레이 패널의 제1 영역에 대응하는 제1 영상 신호들 및 상기 제1 영역에 대한 정보를 포함하는 제1 영역 좌표 신호를 수신하고, 상기 제1 영상 신호들을 기반으로 영상 처리된 전체 영상 신호들을 생성하는 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러로부터 상기 영상 처리된 전체 영상 신호들을 수신하는 데이터 구동부를 포함하며,
    상기 타이밍 컨트롤러는,
    상기 호스트로부터 상기 제1 영상 신호들 및 상기 제1 영역 좌표 신호를 수신하는 인터페이스부;
    상기 인터페이스부로부터의 상기 제1 영상 신호들을 영상 처리하여 상기 영상 처리된 제2 영상 신호들을 생성하는 영상 처리부;
    상기 인터페이스부로부터 상기 제1 영역 좌표 신호를 수신하며, 상기 제1 영역 좌표 신호를 기반으로 상기 제1 영역에 대응하는 제1 영역 신호 및 제2 영역에 대응하는 제2 영역 신호를 생성하며, 상기 제1 영역 신호 및 상기 제2 영역 신호를 상기 영상 처리부에 송신하는 컨트롤 신호 생성부; 및
    상기 영상 처리부로부터 상기 제2 영역 신호 및 상기 영상 처리된 제2 영상 신호들을 수신하고, 상기 영상 처리된 제2 영상 신호들을 기반으로 상기 영상 처리된 전체 영상 신호들을 생성하고, 상기 영상 처리된 전체 영상 신호들을 상기 데이터 구동부로 송신하는 버퍼부를 포함하고,
    상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호와 상기 제1 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호가 서로 다르며,
    상기 제1 영역은 상기 제2 영역 및 상기 제2 영역과 인접하고 상기 제2 영역의 외곽 중 적어도 일부를 포함하는 주변 영역을 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 버퍼부는,
    상기 영상 처리된 제2 영상 신호들을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들을 생성하는 인코더;
    상기 인코더로부터의 상기 영상 및 인코딩 처리된 제2 영상 신호들을 수신 및 저장하고, 상기 제1 프레임 기간 이전에 저장되었던 영상 신호들과 조합하여 영상 및 인코딩 처리된 전체 영상 신호들을 생성하는 프레임 버퍼; 및
    상기 프레임 버퍼로부터의 상기 영상 및 인코딩 처리된 전체 영상 신호들을 디코딩하여 상기 영상 처리된 전체 영상 신호들을 생성하며, 상기 데이터 구동부에 상기 영상 처리된 전체 영상 신호들을 송신하는 디코더를 포함하고,
    상기 데이터 구동부는 상기 타이밍 컨트롤러로부터의 상기 영상 처리된 전체 영상 신호들을 디지털-아날로그 변환하는 디지털-아날로그 컨버터를 포함하는 표시 장치.
  8. 제6항에 있어서,
    상기 디스플레이 패널은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 화소들을 포함하고,
    상기 제2 영역은 상기 제1 방향으로 i(i는 자연수) 내지 k(k은 i보다 큰 자연수)번째에 배치되고 상기 제2 방향으로 j(j는 자연수) 내지 l(l는 j보다 큰 자연수)번째에 배치된 화소들에 대응하며,
    상기 제1 영역은 상기 제1 방향으로 i-w1(w1은 0 이상의 정수) 내지 k+w2(w2는 0 이상의 정수)번째에 배치되고 상기 제2 방향으로 j-w3(w3은 0 이상의 정수) 내지 l+w4(w4는 0 이상의 정수)번째에 배치된 화소들에 대응하고,
    상기 주변 영역은 w1가 1 이상인 경우 각각의 화소의 상기 제1 방향의 폭의 w1배에 대응하는 제1 폭을 가지고, w2가 1 이상인 경우 각각의 화소의 상기 제1 방향의 폭의 w2배에 대응하는 제2 폭을 가지며, w3가 1 이상인 경우 상기 제2 방향의 폭의 w3배에 대응하는 제3 폭을 가지고, w4가 1 이상인 경우 상기 제2 방향의 폭의 w4배에 대응하는 제4 폭을 가지는 표시 장치.
  9. 제8항에 있어서,
    상기 디스플레이 패널 구동부가 상기 제1 폭 내지 제4 폭에 대한 정보를 포함하는 오버헤드 신호를 생성하고,
    상기 오버헤드 신호는 w1 내지 w4를 포함하며 상기 호스트에 송신되는 표시 장치.
  10. 제9항에 있어서,
    상기 호스트는 상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서의 영상 신호들과 상기 제1 프레임 기간에서의 영상 신호들을 비교하는 표시 장치.
  11. 오버헤드 신호를 호스트에 송신하는 단계;
    상기 호스트로부터 제1 프레임 기간에서 디스플레이 패널의 제1 영역에 대응하는 제1 영상 신호들 및 상기 제1 영역에 대한 정보를 포함하는 제1 영역 좌표 신호를 수신하는 단계;
    상기 제1 영역 좌표 신호들을 기반으로 상기 제1 영역에 대응하는 제1 영역 신호 및 제2 영역에 대응하는 제2 영역 신호를 생성하는 단계;
    상기 제1 영상 신호들을 영상 처리하여 상기 제2 영역에 대응하는 영상 처리된 제2 영상 신호들을 생성하는 단계;
    상기 영상 처리된 제2 영상 신호들을 기반으로 영상 처리된 전체 영상 신호들을 생성하는 단계; 및
    상기 영상 처리된 전체 영상 신호들을 데이터 구동부에 송신하는 단계를 포함하고,
    상기 제1 프레임 기간 직전에 표시되는 제2 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호와 상기 제1 프레임 기간에서 상기 제2 영역에 대응하는 각각의 영상 신호가 서로 다르며,
    상기 제1 영역은 상기 제2 영역 및 상기 제2 영역과 인접하고 상기 제2 영역의 외곽 중 적어도 일부를 포함하는 주변 영역을 포함하는 타이밍 컨트롤러의 구동 방법.
  12. 제11항에 있어서,
    상기 영상 처리된 제2 영상 신호들을 기반으로 전체 영상 신호들을 생성하는 단계는,
    상기 영상 처리된 제2 영상 신호들을 인코딩하여 영상 및 인코딩 처리된 제2 영상 신호들을 생성하는 단계; 및
    상기 영상 및 인코딩 처리된 제2 영상 신호들을 상기 제1 프레임 기간 이전에 저장되었던 영상 신호들과 조합하여 영상 및 인코딩 처리된 전체 영상 신호들을 생성하는 단계; 및
    상기 영상 및 인코딩처리된 전체 영상 신호들을 디코딩하여 상기 영상 처리된 전체 영상 신호들을 생성하는 단계를 포함하는 타이밍 컨트롤러의 구동 방법.
KR1020150126459A 2015-09-07 2015-09-07 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법 KR102447014B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150126459A KR102447014B1 (ko) 2015-09-07 2015-09-07 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법
US15/073,392 US10580347B2 (en) 2015-09-07 2016-03-17 Timing controller, display device including timing controller, and method of driving timing controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150126459A KR102447014B1 (ko) 2015-09-07 2015-09-07 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법

Publications (2)

Publication Number Publication Date
KR20170029710A KR20170029710A (ko) 2017-03-16
KR102447014B1 true KR102447014B1 (ko) 2022-09-27

Family

ID=58189528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150126459A KR102447014B1 (ko) 2015-09-07 2015-09-07 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법

Country Status (2)

Country Link
US (1) US10580347B2 (ko)
KR (1) KR102447014B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610292B (zh) * 2015-11-19 2018-01-01 瑞鼎科技股份有限公司 驅動電路及其運作方法
KR102479513B1 (ko) * 2018-02-26 2022-12-21 삼성전자주식회사 전자장치 및 그 제어방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
KR100578917B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치, 플라즈마디스플레이 패널의 화상 처리 방법 및 플라즈마디스플레이 패널
JP4863505B2 (ja) 2007-08-07 2012-01-25 株式会社メガチップス 画像処理装置
JP2010091719A (ja) 2008-10-07 2010-04-22 Sony Corp 表示装置、表示データ処理装置、表示データ処理方法
US8364865B2 (en) * 2010-09-28 2013-01-29 Microsoft Corporation Data simulation using host data storage chain
US20130194295A1 (en) * 2012-01-27 2013-08-01 Qualcomm Mems Technologies, Inc. System and method for choosing display modes
US8847970B2 (en) * 2012-04-18 2014-09-30 2236008 Ontario Inc. Updating graphical content based on dirty display buffers
KR101353284B1 (ko) * 2012-04-25 2014-01-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR20140046844A (ko) * 2012-10-11 2014-04-21 삼성전자주식회사 전력 소비를 감소시킬 수 있는 디스플레이 시스템 및 그것의 구동 방법
KR102113263B1 (ko) * 2013-09-17 2020-05-21 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102344575B1 (ko) * 2013-11-25 2021-12-31 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102117587B1 (ko) * 2014-01-06 2020-06-02 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102227661B1 (ko) * 2014-01-08 2021-03-15 삼성전자주식회사 화면 미러링 방법 및 그에 따른 장치
JP2016012797A (ja) * 2014-06-27 2016-01-21 富士通株式会社 描画システム、情報処理装置、端末装置、描画制御プログラム、描画プログラム、及び描画制御方法
KR102211123B1 (ko) * 2014-07-23 2021-02-02 삼성전자주식회사 디스플레이 드라이버, 디스플레이 시스템 및 디스플레이 드라이버의 동작방법

Also Published As

Publication number Publication date
US20170069259A1 (en) 2017-03-09
KR20170029710A (ko) 2017-03-16
US10580347B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
US10395596B2 (en) Organic light emitting display device, data driver, and method for driving data driver
JP6085739B1 (ja) 低消費電力表示装置
KR101080114B1 (ko) 알지비 인터페이스를 이용한 듀얼 디스플레이 제어 장치 및 그 방법
KR102576159B1 (ko) 표시 장치 및 이의 구동 방법
US10497328B2 (en) Display panel driving apparatus, method of driving display panel using the same, and display apparatus having the same
US10019922B2 (en) Display device that adjusts the level of a reference gamma voltage used for generating a gamma voltage
KR102447014B1 (ko) 타이밍 컨트롤러, 타이밍 컨트롤러를 포함하는 표시 장치 및 타이밍 컨트롤러의 구동 방법
JP2005331907A (ja) 液晶表示装置およびその駆動方法
US10013934B2 (en) Method of driving light source, light source apparatus and display apparatus having the light source apparatus
US20130104182A1 (en) Method and Apparatus for Fast Data Delivery on a Digital Pixel Cable
KR102576534B1 (ko) 게이트 드라이버, 표시장치 및 표시장치의 구동 방법
US9767762B2 (en) Driving method for use by a driver, driver, electrooptical device, and electronic apparatus
JP2005326805A (ja) シリアルプロトコル式パネル表示システムおよび方法
US20170140730A1 (en) Multi-voltage Generator and Liquid Crystal Display
JP5391475B2 (ja) 信号処理装置及びこれを含む液晶表示装置とその液晶表示装置の駆動方法
US8149244B2 (en) Projection system, information processing apparatus and projector
KR20170124913A (ko) 표시장치, 데이터 드라이버, 전원 관리 집적회로 및 전원 관리 집적회로의 구동 방법
US20190304059A1 (en) Image processing device and display device
KR102391477B1 (ko) 표시 패널 구동 장치 및 방법과 이를 이용한 평판 표시 장치
KR20060036953A (ko) 액정표시장치 및 그 구동방법
KR102535792B1 (ko) 타이밍 제어부 및 이를 포함하는 표시 장치
KR102467180B1 (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102389487B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR102501396B1 (ko) 표시장치, 게이트 드라이버 및 컨트롤러의 구동 방법
US11164500B2 (en) Device and method for color gamut adjustment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant