JP2000208774A

JP2000208774A - 薄膜トランジスタ、電気光学装置およびそれらの製造方法

Info

Publication number: JP2000208774A
Application number: JP917199A
Authority: JP
Inventors: Kiyobumi Kitawada; 清文北和田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-01-18
Filing date: 1999-01-18
Publication date: 2000-07-28

Abstract

(57)【要約】【課題】ＬＤＤ構造またはオフセットゲート構造のＴ
ＦＴを製造する際にそのＬＤＤ長あるいはオフセット長
のばらつきを低減することができ、かつ、その生産性も
向上することのできるＴＦＴ、それを用いた液晶装置、
およびそれらの製造方法を提供すること。【解決手段】ＬＤＤ構造またはオフセットゲート構造
のＴＦＴ１０の製造方法において、ゲート電極１４を覆
うようにインクジェット法によりペルヒドロポリシラザ
ン（ポリシラザン）を溶媒に溶かしたものを塗布した
後、溶媒を除去し、しかる後に焼成して、絶縁膜５１を
形成する。この絶縁膜５１のうち、ゲート電極１４の側
面部１４０を覆う部分をサイドウォール５０として利用
して高濃度不純物の導入を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＤＤ構造または
オフセットゲート構造の薄膜トランジスタ（以下、ＴＦ
Ｔと称す。）、それを用いたアクティブマトリクス基板
を備える液晶装置、およびそれらの製造方法に関するも
のである。さらに詳しくは、ＬＤＤ領域またはオフセッ
ト領域を形成するための製造技術に関するものである。

【０００２】

【従来の技術】液晶装置の駆動回路内蔵型のアクティブ
マトリクス基板において、駆動回路あるいは画素スイッ
チング素子に用いられているＴＦＴをセルフアライン構
造で構成すると、オフリーク電流が大きいという問題点
がある。このようなオフリーク電流の大きなＴＦＴを画
素用ＴＦＴとして用いると、コントラスト低下、フリッ
カ、表示むらなどの原因となりやすい。また、駆動回路
用ＴＦＴでもオフリーク電流が大きいと、無駄な電力消
費、誤動作、経時劣化などの原因となりやすい。

【０００３】そこで、各ＴＦＴをＬＤＤ構造またはオフ
セットゲート構造にしてドレイン端における電界強度を
緩和し、オフリーク電流を低減する対策を講じることが
多い。このようなＬＤＤ構造またはオフセットゲート構
造のＴＦＴは、従来、以下の方法で製造される。

【０００４】まず、図１０（Ａ）示す基板１１上に、図
１０（Ｂ）に示すように、下地保護膜（図示せず。）、
シリコン膜１２（半導体膜）を順次、形成した後、図１
０（Ｃ）に示すように、シリコン膜１２をパターニング
し、島状のシリコン膜１２とする。次に、図１０（Ｄ）
に示すように、シリコン膜１２の表面にゲート絶縁膜１
３を形成した後、その表面に導電膜を形成し、それをパ
ターニングしてゲート電極１４を形成する。

【０００５】次に、ＬＤＤ構造のＮ型（第１導電型）の
ＴＦＴを製造する場合には、図１０（Ｅ）に示すよう
に、ゲート電極１４をマスクとしてリンイオンなどの低
濃度Ｎ型（低濃度第１導電型）の不純物をたとえば約１
×１０¹³ｃｍ^-2のドーズ量で打ち込む。その結果、シリ
コン膜１２にはゲート電極１４に対して自己整合的に不
純物濃度が約１×１０¹⁹ｃｍ^-3の低濃度Ｎ型領域１５１
が形成され、不純物が導入されなかった部分はチャネル
領域１７となる。

【０００６】次に、図１０（Ｆ）に示すように、ゲート
電極１４をやや広めに覆うレジストマスク５５を形成し
た後、図１０（Ｇ）に示すように、リンイオンなどの高
濃度Ｎ型（高濃度第１導電型）の不純物をたとえば約３
×１０¹⁵ｃｍ^-2のドーズ量で打ち込む。その結果、低濃
度Ｎ型領域１５１の一部は、不純物濃度が約３×１０²⁰
ｃｍ^-3の高濃度Ｎ型領域１５２となる。

【０００７】次に、図１０（Ｈ）に示すように、ゲート
電極１４の表面側に層間絶縁膜１８を形成した後に、層
間絶縁膜１８にコンタクトホールを形成し、しかる後
に、層間絶縁膜１８のコンタクトホールを介して高濃度
Ｎ型領域１５２に電気的接続するソース電極５１および
ドレイン電極５２を形成する。

【０００８】このように構成したＴＦＴ１０は、ソース
・ドレイン領域１５のうち、ソース電極５１およびドレ
イン電極５２が電気的接続する部分が高濃度Ｎ型領域１
５２で、ゲート電極１４の端部にゲート絶縁膜１３を介
して対峙する部分が低濃度領域１５１のＬＤＤ構造を有
することになる。

【０００９】なお、図１０（Ｅ）に示す低濃度Ｎ型の不
純物を導入する工程を省略すれば、ＴＦＴ１０は、前記
の低濃度Ｎ型領域１５１に相当する部分がチャネル領域
１７と不純物濃度が同一のオフセットゲート構造を有す
ることになる。

【００１０】また、Ｐ型（第１導電型）のＬＤＤ構造の
ＴＦＴを製造する場合には、図１０（Ｅ）に示した工程
において、低濃度Ｎ型（低濃度第１導電型）の不純物に
代えてボロンイオンなどの低濃度Ｐ型（低濃度第２導電
型）をたとえば約２×１０^1３ｃｍ^-2のドーズ量で打ち
込み、図１０（Ｇ）に示した工程では、高濃度Ｎ型（低
濃度第１導電型）の不純物に代えてボロンイオンなどの
高濃度Ｐ型（高濃度第２導電型）の不純物をたとえば約
２×１０¹⁵ｃｍ^-2のドーズ量で打ち込む。

【００１１】

【発明が解決しようとする課題】しかしながら、図１０
を参照して説明した従来の製造方法では、図１０（Ｆ）
に示す工程でレジストマスク５５を形成する際に、レジ
ストマスク５５とゲート電極１４との間に位置合わせ誤
差が生じやすいため、ＬＤＤ長またはオフセット長がば
らつき、その結果、オン電流やオフリーク電流もばらつ
くという問題点がある。特に、液晶パネル（液晶装置）
のアクティブマトリクス基板のように、大型の基板１１
に多数のＴＦＴを作り込む場合には、基板１１が大きい
分、レジストマスク５５とゲート電極１４との間の位置
関係がばらつきやすい。また、半導体プロセスにおい
て、その生産性はレジストマスクの形成回数に大きな影
響を受ける傾向があるため、ＬＤＤ構造あるいはオフセ
ットゲート構造のＴＦＴはセルフアライン構造のＴＦＴ
よりも生産性が低いという問題点もある。

【００１２】以上の問題点に鑑みて、本発明の課題は、
ＬＤＤ構造またはオフセットゲート構造のＴＦＴを製造
する際にそのＬＤＤ長あるいはオフセット長のばらつき
を低減することができ、かつ、その生産性も向上するこ
とのできるＴＦＴ、それを用いた液晶装置、およびそれ
らの製造方法を提供することにある。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、ゲート電極に対してゲート絶縁膜を介
して対峙するチャネル領域、および該チャネル領域に接
続するソース・ドレイン領域が形成された半導体膜を有
する薄膜トランジスタにおいて、前記ゲート電極の側面
部は、ポリシラザンから形成された絶縁膜で覆われてい
るとともに、前記半導体膜のうち、前記ゲート絶縁膜を
介して前記絶縁膜に対峙する部分には、低濃度ソース・
ドレイン領域またはオフセット領域が形成されているこ
とを特徴とする。

【００１４】また、薄膜トランジスタを形成した基板を
電気光学装置用に用いたことを特徴とする。

【００１５】また、ゲート電極に対してゲート絶縁膜を
介して対峙するチャネル領域、および該チャネル領域に
接続するソース・ドレイン領域が形成された半導体膜を
有する薄膜トランジスタの製造方法において、前記半導
体膜、前記ゲート絶縁膜、および前記ゲート電極を形成
した以降、前記ゲート電極の側面部にポリシラザンを塗
布した後、焼成してサイドウォールを形成するサイドウ
ォール形成工程と、当該サイドウォールを形成した後に
前記半導体膜に高濃度の不純物を導入する高濃度不純物
導入工程と少なくとも有することを特徴とする。

【００１６】本発明では、ＬＤＤ構造またはオフセット
ゲート構造のＴＦＴを製造するために、ソース・ドレイ
ン領域となるべき半導体膜に対して、ゲート電極の端部
から所定の寸法（ＬＤＤ長またはオフセット長）を隔て
た領域に高濃度の不純物を選択的に導入する際には、ポ
リシラザンをゲート電極の側面部に対して塗布した後、
それを焼成することによりサイドウォールとしての絶縁
膜を形成しておく。このため、このサイドウォールおよ
びゲート電極をマスクとして半導体膜に不純物を導入す
ると、レジストマスク或いは金属マスク等フォトアライ
メントによって形成されるマスクを形成しなくても、半
導体膜のうち、ゲート電極に遮られている部分と、ゲー
ト電極の側面部に形成されたサイドウォールに遮られて
いる部分には不純物が導入されない。従って、ゲート電
極の側面部に形成されたサイドウォールの長さ（ゲート
電極の側面部からチャネル長方向の寸法）に相当するＬ
ＤＤ長またはオフセット長をもつＬＤＤ構造またはオフ
セットゲート構造のＴＦＴを製造できる。ここで、サイ
ドウォールはあくまでゲート電極の側面部を覆うように
塗布したポリシラザンを焼成したものであるため、その
長さ寸法はポリシラザンの塗布量で制御できる。すなわ
ち、ポリシラザンの塗布量さえ一定であれば、一定の長
さのサイドウォールを形成できる。それ故、同一基板上
に多数のＴＦＴを製造する場合でも、各サイドウォール
の長さがばらつかない。よって、レジストマスク或いは
金属マスク等フォトアライメントによって形成するマス
クを利用した場合と違って、このマスクとゲート電極と
の間に位置合わせ誤差に起因するＬＤＤ長またはオフセ
ット長のばらつきがないので、ＬＤＤ構造またはオフセ
ットゲート構造のＴＦＴを製造した場合でもそのオン電
流やオフリーク電流のばらつきを著しく低減することが
できる。また、ポリシラザンを選択的に塗布することに
よりサイドウォールを形成するので、レジストマスクの
形成回数を減らすことができる。それ故、ＬＤＤ構造ま
たはオフセットゲート構造のＴＦＴの生産性を向上する
ことができる。

【００１７】また、前記サイドウォール形成工程では、
ポリシラザンの塗布をインクジェット法で行うことを特
徴とする。すなわち、インクジェット法であれば、ポリ
シラザンの塗布条件を高い精度で制御できるので、各サ
イドウォールの長さ寸法においてばらつきの発生を確実
に防止でき、かつ、塗布条件の指定や変更なども容易で
ある。

【００１８】また、前記ポリシラザンから形成したサイ
ドウォールを前記高濃度不純物導入工程を行った以降も
残し、当該サイドウォールの表面側に層間絶縁膜を形成
することを特徴とする。すなわち、ポリシラザンから形
成したサイドウォールは、層間絶縁膜の一部として残す
ことができるので、それを除去する工程が不要である。

【００１９】また、前記サイドウォール形成工程を行う
前に前記ゲート電極をマスクとして前記半導体膜に対し
て低濃度の不純物を導入する低濃度不純物導入工程を行
い、ＬＤＤ構造のＴＦＴを製造することを特徴とする。

【００２０】また、薄膜トランジスタの製造方法を利用
して、電気光学装置用のアクティブマトリクス基板上に
薄膜トランジスタを形成することを特徴とする。

【００２１】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。なお、以下の説明において、本発明を
適用したＴＦＴの製造方法は、図１０を参照して説明し
た従来のＴＦＴの製造方法と基本的な構成が共通である
ので、対応する部分に同一の符合を付してある。

【００２２】（ＴＦＴの構成およびその製造方法）図１
を参照して、本形態に係るＴＦＴの製造方法を説明しな
がら、併せて本形態のＴＦＴの構造を説明する。図１
は、本形態に係るＴＦＴの製造方法の基本的な構成を示
す工程断面図である。

【００２３】まず図１（Ａ）に示すように、ガラスなど
の透明な絶縁性の基板１１に、必要に応じてＴＥＯＳ
（テトラエトキシシラン）や酸素ガスなどを原料ガスと
してプラズマＣＶＤ法などにより厚さがたとえば約２０
００オングストロームのシリコン酸化膜からなる下地保
護膜（図示せず。）を形成する。

【００２４】次に、図１（Ｂ）に示すように、基板１１
の温度をたとえば３５０℃に設定して、下地保護膜の表
面にプラズマＣＶＤ法などにより厚さがたとえば約６０
０オングストロームのアモルファスのシリコン膜などの
半導体膜１２を形成する（半導体膜形成工程）。半導体
膜１２としてアモルファスのシリコン膜を形成した場合
には、アモルファスのシリコン膜に対してレーザアニー
ルまたは急速熱処理などの方法で結晶化を行い、半導体
膜１２をポリシリコン膜としておく。レーザアニール法
では、たとえば、エキシマレーザのビーム長が４００ｍ
ｍのラインビームを用い、その出力強度はたとえば２０
０ｍＪ／ｃｍ²である。ラインビームについてはその幅
方向におけるレーザ強度のピーク値の９０％に相当する
部分が各領域毎に重なるようにラインビームを走査して
いく。

【００２５】次に、図１（Ｃ）に示すように、ポリシリ
コン膜となった半導体膜１２をフォトリソグラフィ技術
を用いてパターニングし、島状の半導体膜１２とする。
これまでの工程を行う間に、ＴＦＴのしきい値を調整す
ることを目的に低濃度の不純物を導入しておくことがあ
る。

【００２６】次に、図１（Ｄ）に示すように、半導体膜
１２の表面に対して、ＴＥＯＳ（テトラエトキシシラ
ン）や酸素ガスなどを原料ガスとしてプラズマＣＶＤ法
などにより厚さがたとえば約１２００オングストローム
のシリコン酸化膜からなるゲート絶縁膜１３を形成する
（ゲート絶縁膜形成工程）。

【００２７】次に、ゲート絶縁膜１３の表面にタンタル
などの導電膜をスパッタ法などにより形成した後、それ
をパターニングし、ゲート電極１４を形成する（ゲート
電極形成工程）。

【００２８】次に、ＬＤＤ構造のＮ型のＴＦＴを製造す
る場合には、図１（Ｅ）に示すように、ゲート電極１４
をマスクとしてリンイオンなどの低濃度Ｎ型の不純物を
たとえば約１×１０¹³ｃｍ^-2のドーズ量で打ち込む（低
濃度Ｎ型不純物導入工程）。その結果、シリコン膜１２
にはゲート電極１４に対して自己整合的に不純物濃度が
約１×１０¹⁹ｃｍ^-3の低濃度Ｎ型領域１５１が形成さ
れ、不純物が導入されなかった部分はチャネル領域１７
となる。

【００２９】次に、図１（Ｆ）に示すように、ゲート電
極１４を覆うようにインクジェット法によりペルヒドロ
ポリシラザン（ポリシラザン）を溶媒に溶かしたものを
塗布した後、溶媒を除去し、しかる後に焼成して絶縁膜
５１を形成する。この絶縁膜５１のうち、ゲート電極１
４の側面部１４０を覆う部分がサイドウォール５０とし
て機能する（サイドウォール形成工程）。

【００３０】ここで、ペルヒドロポリシラザンとは無機
ポリシラザンの一種であり、大気中で焼成することによ
ってシリコン酸化膜に転化する塗布型コーティング材料
である。たとえば、東燃（株）製のポリシラザンは、−
（ＳｉＨ_２ＮＨ）−を単位とする無機ポリマーであ
り、キシレンなどの有機溶剤に可溶である。従って、こ
の無機ポリマーの有機溶媒溶液（たとえば、２０％キシ
レン溶液）を塗布液としてインクジェットヘッドから所
定量だけ吐出、塗布した後、４５０℃の温度で大気中で
焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜した
シリコン酸化膜と同等以上の緻密なアモルファスのシリ
コン酸化膜を得ることができる。

【００３１】この工程で用いるインクジェット法とはプ
リンタやファクシミリ等に一般的に採用されている記録
方法であり、それに用いるインクジェットヘッドとして
は、たとえば、図２に示すように、ノズル１１１の開口
にそれぞれ連通する圧力発生室１１３、およびこの圧力
発生室１１３の一壁面を構成する振動板１１６を変形さ
せることにより圧力発生室１１３を収縮させてノズル１
１３の開口からポリシラザンのキシレン溶液を吐出させ
る圧電振動子ＰＺＴなどの圧力発生素子を有しているも
のを用いることができる。ここで、インクジェットヘッ
ド１６には、複数の圧力発生室１１３に連通して各圧力
発生室１１１の膨張時にポリシラザンのキシレン溶液を
送り込む共通送液室１１５が構成されている。振動板１
１６は、変形を容易とするための肉薄部分１２５が形成
されているが、全体として平坦な薄板で構成されてい
る。このような構成により、圧電振動子ＰＺＴが収縮し
て、振動板１１６が上方に撓んで圧力発生室１１３が膨
張すると、共通送液室１１５のポリシラザンのキシレン
溶液が圧力発生室１１３に流れ込む。所定時間の経過後
に圧電振動子ＰＺＴが伸長して、振動板１１６が元に戻
って圧力発生室１１３が収縮すると、圧力発生室１１３
のポリシラザンのキシレン溶液が圧縮されてノズル１１
１の開口から吐出する。このとき、記録ヘッド１６に形
成されている多数のノズル１１１のうち、いずれから液
滴を吐出するかによって塗布領域や塗布量などが制御さ
れる。

【００３２】次に、図１（Ｇ）に示すように、表面部お
よび側面部に絶縁膜５１（サイドウォール５０）を形成
したゲート電極１４をマスクとして、リンイオンなどの
高濃度Ｎ型の不純物をたとえば約３×１０¹⁵ｃｍ^-2のド
ーズ量で打ち込む（高濃度Ｎ型不純物導入工程）。その
結果、シリコン膜１２にはゲート電極１４の端部から所
定の距離（０．１μｍ〜約２．０μｍ）を隔てた領域に
不純物濃度が約３×１０²⁰ｃｍ^-3の高濃度Ｎ型領域１５
２が形成される。

【００３３】次に、必要に応じてフォーミングガス中な
どで熱処理を行い、半導体膜１２に導入した不純物を活
性化した後、図１（Ｈ）に示すように、ゲート電極１４
の表面側（皮膜５０の表面側）に、ＴＥＯＳ（テトラエ
トキシシラン）や酸素ガスなどを原料ガスとしてプラズ
マＣＶＤ法などにより厚さがたとえば約５０００オング
ストロームのシリコン酸化膜からなる層間絶縁膜１８を
形成する。次に、層間絶縁膜１８にコンタクトホールを
形成し、しかる後に、層間絶縁膜１８のコンタクトホー
ルを介して、高濃度Ｎ型領域１５２に電気的接続するソ
ース電極１９およびドレイン電極２０を形成する。ここ
で、ペルヒドロポリシラザン（ポリシラザン）から形成
した絶縁膜は平坦化に有効であるので、プラズマＣＶＤ
法などで形成した層間絶縁膜１８の表面にペルヒドロポ
リシラザン（ポリシラザン）から形成した絶縁膜を積層
すると、その表面を平坦化できるという利点がある。

【００３４】このように構成したＴＦＴ１０は、ソース
・ドレイン領域１５のうち、ソース電極５１およびドレ
イン電極５２が電気的接続する部分が高濃度Ｎ型領域１
５２で、ゲート電極１４の端部にゲート絶縁膜１３を介
して対峙する部分が低濃度Ｎ型領域１５１のＬＤＤ構造
を有することになる。従って、ＴＦＴ１０において、ド
レイン端における電界強度が緩和されているので、オフ
リーク電流を低減することができる。それ故、後述する
ように、本形態に係るＴＦＴ１０を画素スイッチング用
として形成したアクティブマトリクス基板を用いて液晶
パネル（液晶装置）を製造すれば、それを用いた液晶表
示装置（電気光学装置）において、コントラストが高
く、フリッカや表示むらなどの発生しない品位の高い表
示を行うことができる。このように、ＴＦＴ１０を画素
スイッチング用として形成する場合には、ソース電極５
１はアルミニウムまたはその合金などからなるデータ線
の一部であり、ゲート電極１４は走査線の一部である。
また、ドレイン電極５２はＩＴＯ膜などの透明電極から
なる画素電極である。

【００３５】また、本形態に係るＴＦＴ１０を駆動回路
用に形成したアクティブマトリクス基板を用いて電気光
学装置としての液晶パネルを製造すれば、それを用いた
液晶表示装置では、無駄な電力消費、誤動作、経時劣化
などを抑えることができる。

【００３６】なお、図１（Ｅ）に示す低濃度Ｎ型不純物
導工程を省略すれば、ＴＦＴ１０は、前記の低濃度Ｎ型
領域１５１に相当する部分がチャネル領域１７と不純物
濃度が同一のオフセットゲート構造を有することにな
る。

【００３７】（その他の製造条件）不純物の導入方法と
しては、たとえば、ドーパントガスから発生した全ての
イオンを質量分離せずに打ち込む方法、いわゆるイオン
ドーピング法を用いることができる。この方法で、たと
えば、Ｎ型の不純物を高濃度に打ち込む場合には、ＰＨ
₃を約５％含み、残部が水素ガスからなる混合ガスを用
い、この混合ガスから発生する全てのイオンを質量分離
せずに打ち込む。これに対して、Ｎ型の不純物を低濃度
に打ち込む場合には、ＰＨ₃を約５％含み、残部が水素
ガスからなる混合ガスから発生する全てのイオンを質量
分離せずに打ち込んだ後、純水素ガスから発生するイオ
ンを質量分離せずに打ち込んで、シリコン膜中の不整結
合を終端化することが好ましい。さらに、不純物の導入
方法については、イオン注入法やイオンドーピング法の
他にも、プラズマドーピング法、レーザドーピング法な
どを用いてもよい。

【００３８】また、Ｐ型（第２導電型）のＬＤＤ構造の
ＴＦＴを製造する場合には、図１（Ｅ）に示した工程に
おいて、低濃度Ｎ型の不純物に代えてボロンイオンなど
の低濃度Ｐ型をたとえば約２×１０¹³ｃｍ^-2のドーズ量
で打ち込み、図１（Ｇ）に示した工程では、高濃度Ｎ型
の不純物に代えてボロンイオンなどの高濃度Ｐ型の不純
物をたとえば約２×１０¹⁵ｃｍ^-2のドーズ量で打ち込
む。

【００３９】（本形態の効果）このように、本形態で
は、ＬＤＤ構造またはオフセットゲート構造のＴＦＴ１
０を製造するために、ソース・ドレイン領域となるべき
シリコン膜１２に対して、ゲート電極１４の端部から所
定の寸法（ＬＤＤ長またはオフセット長）を隔てた領域
に高濃度の不純物を選択的に導入する際には、インクジ
ェット法を利用してゲート電極１４に対して予めサイド
ウォール５０（絶縁膜）形成しておく。このため、この
サイドウォール５０およびゲート電極１４をマスクとし
てシリコン膜１２に不純物を導入すると、レジストマス
クを形成しなくても、シリコン膜１２のうち、ゲート電
極１４に遮られている部分と、サイドウォール５０に遮
られている部分には不純物が導入されない。従って、サ
イドウォール５０の長さに相当するＬＤＤ長またはオフ
セット長をもつＬＤＤ構造またはオフセットゲート構造
のＴＦＴ１０を製造できる。ここで、サイドウォール５
０はあくまでインクジェット法で塗布したポリシラザン
を焼成したものであるため、その長さ寸法はポリシラザ
ンの塗布量で制御できる。すなわち、ポリシラザンの塗
布量さえ一定であれば、一定の長さのサイドウォール５
０を形成できる。それ故、同一基板上に多数のＴＦＴ１
０を製造する場合でも、各ゲート電極１４に対して形成
したサイドウォール５０の長さがばらつかない。よっ
て、レジストマスクを利用した場合と違って、レジスト
マスクとゲート電極１４との間の位置合わせ誤差に起因
するＬＤＤ長またはオフセット長のばらつきがないの
で、ＬＤＤ構造またはオフセットゲート構造のＴＦＴ１
０を製造した場合でもそのオン電流やオフリーク電流の
ばらつきを著しく低減することができる。また、インク
ジェット法を用いてサイドウォール５０を形成するの
で、レジストマスクの形成回数を減らすことができる。
従って、ＬＤＤ構造またはオフセットゲート構造のＴＦ
Ｔ１０の生産性を向上することができる。

【００４０】また、インクジェット法であれば、ポリシ
ラザンの塗布条件を高い精度で制御できるので、各サイ
ドウォールの長さ寸法においてばらつきの発生を確実に
防止でき、かつ、塗布条件の指定や変更なども容易であ
る。

【００４１】しかも、ポリシラザンから形成した絶縁膜
５１は、ＣＶＤ法で成膜したシリコン酸化膜と同等以上
の緻密なアモルファスのシリコン酸化膜（絶縁膜）であ
るため、そのまま層間絶縁膜の一部として残した場合で
も、ＴＦＴ１０はＬＤＤ構造またはオフセットゲート構
造のＴＦＴとしての良好な特性を示す。

【００４２】（アクティブマトリクス基板の全体構成）
本形態に係るＴＦＴの製造方法を利用して、液晶パネル
用のアクティブマトリクス基板を製造する例を説明す
る。

【００４３】図３（Ａ）は、液晶パネルに用いられる駆
動回路内蔵型のアクティブマトリクス基板の構成を模式
的に示すブロック図、図３（Ｂ）はその駆動回路を構成
する相補型ＴＦＴの説明図である。

【００４４】図３（Ａ）に示すように、液晶パネルのア
クティブマトリクス用の基板１１上には、データ線９０
および走査線９１に接続する画素スイッチング用のＴＦ
Ｔ１０と、このＴＦＴ１０を介して画像信号が入力され
る液晶セルに相当する液晶容量９４が存在する。データ
線９０に対しては、シフトレジスタ８４、レベルシフタ
８５、ビデオライン８７、アナログスイッチ８６を備え
るデータドライバ部８２がアクティブマトリクス基板上
に形成されている。走査線９１に対しては、シフトレジ
スタ８８およびレベルシフタ８９を備える走査ドライバ
部８３がアクティブマトリクス基板上に形成されてい
る。各画素には、前段の走査線９１との間に保持容量９
３が形成されることがあり、この保持容量９３は、液晶
セル（液晶容量９４）での電荷の保持特性を高める機能
を有している。

【００４５】データドライバ部８２や走査ドライバ部８
３では、図３（Ｂ）に示すように、Ｎ型の駆動回路用Ｔ
ＦＴ２０とＰ型の駆動回路用ＴＦＴ３０とによってＣＭ
ＯＳ回路が構成されている。従って、駆動回路内蔵型の
アクティブマトリクス基板では、導電型および用途から
みて３種類のＴＦＴ１０、２０、３０が用いられている
といえる。

【００４６】（アクティブマトリクス基板の製造方法）
そこで、本形態では、本発明を適用したＴＦＴの製造方
法を利用して、アクティブマトリクス基板を製造する方
法を説明する。しかも、タイプの異なる３種類のＴＦＴ
を製造する方法を説明する。

【００４７】まず、図４に示すように、基板１１上に
は、Ｎ型のＴＦＴを形成するための半導体膜１２、２
２、ゲート絶縁膜１３、２３およびゲート電極１４、２
４を形成した以降、前記の複数のゲート電極１４、２４
のうち、画素スイッチング用のＴＦＴ１０を形成するた
めのゲート電極１４の表面部および側面部には、図１
（Ｆ）を参照して説明したサイドウォール形成工程で絶
縁膜５１（サイドウォール５０）を形成し、その他のゲ
ート電極２４の表面部および側面部には絶縁膜５１（サ
イドウォール５０）を形成しない。この状態で、図１
（Ｇ）を参照して説明した高濃度Ｎ型不純物導入工程を
行うことによって、半導体膜１２にはゲート電極１４の
端部から所定の寸法を隔てた領域に高濃度Ｎ型領域１５
２（ソース・ドレイン領域）を形成する。同時に、半導
体膜２２にはゲート電極２４に対してセフアライン的に
高濃度Ｎ型領域２５２（ソース・ドレイン領域）を形成
する。その結果、オフセットゲート構造のＮ型のＴＦＴ
１０（画素用ＴＦＴ）と、セルフアライン構造のＮ型の
薄膜トランジスタ２０（Ｎ型の駆動回路用ＴＦＴ）とを
同一基板上に製造することができる。なお、Ｎ型のＴＦ
Ｔ１０を形成するにあたって、サイドウォール形成工程
で絶縁膜５１（サイドウォール５０）を形成する前にゲ
ート電極１４をマスクとして、半導体膜１２に低濃度Ｎ
型不純物を導入すれば、ＴＦＴ１０をＬＤＤ構造とする
ことができる。

【００４８】併せて、基板１１上にはＰ型のＴＦＴ３０
を形成するための半導体膜３２、ゲート絶縁膜３３、お
よびゲート電極３４も形成しておくが、ゲート電極３４
には、図１（Ｆ）を参照して説明したサイドウォール形
成工程で絶縁膜５１（サイドウォール５０）を形成しな
い。この状態で、ゲート電極３４をマスクとして半導体
膜３２に高濃度Ｐ型の不純物を導入すると、半導体膜３
２にはゲート電極３４に対してセフアライン的に高濃度
Ｐ型領域３５２（ソース・ドレイン領域）が形成される
ので、前記のオフセットゲート構造のＮ型のＴＦＴ１０
（画素用ＴＦＴ）と、セルフアライン構造のＮ型のＴＦ
Ｔ２０（Ｎ型の駆動回路用ＴＦＴ）と、セルフアライン
構造のＰ型のＴＦＴ３０（Ｐ型の駆動回路用ＴＦＴ）と
を同一基板上に形成することができる。

【００４９】この間、高濃度Ｎ型の不純物を導入する際
には、Ｐ型のＴＦＴ３０の方をマスクで覆い、高濃度Ｐ
型の不純物を導入する際には、Ｎ型のＴＦＴ１０、２０
の方をマスクで覆っておくのは勿論である。

【００５０】このように、本形態によれば、基板１１上
に形成した３つゲート電極１４、２４、３４のうち、ゲ
ート電極１４に対してのみ選択的に絶縁膜５１（サイド
ウォール５０）を形成しておくことによって、マスク等
の形成回数を増やすことなく、ＬＤＤ構造またはオフセ
ットゲート構造のＮ型のＴＦＴ１０と、セルフアライン
構造のＮ型およびＰ型のＴＦＴ２０、３０とを同一基板
上に製造できる。しかも、ＬＤＤ構造またはオフセット
ゲート構造のＮ型のＴＦＴ１０では、オン電流やオフリ
ーク電流のばらつきが小さい。

【００５１】（アクティブマトリクス基板の別の製造方
法）本形態では、図５に示すように、基板１１上に、Ｎ
型のＴＦＴを形成するための半導体膜１２、２２、ゲー
ト絶縁膜１３、２３、およびゲート電極１４、２４をそ
れぞれ形成した以降、ゲート電極１４、２４のうち、ゲ
ート電極１４の表面には、図１（Ｆ）を参照して説明し
たサイドウォール形成工程で、ポリシラザンの塗布量を
多くすることにより絶縁膜５１を広めに形成し、その他
のゲート電極２４には、ポリシラザンの塗布量を少なく
することにより絶縁膜５１を狭めに形成する。すなわ
ち、ゲート電極１４の側方には長めのサイドウォール５
０を形成し、ゲート電極２４の側方には短めのサイドウ
ォール５０を形成する。次に、図１（Ｆ）を参照して説
明した高濃度不純物導入工程を行うことによって、オフ
セットゲート構造のＮ型のＴＦＴ１０、２０として、オ
フセット長の異なるＴＦＴを同一基板上に形成する。

【００５２】また、基板１１上にはＰ型のＴＦＴを形成
するための半導体膜３２、ゲート絶縁膜３３、およびゲ
ート電極３４も形成した以降、このゲート電極３４に
も、図１（Ｆ）などを参照して説明したサイドウォール
形成工程で、ポリシラザンを塗布、焼成することにより
絶縁膜５１を形成する。そして、絶縁膜５１を形成した
ゲート電極３４をマスクとして半導体膜３４に高濃度Ｐ
型の不純物を導入する高濃度Ｐ型不純物導入工程を行
う。その結果、オフセットゲート構造のＰ型のＴＦＴ３
０（Ｐ型の駆動回路用ＴＦＴ）と、オフセットゲート構
造のＮ型のＴＦＴ２０（Ｎ型の駆動回路用ＴＦＴ）と、
このＴＦＴ２０よりオフセット長が長いＮ型のＴＦＴ１
０（画素用ＴＦＴ）とを同一基板上に形成することがで
きる。

【００５３】この間、高濃度Ｎ型の不純物を導入する際
には、Ｐ型のＴＦＴ３０の方をマスクで覆い、高濃度Ｐ
型の不純物を導入する際には、Ｎ型のＴＦＴ１０、２０
の方をマスクで覆っておくのは勿論である。

【００５４】なお、サイドウォール形成工程で絶縁膜５
１をまだ形成していないゲート電極１４、２４をマスク
として、半導体膜１２、２２に低濃度Ｎ型不純物を導入
し、サイドウォール形成工程で絶縁膜５１をまだ形成し
ていないゲート電極３４をマスクとして、半導体膜３２
に低濃度Ｐ型不純物を導入すれば、いずれのＴＦＴ１
０、２０、３０もＬＤＤ構造とすることができる。この
場合に、ＴＦＴ１０のＬＤＤ長は長く、ＴＦＴ２０、３
０のＬＤＤ長は短い。

【００５５】このように、本形態によれば、サイドウォ
ール形成工程において、複数のゲート電極１４、２４、
３４の間においてポリシラザンの塗布条件を変えるだけ
で、ゲート電極１４、２４、３４の表面部および側面部
に、塗布条件に応じた所定の絶縁膜５１（サイドウォー
ル５０）を形成できる。それ故、工程数を増やすことな
く、ＬＤＤ長またはオフセット長の異なるＮ型およびＰ
型のＴＦＴ１０、２０、３０を同一基板上に製造でき
る。

【００５６】なお、上記説明では、画素用ＴＦＴをＮ型
で構成したが、画素用ＴＦＴをＰ型で構成してもよい。
また、３つのＴＦＴ１０、２０、３０の間でオフセット
長やＬＤＤ長の長短の組合せは、上記の例に限定される
ものではなく、その組み合わせを適宜、変えた形態で同
一基板上に形成してもよい。

【００５７】［アクティブマトリクス基板の使用例］こ
のように構成したアクティブマトリクス基板１は、図６
および図７に示す液晶パネル（液晶装置）を構成する。

【００５８】図６および図７はそれぞれ、液晶パネルの
平面図およびそのＨ−Ｈ′線における断面図である。

【００５９】これらの図において、液晶パネル１００
は、前記のアクティブマトリクス基板１と、石英基板や
高耐熱ガラス基板などの透明な絶縁基板２００に対向電
極７１およびマトリクス状に遮光膜６が形成された対向
基板２と、これらの基板間に封入、挟持されている液晶
３とから概略構成されている。アクティブマトリクス基
板１と対向基板２とはギャップ材含有のシール材を用い
たシール層８０によって所定の間隙を介して貼り合わさ
れ、これらの基板間に液晶３が封入されている。シール
層８０には、エポキシ樹脂や各種の紫外線硬化樹脂など
を用いることができる。また、ギャップ材としては、約
２μｍ〜約１０μｍの無機あるいは有機質のファイバ若
しくは球を用いることができる。対向基板２はアクティ
ブマトリクス基板１よりも小さく、アクティブマトリク
ス基板１の周辺部分は、対向基板２の外周縁よりはみ出
た状態に貼り合わされる。従って、アクティブマトリク
ス基板１の走査線駆動回路６０およびデータ線駆動回路
７０は、対向基板２の外側に位置している。また、アク
ティブマトリクス基板１の入出力端子８１も対向基板２
の外側に位置しているので、入出力端子８１にはフレキ
シブルプリント配線基板８を配線接続することができ
る。ここで、シール層８０は部分的に途切れているの
で、この途切れ部分によって、液晶注入口８３が構成さ
れている。このため、対向基板２とアクティブマトリク
ス基板１とを貼り合わせた後、シール層８０の内側領域
を減圧状態にすれば、液晶注入口８３から液晶３を減圧
注入でき、液晶３を封入した後、液晶注入口８３を封止
剤８２で塞げばよい。なお、対向基板２には、シール層
８０の内側に表示領域を見切りするための遮光膜５も形
成されている。

【００６０】［液晶パネルの使用例］図６および図７に
示す液晶パネルを透過型で構成した場合の電子機器への
使用例を、図８ないし図９を参照して説明する。

【００６１】上記形態の液晶パネルを用いて構成される
電子機器（液晶表示装置）は、図８のブロック図に示す
ように、表示情報出力源１０００、表示情報処理回路１
００２、表示駆動装置１００４、液晶パネル１００６
（液晶パネル１００）、クロック発生回路１００８、お
よび電源回路１０１０を含んで構成される。表示情報出
力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ
信号などを同調して出力する同調回路などを含んで構成
され、クロック発生回路１００８からのクロックに基づ
いて表示情報を処理して出力する。この表示情報出力回
路１００２は、たとえば増幅・極性反転回路、シリアル
−パラレル変換回路，ローテーション回路、ガンマ補正
回路、あるいはクランプ回路等を含んで構成され、液晶
パネル１００６を駆動する。電源回路１０１０は、上述
の各回路に電力を供給する。

【００６２】このような構成の電子機器としては、図９
を参照して後述する投写型液晶表示装置（液晶プロジェ
クタ）、マルチメディア対応のパーソナルコンピュータ
（ＰＣ）、およびエンジニアリング・ワークステーショ
ン（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプ
ロセッサ、テレビ、ビューファインダ型またはモニタ直
視型のビデオテープレコーダ、電子手帳、電子卓上計算
機、カーナビゲーション装置、ＰＯＳ端末、タッチパネ
ルなどを挙げることができる。

【００６３】図９に示す投写型液晶表示装置は、液晶パ
ネルをライトバルブとして用いた投写型プロジェクタで
あり、たとえば３枚プリズム方式の光学系を用いてい
る。図９において、液晶プロジェクタ１１００では、白
色光源のランプユニット１１０２から出射された投写光
がライトガイド１１０４の内部で、複数のミラー１１０
６および２枚のダイクロイックミラー１１０８によっ
て、Ｒ、Ｇ、Ｂの３原色に分離され（光分離手段）、そ
れぞれの色の画像を表示する３枚の液晶パネル１１１０
Ｒ、１１１０Ｇ、１１１０Ｂ（液晶パネル１００）に導
かれる。そして、それぞれの液晶パネル１１１０Ｒ、１
１１０Ｇ、１１１０Ｂによって変調された光は、ダイク
ロイックプリズム１１１２（光合成手段）に３方向から
入射される。ダイクロイックプリズム１１１２では、レ
ッドＲおよびブルーＢの光が９０°曲げられ、グリーン
Ｇの光は直進するので、各色の光が合成され、投写レン
ズ１１１４を通してスクリーンなどにカラー画像が投写
される。

【００６４】

【発明の効果】以上説明したように、本発明では、半導
体膜のうち、ゲート電極の端部から所定の寸法（ＬＤＤ
長またはオフセット長）を隔てた領域に高濃度の不純物
を選択的に導入する際には、インクジェット法などを利
用してゲート電極に対して予めサイドウォールを形成し
ておくことに特徴を有する。従って、本発明によれば、
サイドウォールに遮られている部分には不純物が導入さ
れないので、サイドウォールの長さに相当するＬＤＤ長
またはオフセット長をもつＬＤＤ構造またはオフセット
ゲート構造のＴＦＴを製造できる。ここで、サイドウォ
ールはあくまでインクジェット法などで塗布したポリシ
ラザンを焼成したものであるため、その長さ寸法はポリ
シラザンの塗布量で制御できるので、同一基板上に多数
のＴＦＴを製造する場合でも、各ゲート電極に対して形
成したサイドウォールの長さがばらつかない。よって、
レジストマスク或いは金属等フォトアライメントによっ
て形成するマスクとゲート電極との間に位置合わせ誤差
に起因するＬＤＤ長またはオフセット長のばらつきがな
いので、ＬＤＤ構造またはオフセットゲート構造のＴＦ
Ｔにおいてオン電流やオフリーク電流のばらつきを著し
く低減することができる。また、インクジェット法を用
いてサイドウォールを形成するので、マスクの形成回数
を減らすことができる。従って、ＬＤＤ構造またはオフ
セットゲート構造のＴＦＴの生産性を向上することがで
きる。

【図面の簡単な説明】

【図１】本発明を適用したＬＤＤ構造あるいはオフセッ
トゲート構造のＴＦＴの製造方法を示す工程断面図であ
る。

【図２】インクジェットヘッドの説明図である。

【図３】（Ａ）は、液晶表示装置のアクティブマトリク
ス基板のブロック図、（Ｂ）は、その駆動回路に形成し
た相補型ＴＦＴを示す説明図である。

【図４】本発明に係るＴＦＴの製造方法を用いて製造し
たアクティブマトリクス基板の断面図である。

【図５】本発明に係るＴＦＴの製造方法を用いて製造し
た別のアクティブマトリクス基板の断面図である。

【図６】アクティブマトリクス基板の使用例を示す液晶
パネルの平面図である。

【図７】図６に示す液晶パネルのＨ−Ｈ′線における断
面図である。

【図８】図６に示す液晶パネルの使用例を示す液晶表示
装置の回路構成を示すブロック図である。

【図９】図６に示す液晶パネルの使用例を示す投写型液
晶表示装置の全体構成図である。

【図１０】従来のＬＤＤ構造あるいはオフセットゲート
構造のＴＦＴの製造方法を示す工程断面図である。

【符号の説明】１アクティブマトリクス基板２対向基板１０、２０Ｎ型のＴＦＴ１１基板１２、２２、３２半導体膜１３、２３、３３ゲート絶縁膜１４、２４、３４ゲート電極１５ソース・ドレイン領域１６インクジェットヘッド３０Ｐ型のＴＦＴ５０サイドウォール（絶縁膜）５１絶縁膜１００液晶パネル（液晶装置）１５１低濃度Ｎ型領域１５２、２５２高濃度Ｎ型領域３５２高濃度Ｐ型領域

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA24 JA34 JA37 JA41 KA10 MA08 MA29 MA30 NA24 NA27 PA07 RA05 5F110 AA08 BB01 BB04 CC02 DD02 DD03 EE04 EE32 EE44 FF02 FF30 GG02 GG13 HJ01 HJ04 HJ13 HJ18 HM14 HM15 NN02 NN72 PP03 PP05

Claims

【特許請求の範囲】

【請求項１】ゲート電極に対してゲート絶縁膜を介し
て対峙するチャネル領域、および該チャネル領域に接続
するソース・ドレイン領域が形成された半導体膜を有す
る薄膜トランジスタにおいて、前記ゲート電極の側面部には、ポリシラザンからなる絶
縁膜が形成されてなり、前記半導体膜のうち、前記ゲート絶縁膜を介して前記絶
縁膜と対峙する部分には、低濃度ソース・ドレイン領域
またはオフセット領域が形成されてなることを特徴とす
る薄膜トランジスタ。
【請求項２】請求項１に規定する薄膜トランジスタが
形成された基板を用いたことを特徴とする電気光学装
置。
【請求項３】ゲート電極に対してゲート絶縁膜を介し
て対峙するチャネル領域、および該チャネル領域に接続
するソース・ドレイン領域が形成された半導体膜を有す
る薄膜トランジスタの製造方法において、前記半導体膜、前記ゲート絶縁膜、および前記ゲート電
極を形成した以降、前記ゲート電極の側面部にポリシラザンを塗布した後、
焼成してサイドウォールを形成するサイドウォール形成
工程と、当該サイドウォールを形成した後に前記半導体膜に高濃
度の不純物を導入する高濃度不純物導入工程とを少なく
とも有することを特徴とする薄膜トランジスタの製造方
法。
【請求項４】請求項３において、前記サイドウォール
形成工程では、ポリシラザンの塗布をインクジェット法
で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項５】請求項３または４において、前記ポリシ
ラザンから形成したサイドウォールを前記高濃度不純物
導入工程を行った以降も残し、当該サイドウォールの表
面側に層間絶縁膜を形成することを特徴とする薄膜トラ
ンジスタの製造方法。
【請求項６】請求項３ないし５のいずれかにおいて、
前記サイドウォール形成工程を行う前に前記ゲート電極
をマスクとして前記半導体膜に対して低濃度の不純物を
導入する低濃度不純物導入工程を行うことを特徴とする
薄膜トランジスタの製造方法。
【請求項７】請求項３ないし６のいずれかに規定する
薄膜トランジスタの製造方法を利用して、アクティブマ
トリクス基板上に薄膜トランジスタを形成することを特
徴とする電気光学装置の製造方法。