WO2013155835A1 - 薄膜晶体管、阵列基板及其制造方法和显示面板 - Google Patents

薄膜晶体管、阵列基板及其制造方法和显示面板 Download PDF

Info

Publication number
WO2013155835A1
WO2013155835A1 PCT/CN2012/084323 CN2012084323W WO2013155835A1 WO 2013155835 A1 WO2013155835 A1 WO 2013155835A1 CN 2012084323 W CN2012084323 W CN 2012084323W WO 2013155835 A1 WO2013155835 A1 WO 2013155835A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
layer pattern
drain
source
gate
Prior art date
Application number
PCT/CN2012/084323
Other languages
English (en)
French (fr)
Inventor
金原奭
金馝奭
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US13/876,673 priority Critical patent/US9166059B2/en
Publication of WO2013155835A1 publication Critical patent/WO2013155835A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

一种薄膜晶体管、阵列基板及其制造方法和显示面板。所述阵列基板包括：栅线和数据线，所述栅线和所述数据线限定的像素区域内形成有像素电极、薄膜晶体管和公共电极，所述薄膜晶体管包括：有源层图形、源极、漏极和栅极，所述源极和所述漏极均与所述有源层图形连接并相邻层设置，所述漏极与像素电极连接并相邻层设置。所述显示面板包括所述薄膜晶体管。

Description

薄膜晶体管、 阵列基板及其制造方法和显示面板 技术领域
本发明的实施例涉及薄膜晶体管、 阵列基板、 阵列基板的制造方法和显 示面板。 背景技术
阵列基板是显示面板的重要部件。 目前， 低温多晶硅（ Low Temperature Poly-silicon, 简称： LTPS )材料可以用于制成显示面板。 由于 LTPS热工艺 的问题， 上述阵列基板通常釆用顶栅 ( Top Gate )结构。 图 6为传统的阵列 基板的结构示意图。如图 6所示，该传统的阵列基板包括衬底基板 17和位于 衬底基板 17上方的栅线（未示出 )和数据线 14。 栅线和数据线 14彼此交叉 限定出像素区域。 每个像素区域内形成有像素电极 18、 薄膜晶体管和与像素 电极 18形成边缘电场的公共电极 19。 薄膜晶体管包括： 有源层图形 10、 源 极 11、 漏极 12和栅极 13。 衬底基板 17上形成有緩冲层 21。 有源层图形 10 形成于緩冲层 21上。 有源层图形 10包括沟道区 10a、 轻掺杂漏极（LDD ) 区 10b、 源区 10c和漏区 10d。 源区 10c和漏区 10d均为掺杂高浓度杂质的区 域。 LDD区 10b为掺杂低浓度杂质的区域。 有源层图形 10上方形成有第三 绝缘层 22。 栅线和栅极 13同步形成于第三绝缘层 22上， 栅线和栅极 13连 接且栅极 13位于有源层图形 10上方。 栅极 13上方形成有第四绝缘层 23。 像素电极 18形成于第四绝缘层 23上。 有源层图形 10上方的第三绝缘层 22 和第四绝缘层 23上形成有第一过孔 24, 源极 11填充于第一过孔 24以实现 与有源层图形 10连接。 同时源极 11还与数据线 14连接。 有源层图形 10上 方的第三绝缘层 22和第四绝缘层 23上还形成有第二过孔 25, 漏极 12填充 于第一过孔 25以实现与有源层图形 10连接。同时漏极 12还部分位于像素电 极 18上以与像素电极 18连接。 源极 11和漏极 12上形成有保护层 26, 公共 电极 19形成于保护层 26上。
如上所述， 在传统的阵列基板中薄膜晶体管的源极与有源层图形需通过 过孔实现连接， 漏极与有源层图形也需通过过孔实现连接。 而在像素区域内 开设过孔， 会降低像素区域的开口率。 发明内容
根据本发明的一个实施例， 提供一种薄膜晶体管。 该薄膜晶体管包括： 有源层图形、 源极、 漏极和栅极， 其中所述栅极位于有源层图形上方， 所述 源极与所述有源层图形连接， 所述漏极与所述有源层图形连接， 并且所述源 极、 所述漏极分别与所述有源层图形相邻层设置。
根据本发明的另一个实施例， 提供一种阵列基板。 该阵列基板包括衬底 基板和位于所述衬底基板上方的栅线和数据线， 所述栅线和所述数据线彼此 交叉限定出像素区域， 所述像素区域内形成有像素电极和薄膜晶体管。 所述 薄膜晶体管包括有源层图形、 源极、 漏极和栅极， 所述栅极位于有源层图形 上方， 所述源极分别与所述有源层图形和所述数据线连接， 所述漏极分别与 所述有源层图形和所述像素电极连接， 所述源极、 所述漏极分别与所述有源 层图形相邻层设置。
根据本发明的另一个实施例， 提供一种显示面板。 该显示面板包括如上 所述的薄膜晶体管。
根据本发明的再一个实施例， 提供一种阵列基板的制造方法。 该方法包 括： 步骤 100、 在衬底基板上形成有源层图形和像素电极； 步骤 102、 在完成 步骤 100的衬底基板上形成数据线、 源极和漏极， 所述源极的一端与所述数 据线连接， 所述源极的另一端形成于所述有源层图形上， 所述漏极的一端形 成于所述有源层图形上， 所述漏极的另一端形成于所述像素电极上； 步骤 104、在完成步骤 102的衬底基板上形成第一绝缘层，所述第一绝缘层覆盖所 述衬底基板； 以及步骤 106、 在所述第一绝缘层上形成所述栅线和所述栅极， 所述栅极与所述栅线连接且位于所述有源层图形上方。
根据本发明的实施例， 源极、 漏极均与有源层图形相邻层设置， 因此源 极、漏极均与有源层图形直接连接，无需通过过孔实现与有源层图形的连接。 从而避免了在像素区域内开设过孔， 提高了像素区域的开口率。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例, 而非对本发明的限制。
图 1为根据本发明实施例一的薄膜晶体管的平面示意图；
图 2为图 1中 A-A向剖视图；
图 3为根据本发明实施例二的阵列基板的结构示意图；
图 4为图 3中 B-B向剖视图；
图 5a为本发明实施例四中形成有源层图形的示意图；
图 5b为本发明实施例四中形成有像素电极的示意图；
图 5c为本发明实施例四中形成源漏极的示意图；
图 5d为本发明实施例四中形成第一绝缘层的示意图；
图 5e为本发明实施例四中形成栅极的示意图；
图 5f为本发明实施例四中形成第二绝缘层的示意图；
图 6为传统的阵列基板的结构示意图。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
实施例一
图 1为本发明实施例一提供的薄膜晶体管的平面示意图， 图 2为图 1中 A-A向剖视图。 如图 1和图 2所示， 该薄膜晶体管 （TFT ) 包括： 有源层图 形 10、 源极 11、 漏极 12和栅极 13。 栅极 13位于有源层图形 10上方。 源极 11与有源层图形 10连接， 漏极 12与有源层图形 10连接， 并且源极 11、 漏 极 12分别与有源层图形 10相邻层设置。
源极 11、 漏极 12与数据线 14同层设置， 且源极 11与数据线 14连接。 栅极 13与栅线 15同层设置，且栅极 13与栅线 15连接。栅线 15位于数据线 14的上方， 且数据线 14和栅线 15之间形成有第一绝缘层 16。 栅极 15位于 有源层图形 10上方的第一绝缘层 16上。 源极 11形成于有源层图形 10上， 漏极 12形成于有源层图形 10上， 从 而实现了源极 11、 漏极 12与有源层图形 10相邻层设置。
如图 2所示， 有源层图形 10可包括： 沟道区 10a、 轻掺杂漏极（LDD ) 区 10b、 源区 10c和漏区 10d。 源区 10c和漏区 10d均为掺杂高浓度杂质的区 域， LDD区 10b为掺杂低浓度杂质的区域。 LDD区 10b形成于源区 10c和 沟道区 10a之间以及漏区 10d和沟道区 10a之间。源极 11形成于源区 10c上， 漏极 12形成于漏区 10d上，栅极 15形成于沟道区 10a上方的第一绝缘层 16 上。
本实施例中， 替代地， 有源层图形还可形成于源极和漏极上， 从而也实 现了源极、 漏极与有源层图形相邻层设置， 此种情况不再具体示出。
本实施例提供的薄膜晶体管可应用于显示面板。 例如， 该显示面板可以 为液晶显示面板或者有源矩阵有机发光二极管面板 ( Active Matrix Organic Light Emitting Diode, 简称： AMOLED ) 。 当薄膜晶体管应用于液晶显示面 板中时， 该薄膜晶体管位于阵列基板中， 通常阵列基板上的每一个像素需要 一个薄膜晶体管实现驱动。 当薄膜晶体管应用于 AMOLED中时， 该薄膜晶 体管位于驱动电路中， 通常每个像素的有机发光二极管 （ Organic Light-Emitting Diode, 简称： OLED )需要二个以上的薄膜晶体管实现驱动。
在根据本实施例的薄膜晶体管中， 源极、 漏极均与有源层图形相邻层设 置， 因此源极、 漏极均与有源层图形直接连接， 无需通过过孔来实现与有源 层图形的连接， 避免了在像素区域内开设过孔， 从而提高了像素区域的开口 率。
实施例二
图 3为本发明实施例二提供的阵列基板的结构示意图，图 4为图 3中 B-B 向剖视图。如图 3和图 4所示，该阵列基板包括衬底基板 17和位于衬底基板 17上方的栅线 15和数据线 14。 栅线 15和数据线 14彼此交叉限定出像素区 域。 像素区域内形成有像素电极 18、 薄膜晶体管和与像素电极 18形成电场 的公共电极 19。薄膜晶体管包括有源层图形 10、源极 11、漏极 12和栅极 13。 栅极 13位于有源层图形 10上方。源极 11分别与有源层图形 10和数据线 14 连接， 漏极 12分别与有源层图形 10和像素电极 18连接。 源极 11、 漏极 12 分别与有源层图形 10相邻层设置。 漏极 12与像素电极 18相邻层设置。 有源层图形 10形成于衬底基板 17上， 像素电极 18也形成于衬底基板 17上。 源极 11与数据线 14同层设置， 且源极 11的一端与数据线 14连接， 源极 11的另一端形成于有源层图形 10上，从而实现了源极 11与有源层图形 10相邻层设置。 漏极 12与数据线 14同层设置， 且漏极 12的一端形成于有 源层图形 10上， 漏极 12的另一端形成于像素电极 18上， 从而实现了漏极 12与有源层图形 10相邻层设置。
栅线 15形成于数据线 14上方， 栅线 15和数据线 14之间形成有第一绝 缘层 16, 且第一绝缘层 16覆盖整个衬底基板 17。 栅极 13与栅线 15同层设 置， 且栅极 13与栅线 15连， 栅极 13形成于有源层图形 10上方的第一绝缘 层 16上。 栅线 15上形成有第二绝缘层 20, 且第二绝缘层 20覆盖整个衬底 基板 17。 公共电极 19形成于第二绝缘层 20上。
本实施例中， 优选地， 像素电极 18为平板电极， 公共电极 19为具有狭 缝的狭缝电极。
如图 4所示， 有源层图形 10可包括： 沟道区 10a、 轻掺杂漏极（LDD ) 区 10b、 源区 10c和漏区 10d。 源区 10c和漏区 10d均为掺杂高浓度杂质的区 域， LDD区 10b为掺杂低浓度杂质的区域。 LDD区 10b形成于源区 10c和 沟道区 10a之间以及漏区 10d和沟道区 10a之间。源极 11形成于源区 10c上， 漏极 12形成于漏区 10d上，栅极 15形成于沟道区 10a上方的第一绝缘层 16 上。
可选地， 衬底基板 17上还可以形成有緩冲层 21 , 该緩冲层 21覆盖整个 衬底基板 17。 此时， 有源层图形 10和像素电极 18形成于该緩冲层 21上。
本实施例中， 替代地， 有源层图形还可形成于源极和漏极上， 从而也实 现了源极、 漏极分别与有源层图形相邻层设置， 此种情况不再具体示出。
本实施例中， 替代地， 公共电极还可以形成于像素电极的下方， 此时， 公共电极和像素电极之间需形成有绝缘层， 此种情况不再具体示出。
本实施例中， 可选地， 公共电极可以不设置在阵列基板上。
图 3中提供的阵列基板的结构仅为本发明的一种实施例，在实际应用中， 根据需要可变更各个结构的位置和层次关系， 此处不再一一列举。
在根据本实施例的阵列基板中， 源极、 漏极分别与有源层图形相邻层设 置， 因此源极、 漏极均与有源层图形直接连接， 无需通过过孔来实现与有源 层图形的连接。 此外， 漏极与所述像素电极相邻层设置， 因此漏极与像素电 极直接连接， 也无需通过过孔来实现漏极与像素电极的连接。 从而， 避免了 在像素区域内开设过孔， 从而提高了像素区域的开口率。
实施例三
本发明实施例三提供了一种显示面板， 该显示面板可包括薄膜晶体管。 薄膜晶体管可釆用上述实施例一提供的薄膜晶体管。 该显示面板例如可以是 液晶显示面板或者 AMOLED。 当该显示面板为液晶显示面板时， 该液晶显 示面板包括对盒设置的彩膜基板和阵列基板以及填充在彩膜基板和阵列基板 之间的液晶层， 薄膜晶体管位于阵列基板中， 通常阵列基板上的每一个像素 需要一个薄膜晶体管实现驱动。 当该显示面板为 AMOLED中时， 该薄膜晶 体管位于驱动电路中，通常每个像素的 OLED需要二个以上的薄膜晶体管实 现驱动。
实施例四
本发明的实施例四提供阵列基板的制造方法。 该方法包括以下步骤。 步骤 100、 在衬底基板上形成有源层图形和像素电极。
例如， 步骤 100可包括：
步骤 1001、 在衬底基板上形成有源层图形。
图 5a为实施例四中形成有源层图形的示意图。 如图 5a所示， 通过构图 工艺在衬底基板 17上形成有源层图形 10。该有源层图形 10包括：沟道区 10a、 轻掺杂漏极区 10b、 源区 10c和漏区 10d。 进一步地， 步骤 1001可包括： 在 衬底基板 17上形成有源层图形的主体,对有源层图形的主体进行掺杂处理得 到沟道区 10a、 轻掺杂漏极区 10b、 源区 10c和漏区 10d。 具体地， 通过构图 工艺在衬底基板 17上形成有源层图形的主体;通过掩模板对有源层图形的主 体进行掺杂处理形成轻掺杂漏极区 10b, 位于轻掺杂漏极区 10b之间的区域 为沟道区 10a; 通过掩模板对有源层图形的主体进行掺杂处理形成源区 10c 和漏区 10d。 形成轻掺杂漏极区 10b以及源区 10c和漏区 10d的执行顺序可 根据需要进行变更。
步骤 1002、 在衬底基板上形成像素电极。
步骤 1001与步骤 1002的先后顺序可调。
图 5b为实施例四中形成有像素电极的示意图。 如图 5b所示， 通过构图 工艺在衬底基板 17上形成像素电极 18。
可选地， 步骤 100之前还可以包括： 在衬底基板 17上形成緩冲层 21 , 该緩冲层 21覆盖整个衬底基板 17。 则此种情况下， 有源层图形 10和像素电 极 18形成于緩冲层 21上。
步骤 102、 在完成步骤 100的衬底基板上形成数据线、 源极和漏极， 源 极的一端与数据线连接， 源极的另一端形成于有源层图形上， 漏极的一端形 成于有源层图形上， 漏极的另一端形成于像素电极上。
图 5c为实施例四中形成源漏极的示意图。 如图 5c所示， 通过构图工艺 在完成步骤 100的衬底基板 17上同步形成数据线 14、源极 11和漏极 12。源 极 11的一端与数据线 14连接， 源极 11的另一端形成于有源层图形 10上。 漏极 12的一端形成于有源层图形 10上， 漏极 12的另一端形成于像素电极 18上。
步骤 104、 在完成步骤 102的衬底基板上形成第一绝缘层， 第一绝缘层 覆盖衬底基板。
图 5d为实施例四中形成第一绝缘层的示意图。 如图 5d所示， 在完成步 骤 102的衬底基板 17上涂布第一绝缘层 16,该第一绝缘层 16覆盖整个衬底 基板 17上。
步骤 106、 在第一绝缘层上形成栅线和栅极， 栅极与栅线连接且位于有 源层图形上方。
图 5e为实施例四中形成栅极的示意图。 如图 5e所示， 通过构图工艺在 第一绝缘层 16上同步形成栅线 15和栅极 13。栅极 13与栅线 15连接且位于 有源层图形 10上方。 栅线 15可参见图 3中所示。
步骤 108、 在完成步骤 106的衬底基板上形成第二绝缘层， 第二绝缘层 覆盖衬底基板。
图 5f为实施例四中形成第二绝缘层的示意图。 如图 5f所示， 在完成步 骤 106的衬底基板 17上涂布第二绝缘层 20,该第二绝缘层 20覆盖整个衬底 基板 17上。 进一步地， 还可以对第二绝缘层 20进行平坦化处理。
步骤 110、 在第二绝缘层上形成公共电极。
如图 3所示， 通过构图工艺在第二绝缘层 20上形成公共电极 19。
本实施例中， 栅线和数据线限定出像素区域， 并且多个像素区域形成显 示区域。
在本实施例中， 在步骤 108之后且在步骤 110之前还可以包括： 在显示 区域之外的周边区域内形成过孔。 具体地， 可通过构图工艺在周边区域内形 成过孑
在本实施例中， 可选地， 可以不包括形成公共电极的步骤。
本实施例中， 从步骤 100至步骤 110至多通过 8次构图工艺即可完成， 即： 通过 8次掩膜（MASK )工艺即可完成。
本实施例提供的阵列基板的制造方法可用于制造上述实施例二所述的阵 列基板。
根据本实施例， 源极、 漏极分别与有源层图形相邻层设置， 因此源极、 漏极均与有源层图形直接连接， 无需通过过孔来实现与有源层图形的连接。 此外， 漏极与所述像素电极相邻层设置， 因此漏极与像素电极直接连接， 也 无需通过过孔来实现漏极与像素电极的连接。 因此， 无需执行在像素区域内 开设过孔的步骤， 从而提高了像素区域的开口率。 由于无需执行在像素区域 内开设过孔的步骤， 因此与传统技术相比减少了一次工艺过程， 从而降低了 生产成本。 例性实施方式， 然而本发明并不局限于此。 本发明实施例中的薄膜晶体管结 构可以为 PMOS和 NMOS。
以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。

Claims

权利要求书
1、 一种薄膜晶体管， 包括： 有源层图形、 源极、 漏极和栅极， 其中所述 栅极位于有源层图形上方， 所述源极与所述有源层图形连接， 所述漏极与所 述有源层图形连接， 并且所述源极、 所述漏极分别与所述有源层图形相邻层 设置。
2、根据权利要求 1所述的薄膜晶体管，其中所述有源层图形包括沟道区、 轻掺杂漏极区、 源区和漏区， 并且所述轻掺杂漏极区位于所述沟道区域所述 源区之间以及所述沟道区与所述漏区之间。
3、一种阵列基板，其中该阵列基板包括衬底基板和位于所述衬底基板上 方的栅线和数据线， 所述栅线和所述数据线彼此交叉限定出像素区域， 所述 像素区域内形成有像素电极和薄膜晶体管；
所述薄膜晶体管包括有源层图形、 源极、 漏极和栅极， 所述栅极位于有 源层图形上方， 所述源极分别与所述有源层图形和所述数据线连接， 所述漏 极分别与所述有源层图形和所述像素电极连接， 所述源极、 所述漏极分别与 所述有源层图形相邻层设置。
4、根据权利要求 3所述的阵列基板，其中所述漏极与所述像素电极相邻 层设置。
5、根据权利要求 4所述的阵列基板，其中所述有源层图形形成于所述衬 底基板上， 所述像素电极也形成于所述衬底基板上， 所述源极的一端与所述 数据线连接， 所述源极的另一端形成于所述有源层图形上， 所述漏极的一端 形成于所述有源层图形上， 所述漏极的另一端形成于所述像素电极上。
6、 根据权利要求 5所述的阵列基板， 其中所述栅线形成于所述数据线 上方， 所述栅线和所述数据线之间形成有第一绝缘层， 所述栅极与所述栅线 连接且形成于所述有源层图形上方的第一绝缘层上。
7、根据权利要求 6所述的公共电极，其中所述像素区域内还形成有与所 述像素电极形成电场的公共电极；
所述栅线上形成有第二绝缘层，所述公共电极形成于所述第二绝缘层上。
8、根据权利要求 7所述的阵列基板， 其中所述像素电极为平板电极， 所 述公共电极为具有狭缝的狭缝电极。
9、一种显示面板，其中该显示面板包括权利要求 1或 2所述的薄膜晶体 管。
10、 一种阵列基板的制造方法， 其中该方法包括：
步骤 100、 在衬底基板上形成有源层图形和像素电极；
步骤 102、 在完成步骤 100的衬底基板上形成数据线、 源极和漏极， 所 述源极的一端与所述数据线连接， 所述源极的另一端形成于所述有源层图形 上， 所述漏极的一端形成于所述有源层图形上， 所述漏极的另一端形成于所 述像素电极上；
步骤 104、 在完成步骤 102的衬底基板上形成第一绝缘层， 所述第一绝 缘层覆盖所述衬底基板；
步骤 106、 在所述第一绝缘层上形成所述栅线和所述栅极， 所述栅极与 所述栅线连接且位于所述有源层图形上方。
11、根据权利要求 10所述的阵列基板的制造方法，其中所述方法还包括： 步骤 108、 在完成步骤 106的衬底基板上形成第二绝缘层， 所述第二绝 缘层覆盖所述衬底基板；
步骤 110、 在所述第二绝缘层上形成所述公共电极。
12、根据权利要求 10所述的阵列基板的制造方法，其中所述有源层图形 包括沟道区、 轻掺杂漏极区、 源区和漏区， 并且所述轻掺杂漏极区位于所述 沟道区域所述源区之间以及所述沟道区与所述漏区之间；
所述在衬底基板上形成有源层图形包括： 在所述衬底基板上形成有源层 图形的主体， 对所述有源层图形的主体进行掺杂处理得到所述沟道区、 所述 轻掺杂漏极区、 所述源区和所述漏区。
13、 根据权利要求 10 所述的阵列基板的制造方法， 其中所述步骤 100 包括：
步骤 1001、 在所述衬底基板上形成所述有源层图形；
步骤 1002、 在所述衬底基板上形成所述像素电极。
14、根据权利要求 10所述的阵列基板的制造方法，其中所述栅线和所述 数据线限定出像素区域， 多个所述像素区域形成显示区域， 在所述步骤 108 之后和所述步骤 110之前还包括：
步骤 109、 在所述显示区域之外的周边区域内形成过孔。
PCT/CN2012/084323 2012-04-16 2012-11-08 薄膜晶体管、阵列基板及其制造方法和显示面板 WO2013155835A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/876,673 US9166059B2 (en) 2012-04-16 2012-11-08 Thin film transistor, array substrate and manufacturing method thereof, and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210112450.0 2012-04-16
CN2012101124500A CN102651403A (zh) 2012-04-16 2012-04-16 薄膜晶体管、阵列基板及其制造方法和显示面板

Publications (1)

Publication Number Publication Date
WO2013155835A1 true WO2013155835A1 (zh) 2013-10-24

Family

ID=46693363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/084323 WO2013155835A1 (zh) 2012-04-16 2012-11-08 薄膜晶体管、阵列基板及其制造方法和显示面板

Country Status (3)

Country Link
US (1) US9166059B2 (zh)
CN (1) CN102651403A (zh)
WO (1) WO2013155835A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN103018974B (zh) * 2012-11-30 2016-05-25 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN104576523A (zh) 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN103647028B (zh) * 2013-12-19 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104600080B (zh) * 2014-12-30 2018-10-19 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
KR20170034169A (ko) * 2015-09-18 2017-03-28 (주)아모레퍼시픽 묻어남이 개선된 화장료 조성물
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN109976056B (zh) * 2019-04-08 2023-04-14 京东方科技集团股份有限公司 阵列基板、其制作方法、显示面板及显示装置
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113687549A (zh) * 2021-09-23 2021-11-23 合肥京东方显示技术有限公司 显示面板及显示面板的制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN202093289U (zh) * 2011-06-30 2011-12-28 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN202512328U (zh) * 2012-04-05 2012-10-31 北京京东方光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN202093289U (zh) * 2011-06-30 2011-12-28 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN202512328U (zh) * 2012-04-05 2012-10-31 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板

Also Published As

Publication number Publication date
US20150028418A1 (en) 2015-01-29
CN102651403A (zh) 2012-08-29
US9166059B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
WO2013155835A1 (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
US10438973B2 (en) Display device and method for manufacturing same
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
JP2010003910A (ja) 表示素子
US9964854B2 (en) Doping method for array substrate and manufacturing equipment of the same
JP5150555B2 (ja) キャパシタ及び薄膜トランジスタを有する基板、これを具備した平板ディスプレイ装置及び該キャパシタ及び薄膜トランジスタを有する基板の製造方法
US9548324B2 (en) Array substrate and method for fabricating the same
CN106486522A (zh) 有机发光显示装置及其制造方法
WO2016157351A1 (ja) 薄膜トランジスタ及び表示パネル
WO2017118158A1 (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
JP2006287220A (ja) 薄膜トランジスタ、平板表示装置及びその製造方法
US10157940B2 (en) Method for manufacturing LTPS array substrate
JP6239606B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法
JP2018049919A5 (ja) 半導体装置
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
WO2020244292A1 (zh) 发光二极管驱动背板及其制备方法、显示装置
WO2019205334A1 (zh) 阵列基板及其制作方法
US9343483B2 (en) Method for manufacturing thin film transistor array substrate
US9057923B2 (en) Wire, method of manufacture, and related apparatus
KR102174921B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
KR101892264B1 (ko) 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치
US9041001B2 (en) Thin film transistor array panel and manufacturing method thereof
CN105489499B (zh) Ltps薄膜晶体管制造方法
KR101310911B1 (ko) 평판 표시장치용 폴리실리콘 박막 트랜지스터 기판의제조방법
KR20080024338A (ko) 박막 트랜지스터 기판 및 이의 제조 방법 그리고 이를 갖는표시 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13876673

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12874593

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 03/03/2015)

122 Ep: pct application non-entry in european phase

Ref document number: 12874593

Country of ref document: EP

Kind code of ref document: A1