CN103681489A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103681489A
CN103681489A CN201310718064.0A CN201310718064A CN103681489A CN 103681489 A CN103681489 A CN 103681489A CN 201310718064 A CN201310718064 A CN 201310718064A CN 103681489 A CN103681489 A CN 103681489A
Authority
CN
China
Prior art keywords
electrode
pixel electrode
layer
drain electrode
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310718064.0A
Other languages
English (en)
Other versions
CN103681489B (zh
Inventor
崔承镇
金熙哲
宋泳锡
刘圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310718064.0A priority Critical patent/CN103681489B/zh
Publication of CN103681489A publication Critical patent/CN103681489A/zh
Priority to PCT/CN2014/078853 priority patent/WO2015096393A1/zh
Application granted granted Critical
Publication of CN103681489B publication Critical patent/CN103681489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明涉及一种阵列基板及其制造方法、显示装置，其中所述阵列基板的制造方法包括三道掩膜工序，其中第一道掩膜工序用于形成所述阵列基板中薄膜晶体管的源极、漏极、有源层及像素电极，其中所述有源层和所述像素电极同层设置于基板上方，所述源极和漏极位于所述有源层上方。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。
背景技术
液晶显示装置由于体积小、功耗低、辐射低等优点，被广泛应用于电视、显示器、笔记本电脑、平板电脑等设备上。
目前，在制造扭曲向列(TN，Twisted Nematic)型阵列基板时，通常需要进行六道掩膜工序，依次为对栅极、栅极绝缘层、蚀刻停止层、源漏金属层、钝化层和像素电极层进行构图。由于对于每一道掩膜工序而言，需要制造成本高昂的掩膜板，还需要执行曝光、显影、蚀刻、灰化等工艺步骤，从而使得现有阵列基板制造工艺复杂，生产成本高。因此，亟需一种能够减少掩膜工序的制造方法。
发明内容
本发明所要解决的技术问题是现有阵列基板制造工艺复杂的问题。
为此目的，本发明提出了一种阵列基板的制造方法，包括：第一道掩膜工序，所述第一道掩膜工序用于形成所述阵列基板中薄膜晶体管的源极、漏极、有源层及像素电极，其中所述有源层和所述像素电极同层设置于基板上方，所述源极和漏极位于所述有源层上方；第二道掩膜工序，在所述第二道掩膜工序中，形成覆盖所述薄膜晶体管的源极、漏极、有源层及所述像素电极的绝缘层，并在所述绝缘层上形成开口，所述开口位于所述漏极与所述像素电极交界处上方；第三道掩膜工序，在所述第三道掩膜工序中，形成位于所述源极和漏极之间的、所述绝缘层上方的栅极，并在所述开口中形成接触电极，用于使所述漏极与所述像素电极电连接。
优选地，所述第一道掩膜工序采用由三种色调构成的灰度掩膜板，所述灰度掩膜板在待形成像素电极的区域具有第一灰度，在待形成薄膜晶体管沟道的区域具有第二灰度，在待形成源极和漏极的区域具有第三灰度，其中第一灰度小于第二灰度，第二灰度小于第三灰度。
优选地，所述有源层和所述像素电极由同一金属氧化物层形成。
优选地，所述金属氧化物为IGZO或ITZO或两者的混合物。
优选地，所述第一道掩膜工序包括：在基板上依次形成金属氧化物层和源漏金属层；在所述源漏金属层上形成第一光刻胶层；采用所述灰度掩膜板对所述第一光刻胶层进行曝光、显影后的第一光刻胶层在待形成像素电极的区域具有第一厚度，在待形成薄膜晶体管沟道的区域具有第二厚度，在待形成源极和漏极的区域具有第三厚度，其中第一厚度小于第二厚度，第二厚度小于第三厚度；蚀刻掉未覆盖有第一光刻胶层的金属氧化物层和源漏金属层；将曝光显影后的第一光刻胶层整体上去除第一厚度的厚度，暴露出待形成像素电极的区域；蚀刻掉待形成像素电极的区域内的源漏金属层，以暴露出其下方的金属氧化物层；对暴露出的金属氧化物层进行等离子处理，以形成像素电极；再将第一光刻胶层整体上去除第二厚度减去第一厚度的厚度，以暴露出待形成薄膜晶体管沟道的区域；蚀刻掉暴露出的源漏金属层，从而形成薄膜晶体管的源极和漏极；去除剩余的第一光刻胶层。
优选地，所述等离子处理的工艺与所述将第一光刻胶层整体上去除第二厚度减去第一厚度的厚度的工艺同时进行。
优选地，所述第二道掩膜工序包括：形成覆盖所述薄膜晶体管的源极、漏极、有源层及所述像素电极的绝缘层；在所述绝缘层上形成第二光刻胶层；采用单色调掩膜板对所述第二光刻胶层进行曝光，以去除所述漏极与所述像素电极交界处上方的第二光刻胶层；对暴露出的所述绝缘层进行蚀刻，以暴露出其下方的漏极和像素电极的一部分，从而在所述绝缘层上形成位于所述漏极与所述像素电极交界处上方的开口；去除剩余的第二光刻胶层。
优选地，所述第三道掩膜工序包括：在整个基板上形成栅极金属层，以覆盖所述绝缘层并填充所述开口；在所述栅极金属层上形成第三光刻胶层；采用单色调掩膜板对所述第三光刻胶层进行曝光，以仅保留待形成栅极的区域及所述开口之上的第三光刻胶层；对暴露出的所述栅极金属层进行蚀刻，并去除剩余的第三光刻胶层，以形成栅极及电连接所述漏极和所述像素电极的接触电极。
本发明还提出了一种阵列基板，包括：基板；形成在所述基板上方的有源层和像素电极，所述有源层和所述像素电极同层设置；形成在所述有源层上方的源极和漏极；覆盖所述基板、源极、漏极、有源层和像素电极的绝缘层，所述绝缘层在所述漏极和所述像素电极交界处上方具有开口；形成在所述源极和漏极之间的、所述绝缘层上方的栅极；形成在所述开口内以电连接所述漏极和所述像素电极的接触电极。
优选地，所述有源层和所述像素电极由同一金属氧化物层形成。
优选地，所述金属氧化物为IGZO或ITZO或两者的混合物。
本发明进一步提出了一种显示装置，包括上述阵列基板。
通过采用本发明所公开的阵列基板制造方法，极大减少了阵列基板的制造工艺步骤，降低了阵列基板的制造成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明实施例的阵列基板制造方法的大体流程图；
图2示出了根据本发明实施例的阵列基板制造方法的具体流程图；
图3-18示出了根据本发明实施例的阵列基板制造方法各步骤的示意图，其中图18示出了根据本发明实施例的阵列基板的示意图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
图1示出了根据本发明实施例的阵列基板制造方法的大体流程图。如图1所示，根据本发明实施例的阵列基板制造方法共采用了三道掩膜工序，比现有制造扭曲向列型阵列基板所需的六道掩膜工艺减少了三道，大大减小了阵列基板的制造工艺步骤，降低了阵列基板的制造成本。
根据本发明实施例的阵列基板的制造方法包括：
第一道掩膜工序P1，所述第一道掩膜工序P1用于形成所述阵列基板中薄膜晶体管的源极、漏极、有源层及像素电极，其中所述有源层和所述像素电极同层设置于基板上方，所述源极和漏极位于所述有源层上方；
第二道掩膜工序P2，在所述第二道掩膜工序中，形成覆盖所述薄膜晶体管的源极、漏极、有源层及所述像素电极的绝缘层，并在所述绝缘层上形成开口，所述开口位于所述漏极与所述像素电极交界处上方；
第三道掩膜工序P3，在所述第三道掩膜工序中，形成位于所述源极和漏极之间的、所述绝缘层上方的栅极，并在所述开口中形成接触电极，用于使所述漏极与所述像素电极电连接。
接下来，将会结合图3至18，来详细说明图2所示的根据本发明实施例的阵列基板制造方法的具体流程图。
首先，在步骤S1中，在基板1上依次形成金属氧化层物2和源漏金属层3，如图3所示。金属氧化物层可以由IGZO、ITZO或其它具有半导体性质的金属氧化物构成，源漏金属层可以由铜、铝、钼等金属构成。可以采用诸如沉积等方式来形成金属氧化物层2和源漏金属层3。
接着，在步骤S2中，首先在源漏金属层3上涂覆一层第一光刻胶层，然后采用由三种色调构成的灰度掩膜板来对该光刻胶层进行曝光。该灰度掩膜板在待形成像素电极的区域具有第一灰度，在待形成薄膜晶体管沟道的区域具有第二灰度，在待形成源极和漏极的区域具有第三灰度，其中第一灰度小于第二灰度，第二灰度小于第三灰度。优选地，第三灰度为全色调。图4中示出了经该灰度掩膜板曝光显影后的第一光刻胶层4，第一光刻胶层4在待形成像素电极的区域具有第一厚度，在待形成薄膜晶体管沟道的区域具有第二厚度，在待形成源极和漏极的区域具有第三厚度，其中第一厚度小于第二厚度，第二厚度小于第三厚度。
接着，在步骤S3中，进行第一次蚀刻工艺，蚀刻掉未覆盖有第一光刻胶层的、像素区域外的金属氧化物层2和源漏金属层3。图5示出了在该次蚀刻工艺完成后的示意图。
接着，在步骤S4中，例如通过灰化等工艺，去除掉部分光刻胶层。图6示出了该次灰化工艺完成后的示意图，第一光刻胶层在整体上被去除了第一厚度的厚度，从而暴露出待形成像素电极的区域。
接着，在步骤S5中，进行第二次蚀刻工艺，蚀刻掉暴露出的源漏金属层3，即蚀刻掉待形成像素电极的区域内的源漏金属层，从而暴露出其下方的金属氧化物层2。图7示出了该次蚀刻工艺完成后的示意图。
接着，在步骤S6中，对暴露出的金属氧化物层进行等离子处理，使该部分金属氧化物层具有导电性，从而使该部分金属氧化物层用作为像素电极5。对于IGZO、ITZO等金属氧化物来说，由于其本身是透明的，因此，这样制造的像素电极也是透明的。图8示出了形成像素电极后的示意图。
接着，在步骤S7中，再次通过灰化等工艺，再去除掉部分第一光刻胶层。图9示出了该次灰化工艺完成后的示意图，第一光刻胶层在整体上被去除了第二厚度减去第一厚度的厚度，即经过此次灰化工艺后，原来具有第二厚度的第一光刻胶层部分被完全去除，即暴露出待形成薄膜晶体管沟道的区域。优选地，步骤S7中的灰化工艺与步骤S6中的等离子处理工艺在干燥装置内同时进行。
接着，在步骤S8中，进行第三次蚀刻工艺，蚀刻掉暴露出的源漏金属层3，从而形成源极6和漏极7，源极6和漏极7下方的金属氧化物层即为薄膜晶体管的有源层8。优选地，源漏金属层是铜且金属氧化物层是IGZO，此时对源漏金属层进行蚀刻不会对其下方的金属氧化物层产生影响。当源漏金属层是铝或钼时，应当选用不受对铝或钼的蚀刻影响的金属氧化物层，以免损害有源层的性能。图10示出了该次蚀刻工艺完成后的示意图。
然后，在步骤S9中，去除掉剩余的第一光刻胶层，如图11所示。至此完成了第一道掩膜工序。
接下来将详细说明第二道掩膜工序。在步骤S10中，在基板1上采用诸如沉积等工艺形成绝缘层9，以覆盖基板1、源极6、漏极7、有源层8和像素电极5，如图12所示。
接着，在步骤S11中，在绝缘层9上涂覆第二光刻胶层10，并采用单色调掩膜板对第二光刻胶层10进行曝光，以去除掉漏极7与像素电极5交界处上方的第二光刻胶层。图13示出了曝光显影完成后的第二光刻胶层10。
接着，在步骤S12中，对暴露出的绝缘层9进行蚀刻，以暴露出其下方的漏极7和像素电极5的一部分，从而在绝缘层9上形成位于漏极7与像素电极5交界处上方的开口，如图14所示。
接着，在步骤S13中，去除掉剩余的第二光刻胶层，如图15所示。至此完成了第二道掩膜工序。
接着，在步骤S14中，采用沉积的方法，在基板1上形成栅极金属层11，以覆盖绝缘层9，并填充步骤S13中所形成的开口，如图16所示。
接着，在步骤S15中，在栅极金属层11上涂覆第三光刻胶层12，并采用单色调掩膜板对第三光刻胶层12进行曝光，以仅保留待形成栅极的区域、以及该开口之上的第三光刻胶层12。图17示出了曝光显影完成后的光刻胶层12。
最后，在步骤S16中，对栅极金属层11进行蚀刻，并去除剩余的第三光刻胶层，以形成栅极13和接触电极14，接触电极14用于使漏极7与像素电极5电连接。至此完成了整个阵列基板的制造工艺。图18示出了最终形成的阵列基板。
如图18所示，根据本发明的阵列基板包括：基板1；形成在基板1上方的有源层8和像素电极5，有源层8和像素电极5同层设置，是由同一金属氧化物层形成，有源层8中的金属氧化物层具有半导体性质，像素电极5中的金属氧化物层经受等离子处理而具有导体性质，金属氧化物层可以是IGZO或ITZO。在有源层8上方形成有源极6和漏极7，源极6、漏极7和有源层8通过其上的绝缘层9与栅极13电绝缘，从而构成薄膜晶体管。绝缘层9覆盖基板1、源极6、漏极7、有源层8和像素电极5，并且在漏极7和像素电极5交界处上方具有开口，接触电极14形成在该开口内，以电连接漏极7和像素电极5。
通过采用本发明所公开的阵列基板制造方法，极大减少了阵列基板的制造工艺步骤，降低了阵列基板的制造成本。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (12)

1.一种阵列基板的制造方法，包括：
第一道掩膜工序，所述第一道掩膜工序用于形成所述阵列基板中薄膜晶体管的源极、漏极、有源层及像素电极，其中所述有源层和所述像素电极同层设置于基板上方，所述源极和漏极位于所述有源层上方；
第二道掩膜工序，在所述第二道掩膜工序中，形成覆盖所述薄膜晶体管的源极、漏极、有源层及所述像素电极的绝缘层，并在所述绝缘层上形成开口，所述开口位于所述漏极与所述像素电极交界处上方；
第三道掩膜工序，在所述第三道掩膜工序中，形成位于所述源极和漏极之间的、所述绝缘层上方的栅极，并在所述开口中形成接触电极，用于使所述漏极与所述像素电极电连接。
2.根据权利要求1所述方法，其中所述第一道掩膜工序采用由三种色调构成的灰度掩膜板，所述灰度掩膜板在待形成像素电极的区域具有第一灰度，在待形成薄膜晶体管沟道的区域具有第二灰度，在待形成源极和漏极的区域具有第三灰度，其中第一灰度小于第二灰度，第二灰度小于第三灰度。
3.根据权利要求1所述方法，其中所述有源层和所述像素电极由同一金属氧化物层形成。
4.根据权利要求3所述方法，其中所述金属氧化物为IGZO或ITZO或两者的混合物。
5.根据权利要求3所述方法，其中所述第一道掩膜工序包括：
在基板上依次形成金属氧化物层和源漏金属层；
在所述源漏金属层上形成第一光刻胶层；
采用所述灰度掩膜板对所述第一光刻胶层进行曝光、显影后的第一光刻胶层在待形成像素电极的区域具有第一厚度，在待形成薄膜晶体管沟道的区域具有第二厚度，在待形成源极和漏极的区域具有第三厚度，其中第一厚度小于第二厚度，第二厚度小于第三厚度；
蚀刻掉未覆盖有第一光刻胶层的金属氧化物层和源漏金属层；
将曝光显影后的第一光刻胶层整体上去除第一厚度的厚度，暴露出待形成像素电极的区域；
蚀刻掉待形成像素电极的区域内的源漏金属层，以暴露出其下方的金属氧化物层；
对暴露出的金属氧化物层进行等离子处理，以形成像素电极；
再将第一光刻胶层整体上去除第二厚度减去第一厚度的厚度，以暴露出待形成薄膜晶体管沟道的区域；
蚀刻掉暴露出的源漏金属层，从而形成薄膜晶体管的源极和漏极；
去除剩余的第一光刻胶层。
6.根据权利要求5所述方法，其中所述等离子处理的工艺与所述将第一光刻胶层整体上去除第二厚度减去第一厚度的厚度的工艺同时进行。
7.根据权利要求1所述方法，其中所述第二道掩膜工序包括：
形成覆盖所述薄膜晶体管的源极、漏极、有源层及所述像素电极的绝缘层；
在所述绝缘层上形成第二光刻胶层；
采用单色调掩膜板对所述第二光刻胶层进行曝光，以去除所述漏极与所述像素电极交界处上方的第二光刻胶层；
对暴露出的所述绝缘层进行蚀刻，以暴露出其下方的漏极和像素电极的一部分，从而在所述绝缘层上形成位于所述漏极与所述像素电极交界处上方的开口；
去除剩余的第二光刻胶层。
8.根据权利要求1所述方法，其中所述第三道掩膜工序包括：
在整个基板上形成栅极金属层，以覆盖所述绝缘层并填充所述开口；
在所述栅极金属层上形成第三光刻胶层；
采用单色调掩膜板对所述第三光刻胶层进行曝光，以仅保留待形成栅极的区域及所述开口之上的第三光刻胶层；
对暴露出的所述栅极金属层进行蚀刻，并去除剩余的第三光刻胶层，以形成栅极及电连接所述漏极和所述像素电极的接触电极。
9.一种阵列基板，包括；
基板；
形成在所述基板上方的有源层和像素电极，所述有源层和所述像素电极同层设置；
形成在所述有源层上方的源极和漏极；
覆盖所述基板、源极、漏极、有源层和像素电极的绝缘层，所述绝缘层在所述漏极和所述像素电极交界处上方具有开口；
形成在所述源极和漏极之间的、所述绝缘层上方的栅极；
形成在所述开口内以电连接所述漏极和所述像素电极的接触电极。
10.根据权利要求9所述的阵列基板，其中所述有源层和所述像素电极由同一金属氧化物层形成。
11.根据权利要求10所述方法，其中所述金属氧化物为IGZO或ITZO或两者的混合物。
12.一种显示装置，包括权利要求9至11中任一项所述的阵列基板。
CN201310718064.0A 2013-12-23 2013-12-23 阵列基板及其制造方法、显示装置 Active CN103681489B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310718064.0A CN103681489B (zh) 2013-12-23 2013-12-23 阵列基板及其制造方法、显示装置
PCT/CN2014/078853 WO2015096393A1 (zh) 2013-12-23 2014-05-29 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310718064.0A CN103681489B (zh) 2013-12-23 2013-12-23 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN103681489A true CN103681489A (zh) 2014-03-26
CN103681489B CN103681489B (zh) 2016-01-06

Family

ID=50318627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310718064.0A Active CN103681489B (zh) 2013-12-23 2013-12-23 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
CN (1) CN103681489B (zh)
WO (1) WO2015096393A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096393A1 (zh) * 2013-12-23 2015-07-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107887398A (zh) * 2017-11-14 2018-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090125A (zh) * 2006-06-12 2007-12-19 三菱电机株式会社 有源矩阵显示装置
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
JP2010204338A (ja) * 2009-03-03 2010-09-16 Seiko Epson Corp 電気光学装置および電子機器
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN103018974A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN103456742A (zh) * 2013-08-27 2013-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
CN102681277B (zh) * 2012-04-16 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示面板
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090125A (zh) * 2006-06-12 2007-12-19 三菱电机株式会社 有源矩阵显示装置
US20090059110A1 (en) * 2007-09-04 2009-03-05 Hitachi Displays, Ltd. Liquid crystal display device
JP2010204338A (ja) * 2009-03-03 2010-09-16 Seiko Epson Corp 電気光学装置および電子機器
CN102651403A (zh) * 2012-04-16 2012-08-29 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示面板
CN103018974A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN103456742A (zh) * 2013-08-27 2013-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096393A1 (zh) * 2013-12-23 2015-07-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107887398A (zh) * 2017-11-14 2018-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置

Also Published As

Publication number Publication date
CN103681489B (zh) 2016-01-06
WO2015096393A1 (zh) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103715137A (zh) 阵列基板及其制造方法、显示装置
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN104950541B (zh) Boa型液晶显示面板及其制作方法
CN101630098B (zh) Tft-lcd阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN109148491B (zh) 一种阵列基板及其制备方法、显示装置
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN103208491A (zh) 阵列基板及其制造方法、显示装置
US10566458B2 (en) Array substrate and method for manufacturing the same
CN102842587B (zh) 阵列基板及其制作方法、显示装置
US20180292696A1 (en) Array substrate, manufacturing method thereof, display panel and display device
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
US10698248B2 (en) Counter substrate, display panel, display device and fabricating method
CN102768990B (zh) 阵列基板及其制作方法、显示装置
US9305945B2 (en) TFT array substrate, manufacturing method of the same and display device
CN103235458B (zh) Tft-lcd阵列基板及其制造方法
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103021959B (zh) 一种阵列基板及其制造方法、显示装置
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN103681489B (zh) 阵列基板及其制造方法、显示装置
CN203480181U (zh) 阵列基板及显示装置
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant