CN103270602A - 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管 - Google Patents

薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管 Download PDF

Info

Publication number
CN103270602A
CN103270602A CN2011800618352A CN201180061835A CN103270602A CN 103270602 A CN103270602 A CN 103270602A CN 2011800618352 A CN2011800618352 A CN 2011800618352A CN 201180061835 A CN201180061835 A CN 201180061835A CN 103270602 A CN103270602 A CN 103270602A
Authority
CN
China
Prior art keywords
oxide
semiconductor layer
group element
atom
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800618352A
Other languages
English (en)
Inventor
森田晋也
三木绫
安野聪
钉宫敏洋
岸智弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN103270602A publication Critical patent/CN103270602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的薄膜晶体管的半导体层用氧化物含有In、Zn、和选自Al、Si、Ta、Ti、La、Mg及Nb中的至少一种元素(X组元素)。根据本发明，可提供一种薄膜晶体管半导体层用氧化物，其具备不含Ga的In-Zn-O氧化物半导体的薄膜晶体管的开关特性及耐应力性良好，特别是正偏压应力施加前后的阈值电压变化量小，稳定性优异。

Description

薄膜晶体管的半导体层用氧化物及溅射靶材,以及薄膜晶体管
技术领域
本发明涉及一种薄膜晶体管的半导体层用氧化物及用于使上述氧化物成膜的溅射靶材，以及具备上述氧化物的薄膜晶体管，其中，所述薄膜晶体管用于液晶显示器、有机EL显示器等显示装置中。
背景技术
相比通用的无定形硅(a-Si)，因无定形(非晶质)氧化物半导体具有高载流子迁移率(也称之为场效应迁移率。以下，有简单称之为“迁移率”的情况。)，光学带隙大，可在低温下成膜，故期待着其在要求大型、高分辨率、高速驱动的下一代显示器、耐热性低的树脂基板等中的应用。
因在氧化物半导体之中也尤其是包含铟、镓、锌及氧的无定形氧化物半导体(In-Ga-Zn-O，以下有称之为“IGZO”的情况。)具有非常高的载流子迁移率，故其被优选使用。例如在非专利文献1及2中，公开了将In∶Ga∶Zn＝1.1∶1.1∶0.9(原子％比)的氧化物半导体薄膜用于薄膜晶体管(TFT)的半导体层(活性层)。此外，在专利文献1中，公开了含有In、Zn、Sn、Ga等元素和Mo，相对于无定形氧化物中的全部金属原子数，Mo的原子组成比率为0.1～5原子％的无定形氧化物，在实施例中，公开了使用在IGZO中添加了Mo活性层的TFT。
将氧化物半导体用作薄膜晶体管的半导体层时，不仅要求载流子浓度(迁移率)高，而且要求TFT的开关特性(晶体管特性，TFT特性)优异。具体地，要求：(1)通态电流(对栅电极和漏电极施加正电压时的最大漏电流)高，(2)断态电流(分别对栅电极施加负电压、对漏电极施加正电压时的漏电流)低，(3)S值(Subthreshold Swing，亚阈值摆幅，使漏电流进1位所必须的栅电压)低，(4)阈值(对漏电极施加正电压，对栅电极施加正或负的任意一种电压时漏电流开始流动的电压，也称之为阈值电压)不随时间变化，保持稳定(其意味着在基板面内均匀)，并且(5)迁移率(载流子迁移率，场效应迁移率)高等。
进而，要求使用了IGZO等的氧化物半导体层的TFT对施加电压、光照射等的应力的耐性(耐应力性)优异。例如，指出了对栅电极持续施加正电压或负电压时，或者持续照射开始光吸收的蓝色带时，阈值电压大幅变化(漂移)，由此，TFT的开关特性发生变化。特别是因阈值电压的漂移导致配备有TFT的液晶显示器、有机EL显示器等显示装置本身的可靠性降低，故殷切期望耐应力性的提高(应力施加前后的变化量少)。
例如将TFT用于有机EL显示器用途时，因发光元件为电流驱动方式，故要求栅电极耐受长时间施加正电压的正偏压的应力。若对栅电极长时间施加正偏压，则在TFT中的栅极绝缘膜与半导体层的界面上积蓄电子，发生成为上述可靠性降低的要因的阈值电压的漂移。
作为抑制由这样的正偏压的应力引起的阈值电压漂移的方法，在专利文献2中，公开了下述技术：将具有与绝缘体层相同性质的含氧化物的界面稳定化层设置在易产生缺陷的氧化物半导体与栅极绝缘膜的界面，而使绝缘体层层叠化。根据该方法，虽然对正偏压的耐应力性提高，但必须用2种材料使绝缘体层成膜，并且需要追加溅射靶材、成膜室等，导致成本的升高、产率的降低。
此外，作为通过周边工艺的协调使TFT的稳定性提高的方法，提出了使用不含氢的Al2O3等的膜作为栅极绝缘膜的方法。但是，即使是此方法，为了使Al2O3成膜，也仍需重新准备成膜室，无法避免成本的升高。
另一方面，在构成IGZO的金属(In、Ga、Zn)之中，就Ga而言，其带隙的增加作用优异，与氧的结合也强，但有使迁移率降低的作用。因此，相比IGZO，虽然不含Ga的In-Zn-O的氧化物半导体(IZO)可获得高迁移率，但易发生氧缺损，有着TFT特性易变得不稳定这样的问题。
现有技术文献
专利文献
专利文献1：日本特开2009-164393号公报
专利文献2：日本特开2010-016347号公报
非专利文献
非专利文献1：固体物理，VOL44，P621(2009)
非专利文献2：Nature，VOL432，P488(2004)
发明内容
发明要解决的问题
本发明是鉴于上述情况而实施的，其目的在于，提供薄膜晶体管半导体层用氧化物，及用于上述半导体层用氧化物的成膜的溅射靶材，以及使用了上述半导体层用氧化物的薄膜晶体管以及显示装置，其中，就所述薄膜晶体管半导体层用氧化物而言，具备不含Ga的In-Zn-O的氧化物半导体的薄膜晶体管的开关特性及耐应力性良好，特别是正偏压应力施加前后的阈值电压变化量小，稳定性优异，尤其适合用于有机EL显示装置。
用于解决问题的手段
得以解决上述问题的本发明所述的薄膜晶体管的半导体层用氧化物的要点在于，含有In、Zn、和选自Al、Si、Ta、Ti、La、Mg及Nb中的至少一种元素(X组元素)。
在本发明的优选实施方式中，将半导体层用氧化物中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，100×[X]/([In]+[Zn]+[X])所表示的X量为0.1～5原子％。
在本发明的优选实施方式中，将半导体层用氧化物中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，100×[In]/([In]+[Zn]+[X])所表示的In量为15原子％以上。
在本发明的优选实施方式中，上述X组元素为Al、Ti或Mg。
在本发明的优选实施方式中，上述半导体层用氧化物通过溅射法成膜。
在本发明中，还包括具备上述任意一项所述的半导体层氧化物作为薄膜晶体管的半导体层的薄膜晶体管。
在本发明的优选实施方式中，上述半导体层的密度为6.0g/cm3以上。
在本发明中，还包括具备上述薄膜晶体管的显示装置。
在本发明中，还包括具备上述薄膜晶体管的有机EL显示装置。
此外，得以解决上述问题的本发明的溅射靶材是用于将上述任意一项所述的半导体层用氧化物成膜的溅射靶材，其要旨在于，含有In、Zn、和选自Al、Si、Ta、Ti、La、Mg及Nb中的至少一种元素(X组元素)。
在本发明的优选实施方式中，将溅射靶材中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，100×[X]/([In]+[Zn]+[X])所表示的X量为0.1～5原子％。
在本发明的优选实施方式中，将溅射靶材中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，100×[In]/([In]+[Zn]+[X])所表示的In量为15原子％以上。
在本发明的优选实施方式中，上述X组元素为Al、Ti或Mg。
发明效果
就本发明的半导体层用氧化物而言，因薄膜晶体管的开关特性及耐应力性优异，特别是施加正偏压后的阈值电压变化小，故可提供TFT特性及对正偏压的耐应力性优异的薄膜晶体管。其结果是，若使用上述薄膜晶体管，可得到可靠性高的显示装置。在要求对正偏压的耐应力性、电流耐应力性等的EL显示装置中，本发明的半导体层用氧化物尤为适用。
附图说明
图1是用于说明具备半导体层的薄膜晶体管的截面示意图。
图2是用于说明在图1的薄膜晶体管中，具备蚀刻阻挡层的构成的截面示意图。
图3是表示在氧化物半导体层中使用了IGZO(以往的例子)时的TFT特性的图。
图4是表示在氧化物半导体层中使用了In-Zn-Sn-O(比较例)时的TFT特性的图。
图5A的(a)～(d)是分别表示在氧化物半导体层中使用了X组元素＝Si、Al、Ta、Ti(本发明例)的In-Zn-X-O时的TFT特性的图，图5A的(e)是表示在氧化物半导体层中使用了In-Zn-Hf-O(比较例)时的TFT特性的图。
图5B的(a)～(c)是分别表示在氧化物半导体层中使用了X组元素＝La、Mg、Nb(本发明例)的In-Zn-X-O时的TFT特性的图。
图6是表示在In-Zn-X-O中，X量给场效应迁移率带来的影响的图。
图7是表示在In-Zn-X-O中，In量给场效应迁移率带来的影响的图。
图8A是表示在氧化物半导体层中，使用了In-Zn-X-O(X＝Si、Al、Ta、Ti；本发明例)或In-Zn-(Hf或Sn)-O(比较例)时的正偏压应力试验的结果的图。
图8B是表示在氧化物半导体层中使用了In-Zn-X-O(X＝La、Mg、Nb；本发明例)时的正偏压应力试验的结果的图。
图9A是表示在In-Zn-X-O中，X组元素的种类对正偏压应力中的阈值电压的时间变化带来的影响的图。
图9B是图9A的局部放大图。
具体实施方式
本发明者们为了使将含有In及Zn且不含Ga的In-Zn-O的氧化物(IZO)用于TFT的活性层(半导体层)时的TFT特性及耐应力性(特别是施加正偏压后的耐应力性)提高，反复进行了各种研究。其结果发现，在IZO中，若将含有从由Al、Si、Ta、Ti、La、Mg及Nb构成的组(X组)中选出的至少一种元素(X组元素)的In-Zn-X-O用于TFT的半导体层，则可实现预期目的，完成了本发明。如后述实施例所示，与IGZO相比，具备在IZO中含有属于上述X组的元素(X组元素)的氧化物半导体的TFT具有高迁移率，且施加正偏压后的耐应力性优异。与此相对，虽然具备含有上述X组元素以外的元素(例如Hf、Sn)的氧化物半导体的TFT具有高迁移率，但施加正偏压后的耐应力性显著降低。
即，本发明涉及的薄膜晶体管(TFT)的半导体层用氧化物含有In、Zn、和从由Al、Si、Ta、Ti、La、Mg及Nb构成的X组中选出的至少一种X组元素。
在本说明书中，有用In-Zn-X-O表示本发明的氧化物的情况。此外，在以下记载中，关于构成本发明的氧化物(In-Zn-X-O)的全部金属(In、Zn、X组元素)，将所述氧化物中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，有将100×[X]/([In]+[Zn]+[X])所表示的X量(原子％)简单略记为X量的情况。此处，[X]包含1种X组元素时是其单独的量，包含2种以上X组元素时是其总量。同样地有将100×[In]/([In]+[Zn]+[X])所表示的In量(原子％)简单略记为In量的情况。
然后，本发明的特征部分在于，在In-Zn-O中以规定量的范围含有上述X组元素。如后述实施例所示，X组元素具有提高对正偏压的应力的稳定性(对正偏压的耐应力性)的作用，与添加了本发明所规定的X组元素以外的元素(Sn及Hf)的情况相比，施加正偏压后的阈值电压变化ΔVth可显著降低(参照图8及图9)。而且在本发明中，因恰当地控制了X组元素的含量，故可确保高迁移率(参照图6)。此外，未观察到由X组元素的添加引起的漏电流值的大幅降低，还具有良好的TFT特性(参照图5)。此外，通过实验，确认了也观察不到由X组元素的添加引起的湿式蚀刻时蚀刻不良等问题。X组元素可以单独添加，也可并用2种以上。优选的X组元素的种类为Al、Ti或Mg，更优选为Al或Ti，进一步优选为Ti。
由上述X组元素的添加引起的特性提高的详细机理尚不明确，推测X组元素具有抑制在氧化物半导体中成为剩余电子的原因的氧缺损的发生的效果。认为通过添加X组元素，氧缺损降低，因氧化物具有稳定的结构，由此对电压、光等的应力的耐应力性等提高。
此处，如上所述算出的X量也根据In量等的不同而不同，但优选大致为0.1～5原子％。此X量考虑载流子密度、半导体的稳定性等来决定，也根据X组元素的种类不同而多少有所差异。严格地说，例如如后述图6中所示，根据X组元素的种类，因可发挥相同程度的作用效果(在图6中为场效应迁移率)的含量也不同，故优选根据X组元素的种类适当、恰当地控制。但是，由X组元素添加引起的效果的倾向相同，若X量小，则不能充分获得抑制氧缺损的发生的效果，不能发挥所希望的正偏压耐应力性效果。但是，若X量过多，则因上述效果饱和，半导体中的载流子密度降低，故场效应迁移率、通态电流减少(参照后述图6)。更优选的X量也根据X组的种类不同而不同，但大致为0.5～3原子％。
接着，对作为构成本发明的氧化物的母材成分的金属(In、Zn)加以说明。
在本发明中，优选如上所述算出的In量为15原子％以上。通过本发明者们的实验明确了：In具有迁移率提高作用，即使在本发明的氧化物(In-Zn-X-O)中，若In量变大则迁移率显示变高的倾向(参照图7)。为了满足后述实施例迁移率的合格基准(3.8cm2/Vs以上)，优选使In量为15原子％以上，更优选为20原子％以上。但是，若In量变得过多，则因TFT的稳定性降低，故优选为70原子％以下，更优选为50原子％以下。
此外，关于作为母材成分的In和Zn金属，只要含有这些金属的氧化物具有无定形相，并且在显示半导体特性的范围内，各金属间的比率就没有特别限制。In-Zn-O本身也作为透明导电膜而公知，可形成无定形相的各金属的比率(详细地，InO、ZnO的各摩尔比)例如记载于上述非专利文献1中。
此外，根据本发明者们的研究结果，确认了：若在构成In-Zn-O的金属之中In的比率过多，则阈值电压随着制造过程、时间的经过而易漂移至负侧，易导体化，相反地，若Zn的比率过多则难以进行湿式蚀刻加工，易产生蚀刻残渣。因此，优选In与Zn的原子比为100×In/(In+Zn)＝15～70原子％的范围。
以上，对本发明的氧化物进行了说明。
优选上述氧化物通过溅射法使用溅射靶材(以下有称之为“靶材”的情况。)来成膜。虽然还可利用涂布法等化学成膜法来形成氧化物，但若利用溅射法，则可容易地形成成分、膜厚的膜面内均匀性优异的薄膜。
作为用于溅射法的靶材，优选使用含有上述元素且与所希望的氧化物相同组成的溅射靶材，由此，没有组成偏差的担心，可形成所希望的成分组成的薄膜。具体地，作为靶材，可使用含有In、Zn、和从由Al、Si、Ta、Ti、La、Mg及Nb构成的X组中选出的至少一种X组元素的氧化物靶材，这样的溅射靶材也被包括在本发明的范围内。
此处，将溅射靶材中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，100×[X]/([In]+[Zn]+[X])所表示的X量优选为0.1～5原子％。此外，将溅射靶材中包含的In、Zn、X组元素的含量(原子％)分别设为[In]、[Zn]、[X]时，100×[In]/([In]+[Zn]+[X])所表示的In量优选为15原子％以上。优选上述X组元素为Al、Ti或Mg，更优选为Al或Ti，进一步优选为Ti。
或者，可采用将组成相异的两种靶材同时放电的共溅法(Co-Sputtermethod)来成膜，由此，可在同一基板面内使X元素的含量不同的氧化物半导体膜进行成膜。例如，准备含有氧化铟和氧化锌的靶材以及含有X组元素的靶材，可通过共溅法使In-Zn-X-O的氧化物成膜。作为含有上述X组元素的靶材，可使用仅含X组元素的纯金属靶材、含有X组元素的合金靶材、含有X组元素的氧化物靶材等。
上述靶材可通过例如粉末烧结法来制造。
使用上述靶材进行溅射时，优选将基板温度设为室温，恰当地控制氧气添加量来进行。氧气添加量只要根据溅射装置的构成、靶材组成等进行恰当地控制即可，但优选以氧化物半导体的载流子浓度大致变至1015～1016cm-3的方式来添加氧气量。以添加流量比计，将本实施例中的氧气添加量设置为O2/(Ar+O2)＝2％。
此外，将上述氧化物制成TFT的半导体层时，虽然氧化物半导体层的优选的密度为6.0g/cm3以上(后述。)，但为了使这样的氧化物成膜，优选恰当地控制溅射成膜时的气压、输入功率、基板温度。此外，因氧化物的密度受成膜后的热处理条件的影响，故优选也对成膜后的热处理条件恰当地控制。就这样的热处理而言，也可在例如TFT的制造过程中的热历史中控制，例如，通过进行后述预退火处理(在将氧化物半导体层湿式蚀刻后的形成图案后紧接着进行的热处理)而使膜密度提高。例如因认为若降低成膜时的气压，则溅射原子之间的散乱消失，可使致密(高密度)的膜成膜，故成膜时的气压越小越好，推荐大致控制在1～5mTorr的范围内。此外，输入功率也越低越好，推荐大致设定为2.0W/cm2以上。推荐将成膜时的基板温度大致控制在室温～200℃的范围内。推荐成膜后的热处理条件为例如，在大气气氛下，大致在250～400℃下进行10分钟～3小时。
如上所述地所成膜的氧化物的优选的膜厚为30nm以上且200nm以下，更优选为30nm以上且80nm以下。
在本发明中，还包括具备上述氧化物作为TFT的半导体层的TFT。只要TFT在基板上至少具有栅电极、栅极绝缘膜、上述氧化物的半导体层、源电极、漏电极即可，其构成只要是通常使用的构成就没有特别限制。
此处，优选上述氧化物半导体层的密度为6.0g/cm3以上。若氧化物半导体层的密度变高，则膜中的缺陷减少，从而膜质量提高，故TFT元件的场效应迁移率大幅增加，导电性也变高，稳定性提高。上述氧化物半导体层的密度越高越好，更优选为6.2g/cm3以上，进一步优选为6.4g/cm3以上。而且，氧化物半导体层的密度通过后述实施例中记载的方法测定而得。
以下，边参照图1，进一步参照图2边说明上述TFT的制造方法的实施方式。图2除了在图1中显示的TFT上附加了蚀刻阻挡层9以外与图1相同。后述实施例TFT具有与图1相同的结构。图1及图2，以及以下制造方法显示了本发明的优选实施方式的一个例子，但没有限定于此的意思。例如在图1中，虽然显示了底栅型结构的TFT，但不限于此，也可以是在氧化物半导体层之上依次具备栅极绝缘膜和栅电极的顶栅型TFT。
如图1所示，在基板1上形成栅电极2及栅极绝缘膜3，在其上形成着氧化物半导体层4。在氧化物半导体层4上形成源·漏电极5，在其上形成保护膜(绝缘膜)6，并介由接触孔7与透明导电膜8与源·漏电极5电连接。
在基板1上形成栅电极2及栅极绝缘膜3的方法没有特别限定，可采用通常使用的方法。此外，栅电极2及栅极绝缘膜3的种类也没有特别限定，可使用通用的栅电极及栅极绝缘膜。例如作为栅电极2，可使用电阻率低的Al、Cu金属或耐热性高的Mo、Cr、Ti等高熔点金属，可优选使用它们的合金。此外，作为栅极绝缘膜，可代表性地例示出硅氧化膜、硅氮化膜、硅氧氮化膜等。除此之外，还可使用Al2O3、Y2O3等氧化物或将它们层叠而成的物品。
随后形成氧化物半导体层4。就氧化物半导体层4而言，如上所述，优选通过使用了与薄膜相同组成的溅射靶材的DC溅射法或RF溅射法来成膜。或者，也可通过共溅法成膜。
对氧化物半导体层4进行湿式蚀刻后，形成图案。为了改善氧化物半导体层4的膜质量，优选形成图案后马上进行热处理(预退火)，由此，晶体管特性的通态电流及场效应迁移率升高，晶体管性能提高。优选的预退火的条件为例如温度：约250～350℃、时间：约15～120分钟。
预退火之后，形成源·漏电极5。源·漏电极的种类没有特别限定，可使用通用的源·漏电极。例如可与栅电极同样使用Al、Mo、Cu等金属或合金，也可如后述实施例使用纯Ti。
作为源·漏电极5的形成方法，例如可通过磁控溅射法使金属薄膜成膜后，通过光刻形成图案，进行湿式蚀刻来形成电极。
但是，此方法的话，因在湿式蚀刻时氧化物半导体层4被蚀刻而受损，在氧化物半导体层4的表面上产生缺陷，有晶体管特性降低的担心。为了避免这样的问题，如图2所示，通常采用在氧化物半导体层4之上形成SiO2等的蚀刻阻挡层9来保护氧化物半导体层4的方法。在图2中，蚀刻阻挡层9以在使源·漏电极5成膜之前进行成膜及形成图案且保护腔室表面的方式构成。
作为源·漏电极5的其他形成方法，可列举如通过磁控溅射法使金属薄膜成膜后，通过剥离(lift-off)法来形成。根据该方法，也可不进行湿式蚀刻而对电极进行加工。在后述实施例中采用了所述方法，使金属薄膜成膜后，采用剥离法来进行图案形成。
接着，在氧化物半导体层4之上通过CVD(Chemical Vapor Deposition(化学气相沉积))法使保护膜(绝缘膜)6成膜。通过由CVD引起的等离子体损坏而容易使氧化物半导体膜的表面导通化(推测大概是因在氧化物半导体表面上产生的氧缺损成为电子供体的缘故。)，故为了避免上述问题，在后述实施例中，在保护膜成膜前进行N2O等离子体照射。N2O等离子体照射条件采用下述文献中记载的条件。
J.Park等，Appl.Phys.Lett.，1993，053505(2008)。
接着，基于常用方法，介由接触孔7将透明导电膜8与漏电极5电连接。透明导电膜及漏电极的种类没有特别限定，可使用通常使用的透明导电膜及漏电极。作为漏电极，可使用例如在上述源·漏电极中举例示出的漏电极。
实施例
以下，列举出实施例对本发明更具体地加以说明，但本发明不受下述实施例的限制，也可在可符合前述和后述的宗旨的范围内加以变更实施，它们皆包含在本发明的技术范围内。
实施例1
基于上述方法，制作图1中显示的薄膜晶体管(TFT)，评价各特性。
首先，在玻璃基板(Corning社制EAGLE2000，直径100mm×厚度0.7mm)上，依次使作为栅电极的Mo薄膜100nm、以及栅极绝缘膜SiO2(200nm)成膜。栅电极使用纯Mo的溅射靶材，通过DC溅射法形成。将溅射的条件设置为：室温、成膜功率密度：3.8W/cm2、气压：2mTorr，Ar气流量：20sccm。此外，栅极绝缘膜采用等离子体CVD法，在载气：SiH4与N2O的混合气体、成膜功率：1.27W/cm3、成膜温度：320℃的条件下成膜。将成膜时的气压设置为133Pa。
接着，使用溅射靶材(后述。)通过溅射法使后述表1中记载的各种组成的氧化物薄膜成膜。作为氧化物薄膜，除了在In-Zn-O中含有X组元素的In-Zn-X-O(本发明例)以外，为了比较，还使含有作为X组元素以外的元素Ga的IGZO(以往的例子)、含有作为X组元素以外的元素Sn的In-Zn-Sn-O(以往的例子)、含有作为X组元素以外的元素Hf的In-Zn-Hf-O(比较例)进行成膜。在溅射中使用的装置为(株)ULVAC制“CS-200”，溅射条件如下所述。
基板温度：室温
气压：5mTorr
氧分压：O2/(Ar+O2)＝2％
成膜功率密度：2.55W/cm2
膜厚：50nm
在IGZO(以往的例子)成膜时，使用In∶Ga∶Zn的比值(原子％比)为1∶1∶1的溅射靶材，采用DC溅射法成膜。此外，使氧化物薄膜In-Zn-X-O(X＝Al、Si、Ta、Ti、La、Mg、Nb)、In-Zn-Hf-O及In-Zn-Sn-O成膜时，采用使组成相异的3种溅射靶材同时放电的共溅法来成膜。详细地，作为溅射靶材，使用氧化铟(In2O3)、氧化锌(ZnO)及X组元素的氧化物靶材这3种。
像这样得到的氧化物薄膜中的各金属元素的含量根据XPS(X-rayPhotoelectron Spectroscopy(X射线光电子能谱))法来分析。
如上所述使氧化物薄膜成膜后，通过光刻及湿式蚀刻来进行图案形成。作为湿式蚀刻液，使用关东科学制“ITO-07N”。在本实施例中，关于进行了实验的所有的氧化物薄膜，确认了没有由湿式蚀刻引起的残渣，得以恰当地蚀刻。
对氧化物半导体膜形成图案后，为了使膜质量提高而进行预退火处理。预退火在大气气氛中、350℃下进行1小时。
接着，使用纯Ti，通过剥离法形成源·漏电极。具体地，使用光致抗蚀剂来进行图案形成后，通过DC溅射法使Ti薄膜成膜(膜厚为100nm)。源·漏电极用Ti薄膜的制膜条件与上述栅电极的情况相同。随后，在丙酮中，置于超声波清洗器中除去不需要的光致抗蚀剂，进行剥离。将TFT的沟道长度设置为10μm，将沟道宽度设置为200μm。
像这样形成源·漏电极后，形成用于保护氧化物半导体层的保护膜。作为保护膜，使用SiO2(膜厚200nm)与SiN(膜厚150nm)的层叠膜(总膜厚150nm)。上述SiO2及SiN的形成使用Samco制“PD-220NL”，采用等离子体CVD法进行。在本实施例中，利用N2O气体进行等离子体处理后，依次形成SiO2及SiN膜。在SiO2膜的形成中使用N2O及SiH4的混合气体，在SiN膜的形成中使用SiH4、N2、NH3的混合气体。无论哪种情况下皆将成膜功率设置为100W，将成膜温度设置为150℃。
接着，通过光刻及干式蚀刻，在保护膜中形成用于晶体管特性评价用探测的接触孔。接着，采用DC溅射法，在载气：氩气及氧气的混合气体、成膜功率：200W、气压：5mTorr的条件下使ITO膜(膜厚80nm)成膜，制作图1的TFT。
对于像这样得到的各TFT，如下调查(1)晶体管特性(漏电流-栅电压特性，Id-Vg特性)、(2)阈值电压、(3)S值、(4)场效应迁移率及(5)正偏压应力施加后的耐应力性。
(1)晶体管特性的测定
晶体管特性的测定使用Agilent Technologies科技公司制“4156C”的半导体参数分析仪。详细的测定条件如下。
源电极电压：0V
漏电压：10V
栅电压：-30～30V(测定间隔：0.25V)
基板温度：室温
(2)阈值电压(Vth)
粗略地说，阈值电压是指，晶体管从关断状态(漏电流低的状态)过渡到导通状态(漏电流高的状态)时栅电压的值。在本实施例中，将漏电流为通态电流与断态电流之间的1nA附近时的电压定义为阈值电压。
(3)S值
S值是在Id-Vg特性中使从关断状态上升到导通状态时的漏电流进一位所必须的栅电压的最小值，S值越低则漏电流的增加变得越急剧，显示良好的设备特性。
(4)场效应迁移率μFE
场效应迁移率μFE在Vd＞Vg-Vth的饱和区域内，由TFT特性导出。在饱和区域内将Vg、Vth分别设为栅电压、阈值电压，将Id设为漏电流，将L、W分别设为TFT元件的沟道长度、沟道宽度，将Ci设为栅极绝缘膜的静电容量，将μFE设为场效应迁移率。场效应迁移率μFE由下述式导出。在本实施例中，由满足饱和区域的栅电压附近的漏电流-栅电压特性(Id-Vg特性)导出场效应迁移率μFE。
[数1]
μ FE = ∂ I d ∂ V g ( L C i W ( V g - V th ) )
(5)耐应力性的评价(施加正偏压作为应力)
在本实施例中，模拟实际的面板驱动时的环境(应力)，边对栅电极施加正偏压边进行应力施加试验。应力施加条件如下。特别是有机EL显示器的情况下，因根据正偏压应力不同而阈值电压波动，电流值降低，故阈值电压的变化越小越好。
源电极电压：0V
漏电压：0.1V
栅电压：20V
基板温度：60℃
应力施加时间：3小时
它们的结果显示于图3～9及表1中。
[表1]
Figure BDA00003385373500151
首先参照图3～5及表1。详细地，图3示出了将以往的例子的IGZO(In-Ga-Zn-O)用于半导体层而成的TFT的Id-Vg特性，IGZO的组成以原子数比(摩尔比)计为In∶Ga∶Zn＝1∶1∶1。图4示出了将In-Zn-Sn-O用于半导体层而成的TFT的Id-Vg特性，In∶Zn∶Sn以原子数比(摩尔比)计为In∶Zn∶Sn＝30∶60∶10(需要说明的是，In∶Zn的摩尔比为1∶2)。图5A(a)～(d)示出了将添加了作为X组元素的Si、Al、Ta、Ti的In-Ga-X-O用于半导体层而成的TFT的Id-Vg特性，图5A(e)示出了将添加了作为X组元素以外的元素的Hf的In-Ga-Hf-O用于半导体层而成的TFT的Id-Vg特性，其In量皆为30原子％，(a)中的Si量为3.1原子％，(b)中的Al量为1.6原子％，(c)中的Ta量为1.4原子％，(d)中的Ti量为2.4原子％，(e)中的Hf量为3.0原子％。In∶Zn的摩尔比皆为大约30∶60～70。此外，图5B(a)～(c)示出了将添加含有作为X组元素的La、Mg、Nb的In-Ga-X-O)用于半导体层而成的TFT的Id-Vg特性，其In量皆为30原子％，(a)中的La量为2原子％，(b)中的Mg量为2原子％，(c)中的Nb量为1原子％。In∶Zn的摩尔比皆为大约30∶60～70。
表1汇总了将上述各氧化物用于半导体层而成的TFT的特性结果。
首先对以往的例子的IGZO(表1的No.1)，边参照图3边说明Id-Vg特性。如图3所示，可知若使栅电压Vg从负侧增加到正侧，则在Vg＝0V附近漏电流Id急剧增加的情形。可知这样一来，从漏电流低的关断状态过渡到漏电流高的导通状态，显示开关特性。此外IGZO的各种特性如表1所示，阈值电压Vth＝2V、S值＝0.4V/dec、通态电流(Vg＝30V时的漏电流)Ion＝650μA、场效应迁移率μFE＝7.6cm2/Vs。
此外，就含有在本发明中未规定的Sn的In-Zn-Sn-O(表1的No.2)而言，如图4及表1中所示，阈值电压Vth＝1V、S值＝0.3V/dec、通态电流(Vg＝30V时的漏电流)Ion＝2.04mA、场效应迁移率μFE＝17.8cm2/Vs。像这样，无论哪个例子皆具有良好的特性，特别是不含Ga的No.2的In-Zn-Sn-O，其相比IGZO具有高迁移率。
另一方面，含有本发明所规定的元素(X组元素＝Si、Al、Ta、Ti、La、Mg、Nb)作为X元素的表1的No.3～6、8～10及含有在本发明中未规定的元素(Hf)的表1的No.7，如图5A(a)～(e)、图5B(a)～(c)所示，显示着良好的开关特性，表1中显示的各特性皆良好。特别是关于场效应迁移率μFE，无论哪个例子皆超过以往的例子的IGZO的值(7.6cm2/Vs)，具有非常高的迁移率。
图6及图7是示出关于In-Zn-X-O及In-Zn-Hf-O的TFT，关于X组元素的比值(X量)及In量给场效应迁移率μFE带来的影响的调查结果的图。
关于X组元素＝Al、Si、Ta、Ti、Hf、La、Mg、Nb，其中的图6示出了In-Zn-X-O(In量＝30原子％)的X量与场效应迁移率的关系。在图6中，■是X元素＝Al，●是X元素＝Si，△是X元素＝Ta，□是X元素＝Ti，▲是Hf，○＝Mg，◇＝La，◆＝Nb。如图6所示，知道了不论X组元素的种类如何，X量变得越多，则场效应迁移率越是降低。此关系在In量为本发明的优选范围(15～70原子％)时也同样地观察到。详细地，可知虽然也根据X组元素的种类不同而不同，但为了满足表1的No.1(IGZO)的场效应迁移率的50％以上(3.8cm2/Vs以上)，使X量大致为5原子％以下是有效的。在使用Hf作为X组元素以外的元素时也同样地观察到相同的倾向。
图7示出了In-Zn-Al-O(Al量＝1.6原子％)的In量与场效应迁移率的关系(图7中，参照○)。为了参考，在图7中，用●表示In量与阈值电压Vth的关系。如图7所示，可知虽然阈值电压Vth几乎不随着In量的添加而变化，但场效应迁移率μFE具有高的In量依赖性，In量变得越多，则场效应迁移率越是提高。详细地，可观察到关于场效应迁移率，从In量为10原子％附近急剧升高，在In量为20原子％附近迁移率的升高有缓和的倾向。
在图7中，虽然示出添加Al作为X组元素时的结果，但添加Al以外的X组元素时，也观察到与图7大致相同的倾向。
接着参考图8及图9。其中，示出了正偏压应力试验的结果。在图8～图9中使用的氧化物的组成与表1相同。
首先参照图8A及图8B。在这些图中，示出了关于In-Zn-X-O(X组元素＝Si、Al、Ta、Ti、La、Mg、Nb)、In-Zn-Hf-O、In-Zn-Sn-O在基板温度60℃下施加0～3小时(10800秒钟)正偏压时的TFT特性的经时变化。为了参考，在这些图中，用虚线显示了在基板温度为25℃(室温)时的结果(在图8中，记载为“as depo”)，其与具有对应的X组元素的图4～图5的结果相同。
在图8A中，首先，参照在本发明中未规定的Hf及Sn的图。在它们之中，若对比基板温度25℃(虚线)和基板温度60℃(应力施加后紧接着)的结果，则可知由于基板温度的升高，阈值电压Vth向正方向漂移，随着正偏压的应力施加时间变长，阈值电压进一步向正侧漂移(在图中，参照→，向着箭头的方向，就应力施加时间而言，以0sec→10800sec变长)。其被推测是因为，对TFT持续施加正偏压，结果在栅极绝缘膜与半导体层的界面上产生受体样(Acceptor-like)缺陷，在界面上电子被捕获。
与此相对，可知使用本发明所规定的Al、Si、Ta、Ti、La、Mg、Nb的任意一种作为X组元素时，观察不到由基板温度25℃→60℃的加热引起的阈值电压Vth的显著变化，即使在持续施加正偏压应力的情况下，相比使用了Sn、Hf的情况，Vth的变化小。
将图8的结果作为基础，将每种X组元素的正偏压应力施加时间(秒)和正偏压应力中的阈值电压变化量ΔVth的关系整理而成的结果示于图9A及图9B(图9B是图9A的局部放大图)中。在这些图中，各应力施加时间的阈值电压变化量ΔVth是作为该应力时间下的阈值电压与应力施加前的阈值电压的差算出的值。在这些图中，为了参考，还一并记载了IGZO的结果(以往的例子)。
根据图9A及图9B，已知不论X组元素的种类如何，若施加正偏压则阈值电压Vth向正方向漂移。其被推测是因为，通过施加正偏压，在半导体层与栅极绝缘膜的界面上被捕获的电子增加。
此处，若对比各例子中的3小时后的阈值电压变化量ΔVth，以往的例子的IGZO为11.7V，就含有本发明中未规定的Sn的例子(□)而言，其ΔVth进一步变高，为16.8V。同样地，含有本发明中未规定的Hf的例子(▲)的ΔVth也同样高，为16.3V。即，可知关于这些例子，正偏压耐应力性极差。
与此相对，可知就含有本发明所规定的X组元素的Al(■)、Si(●)、Ta(△)、Ti(□)、La(◇)、Mg(◆)、Nb(○)的例子而言，与它们相比ΔVth显著变小。其被推测是因为，通过添加本发明所规定的上述X组元素，在半导体层与栅极绝缘膜的界面上被捕获的电子减少，界面的晶格间的结合被稳定化。
此外，确认到关于添加了本发明所规定的上述X组元素的样品，正偏压应力施加后的S值、迁移率与应力施加前几乎不变，显示良好的特性。
实施例2
在本实施例中，关于具有表2中记载的组成的氧化物，调查了氧化物半导体膜的密度与TFT特性的关系。详细地，通过以下方法测定氧化物膜(膜厚100nm)的密度，同时与上述实施例1同样地制作TFT，测定场效应迁移率。在表2中，表2的No.1及2的氧化物的组成(In-Zn-Sn-O)与上述表1的No.2相同；表2的No.3及4的氧化物的组成(In-Zn-Al-O)与上述表1的No.4相同；表2的No.5及6的氧化物的组成(In-Zn-Ti-O)与上述表1的No.6相同；表2的No.7的氧化物的组成(In-Zn-La-O)与上述表1的No.8相同；表2的No.8的氧化物的组成(In-Zn-Mg-O)与上述表1的No.9相同；表2的No.9的氧化物的组成(In-Zn-Nb-O)与上述表1的No.10相同。
(氧化物的密度的测定)
氧化物的密度采用XRR(X射线反射率法)来测定。详细的测定条件如下。
·分析装置：(株)Rigaku制水平型X射线衍射装置SmartLab
·靶材：Cu(射线源：Kα射线)
·靶输出功率：45kV-200mA
·测定样品的制作
在玻璃基板上在下述溅射条件下使各组成的氧化物成膜(膜厚100nm)后，模拟上述实施例1的TFT制造过程中的预退火处理，使用实施了与所述预退火处理相同的热处理的样品。
溅射气压：1mTorr或5mTorr
氧分压：O2/(Ar+O2)＝2％
成膜功率密度：2.55W/cm2
热处理：在大气气氛中350℃下进行1小时
将它们的结果一并记载于表2中。表2的No.2、4、6(成膜时的气压皆＝5mTorr)是与上述表1的No.2、4、6相同的样品，因此各样品的场效应迁移率相同。
[表2]
Figure BDA00003385373500201
根据表2，可知若将溅射成膜时的气压从5mTorr(实施例1)降低至1mTorr，则不论氧化物的组成如何，无论哪种情况下膜密度皆升高，与此相伴场效应迁移率也大幅增加。这意味着，通过使氧化物膜的密度增加，膜中的缺陷变少，迁移率、导电性提高，TFT的稳定性提高。
虽然在表2中示出了作为X组元素的Al及Ti的结果，但就上述氧化物膜的密度与场效应迁移率的关系而言，在使用其他X组元素时也同样地观察到。根据以上结果，可知若氧化物半导体层的密度为6.0g/cm3以上，则可制得具有能够充分进行实用的级别的高迁移率的TFT。
符号说明
1基板
2栅电极
3栅极绝缘膜
4氧化物半导体层
5源·漏电极
6保护膜(绝缘膜)
7接触孔
8透明导电膜
9蚀刻阻挡层

Claims (13)

1.一种薄膜晶体管的半导体层用氧化物，其是用于薄膜晶体管的半导体层的氧化物，其特征在于，
所述氧化物含有In、Zn、和选自Al、Si、Ta、Ti、La、Mg及Nb中的至少一种元素即X组元素。
2.根据权利要求1所述的氧化物，其中，将半导体层用氧化物中包含的In、Zn、X组元素以原子％计的含量分别设为[In]、[Zn]、[X]时，100×[X]/([In]+[Zn]+[X])所表示的X量为0.1～5原子％。
3.根据权利要求1所述的氧化物，将半导体层用氧化物中包含的In、Zn、X组元素以原子％计的含量分别设为[In]、[Zn]、[X]时，100×[In]/([In]+[Zn]+[X])所表示的In量为15原子％以上。
4.根据权利要求2所述的氧化物，将半导体层用氧化物中包含的In、Zn、X组元素以原子％计的含量分别设为[In]、[Zn]、[X]时，100×[In]/([In]+[Zn]+[X])所表示的In量为15原子％以上。
5.根据权利要求1所述的氧化物，其中，所述X组元素为Al、Ti或Mg。
6.一种薄膜晶体管，其具备权利要求1～5中任意一项所述的氧化物作为薄膜晶体管的半导体层。
7.根据权利要求6所述的薄膜晶体管，其中，所述半导体层的密度为6.0g/cm3以上。
8.一种显示装置，其具备权利要求6所述的薄膜晶体管。
9.一种有机EL显示装置，其具备权利要求6所述的薄膜晶体管。
10.一种溅射靶材，其是用于将权利要求1～5中任意一项所述的氧化物成膜的溅射靶材，其特征在于，
含有In、Zn、和选自Al、Si、Ta、Ti、La、Mg及Nb中的至少一种元素即X组元素。
11.根据权利要求10所述的溅射靶材，其中，将溅射靶材中包含的In、Zn、X组元素以原子％计的含量分别设为[In]、[Zn]、[X]时，100×[X]/([In]+[Zn]+[X])所表示的X量为0.1～5原子％。
12.根据权利要求10所述的溅射靶材，其中，将溅射靶材中包含的In、Zn、X组元素以原子％计的含量分别设为[In]、[Zn]、[X]时，100×[In]/([In]+[Zn]+[X])所表示的In量为15原子％以上。
13.根据权利要求10所述的溅射靶材，其中，所述X组元素为Al、Ti或Mg。
CN2011800618352A 2010-12-28 2011-12-28 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管 Pending CN103270602A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-292929 2010-12-28
JP2010292929 2010-12-28
PCT/JP2011/080483 WO2012091126A1 (ja) 2010-12-28 2011-12-28 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN103270602A true CN103270602A (zh) 2013-08-28

Family

ID=46383213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800618352A Pending CN103270602A (zh) 2010-12-28 2011-12-28 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管

Country Status (6)

Country Link
US (1) US20130270109A1 (zh)
JP (1) JP2012151469A (zh)
KR (1) KR20130097809A (zh)
CN (1) CN103270602A (zh)
TW (1) TWI507554B (zh)
WO (1) WO2012091126A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751796A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 有机发光显示装置
CN108352410A (zh) * 2015-11-25 2018-07-31 株式会社爱发科 薄膜晶体管、氧化物半导体膜以及溅射靶材
CN113735564A (zh) * 2021-08-11 2021-12-03 芜湖映日科技股份有限公司 一种Nb掺杂IZO靶胚及其制备方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5811877B2 (ja) * 2012-02-09 2015-11-11 住友電気工業株式会社 導電性酸化物およびその製造方法
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN104335353B (zh) 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6006055B2 (ja) * 2012-09-07 2016-10-12 出光興産株式会社 スパッタリングターゲット
JP5947697B2 (ja) * 2012-10-19 2016-07-06 出光興産株式会社 スパッタリングターゲット
JP6188712B2 (ja) * 2012-11-08 2017-08-30 出光興産株式会社 スパッタリングターゲット
JP6025595B2 (ja) * 2013-02-15 2016-11-16 三菱電機株式会社 薄膜トランジスタの製造方法
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP2015030858A (ja) * 2013-07-31 2015-02-16 株式会社アルバック スパッタリングターゲットの製造方法
KR101630028B1 (ko) * 2014-03-03 2016-06-13 부산대학교 산학협력단 Pdms 패시베이션층을 적용한 알루미늄-인듐 아연 산화물 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 알루미늄-인듐 아연 산화물 반도체 박막트랜지스터
KR20150105527A (ko) 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
WO2017163146A1 (en) 2016-03-22 2017-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
JP6800405B2 (ja) * 2016-07-14 2020-12-16 東ソー株式会社 酸化物焼結体、その製造方法及びスパッタリングターゲット
KR102463483B1 (ko) * 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
JP7218481B2 (ja) * 2020-08-05 2023-02-06 三井金属鉱業株式会社 スパッタリングターゲット材及び酸化物半導体
JP7422269B2 (ja) 2022-01-31 2024-01-25 三井金属鉱業株式会社 スパッタリングターゲット材及び酸化物半導体の製造方法
TW202342791A (zh) * 2022-01-31 2023-11-01 日商三井金屬鑛業股份有限公司 濺鍍靶
TW202334468A (zh) 2022-01-31 2023-09-01 日商三井金屬鑛業股份有限公司 場效電晶體及其製造方法、以及場效電晶體製造用濺鍍靶材
WO2023199722A1 (ja) * 2022-04-15 2023-10-19 株式会社神戸製鋼所 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273342A (ja) * 2002-03-13 2003-09-26 Sony Corp 固体撮像素子及びその製造方法
JP2010024087A (ja) * 2008-07-18 2010-02-04 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
CN101894867A (zh) * 2009-05-21 2010-11-24 索尼公司 薄膜晶体管、显示器和电子装置
CN101911303A (zh) * 2007-12-25 2010-12-08 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902048B1 (ko) * 2001-07-17 2018-09-27 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명 도전막
EP2158608A4 (en) * 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP2010222214A (ja) * 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP5081959B2 (ja) * 2010-08-31 2012-11-28 Ｊｘ日鉱日石金属株式会社 酸化物焼結体及び酸化物半導体薄膜

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273342A (ja) * 2002-03-13 2003-09-26 Sony Corp 固体撮像素子及びその製造方法
CN101911303A (zh) * 2007-12-25 2010-12-08 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
JP2010024087A (ja) * 2008-07-18 2010-02-04 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
CN101894867A (zh) * 2009-05-21 2010-11-24 索尼公司 薄膜晶体管、显示器和电子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751796A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 有机发光显示装置
CN108352410A (zh) * 2015-11-25 2018-07-31 株式会社爱发科 薄膜晶体管、氧化物半导体膜以及溅射靶材
US11049976B2 (en) 2015-11-25 2021-06-29 Ulvac, Inc. Thin-film transistor, oxide semiconductor film, and sputtering target
CN108352410B (zh) * 2015-11-25 2021-06-29 株式会社爱发科 薄膜晶体管、氧化物半导体膜以及溅射靶材
CN113735564A (zh) * 2021-08-11 2021-12-03 芜湖映日科技股份有限公司 一种Nb掺杂IZO靶胚及其制备方法

Also Published As

Publication number Publication date
JP2012151469A (ja) 2012-08-09
TW201243070A (en) 2012-11-01
KR20130097809A (ko) 2013-09-03
TWI507554B (zh) 2015-11-11
WO2012091126A1 (ja) 2012-07-05
US20130270109A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
CN103270602A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN103229303B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN102859701B (zh) 薄膜晶体管的半导体层用氧化物和溅射靶以及薄膜晶体管
TWI508227B (zh) Wiring construction and sputtering target
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101626241B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 박막 트랜지스터, 표시 장치 및 스퍼터링 타깃
CN102792451A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
CN103229302B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130828