KR101027887B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101027887B1
KR101027887B1 KR1020040037794A KR20040037794A KR101027887B1 KR 101027887 B1 KR101027887 B1 KR 101027887B1 KR 1020040037794 A KR1020040037794 A KR 1020040037794A KR 20040037794 A KR20040037794 A KR 20040037794A KR 101027887 B1 KR101027887 B1 KR 101027887B1
Authority
KR
South Korea
Prior art keywords
line
common electrode
electrostatic
liquid crystal
electrode connection
Prior art date
Application number
KR1020040037794A
Other languages
English (en)
Other versions
KR20050112652A (ko
Inventor
박성일
신철상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040037794A priority Critical patent/KR101027887B1/ko
Publication of KR20050112652A publication Critical patent/KR20050112652A/ko
Application granted granted Critical
Publication of KR101027887B1 publication Critical patent/KR101027887B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치는, 하판에 형성되어 일정하게 게이트 로우 전압이 인가되는 더미 게이트 라인; 더미 게이트 라인의 끝단과 연결된 정전기 패스 라인; 및 공통전압을 상판의 공통전극으로 인가하기 위한 연결 부재인 공통전극 연결 라인을 포함하여 구성된다. 이때, 더미 게이트 라인의 끝단과 정전기 패스 라인 사이에 정전기 패턴이 연결되고, 정전기 패스 라인과 공통전극 연결 라인 사이에 연결 지선이 연결된다. 따라서, 본 발명은 패널 에지부에 발생되는 전위차를 억제하여 얼룩을 방지할 수 있다.
액정표시장치, 전위차, 얼룩, 정전기 패턴

Description

액정표시장치{Liquid crystal display device}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도.
도 2는 도1의 패널 에지부(A)에 구비된 각 라인들의 배치 모습을 도시한 도면.
도 3은 도 2의 패널 에지부에서 I-I' 라인을 따라 절단된 측단면도.
도 4는 본 발명의 바람직한 일 실시예에 따른 액정표시장치에서 도1의 패널 에지부(A)에 구비된 각 라인들의 배치 모습을 도시한 도면.
도 5는 본 발명의 바람직한 다른 실시예에 따른 액정표시장치에서 도 4의 패널의 에지부의 II-II' 라인을 따라 절단된 측단면도.
도 6은 본 발명의 바람직한 또 다른 실시예에 따른 액정표시장치에서 도 4의 패널의 에지부의 II-II' 라인을 따라 절단된 측단면도.
<도면의 주요 부분에 대한 부호의 설명>
113 : 더미 게이트 라인 114 : 정전기 패스 라인
115 : 공통전극 연결 라인 128 : 연결 지선
129 : 정전기 패턴 131, 133 : 도전 금속 라인
본 발명은 액정표시장치에 관한 것으로, 특히 얼룩을 방지할 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 액티브 매트릭스 형태로 배열된 화소전극들에 화상 정보에 따른 데이터신호를 개별적으로 공급하여, 액정층의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.
이를 위해 액정표시장치는 도 1에 도시된 바와 같이, 화상을 표시하기 위한 액정패널(100)과, 상기 액정패널(100)에 소정의 신호(예컨대, 게이트 신호, 데이터 신호, 공통전극 신호)를 공급하여 주기 위한 구동드라이버(110)가 구비된다.
액정패널(100)의 하판(106)에는 게이트라인들과 데이터라인들이 교차하여 배열되게 되고, 그 게이트라인들과 데이터라인들의 교차점에 화소영역들이 위치하게 된다. 이러한 화소영역에는 스위칭소자인 박막트랜지스터(TFT : Thin Film Transistor)와, 상기 박막트랜지스터에 연결된 화소전극이 구비되게 된다. 이때, 상기 박막트랜지스터의 게이트단자는 상기 게이트라인에 연결되고, 소스단자는 상기 데이터라인에 연결되며, 드레인단자는 상기 화소전극에 연결되게 된다.
상기 액정패널(100)의 상판(103)에는 상기 화소전극에 대응되는 적색(R), 녹색(G) 및 청색(B) 컬러필터가 형성되며, 상기 컬러필터층 상에 전 영역 상으로 공통전극으로 배치된다.
상기 구동드라이버(110)는 게이트 신호를 생성하여 상기 게이트라인들에 순차적으로 공급하여 주고, 데이터 신호를 생성하여 상기 데이터라인들에 공급하여 주며, 공통전극 신호를 생성하여 공통전극에 공급하여 준다.
이에 따라, 액정표시장치는 화소별로 인가되는 데이터 신호에 따라 화소전극과 공통전극 사이에 형성된 전계에 의해 액정층의 광투과율을 조절함으로써 화상을 표시한다.
도 1에 도시된 바와 같이, 통상적으로 액정표시장치는 액정패널(100)의 좌측으로 게이트 신호를 인가하여 주기 위한 게이트 구동드라이버가 배치되고, 상기 액정패널(100)의 상측으로 데이터 신호를 공급하여 주기 위한 데이터 구동드라이버가 배치된다. 이때, 상기 게이트 구동드라이버와 데이터 구동드라이버는 각각 하판(106)에 구비된 각 패드들(예컨대, 게이트 패드 및 데이터 패드)에 연결되게 된다. 그리고, 각 패드들은 게이트 라인 및 데이터 라인에 연결되게 된다.
상기 액정패널(100)은 상판(103)에 비해 하판(106)의 면적이 더 크게 된다. 이때, 상기 상판(103)과 하판(106)을 합착할 때, 상기 상판(103)의 테두리를 따라 상판(103)과 하판(106) 사이의 간격을 이격시키는 동시에 내부에 충진된 액정들이 외부로 유출되지 않도록 하기 위해 실(seal)부가 형성된다.
이때, 액정패널(100)을 구동하게 되면, 게이트 구동드라이버가 구비되지 않은 액정패널(100)의 우측의 에지 부분에서 얼룩이 발생하게 되는데, 이는 도 2 및 도 3을 참조하여 설명한다.
도 2는 도1의 패널 에지부에 구비된 각 라인들의 배치 모습을 도시한 도면이 고, 도 3은 도 2의 패널 에지부에서 I-I' 라인을 따라 절단된 측단면도이다.
도 2에 도시된 바와 같이, 액정패널의 하판에는 가로 방향으로 게이트 라인들(111)이 배치되고, 상기 게이트 라인들(111)의 수직인 세로 방향으로 데이터 라인들(112)이 배치된다. 또한, 상기 게이트 라인들(111)은 일측이 도시되지 않은 게이트 패드들에 연결되고 타측이 정전기 패턴들(119)로 연결된 정전기 패스 라인(114)에 연결된다. 여기서, 정전기 패턴들(119)은 박막트랜지스터로로 이루어지어, 평소에는 턴-오프되다가 정전기가 발생될 때 턴-온 되게 된다. 또한, 상기 데이터 라인들(112)은 일측이 정전기 패턴들(119)로 연결된 데이터 패드들(118)에 연결되고, 타측이 제2 정전기 방지 라인(117)에 연결된다. 이때, 상기 데이터 라인들(112)의 일측과 상기 데이터 패드들(118) 사이에 연결된 정전기 패턴들(119)에 제1 정전기 방지 라인(116)이 연결된다. 공통전극 패드(120)에 공통전극 연결 라인(115)이 연결된다. 그리고, 상기 공통전극 연결 라인(115)의 상하에 상기 제1 및 제2 정전기 방지 라인(116, 117)이 연결된다.
따라서, 상기 액정패널의 하판의 상하 테두리에는 제1 및 제2 정전기 방지 라인(116, 117)이 배치되고, 상기 액정패널의 우측 테두리에는 상기 제1 및 제2 정전기 방지 라인(116, 117)의 각 끝단이 정전기 패스 라인(114)이 연결된다. 또한, 상기 정전기 패스 라인(114)과는 별도로 상기 공통전극 패드(120)에 연결된 공통전극 연결 라인(115)도 상기 액정패널의 우측 테두리에 배치된다.
한편, 상기 게이트 라인들(111)의 전단에는 더미 게이트 라인(113)이 배치된다. 상기 더미 게이트 라인(113)의 일측 끝단은 정전기 패스 라인(114)에 연결되게 된다. 상기 더미 게이트 라인(113)에는 통상적으로 게이트 로우 전압(대략 -5V)이 항시 인가되게 된다. 물론, 상기 더미 게이트 라인(113)에는 게이트 하이 전압(대략 25V)는 인가되지 않게 된다. 이는 다음 단의 게이트 하이 전압의 인가시에 게이트 하이 전압의 기준 전압으로 설정하기 위한 것이다. 즉, 기본적으로 상기 더미 게이트 라인(113)에 게이트 로우 전압이 인가되어 있어야만, 다음 단의 게이트 라인에 인가된 게이트 하이 전압에 의해 박막트랜지스터가 턴-오프되게 된다. 그리고, 다음 단의 게이트 라인에 게이트 로우 전압이 걸려 있는 상태에서 그 다음 단의 게이트 라인에 게이트 하이 전압이 인가될 때 해당 박막트랜지스터가 턴-온 되게 된다. 이에 따라, 게이트 하이 전압이 인가되는 게이트 라인들 사이의 게이트 하이 전압과 게이트 로우 전압에 의해 안정되게 박막트랜지스터가 턴-온 되게 되어 구동 특성을 향상시키게 된다.
만일 상기 더미 게이트 라인(113)에 게이트 로우 전압이 인가되지 않게 되면, 게이트 하이 전압이 인가된 게이트 라인들(111) 사이에는 안정되게 박막트랜지스터가 턴-온 되는데 반해, 더미 게이트 라인(113)과 게이트 하이 전압이 인가된 최초의 게이트 라인 사이에는 불안정한 전압이 인가되게 되어 박막트랜지스터가 턴-온 되지 않을 수도 있다.
즉, 게이트 하이 전압이 최초로 인가되는 게이트 라인에 의해 해당 박막트랜지스터들이 안정되게 동작되도록 하기 위해 최초로 인가되는 게이트 라인의 전단에 더미 게이트 라인(113)이 배치되게 된다.
이때, 상기 더미 게이트 라인(113)은 도 2에 도시된 바와 같이 정전기 패턴 과 연결되지 않고 곧바로 정전기 패스 라인(114)에 연결되게 된다. 따라서, 상기 더미 게이트 라인(113)뿐만 아니라 상기 정전기 패스 라인(114)에도 항시 게이트 로우 전압이 인가되어 있게 된다.
상기 공통전극 연결 라인(115)은 상판의 공통전극에 은 도팅(Ag dot)으로 연결하기 위해 구비된다. 즉, 상기 공통전극 패드(120)와 연결된 공통전극 연결 라인(115)에서 액정패널의 하판의 상측 모서리 부분과 하측 모서리 부분에 각각 은 도팅을 통해 상기 공통전극 연결 라인(115)과 상판의 공통전극을 연결시킨다. 따라서, 상기 공통전극 패드(120)에서 공급된 공통전압은 상기 공통전극 연결 라인(115)을 통해 하판의 상측 모서리에 형성된 은 도팅을 통해 상판의 공통전극에 인가되는 한편, 상기 공통전극 연결 라인(115)을 통해 하판의 우측 테두리를 따라 흐르다가 하판의 하측 모서리에 형성된 은 도팅을 통해 상판의 공통전극에 인가되게 된다. 통상적으로 상판의 공통전극에 연결하기 위한 은 도팅은 하판의 네 모서리에 형성될 수 있다.
상기 게이트 라인들(111) 또는 데이터 라인들(112) 중 어느 하나의 라인에서 정전기가 발생되면, 해당 정전기 패턴(119)을 통해 주변 라인들(111, 112), 제1 및 제2 정전기 방지 라인(116, 117) 및 정전기 패스 라인(114)을 통해 외부로 방출되게 된다.
이때, 도 2의 I-I'으로 절단된 패널의 에지부의 구조를 살펴보면, 도 3에 도시된 바와 같이, 하판(121) 상에 정전기 패스 라인(114)과 공통전극 연결 라인(115)이 형성되고, 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)이 형성된 하판(121) 상에 게이트 절연층(122)이 형성되고, 상기 게이트 절연층(gate insulator)(122) 상에 보호층(passivation layer)(123)가 형성된다. 상기 하판(121)과 액정들(미도시)에 의해 소정 거리 이격된 상판(124) 상에 컬러필터층(125)이 형성되고, 상기 컬러필터층(125)이 형성된 상판 상에 공통전극(126)이 전면에 형성된다.
여기서, 상기 액정들은 상기 하판(121)과 상기 상판(124) 사이의 공간상에 충진되게 된다. 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)은 게이트 라인들과 동일한 도전성 물질로 형성될 수 있다.
이때, 상기 액정패널이 구동될 때, 상기 정전기 패스 라인(114)에는 대략 -5V의 게이트 로우 전압이 인가되고, 상기 공통전극 연결 라인(115)과 상판(124)의 공통전극(126)에는 3-4V의 공통전압이 인가될 수 있다.
여기서, 상기 정전기 패스 라인(114)은 앞서 설명한 바와 같이 더미 게이트 라인(113)에 직접 연결되어 있다. 상기 더미 게이트 라인(113)에는 항시 -5V의 게이트 로우 전압이 인가되게 되므로, 상기 더미 게이트 라인(113)에 직접적으로 연결된 상기 정전기 패스 라인(114)에도 동일한 -5V의 게이트 로우 전압이 인가되게 된다.
따라서, 상기 정전기 패스 라인(114)과 상기 상판(124)의 공통전극(126) 사이에는 대략 8-9V의 전위차가 존재하게 되고, 이러한 전위차에 의해 액정의 분극에 의한 이물질과 패널의 에지부에 구비된 실부를 형성하는 물질로부터의 이물질에 의해 패널의 에지부에는 얼룩이 발생되게 된다.
초기 구동시에는 이러한 이물질에 의한 얼룩이 커다란 문제가 되지 않지만, 일정 시간동안 지속적으로 구동하는 경우에는 계속하여 액정이나 실부에 의해 이물질이 생기게 되므로, 상당한 량의 얼룩이 발생하게 되어, 액정표시장치의 화면 표시 품질을 저하시키게 된다.
본 발명은 패널의 에지부에 발생되는 전위차를 억제하여 얼룩을 방지할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 제1 실시예에 따르면, 액정표시장치는, 하판에 형성되어 일정하게 게이트 로우 전압이 인가되는 더미 게이트 라인; 상기 더미 게이트 라인의 끝단과 연결된 정전기 패스 라인; 및 공통전압을 상판의 공통전극으로 인가하기 위한 연결 부재인 공통전극 연결 라인을 포함하여 구성되고, 상기 더미 게이트 라인의 끝단과 상기 정전기 패스 라인 사이에 정전기 패턴이 연결되고, 상기 정전기 패스 라인과 상기 공통전극 연결 라인 사이에 연결 지선이 연결된다.
상기 하판의 정전기 패스 라인과 상기 상판의 공통전극에는 동일한 공통전압이 인가될 수 있다. 이에 따라, 상판과 하판 사이에 전위차가 존재하지 않게 되어 얼룩을 방지할 수 있다.
본 발명의 바람직한 제2 실시예에 따르면, 액정표시장치는, 하부 기판 상에 각각 형성된 정전기 패스 라인 및 공통전극 연결 라인; 상기 정전기 패스 라인 및 공통전극 연결 라인 상에 순차적으로 적층 형성된 게이트 절연층 및 보호층; 및 적어도 상기 정전기 패스 라인을 커버하도록 상기 보호층 상에 형성된 도전 금속 라인을 포함하고, 상기 하부 기판에 대응되는 상부 기판 상에 형성된 공통전극에 공통전압이 인가되고, 상기 도전 금속 라인에 플로팅 전압이 인가된다.
본 발명의 바람직한 제3 실시예에 따르면, 하부 기판 상에 각각 형성된 정전기 패스 라인 및 공통전극 연결 라인; 상기 정전기 패스 라인 및 공통전극 연결 라인상에 순차적으로 적층 형성된 게이트 절연층 및 보호층; 및 적어도 상기 정전기 패스 라인을 커버하도록 상기 보호층 상에 형성되고, 상기 공통전극 연결 라인에 접촉 연결된 도전 금속 라인을 포함하고, 상기 하부 기판에 대응되는 상부 기판 상에 형성된 공통전극과 상기 공통전극 연결 라인에 접촉 연결된 상기 도전 금속 라인에 동일한 공통전압이 인가된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 살펴보면 다음과 같다.
종래 기술에서 설명된 도 1은 본 발명에서도 동일하게 적용될 수 있으므로, 본 발명의 설명에서 종래와 도일한 구성 요소에 대해서는 동일한 도면 번호를 부여한다.
도 4는 본 발명의 바람직한 일 실시예에 따른 액정표시장치에서 도1의 패널 에지부(A)에 구비된 각 라인들의 배치 모습을 도시한 도면이다.
도 4에 도시된 바와 같이, 액정패널의 하판에는 가로 방향으로 게이트 라인들(111)이 배치되고, 상기 게이트 라인들(111)의 수직인 세로 방향으로 데이터 라인들(112)이 배치된다. 또한, 상기 게이트 라인들(111)은 일측이 도시되지 않은 게이트 패드들에 연결되고 타측이 정전기 패턴들(119)로 연결된 정전기 패스 라인(114)에 연결된다. 여기서, 정전기 패턴들(119)은 박막트랜지스터로 이루어지어, 평소에는 턴-오프되다가 정전기가 발생될 때 턴-온 되게 된다. 또한, 상기 데이터 라인들(112)은 일측이 정전기 패턴들(119)로 연결된 데이터 패드들(118)에 연결되고, 타측이 제2 정전기 방지 라인(117)에 연결된다. 이때, 상기 데이터 라인들(112)의 일측과 상기 데이터 패드들(118) 사이에 구비된 정전기 패턴들(119)에 제1 정전기 방지 라인(116)이 연결된다. 공통전극 패드(120)에 공통전극 연결 라인(115)이 연결된다. 그리고, 상기 공통전극 연결 라인(115)의 상하에 상기 제1 및 제2 정전기 방지 라인(116, 117)이 연결된다.
따라서, 상기 액정패널의 하판의 상하 테두리에는 제1 및 제2 정전기 방지 라인(116, 117)이 배치되고, 상기 액정패널의 우측 테두리에는 상기 제1 및 제2 정전기 방지 라인(116, 117)의 각 끝단이 정전기 패스 라인(114)이 연결된다. 또한, 상기 정전기 패스 라인(114)과는 별도로 상기 공통전극 패드(120)에 연결된 공통전극 연결 라인(115)도 상기 액정패널의 우측 테두리에 배치된다.
한편, 상기 게이트 라인들(111)의 전단에는 더미 게이트 라인(113)이 배치된다. 상기 더미 게이트 라인(113)의 일측 끝단은 정전기 패스 라인(114)에 연결되게 된다.
상기 더미 게이트 라인(113)에는 통상적으로 게이트 로우 전압(대략 -5V)이 항시 인가되게 된다. 물론, 상기 더미 게이트 라인(113)에는 게이트 하이 전압(대략 25V)는 인가되지 않게 된다. 이는 다음 단의 게이트 하이 전압의 인가시에 게이트 하이 전압의 기준 전압으로 설정하기 위한 것이다. 즉, 기본적으로 상기 더미 게이트 라인(113)에 게이트 로우 전압이 인가되어 있어야만, 다음 단의 게이트 라인에 인가된 게이트 하이 전압에 의해 박막트랜지스터가 턴-오프되게 된다. 그리고, 다음 단의 게이트 라인에 게이트 로우 전압이 걸려 있는 상태에서 그 다음 단의 게이트 라인에 게이트 하이 전압이 인가될 때 해당 박막트랜지스터가 턴-온 되게 된다. 이에 따라, 게이트 하이 전압이 인가되는 게이트 라인들 사이의 게이트 하이 전압과 게이트 로우 전압에 의해 안정되게 박막트랜지스터가 턴-온 되게 되어 구동 특성을 향상시키게 된다.
만일 상기 더미 게이트 라인(113)에 게이트 로우 전압이 인가되지 않게 되면, 게이트 하이 전압이 인가된 게이트 라인들(111) 사이에는 안정되게 박막트랜지스터가 턴-온 되는데 반해, 더미 게이트 라인(113)과 게이트 하이 전압이 인가된 최초의 게이트 라인 사이에는 불안정한 전압이 인가되게 되어 박막트랜지스터가 턴-온 되지 않을 수도 있다.
즉, 게이트 하이 전압이 최초로 인가되는 게이트 라인에 의해 해당 박막트랜지스터들이 안정되게 동작되도록 하기 위해 최초로 인가되는 게이트 라인의 전단에 더미 게이트 라인(113)이 배치되게 된다.
이때, 본 발명에서는 상기 더미 게이트 라인(113)의 일측 끝단과 정전기 패 스 라인(114) 사이에 정전기 패턴(129)이 연결된다. 상기 정전기 패턴(129)은 다른 정전기 패턴들(119)과 동일한 기능을 갖는 박막트랜지스터로 이루어지어, 평상시에는 턴-오프되다가 정전기가 발생될 때 턴-온 되게 된다.
따라서, 상기 더미 게이트 라인(113)에 게이트 로우 전압이 인가되더라도 상기 정전기 패턴(129)으로 인해 차단되어, 상기 게이트 로우 전압은 상기 정전기 패스 라인(114)으로 공급되지 않게 된다.
상기 공통전극 연결 라인(115)은 상판의 공통전극에 은 도팅(Ag dot)으로 연결하기 위해 구비된다. 즉, 상기 공통전극 패드(120)와 연결된 공통전극 연결 라인(115)에서 액정패널의 하판의 상측 모서리 부분과 하측 모서리 부분에 각각 은 도팅을 통해 상기 공통전극 연결 라인(115)과 상판의 공통전극을 연결시킨다.
본 발명에서는 상기 공통전극 연결 라인(115)과 상기 정전기 패스 라인(114) 사이에 소정의 연결 지선이 연결되게 된다. 이에 따라, 상기 공통전극 패드(120)로부터 공급된 공통전압은 상기 공통전극 연결 라인(115)을 통해 하판의 상측 모서리에 형성된 은 도팅을 통해 상판의 공통전극에 인가되고, 상기 공통전극 연결 라인(115)을 통해 하판의 우측 테두리를 따라 흐르다가 하판의 하측 모서리에 형성된 은 도팅을 통해 상판의 공통전극에 인가된다. 또한, 상기 공통전극 연결 라인(115)으로 공급된 공통전압은 상기 연결 지선(128)을 통해 상기 정전기 패스 라인(114)으로 인가되게 된다. 이때, 상기 연결 지선(128)은 정전기 패스 라인(114) 및 공통전극 연결 라인(115)과 동일한 물질로 이루어질 수 있다.
따라서, 상기 더미 게이트 라인(113)으로 인가된 게이트 로우 전압이 끝단에 연결된 정전기 패턴(129)에 의해 차단되어 상기 정전기 패스 라인(114)으로 공급되지 않는 대신에, 상기 공통전극 패드(120)로부터 공급된 공통전압이 상기 공통전극 연결 라인(115) 및 연결 지선(128)을 통해 정전기 패스 라인(114)으로 인가되게 된다. 이때, 상기 공통전압은 상기 공통전극 연결 라인(115)에 은 도팅되어 연결된 상판의 공통전극에 인가된다. 그러므로, 상기 정전기 패스 라인(114)과 상판의 공통전극에는 동일한 공통전압이 인가되게 되어, 상기 정전기 패스 라인(114)과 상기 상판의 공통전극 사이에 등전위로 인해 전위차가 발생되지 않게 된다(전위차 0). 이에 따라, 패널의 에지부에는 어떠한 이물질도 발생되지 않게 되어 얼룩이 전혀 생기지 않게 되어 화면의 표시 품질을 향상시킬 수 있다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 액정표시장치에서 도 4의 패널의 에지부의 II-II' 라인을 따라 절단된 측단면도이다.
도 5에 도시된 바와 같이, 하판(121) 상에 정전기 패스 라인(114)과 공통전극 연결 라인(115)이 형성되고, 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)이 형성된 하판(121) 상에 게이트 절연층(122)이 형성되고, 상기 게이트 절연층(gate insulator)(122) 상에 보호층(passivation layer)(123)이 형성된다. 이때, 상기 정전기 패스 라인(114)을 완전히 커버하도록 상기 보호층(123) 상에 도전 금속 라인(131)이 형성된다. 상기 도전 금속 라인(131)의 폭은 적어도 상기 정전기 패스 라인(114)의 폭보다 넓게 형성되는 것이 바람직하다. 또는 상기 도전 금속 라인(131)의 폭은 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)을 커버하도록 가능한 한 넓게 형성될 수도 있다.
상기 도전 금속 라인(131)은 투명한 인듐-틴-옥사이드(ITO : Indium-Tin-Oxide) 물질로 이루어질 수 있다.
구동시에 상기 도전 금속 라인(131)에는 플로팅 전압(0V)이 인가되게 된다.
상기 하판(121)과 액정들(미도시)에 의해 소정 거리 이격된 상판(124) 상에 컬러필터층(125)이 형성되고, 상기 컬러필터층(125)이 형성된 상판 상에 공통전극(126)이 전면에 형성된다.
여기서, 상기 액정들은 상기 하판(121)과 상기 상판(124) 사이의 공간상에 충진되게 된다. 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)은 게이트 라인들과 동일한 도전성 물질로 형성될 수 있다.
상기 액정패널이 구동될 때, 상기 정전기 패스 라인(114)에는 대략 -5V의 게이트 로우 전압이 인가되고, 상기 공통전극 연결 라인(115)과 상판(124)의 공통전극(126)에는 3-4V의 공통전압이 인가될 수 있다.
여기서, 상기 정전기 패스 라인(114)은 앞서 설명한 바와 같이 더미 게이트 라인(113)에 직접 연결되어 있다. 상기 더미 게이트 라인(113)에는 항시 -5V의 게이트 로우 전압이 인가되게 되므로, 상기 더미 게이트 라인(113)에 직접적으로 연결된 상기 정전기 패스 라인(114)에도 동일한 -5V의 게이트 로우 전압이 인가되게 된다.
반면에, 상기 도전 금속 라인(131)에는 0V의 플로팅 전압이 인가되게 된다.
따라서, 상판과 하판 사이의 전위차는 상기 도전 금속 라인(131)과 공통전극(126) 사이의 전압차로 발생된다. 즉, 상기 도전 금속 라인(131)과 공통전 극(126) 사이의 전위차는 상기 도전 금속 라인(131)이 0V이므로 공통전극(126)에 인가된 전압(3-4V)이 된다. 물론, 상기 정전기 패스 라인(114)에도 게이트 로우 전압이 인가되지만, 상기 도전 금속 라인(131)에 플로팅 전압이 인가되게 됨에 따라 상기 정전기 패스 라인(114)에 인가된 게이트 로우 전압은 상판과 하판 사이의 전위차 발생에 영향을 미치지 않게 된다.
이와 같이 정전기 패스 라인(114)을 커버하도록 도전 금속 라인(131)을 형성하여 플로팅 전압을 인가하여 줌으로써, 상판과 하판 사이의 전위차를 기존의 8-9V에서 3-4V로 줄일 수 있어, 그만큼 이물질에 의한 얼룩을 감소시켜 화면의 표시 품질을 향상시킬 수 있다.
도 6은 본 발명의 바람직한 또 다른 실시예에 따른 액정표시장치에서 도 4의 패널의 에지부의 II-II' 라인을 따라 절단된 측단면도이다.
도 6에 도시된 바와 같이, 하판(121) 상에 정전기 패스 라인(114)과 공통전극 연결 라인(115)이 형성되고, 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)이 형성된 하판(121) 상에 게이트 절연층(122)이 형성되고, 상기 게이트 절연층(gate insulator)(122) 상에 보호층(passivation layer)(123)이 형성된다. 이때, 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)을 완전히 커버하도록 상기 보호층(123) 상에 도전 금속 라인(133)이 형성된다. 이때, 상기 도전 금속 라인(133)은 상기 공통전극 연결 라인(115)과 접촉 연결된다. 이를 위해, 상기 공통전극 연결 라인(115) 상에 형성된 게이트 절연층(122) 및 보호층(123)이 제거되어 소정의 콘택홀이 형성될 수 있다. 이때, 상기 콘택홀은 상기 정전기 연결 라인(115)을 따라 형성될 수도 있고 또는 상기 정전기 연결 라인(115)의 일정 구간마다 부분적으로 형성될 수도 있다.
상기 도전 금속 라인(133)의 폭은 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)을 커버하도록 가능한 한 넓게 형성되는 것이 바람직하다.
상기 도전 금속 라인(133)은 투명한 인듐-틴-옥사이드(ITO : Indium-Tin-Oxide) 물질로 이루어질 수 있다.
이에 따라, 상기 공통전극 연결 라인(115)으로 공급된 공통전압은 이에 접촉 연결된 상기 도전 금속 라인(133)으로 인가될 수 있다.
상기 하판(121)과 액정들(미도시)에 의해 소정 거리 이격된 상판(124) 상에 컬러필터층(125)이 형성되고, 상기 컬러필터층(125)이 형성된 상판 상에 공통전극(126)이 전면에 형성된다.
여기서, 상기 액정들은 상기 하판(121)과 상기 상판(124) 사이의 공간상에 충진되게 된다. 상기 정전기 패스 라인(114)과 공통전극 연결 라인(115)은 게이트 라인들과 동일한 도전성 물질로 형성될 수 있다.
상기 액정패널이 구동될 때, 상기 정전기 패스 라인(114)에는 대략 -5V의 게이트 로우 전압이 인가되고, 상기 공통전극 연결 라인(115)과 상판(124)의 공통전극(126)에는 3-4V의 공통전압이 인가될 수 있다. 이때, 상기 공통전극 연결 라인(115)에 접촉 연결된 도전 금속 라인(133)에도 3-4V의 공통전압이 인가되게 된다.
여기서, 상기 정전기 패스 라인(114)은 앞서 설명한 바와 같이 더미 게이트 라인(113)에 직접 연결되어 있다. 상기 더미 게이트 라인(113)에는 항시 -5V의 게이트 로우 전압이 인가되게 되므로, 상기 더미 게이트 라인(113)에 직접적으로 연결된 상기 정전기 패스 라인(114)에도 동일한 -5V의 게이트 로우 전압이 인가되게 된다.
따라서, 상판과 하판 사이의 전위차는 상기 도전 금속 라인(133)과 공통전극(126) 사이의 전압차로 발생된다. 즉, 상기 도전 금속 라인(133)과 공통전극(126) 사이의 전위차는 상기 도전 금속 라인(133)과 상기 공통전극(126)에 동일한 공통전압(3-4V)이 인가되므로 0V가 된다. 그러므로, 상판과 하판 사이에 전위차가 존재하지 않게 되고 이에 따라 얼룩이 발생하지 않게 되어 화면의 표시 품질이 현격히 향상되게 된다. 물론, 상기 정전기 패스 라인(114)에도 게이트 로우 전압이 인가되지만, 상기 도전 금속 라인(133)으로 인해 상판과 하판 사이의 전위차 발생에 영향을 미치지 않게 된다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 더미 게이트 라인의 끝단을 정전기 패턴을 통해 정전기 패스 라인에 연결하는 한편, 정전기 패스 라인과 공통전극 연결 라인 사이를 연결하는 연결지선을 구비하고, 더미 게이트 라인으로 인가된 게이트 로우 전압이 정전기 패스 라인으로 인가되지 않도록 하는 대신 공통전극 연결 라인으로 공급된 공통전압을 정전기 패스 라인으로 인가함으로써, 상판과 하판 사이의 전위차를 방지하여 얼룩의 발생을 방지할 수 있다.
본 발명에 의하면, 플로팅 전압이 인가될 수 있는 도전 금속 라인을 정전기 패스 라인을 커버하도록 형성함으로써, 상판과 하판 사이의 전위차를 큰 폭으로 줄여 얼룩의 발생을 억제할 수 있다.
본 발명에 의하면, 도전 금속 라인을 정전기 패스 라인과 공통전극 연결 라인을 커버하도록 형성하고, 상기 공통전극 연결 라인과 상기 도전 금속 라인이 접촉 연결되도록 하여 도전 금속 라인으로 상판의 공통전극에 공급된 동일한 공통전압을 인가하여 줌으로써, 상판과 하판 사이의 전위차를 방지하여 얼룩의 발생을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 상판과 하판 사이에 액정이 충진되어 이루어진 액정표시장치에 있어서,
    상기 하판에 형성되어 일정하게 게이트 로우 전압이 인가되는 더미 게이트 라인;
    상기 더미 게이트 라인의 끝단과 연결된 정전기 패스 라인; 및
    공통전압을 상기 상판의 공통전극으로 인가하기 위한 연결 부재인 공통전극 연결 라인
    을 포함하여 구성되고,
    상기 더미 게이트 라인의 끝단과 상기 정전기 패스 라인 사이에 정전기 패턴이 연결되고, 상기 정전기 패스 라인과 상기 공통전극 연결 라인 사이에 연결 지선이 연결되는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 정전기 패턴으로 인해 상기 더미 게이트 라인으로 인가된 게이트 로우 전압이 상기 정전기 패스 라인으로 인가되지 않는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 공통전극 연결 라인으로 인가된 공통전압은 상기 연결 지선을 통해 상기 정전기 패스 라인으로 인가되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 하판의 정전기 패스 라인과 상기 상판의 공통전극에는 동일한 공통전압이 인가되는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 연결지선은 상기 정전기 패스 라인 및 공통전극 연결 라인과 동일한 물질로 이루어지는 것을 특징으로 하는 액정표시장치.
  6. 하부 기판 상에 형성된 더미 게이트 라인;
    상기 더미 게이트 라인과 동일 물질로 동일층에 형성된 정전기 패스 라인 및 공통전극 연결 라인;
    상기 정전기 패스 라인 및 공통전극 연결 라인 상에 순차적으로 적층 형성된 게이트 절연층 및 보호층; 및
    적어도 상기 정전기 패스 라인과 상기 공통전극 연결 라인을 커버하도록 상기 보호층 상에 형성된 도전 금속 라인
    을 포함하고,
    상기 하부 기판에 대응되는 상부 기판 상에 형성된 공통전극에 공통전압이 인가되고, 상기 도전 금속 라인에 플로팅 전압이 인가되는 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서, 상기 도전 금속 라인은 인듐-틴-옥사이드 물질로 이루어지는 것을 특징으로 하는 액정표시장치.
  8. 하부 기판 상에 형성된 더미 게이트 라인;
    상기 더미 게이트 라인과 동일 물질로 동일층에 형성된 정전기 패스 라인 및 공통전극 연결 라인;
    상기 정전기 패스 라인 및 공통전극 연결 라인 상에 순차적으로 적층 형성된 게이트 절연층 및 보호층; 및
    적어도 상기 정전기 패스 라인과 상기 공통전극 연결 라인을 커버하도록 상기 보호층 상에 형성되고, 상기 공통전극 연결 라인에 접촉 연결된 도전 금속 라인
    을 포함하고,
    상기 하부 기판에 대응되는 상부 기판 상에 형성된 공통전극과 상기 공통전극 연결 라인에 접촉 연결된 상기 도전 금속 라인에 동일한 공통전압이 인가되는 것을 특징으로 하는 액정표시장치.
  9. 삭제
  10. 제8항에 있어서, 상기 도전 금속 라인은 인듐-틴-옥사이드 물질로 이루어지는 것을 특징으로 하는 액정표시장치.
KR1020040037794A 2004-05-27 2004-05-27 액정표시장치 KR101027887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037794A KR101027887B1 (ko) 2004-05-27 2004-05-27 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037794A KR101027887B1 (ko) 2004-05-27 2004-05-27 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050112652A KR20050112652A (ko) 2005-12-01
KR101027887B1 true KR101027887B1 (ko) 2011-04-07

Family

ID=37287503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037794A KR101027887B1 (ko) 2004-05-27 2004-05-27 액정표시장치

Country Status (1)

Country Link
KR (1) KR101027887B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534206B2 (en) 2015-01-06 2020-01-14 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469042B1 (ko) 2008-08-29 2014-12-05 삼성디스플레이 주식회사 엑스레이 검출 패널 및 엑스레이 검출기
KR102330861B1 (ko) * 2015-11-17 2021-11-24 엘지디스플레이 주식회사 정전기 방지 회로 및 이를 적용한 백플레인 기판 및 이의 제조 방법
CN110045555B (zh) * 2019-05-10 2021-08-24 Tcl华星光电技术有限公司 一种显示面板的走线结构及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001177A (ko) * 2002-06-27 2004-01-07 엘지.필립스 엘시디 주식회사 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001177A (ko) * 2002-06-27 2004-01-07 엘지.필립스 엘시디 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534206B2 (en) 2015-01-06 2020-01-14 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20050112652A (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
JP4889388B2 (ja) 液晶表示装置
US8223287B2 (en) Electrooptic device and electronic device
KR20020055785A (ko) 횡전계 방식의 액정표시장치
KR20060106168A (ko) 액정표시장치
KR20080018773A (ko) 액정표시장치
KR20070110166A (ko) 어레이 기판 및 이를 갖는 액정표시장치
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
US8432501B2 (en) Liquid crystal display with improved side visibility
JPH10319428A (ja) アクティブマトリクス型液晶表示装置
JP3215359B2 (ja) 液晶表示装置
KR101027887B1 (ko) 액정표시장치
KR20070091724A (ko) 액정표시장치
JP2018105987A (ja) 表示装置
JP2003075869A (ja) 平面表示素子
US20190196239A1 (en) Pixel structure, display panel and driving method
KR100665940B1 (ko) 액정표시장치용 어레이 기판
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR101227133B1 (ko) 수평 전계 인가형 액정 표시 패널
KR100441157B1 (ko) 액정표시장치용 어레이기판
KR101050355B1 (ko) 액정표시장치
KR20080048725A (ko) 횡전계형 액정표시장치
KR101183434B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판
KR101308265B1 (ko) 액정표시장치
KR100862871B1 (ko) 횡전계 방식의 액정표시장치
KR20070071987A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10